JP2011036064A

JP2011036064A - マトリックス回路

Info

Publication number: JP2011036064A
Application number: JP2009181337A
Authority: JP
Inventors: Takuro Tanaka; 卓郎田中; Katsumichi Hiraoka; 克通平岡
Original assignee: Shinwa Controls Co Ltd
Current assignee: Shinwa Controls Co Ltd
Priority date: 2009-08-04
Filing date: 2009-08-04
Publication date: 2011-02-17

Abstract

【課題】
スイッチ素子数及び配線数を抑制しつつ、被制御素子に流す電流の極性を変えることが出来るマトリックス回路を提供する。
【解決手段】
複数の行配線及び列配線に各々スイッチ素子を介在させたマトリックス回路において、行配線及び列配線が交差する点に被制御素子を中心に４つの整流素子をＨ型に配置したＨ型ブリッジ回路を配設した。
【選択図】図１

Description

本発明は、電流の極性により駆動する被制御素子例えばラッチ式電磁弁やＤＣモーター等複数個を動作させるマトリックス回路に関する。

多数の被制御素子を駆動する場合、配線が増大するため回路規模が大きくなるという問題がある。配線数を低減する方法としては、いわゆるマトリックス回路を使うことが考えられる。これは、配線を複数の行配線と列配線とし、各行配線と列配線を格子状に並べその交差する点に被制御素子を含むデバイスを配置したものである。このマトリックス配線は行配線と列配線の電流の組合せによって複雑な制御を行わせることができる。

ラッチ式電磁弁やＤＣモーター等の被制御素子に対し電流の極性を変えるにはドライブトランジスタ４個を使用したＨ型ブリッジ回路が使用されている。しかし、Ｈ型ブリッジ回路では被制御素子の数が増えると、比例的にスイッチ素子の数も増え、それに伴い回路の規模も増大するという欠点がある。例えば、被制御素子ｍ個に対してスイッチ素子の数は４×ｍ個必要になる。

マトリックス配線を用いた装置として、発光ダイオードを配列した表示装置等におけるダイナミック駆動回路が一例として挙げられる。特定の交点の発光ダイオードを動作させるには、マトリックスの行側及び列側から各々一本の配線を選択し、その配線に所定の電圧を印加して動作させることになる。

しかし、マトリックス回路では被制御部が低抵抗のコイル等の場合、駆動対象以外に他の経路を介した回り込み電流が発生し、対象以外の被制御部に不要な電流が流れてしまう問題があるため簡単にマトリックス回路を使用できないという欠点がある。従って、通常マトリックス配線は図３に示すように被制御部Ｑ１、Ｑ２等に対して直列に整流素子Ｄ１、Ｄ２等を設けて回り込み電流を阻止することが考えられる。

上記の場合は図３の矢印で示すように被制御部に流れる電流の極性は一方向のみになるから、電流の極性方向により駆動するラッチ式電磁弁やＤＣモーター等では通常マトリックス配線は使用できなかった。

この対策として特許文献１で開示された発明がある。特許文献１によれば、マトリックス回路において対象となるデバイスのみの導通経路を得るために、行配線及び列配線の各電位を駆動するための行駆動回路及び列駆動回路、さらに各電位レベルを検知するための電圧検知回路を備え、行配線の電位レベルで開閉するスイッチ素子を設けることで正逆の電圧を印加させることを可能にしている。このような場合、スイッチ素子を制御するために、電圧検出回路を備え、行配線及び列配線に印加する電圧レベルをコントロールする駆動回路を備えることからマトリックス回路としては複雑なものになっている。

特開２００３−２８９５５６号公報

上記のように多数の被制御素子を組込み各々の素子を任意に駆動させるための配線であって、可能な限り配線数を低減させる方法としてマトリックス回路を採用できるが、電流の極性方向により駆動する被制御素子をマトリックスの交点に配置する場合には、前記のように従来技術によるマトリックス配線では非常に複雑なものになる。

そこで本発明は、電源電圧をコントールする必要がなく、スイッチ素子のオンオフ状態のみで被制御素子に流す電流の極性を変えることができ、低抵抗の被制御素子でも使用することができるシンプルなマトリックス回路を提供することを目的とする。

上記課題を解決するために、本発明は、行方向に設けた複数の行配線ｘ１〜ｘｎであって各々スイッチ素子を介在させ電源に接続したもの及び行方向に設けた複数の行配線Ｘ１〜Ｘｎであって各々スイッチ素子を介在させＧＮＤに接続したもの並びに列方向に設けた複数の列配線Ｙ１〜Ｙｎであって各々スイッチ素子を介在させ電源に接続したもの及び列方向に設けた複数の列配線ｙ１〜ｙｎであって各々スイッチ素子を介在させＧＮＤに接続したものを備え、被制御素子を中心に４つの整流素子をＨ型に配置したＨ型ブリッジ回路を前記行配線と前記列配線の各交点に配設し、該Ｈ型ブリッジ回路の４つの端子を前記各交点に集まる４つの配線に接続したことを特徴とするマトリックス回路とした。

また前記列配線Ｙ１〜Ｙｎに繋がる前記スイッチ素子の下流側において列配線Ｙ１〜Ｙｎに並列に第２整流素子のアノード側を接続し、該第２整流素子のカソード側に被制御素子の一の端子を接続し、該被制御素子の他の端子と第３整流素子のアノード側を接続し、該第３整流素子のカソード側に前記行配線Ｘ１〜Ｘｎを並列に接続すると共に、前記被制御素子の他の端子と前記第３整流素子のアノード側の接続点には前記行配線ｘ１〜ｘｎに並列に接続された第４整流素子のカソード側を接続し、前記被制御素子の一の端子と前記第２整流素子のカソード側の接続点には列方向に設けた前記列配線ｙ１〜ｙｎに接続された第１整流素子のアノード側を接続したことを特徴とするマトリックス回路とした。

〔作用〕
本発明のマトリックス回路上に配設したＨ型ブリッジ回路に順方向及び逆方向の電流を流すことにより被制御素子を次のように駆動することができる。

一のＨ型ブリッジ回路の被制御素子を駆動する場合、対応のスイッチ素子を開にして接続させ、行方向に設けた一の行配線Ｘｉ（ｉ＝１〜ｎ）と列方向に設けた一の列配線Ｙｊ（ｊ＝１〜ｎ）を導通させる。この場合、電流は一の列配線Ｙｊから対応するＨ型ブリッジ回路の第２整流素子を経て被制御素子に対し一の方向（順方向）に流れ、続けて第3整流素子を経て行配線Ｘｉ及び対応のスイッチ素子を通じＧＮＤに流れる。

このとき、第１整流素子を経て繋がる列配線ｙｊのスイッチ素子はオフ状態のため電流は列配線ｙｊを経由してＧＮＤへ流れない。更に列配線ｙｊに接続される他の整流素子があるため他のＨ型ブリッジ回路の被制御素子に対して回り込み電流は発生しない。また、行配線Ｘｉに接続される他のＨ型ブリッジ回路にも整流素子があるため同様に他のＨ型ブリッジ回路の被制御素子に対しても回り込み電流は発生しない。

これらのことから被制御素子に対して順方向に電流を流すとともに通常のマトリックス回路で発生する回り込み電流を抑制することができる。

一方で上記一のＨ型ブリッジ回路の被制御素子を上記順方向とは逆方向に電流を流して駆動する場合、同様に対応のスイッチ素子をオン状態にさせた上記対応の行配線ｘｉ（ｉ＝１〜ｎ）と列配線ｙｊ（ｊ＝１〜ｎ）に導通させる。この場合、電流は行配線ｘｉからＨ型ブリッジ回路の第４整流素子を経て被制御素子に対し逆方向に流れ、続けて第１整流素子を経て列配線ｙｊ及び対応のスイッチ素子を通じＧＮＤに流れる。

このとき、第３整流素子を経て繋がる行配線Ｘｉのスイッチ素子はオフ状態のため電流は流れない。更に行配線Ｘｉに接続される他の整流素子があるため他のＨ型ブリッジ回路の被制御素子に対して回り込み電流は発生しない。また、列配線yｊに接続される他の整流素子があるため同様に他のＨ型ブリッジ回路の被制御素子に対しても回り込み電流は発生しない。

これらのことから被制御素子に対して電流を順方向に流す場合及び逆方向に流す場合にも通常のマトリックス回路で発生する回り込み電流を抑制することができる。従って、被制御素子の極性を切換えて容易に駆動させることができる。

多数の被制御素子を駆動するためのマトリックス回路において、電源電圧をコントールする必要がなく、特定のスイッチ素子の導通、非導通状態により、電流の極性を問わず特定の被制御素子に通電させることができる。また回り込み電流がないため低抵抗の被制御素子も使用することができるシンプルなマトリックス回路を提供する。

また、ｍ個（ｍ＝ａ^２（ａ＝１，２，３，・・・））のラッチ式電磁弁を動作させる場合、通常のブリッジ回路ではラッチ式電磁弁ｍ台に対して４×ｍ個のスイッチ素子が必要である。これに対し、本発明ではブリッジ回路をマトリックス状に配置することによりスイッチ素子の数は次式のようにすることができる。

例えば、ラッチ式電磁弁を３６個制御する場合、通常のブリッジ回路では４×３６個で１４４個のスイッチ素子を必要とするのに対し、本発明ではスイッチ素子の数を２４個にすることができる。

以上のように制御するラッチ式電磁弁の数が多い程、ブリッジ回路を使用した場合と比較してスイッチ素子の数を減らすことができる。

本発明の実施例を説明する。

図１はＨ型ブリッジ回路を適用した本発明のマトリックス回路である。その前提として、まず図２で本発明に応用したＨ型ブリッジ回路を示す。

図２のＨ型ブリッジ回路は、その交点に被制御素子５５があり、その周りで反時計回りに第１整流素子５１〜第４整流素子５４を配置している。各整流素子５１〜５４はそれぞれスイッチ素子Ｓ１〜Ｓ４を介して電源又はＧＮＤに接続されている。

図１のマトリックス回路１００は２本の列配線Ｙ１、Ｙ２及び２本の行配線Ｘ１、Ｘ２を格子状に配置している。各列配線Ｙ１、Ｙ２は各々スイッチ素子ＳＹ１、ＳＹ２を介在させ電源に接続し、各行配線Ｘ１、Ｘ２は各々スイッチ素子ＳＸ１、ＳＸ２を介在させＧＮＤに接続している。また、他の２本の行配線ｘ１、ｘ２及び２本の列配線ｙ１、ｙ２を格子状に配置している。各行配線ｘ１、ｘ２は各々スイッチ素子Ｓｘ１、Ｓｘ２を介在させ電源に接続し、各列配線ｙ１、ｙ２は各々スイッチ素子Ｓｙ１、Ｓｙ２を介在させＧＮＤに接続している。

格子状の前記行配線と前記列配線が交差する点にＨ型ブリッジ回路１１０、１２０、２１０，２２０を配設し、更にそのＨ型ブリッジ回路の交点に被制御素子であるラッチ式電磁弁１１５、１２５、２１５、２２５を設けている。

例えばＨ型ブリッジ回路１１０に関して説明すると、列配線Ｙ１と行配線Ｘ１の交点にラッチ式電磁弁１１５が配置され、列配線Ｙ１は第２整流素子１１２、ラッチ式電磁弁１１５、第３整流素子１１３を経て行配線Ｘ１に繋がっている。かかるラッチ式電磁弁１１５は同時に行配線ｘ１と列配線ｙ１の交差する点に位置し、行配線ｘ１は第４整流素子１１４、ラッチ式電磁弁１１５、第１整流素子１１１を経て列配線ｙ１に繋がっている。

他のＨ型ブリッジ回路１２０、２１０、２２０についても同様にラッチ式電磁弁１２５、２１５、２２５及び各整流素子１２２、１２３等が配置されている。

図１により各ラッチ式電磁弁を動作させる場合について説明する。ラッチ式電磁弁１１５に対して一の方向を順方向として電流を流すことを考える。行配線Ｘ１と列配線Ｙ１の各スイッチ素子ＳＸ１及びＳＹ１をオン状態にして導通させる。このとき、電流は列配線Ｙ１からＨ型ブリッジ回路１１０の整流素子１１２を経由しラッチ式電磁弁１１５に対し順方向に流れ、次いで整流素子１１３を通じ行配線Ｘ１を経てＧＮＤに流れる。

このとき、整流素子１１２及び１１１を経た電流は列方向に設けた配線ｙ１のスイッチ素子Ｓｙ１が非導通のため流れない。更に整流素子２１１があるため他のラッチ式電磁弁２１５に対して回り込み電流は発生しない。また、上記の行配線Ｘ１のラインの電流は整流素子１２３があるため同じく回り込み電流は発生しない。これから通常のマトリックス回路で発生する回り込み電流を抑制することができる。

一方で前記したラッチ式電磁弁１１５に対して逆方向に電流を流す場合、行配線ｘ１と列配線ｙ１のスイッチ素子Ｓｘ１及びＳｙ１のオン状態によって導通させる。電流は整流素子１１４を経てラッチ式電磁弁１１５に流れ、整流素子１１１を通じて列配線ｙ１を経てＧＮＤに流れる。この場合、整流素子１１４及び１１３を通る経路では、電流は行配線Ｘ１のスイッチ素子ＳＸ１が非導通のため流れない。更に整流素子１２３があるため、回り込み電流は発生しない。また、列方向に設けた配線ｙ１のラインの電流は整流素子２１１があるためラッチ式電磁弁２１５にも回り込み電流は発生しない。

これらのことからラッチ式電磁弁１１５は順方向、逆方向にも電流を流すことができ通常のマトリックス回路で発生する回り込み電流を抑制することができる。以上からマトリックス回路に配置した複数のラッチ式電磁弁が任意に動作できることがわかる。

次に図４、図５で被制御素子として上記の様な具体例として使用するラッチ式電磁弁を示す。図４ではラッチ式電磁弁１１が閉弁状態にある場合、図５ではラッチ式電磁弁１１の開弁状態にある場合を示している。矢印は流体が電磁弁に取込まれる方向を示している。

図４及び図５によれば、ラッチ式電磁弁１１は本体１２、電磁ソレノイド４２、固定コア１７、その下にある移動コア１５、これらの固定コアと移動コアの間に設け移動コア１５を軸線に沿って下方に付勢するためのスプリング１６、移動コア１５の下部先端頭部に当たる弁体１３、磁気回路を構成させるグランド１４、コイルフレーム１９及び移動コア１５を開弁状態でラッチする永久磁石１８等で構成される。なおラッチ式電磁弁１１の本体１２には流体の流入孔及び流出孔を有する。

図４ではラッチ式電磁弁１１が閉弁状態であり、移動コア１５はスプリング１６により軸線に沿って下方向に付勢されている。移動コア１５の下部の先端頭部に当たる弁体１３は軸方向下向きに付勢され本体１２に押し付けられているので流体の流路が閉じられている状態で流体は流れない。このとき電磁ソレノイド４２に電流を通電すると、発生する電磁力により移動コア１５は固定コア１７側に吸引力を受け軸線に沿って上方に移動する。

前記の通り、移動コア１５と一体になっている弁体１３は電磁弁の軸線方向の上方に移動し、開口部が開く。移動コア１５と固定コア１７が吸着したことで、グランド１４、移動コア１５、固定コア１７、コイルフレーム１９及び永久磁石１８により磁気抵抗の小さい磁気回路が形成される。電磁ソレノイド４２に通電を止めた状態でも移動コア１５は固定コア１７との吸着状態を保つ。これにより図２に示すように流路が開通して本体１２の流入孔から開口部を経由して流体が流入し、さらに弁体１３の下部に開通した流路を通り弁本体１２の流出孔を経て流出する。

図５のラッチ式電磁弁１１の開弁状態において、電磁ソレノイド４２に逆電流を通電すると電磁力が発生し、グランド１４、移動コア１５、固定コア１７、コイルフレーム１９及び永久磁石１８により形成された磁気抵抗の小さい磁気回路は消磁され、移動コア１５、固定コア１７はスプリング１６の力により軸方向下向きに付勢され、弁体１３は本体１２に押し付けられる。これにより図１に示すように閉弁状態になり流体は流れなくなる。

すなわち、ラッチ式電磁弁は流路の開閉状態の維持には電力を消費せず、開閉の切り替え時のみ電力を消費し、流れる電流の極性で開弁状態か閉弁状態か決まる。このようなラッチ式電磁弁を被制御素子として本発明のマトリックス回路に適用できる。なお、ＤＣモータも同様に適用できる。つまり本発明は流れる電流の極性で制御される機器に対して同様に使うことができる。

以上のように本発明によれば、マトリックス状の行配線と列配線が交差する点に被制御素子を配置することにより、スイッチ素子数および配線数を抑制しつつ、被制御素子に流す電流の極性を変えることが出来るマトリックス回路を提供する。

更に本発明の被制御素子の具体的使用例としてラッチ式電磁弁を配置すれば、小型で動作確実でメンテナンスが容易で且つ安価なかかる電磁弁を多数個配置した装置に応用ができる。特に将来の普及が期待される燃料電池その他の装置に使用することが最適である。

経済産業省が提示している家庭用燃料電池システム電磁弁仕様リストの目標値（消費電力０．５Ｗ、通電時間４万時間）を満足することが求められている。しかし電磁弁の開弁状態もしくは閉弁状態で常に電力を必要とするという通常の電磁弁では上記目標を満たすことは難しい。流体や流量計数が変化しても電源は２４Ｖ±１０％仕様に統一されていることから、単一電源で複数のラッチ式電磁弁を制御できる本発明は燃料電池システムに適したものである。また、応答性の良い流体制御を省エネで行う他の装置にも使用することが出来る。

本発明のマトリックス回路Ｈ型ブリッジ回路従来のマトリックス回路電磁弁閉弁状態電磁弁開弁状態

１１：ラッチ式電磁弁
１２：本体
１３：弁体
１４：グランド
１５：移動コア
１６：スプリング
１７：固定コア
１８：永久磁石
１９：コイルフレーム
５０：Ｈ型ブリッジ回路
５１、５２、５３、５４：整流素子
５５：被制御素子
１００：マトリックス回路
１１０、１２０、２１０、２２０：Ｈ型ブリッジ回路
１１１、１２１、２１１、２２１：第１整流素子
１１２、１２２、２１２、２２２：第２整流素子
１１３、１２３、２１３、２２３：第３整流素子
１１４、１２４、２１４、２２４：第４整流素子
１１５、１２５、２１５、２２５：被制御素子
ＳＸ１、ＳＸ２、ＳＹ１、ＳＹ２、Ｓｘ１、Ｓｘ２、Ｓｙ１、Ｓｙ２：スイッチ素子
Ｓ１〜Ｓ４：スイッチ素子
Ｄ１〜Ｄ４：整流素子
Ｑ１〜Ｑ４：被制御素子
ＳＲ１、ＳＲ２、ＳＲ３、ＳＲ４：スイッチ素子

Claims

行方向に設けた複数の行配線ｘ１〜ｘｎであって各々スイッチ素子を介在させ電源に接続したもの及び行方向に設けた複数の行配線Ｘ１〜Ｘｎであって各々スイッチ素子を介在させＧＮＤに接続したもの並びに列方向に設けた複数の列配線Ｙ１〜Ｙｎであって各々スイッチ素子を介在させ電源に接続したもの及び列方向に設けた複数の列配線ｙ１〜ｙｎであって各々スイッチ素子を介在させＧＮＤに接続したものを備え、
被制御素子を中心に４つの整流素子をＨ型に配置したＨ型ブリッジ回路を前記行配線と前記列配線の各交点に配設し、該Ｈ型ブリッジ回路の４つの端子を前記各交点に集まる４つの配線に接続したことを特徴とするマトリックス回路。
前記スイッチ素子の下流側において前記列配線Ｙ１〜Ｙｎに並列に第２整流素子のアノード側を接続し、該第２整流素子のカソード側に被制御素子の一の端子を接続し、該被制御素子の他の端子と第３整流素子のアノード側を接続し、該第３整流素子のカソード側に前記行配線Ｘ１〜Ｘｎを並列に接続すると共に、
前記被制御素子の他の端子と前記第３整流素子のアノード側の接続点には前記行配線ｘ１〜ｘｎに並列に接続された第４整流素子のカソード側を接続し、前記被制御素子の一の端子と前記第２整流素子のカソード側の接続点には列方向に設けた前記列配線ｙ１〜ｙｎに接続された第１整流素子のアノード側を接続したことを特徴とする請求項１に記載したマトリックス回路。