JP2011027439A - プローブカードの製造方法 - Google Patents
プローブカードの製造方法 Download PDFInfo
- Publication number
- JP2011027439A JP2011027439A JP2009170529A JP2009170529A JP2011027439A JP 2011027439 A JP2011027439 A JP 2011027439A JP 2009170529 A JP2009170529 A JP 2009170529A JP 2009170529 A JP2009170529 A JP 2009170529A JP 2011027439 A JP2011027439 A JP 2011027439A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe
- wiring
- silicon wafer
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】 コンタクトプローブ11及び端子パッド12が形成された非導電性基板を端子パッド22が形成されたST基板21上に固着させるステップと、非導電性基板の一部を除去し、ST基板21上の端子パッド22を露出させるステップと、非導電性基板上の端子パッド12とST基板21上の端子パッド22とをワイヤボンディングするステップにより構成される。
【選択図】 図7
Description
<プローブカード>
図1(a)及び(b)は、本発明の実施の形態1によるプローブカード100の概略構成の一例を示した平面図であり、図1(a)には、プローブカード100を下側から見た様子が示され、図1(b)には、水平方向から見た様子が示されている。
図2は、図1のプローブカード100の要部を拡大して示した図であり、ST基板21上のプローブユニット10が示されている。プローブユニット10は、検査基板上の1又は2以上の電子回路に対応付けて形成されたプローブ基板14からなり、プローブ基板14上には、コンタクトプローブ11、端子パッド12及び配線パターン13が形成されている。コンタクトプローブ11、端子パッド12及び配線パターン13は、電子回路ごとに区分してプローブ基板14の一方の主面上に形成されている。
図3は、図2のプローブカード100の構成例を示した断面図であり、A1−A1線による切断面の様子が示されている。プローブユニット10内の各コンタクトプローブ11は、プローブ基板14上に導電層を積層することによって同時に形成される。また、プローブ基板14上の配線パターン13は、コンタクトプローブ11のコンタクト部11aとは反対側の端部から延伸するように形成されている。配線パターン13及び端子パッド12は、共通の配線層として形成される。
図4〜図7は、図1のプローブカード100の製造方法の一例を模式的に示した説明図である。図4には、デバイス領域B1及び配線領域B2に区分してシリコンウエハ200上にコンタクトプローブ11、端子パッド12及び配線パターン13を形成する工程が示されている。
実施の形態1では、ST基板21に固着させた後でシリコンウエハ210をダイサーを用いて切断し、配線領域B2部分を除去する場合の例について説明した。これに対して、本実施の形態では、配線領域B2の境界に沿ってシリコンウエハ210に切削溝を予め形成しておき、ST基板21に固着させた後で衝撃又は圧力を与えて当該シリコンウエハ210を切削溝に沿って割る場合について説明する。
図8は、本発明の実施の形態2によるプローブカード100の製造方法の一例を模式的に示した説明図であり、外枠の切断後のシリコンウエハ210に対し、配線領域B2の境界に沿って切削溝220を形成する工程が示されている。外枠部分が除去されたシリコンウエハ210に対して、ダイサーを用いて切削溝220を形成する。
図9は、図8で切削溝220が形成されたシリコンウエハ210の構成例を示した断面図であり、A2−A2線による切断面の様子が示されている。シリコンウエハ210上の各コンタクトプローブ11は、導電層を積層することによって形成される。
11a コンタクト部
12 端子パッド
13 配線パターン
14 プローブ基板
21 ST基板
22 端子パッド
23 ボンディングワイヤ
31 メイン基板
32 外部端子
100 プローブカード
200,210 シリコンウエハ
220 切削溝
300 接着膜
B1 デバイス領域
B2 配線領域
Claims (5)
- コンタクトプローブ及び第1電極が形成された非導電性基板を第2電極が形成された配線基板上に固着させるステップと、
上記非導電性基板の一部を除去し、上記配線基板上の第2電極を露出させるステップと、
上記非導電性基板上の第1電極と上記配線基板上の第2電極とをワイヤボンディングするステップとを備えたことを特徴とするプローブカードの製造方法。 - 上記非導電性基板に溝を形成するステップを備え、
非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着された上記非導電性基板に衝撃を与え、当該非導電性基板を上記溝に沿って割ることを特徴とする請求項1に記載のプローブカードの製造方法。 - 上記コンタクトプローブが、上記非導電性基板と平行な導電層を積層することによって形成され、
溝を形成する上記ステップにおいて、上記コンタクトプローブ及び第1電極が形成されている上記非導電性基板の主面に上記溝を形成することを特徴とする請求項2に記載のプローブカードの製造方法。 - 非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着後の上記非導電性基板をダイサーを用いて切断することを特徴とする請求項1に記載のプローブカードの製造方法。
- 上記非導電性基板上の上記コンタクトプローブ及び第1電極の形成領域に対応付けて上記配線基板上に接着膜を形成するステップを備え、
非導電性基板を配線基板に固着させる上記ステップにおいて、上記非導電性基板を上記配線基板上の上記接着膜に貼り付けることを特徴とする請求項1に記載のプローブカードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170529A JP5266155B2 (ja) | 2009-07-21 | 2009-07-21 | プローブカードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170529A JP5266155B2 (ja) | 2009-07-21 | 2009-07-21 | プローブカードの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011027439A true JP2011027439A (ja) | 2011-02-10 |
JP2011027439A5 JP2011027439A5 (ja) | 2012-07-26 |
JP5266155B2 JP5266155B2 (ja) | 2013-08-21 |
Family
ID=43636371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170529A Expired - Fee Related JP5266155B2 (ja) | 2009-07-21 | 2009-07-21 | プローブカードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5266155B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162696A (ja) * | 1990-10-26 | 1992-06-08 | Fujitsu Ltd | Ecパッドの形成方法 |
JPH05203519A (ja) * | 1992-01-29 | 1993-08-10 | Seiko Instr Inc | 圧力センサの製造方法 |
JPH07234248A (ja) * | 1994-02-24 | 1995-09-05 | Yamaichi Electron Co Ltd | リードユニット |
JP2001281268A (ja) * | 2000-01-24 | 2001-10-10 | Tokyo Electron Ltd | プローブの製造方法並びにプローブの取付方法及びプローブの取付装置 |
JP2007208230A (ja) * | 2006-02-01 | 2007-08-16 | Seiko Npc Corp | 貼り合わせ基板のダイシング方法 |
JP2008286657A (ja) * | 2007-05-18 | 2008-11-27 | Advantest Corp | プローブカードおよびそれを備えた電子部品試験装置 |
WO2009013809A1 (ja) * | 2007-07-24 | 2009-01-29 | Advantest Corporation | コンタクタ、プローブカード及びコンタクタの実装方法。 |
-
2009
- 2009-07-21 JP JP2009170529A patent/JP5266155B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162696A (ja) * | 1990-10-26 | 1992-06-08 | Fujitsu Ltd | Ecパッドの形成方法 |
JPH05203519A (ja) * | 1992-01-29 | 1993-08-10 | Seiko Instr Inc | 圧力センサの製造方法 |
JPH07234248A (ja) * | 1994-02-24 | 1995-09-05 | Yamaichi Electron Co Ltd | リードユニット |
JP2001281268A (ja) * | 2000-01-24 | 2001-10-10 | Tokyo Electron Ltd | プローブの製造方法並びにプローブの取付方法及びプローブの取付装置 |
JP2007208230A (ja) * | 2006-02-01 | 2007-08-16 | Seiko Npc Corp | 貼り合わせ基板のダイシング方法 |
JP2008286657A (ja) * | 2007-05-18 | 2008-11-27 | Advantest Corp | プローブカードおよびそれを備えた電子部品試験装置 |
WO2009013809A1 (ja) * | 2007-07-24 | 2009-01-29 | Advantest Corporation | コンタクタ、プローブカード及びコンタクタの実装方法。 |
Also Published As
Publication number | Publication date |
---|---|
JP5266155B2 (ja) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5681213B2 (ja) | プローブカード及びその製造方法 | |
JP2008281564A (ja) | プローブカード及びその製造方法 | |
KR101550484B1 (ko) | 전자부품 검사장치용 배선기판 및 그 제조방법 | |
CN103579171A (zh) | 半导体封装件及其制造方法 | |
JP2011117761A (ja) | プローブカードおよびプローブカードの製造方法 | |
JP2011022001A (ja) | プローブカード | |
WO2018206506A1 (en) | Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP5266155B2 (ja) | プローブカードの製造方法 | |
JP2005210028A (ja) | 多数個取り配線基板 | |
JP2011033355A (ja) | プローブカード | |
JP5643477B2 (ja) | コンタクトプローブ | |
KR20140091978A (ko) | 경연성 인쇄회로기판의 제조 방법 | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
KR20210151668A (ko) | 전기 장치 검사용 프로브 헤드 | |
JP2011075532A (ja) | プローブカード及びその製造方法 | |
JP2011112517A (ja) | プローブカード及びその製造方法 | |
KR101066551B1 (ko) | 프로브 카드 제조에 사용되는 핀 어레이 틀 | |
JP5700761B2 (ja) | 電気的接続装置 | |
JP2008164317A (ja) | プローブカード | |
JP5164543B2 (ja) | プローブカードの製造方法 | |
JP2010027920A (ja) | 半導体装置の製造方法および半導体構成体組立体 | |
JP2011053076A (ja) | プローブカードの製造方法 | |
KR101365769B1 (ko) | 연성 회로기판을 이용한 프로브카드 제조방법 | |
JP2014016371A (ja) | コンタクトプローブ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |