JP2011027439A - プローブカードの製造方法 - Google Patents

プローブカードの製造方法 Download PDF

Info

Publication number
JP2011027439A
JP2011027439A JP2009170529A JP2009170529A JP2011027439A JP 2011027439 A JP2011027439 A JP 2011027439A JP 2009170529 A JP2009170529 A JP 2009170529A JP 2009170529 A JP2009170529 A JP 2009170529A JP 2011027439 A JP2011027439 A JP 2011027439A
Authority
JP
Japan
Prior art keywords
substrate
probe
wiring
silicon wafer
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009170529A
Other languages
English (en)
Other versions
JP2011027439A5 (ja
JP5266155B2 (ja
Inventor
Hirobumi Nakano
博文 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2009170529A priority Critical patent/JP5266155B2/ja
Publication of JP2011027439A publication Critical patent/JP2011027439A/ja
Publication of JP2011027439A5 publication Critical patent/JP2011027439A5/ja
Application granted granted Critical
Publication of JP5266155B2 publication Critical patent/JP5266155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 コンタクトプローブが基板上に形成されたプローブユニットを検査基板上の電子回路の配置態様に合わせて配線基板上に形成する際のプローブユニット間の位置精度を向上させることができるプローブカードの製造方法を提供する。
【解決手段】 コンタクトプローブ11及び端子パッド12が形成された非導電性基板を端子パッド22が形成されたST基板21上に固着させるステップと、非導電性基板の一部を除去し、ST基板21上の端子パッド22を露出させるステップと、非導電性基板上の端子パッド12とST基板21上の端子パッド22とをワイヤボンディングするステップにより構成される。
【選択図】 図7

Description

本発明は、プローブカードの製造方法に係り、さらに詳しくは、コンタクトプローブが形成された基板を配線基板上に固着させるプローブカードの製造方法の改良に関する。
半導体装置の製造工程には、半導体ウエハなどの検査基板上に形成された電子回路の電気的特性を検査する検査工程がある。この電気的特性の検査は、検査対象とする電子回路にテスト信号を入力し、その応答を検出するテスター装置を用いて行われる。通常、テスター装置から出力されたテスト信号は、プローブカードを介して検査基板上の電子回路に伝達される。プローブカードは、電子回路の微小な端子電極にそれぞれ接触させてテスター装置からのテスト信号を当該電子回路に伝達する多数のコンタクトプローブと、これらのコンタクトプローブが配設されるプローブ基板などからなる。
一般に、プローブカードは、多数のコンタクトプローブと多数の外部端子とが同一のプローブ基板上に形成され、プローブ基板上の配線パターンを介して、対応するコンタクトプローブ及び外部端子を導通させている。コンタクトプローブは、電子回路の端子電極に接触させるための探針であり、端子電極と同一のピッチで配設されている。一方、外部端子は、テスター装置を接続するための入出力端子であり、コンタクトプローブよりも広いピッチで配設されている。
近年、電子回路は、微細加工技術の進歩によって集積度が向上し、端子電極の配置が狭ピッチ化される傾向にある。このため、コンタクトプローブをプローブ基板上に配設する一方、外部端子はプローブ基板よりも大きなメイン基板上に配設されるようになってきた。この様なプローブカードの場合、プローブ基板及びメイン基板間において配線ピッチを拡大させ、コンタクトプローブ及び外部端子を接続するためのST(スペーストランスフォーマ)基板が用いられる。
通常、この様なプローブカードは、複数のプローブタイルを検査基板上の電子回路の配置態様に合わせてST基板上に貼り付け、プローブタイル上の端子パッドとST基板上の端子パッドとをワイヤボンディングすることによって作成される。また、上記プローブタイルは、電子回路上の端子電極に対応付けてシリコンウエハやセラミック基板などの非導電性基板上にコンタクトプローブ及びコンタクトプローブと導通する端子パッドを形成し、ダイサーを用いて当該電子回路に対応する領域を非導電性基板から切り出すことによって作成される。従来のプローブカードでは、非導電性基板から切り出した複数のプローブタイルを貼り付けてST基板上に固着させるので、各プローブタイルの位置合わせのバラツキによってプローブタイル間の位置精度が低くなることがあった。
本発明は、上記事情に鑑みてなされたものであり、コンタクトプローブが基板上に形成されたプローブユニットを検査基板上の電子回路の配置態様に合わせて配線基板上に形成する際のプローブユニット間の位置精度を向上させることができるプローブカードの製造方法を提供することを目的としている。特に、位置合わせのバラツキによってプローブユニット間の位置精度が低下するのを抑制することができるプローブカードの製造方法を提供することを目的としている。
第1の本発明によるプローブカードの製造方法は、コンタクトプローブ及び第1電極が形成された非導電性基板を第2電極が形成された配線基板上に固着させるステップと、上記非導電性基板の一部を除去し、上記配線基板上の第2電極を露出させるステップと、上記非導電性基板上の第1電極と上記配線基板上の第2電極とをワイヤボンディングするステップとを備えて構成される。
この様な構成によれば、非導電性基板を配線基板上に固着させた後に当該非導電性基板の一部を除去して配線基板上の第2電極を露出させ、非導電性基板上の第1電極と配線基板上の第2電極とをワイヤボンディングするので、基板から切り出した複数のプローブタイルを配線基板上に固着させる場合に比べて、位置合わせのバラツキによってプローブユニット間の位置精度が低下するのを抑制することができる。
第2の本発明によるプローブカードの製造方法は、上記構成に加え、上記非導電性基板に溝を形成するステップを備え、非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着された上記非導電性基板に衝撃を与え、当該非導電性基板を上記溝に沿って割るように構成される。
この様な構成によれば、非導電性基板に予め溝を形成しておき、配線基板に固着させた後、衝撃を与えて非導電性基板を溝に沿って割ることによって配線基板上の第2電極を露出させるので、切削加工によって非導電性基板の一部を除去する場合に比べて、非導電性基板上のコンタクトプローブにダメージを与えるのを抑制することができる。
第3の本発明によるプローブカードの製造方法は、上記構成に加え、上記コンタクトプローブが、上記非導電性基板と平行な導電層を積層することによって形成され、溝を形成する上記ステップにおいて、上記コンタクトプローブ及び第1電極が形成されている上記非導電性基板の主面に上記溝を形成するように構成される。
この様な構成によれば、非導電性基板に溝を形成した後でコンタクトプローブを形成する場合に比べて、コンタクトプローブの形成工程を簡素化できるので、製造コストを低減させることができる。
第4の本発明によるプローブカードの製造方法は、上記構成に加え、非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着後の上記非導電性基板をダイサーを用いて切断するように構成される。
この様な構成によれば、配線基板に固着後の非導電性基板をダイサーを用いて切断することによって配線基板上の第2電極を露出させるので、非導電性基板の一部を容易に除去することができる。
第5の本発明によるプローブカードの製造方法は、上記構成に加え、上記非導電性基板上の上記コンタクトプローブ及び第1電極の形成領域に対応付けて上記配線基板上に接着膜を形成するステップを備え、非導電性基板を配線基板に固着させる上記ステップにおいて、上記非導電性基板を上記配線基板上の上記接着膜に貼り付けるように構成される。
この様な構成によれば、コンタクトプローブ及び第1電極の形成領域に対応付けて配線基板上に接着膜を予め形成しておき、その接着膜に貼り付けることによって非導電性基板を配線基板上に固着させるので、非導電性基板の一部を除去する際に非導電性基板を配線基板から剥し易くすることができる。
本発明によるプローブカードの製造方法によれば、非導電性基板を配線基板上に固着させた後に当該非導電性基板の一部を除去して配線基板上の第2電極を露出させ、非導電性基板上の第1電極と配線基板上の第2電極とをワイヤボンディングするので、基板から切り出した複数のプローブタイルを配線基板上に固着させる場合に比べて、位置合わせのバラツキによってプローブユニット間の位置精度が低下するのを抑制することができる。従って、コンタクトプローブが基板上に形成されたプローブユニットを検査基板上の電子回路の配置態様に合わせて配線基板上に形成する際のプローブユニット間の位置精度を向上させることができる。
本発明の実施の形態1によるプローブカード100の概略構成の一例を示した平面図である。 図1のプローブカード100の要部を拡大して示した図であり、ST基板21上のプローブユニット10が示されている。 図2のプローブカード100の構成例を示した断面図であり、A1−A1線による切断面の様子が示されている。 図1のプローブカード100の製造方法の一例を模式的に示した説明図であり、シリコンウエハ200上にコンタクトプローブ11を形成する工程が示されている。 図1のプローブカード100の製造方法の一例を模式的に示した説明図であり、シリコンウエハ200の外枠をダイサーを用いて切断する工程が示されている。 図1のプローブカード100の製造方法の一例を模式的に示した説明図であり、接着膜300をST基板21上に形成する工程が示されている。 図1のプローブカード100の製造方法の一例を模式的に示した説明図であり、シリコンウエハ210を接着膜300に貼り付けて固着させる工程が示されている。 本発明の実施の形態2によるプローブカード100の製造方法の一例を示した図であり、シリコンウエハ210に切削溝220を形成する工程が示されている。 図8で切削溝220が形成されたシリコンウエハ210の構成例を示した断面図であり、A2−A2線による切断面の様子が示されている。
実施の形態1.
<プローブカード>
図1(a)及び(b)は、本発明の実施の形態1によるプローブカード100の概略構成の一例を示した平面図であり、図1(a)には、プローブカード100を下側から見た様子が示され、図1(b)には、水平方向から見た様子が示されている。
プローブカード100は、検査基板上の電子回路の電気的特性を検査する際に用いられる検査装置であり、複数のプローブユニット10、ST基板21及びメイン基板31により構成される。メイン基板31は、プローブ装置(図示せず)に着脱可能に取り付けられる円形形状のPCB(プリント回路基板)であり、テスター装置(図示せず)との間で信号の入出力を行うための多数の外部端子32が周縁部に設けられている。
プローブユニット10は、検査対象物に接触させる複数のコンタクトプローブ11が電子回路上の端子電極に対応付けて一方の主面上に形成された基板からなり、他方の主面をST基板21に対向させて当該ST基板21上に固着されている。各プローブユニット10は、共通の検査基板上の1又は2以上の電子回路に対応付けて形成される。例えば、各プローブユニット10は、横方向に配列された9〜13個の電子回路に対応付けて形成され、互いに離間させてST基板21上に配列されている。
ST基板21は、プローブユニット10とメイン基板31との間で配線ピッチを拡大させ、或いは、コンタクトプローブ11のメイン基板31からの高さを調整するための配線基板である。ST基板21は、プローブユニット10が固着されている側とは反対側の主面をメイン基板31に対向させて当該メイン基板31上に固着されている。このST基板21は、そのサイズがメイン基板31よりも小さな円形形状からなり、メイン基板31の中央部に配置されている。ST基板21は、円形の他に、長方形やひし形などの四角形形状のものも考えられる。
プローブカード100は、プローブ装置によってコンタクトプローブ11が配設されている面を下にして水平に保持され、テスター装置が接続される。この状態で検査基板を下方から近づけ、コンタクトプローブ11を検査基板上の電子回路の端子電極に当接させれば、当該コンタクトプローブ11を介してテスト信号をテスター装置及び電子回路間で入出力させることができる。
各コンタクトプローブ11は、電子回路の微小な電極に接触させるプローブ(探針)であり、電子回路の電極の配置に合わせて整列配置されている。各コンタクトプローブ11は、ST基板21及びメイン基板31上の各配線を介して外部端子32と導通しており、コンタクトプローブ11を検査対象物に当接させることによって、検査対象物とテスター装置とを導通させることができる。
この例では、横長の矩形形状のプローブユニット10が、縦方向に7個配列されている。プローブユニット10において各電子回路に対応する領域は、図1では連続しているが、電子回路ごとに分断していることもある。
ST基板21上には、当該ST基板21上の配線パターン(図示せず)と導通し、プローブユニット10上のコンタクトプローブ11と接続するための複数の端子パッド22が形成されている。各端子パッド22は、接続端子用の電極であり、プローブユニット10に対応付けて形成されている。
<ST基板上のプローブユニット>
図2は、図1のプローブカード100の要部を拡大して示した図であり、ST基板21上のプローブユニット10が示されている。プローブユニット10は、検査基板上の1又は2以上の電子回路に対応付けて形成されたプローブ基板14からなり、プローブ基板14上には、コンタクトプローブ11、端子パッド12及び配線パターン13が形成されている。コンタクトプローブ11、端子パッド12及び配線パターン13は、電子回路ごとに区分してプローブ基板14の一方の主面上に形成されている。
コンタクトプローブ11は、検査対象物に当接させるコンタクト部11aが一方の端部に形成され、他方の端部がプローブ基板14に固着されたカンチレバー(片持ち梁)型のプローブである。各コンタクトプローブ11の上記他方の端部には、配線パターン13が接続され、当該配線パターン13を介して端子パッド12と導通している。端子パッド12は、配線パターン13を介してコンタクトプローブ11と導通する接続端子用の電極であり、ST基板21上の端子パッド22とワイヤボンディングされる。
この例では、横長のプローブ基板14の長辺に沿って配列された12個のコンタクトプローブ11からなる2つのプローブ列と、短辺方向に配列された10個のコンタクトプローブからなる2つのプローブ列とにより、電子回路に対応する1つの区分が形成されている。各端子パッド12は、プローブ基板14の長辺に沿って配置されている。この様なコンタクトプローブ11は、例えば、MEMS(Micro Electro Mechanical Systems)による微細加工によって作成され、プローブ基板14と平行な導電層の積層構造を有する。
ST基板21上の各端子パッド22は、プローブユニット10に対応付けて配置され、端子パッド12ごとに形成されている。端子パッド12及び端子パッド22は、ボンディング装置を用いてワイヤボンディングされ、ボンディングワイヤ23を介して導通している。
<プローブカードの断面図>
図3は、図2のプローブカード100の構成例を示した断面図であり、A1−A1線による切断面の様子が示されている。プローブユニット10内の各コンタクトプローブ11は、プローブ基板14上に導電層を積層することによって同時に形成される。また、プローブ基板14上の配線パターン13は、コンタクトプローブ11のコンタクト部11aとは反対側の端部から延伸するように形成されている。配線パターン13及び端子パッド12は、共通の配線層として形成される。
この様なコンタクトプローブ11や配線パターン13が形成されたプローブ基板14は、ST基板21上に形成される接着膜300を介して当該ST基板21に固着されている。プローブ基板14上の端子パッド12とST基板21上の端子パッド22とは、ボンディングワイヤ23を介して接続されている。
<プローブカードの製造工程>
図4〜図7は、図1のプローブカード100の製造方法の一例を模式的に示した説明図である。図4には、デバイス領域B1及び配線領域B2に区分してシリコンウエハ200上にコンタクトプローブ11、端子パッド12及び配線パターン13を形成する工程が示されている。
まず、半導体ウエハの一方の主面上にMEMS技術を用いて複数のコンタクトプローブ11を同時に形成する。例えば、円形形状のシリコンウエハ200上にフォトレジストからなるレジスト層を形成してパターニングし、スパッタリングによって導電層を形成することによって、端子パッド12及び配線パターン13が形成される。
そして、電気メッキによってシリコンウエハ200と平行な導電層を積層することによって各コンタクトプローブ11が形成される。コンタクトプローブ11、端子パッド12及び配線パターン13は、検査基板上の異なる電子回路にそれぞれ対応する複数のデバイス領域B1と、ST基板21上の端子パッド22とシリコンウエハ200上の端子パッド12とを接続するための配線領域B2とに区分して形成される。つまり、検査基板の一部又は全部における電子回路の配置態様に対応付けてコンタクトプローブ11、端子パッド12及び配線パターン13が形成される。コンタクトプローブ11、端子パッド12及び配線パターン13は、デバイス領域B1内に形成される。シリコンウエハ200などの半導体基板の代わりに、石英ガラスなどを主成分とするガラス基板やセラミック基板のような絶縁基板を用いても良く、この様な非導電性基板上にコンタクトプローブ11、端子パッド12及び配線パターン13が形成される。
図5には、コンタクトプローブ11、端子パッド12及び配線パターン13の形成後のシリコンウエハ200の外枠をダイサーを用いて切断する工程が示されている。コンタクトプローブ11、端子パッド12及び配線パターン13が形成されたシリコンウエハ200は、ダイサーを用いて切断され、その外枠部分が除去される。ダイサーは、円盤状の回転刃を回転させて加工対象物を切削する切削装置である。
図6には、シリコンウエハ200上のデバイス領域B1に対応付けて接着膜300をST基板21上に形成する工程が示されている。端子パッド22などの配線層が予め形成されたST基板21に接着シートを貼り付け、デバイス領域B1に対応付けて当該ST基板21上に接着膜300を形成する。この様な接着膜300をST基板21上に形成する具体的な方法としては、接着シートをデバイス領域B1に対応するサイズ及び形状にカットしてST基板21に貼り付ける方法が考えられる。
或いは、接着シートをST基板21に貼り付けた後で、当該接着シートをデバイス領域B1に対応するサイズ及び形状にカットすることによって、デバイス領域B1ごとの接着膜300を形成しても良い。
接着シートは、フィルム状の接着剤であり、例えば、ポリイミド樹脂やポリアミドイミド樹脂などの高Tg材、或いは、線膨張係数や硬化収縮率の低いものを主成分とする熱可塑性の接着剤が用いられる。
図7には、外枠の切断後のシリコンウエハ210をST基板21上の接着膜300に貼り付けて固着させる工程が示されている。外枠部分が除去されたシリコンウエハ210を予め形成された接着膜300に貼り付けることによって、ST基板21上に固着させる。シリコンウエハ210の貼り付けは、シリコンウエハ210やST基板21を加熱し、或いは、シリコンウエハ210をST基板21に押し付けて加圧することによって行われる。このとき、シリコンウエハ210は、ST基板21に対して、基板面と平行な方向の位置合わせを行ってから貼り付けが行われる。
ST基板21上の端子パッド22が露出するように、ST基板21に固着後のシリコンウエハ210の一部を除去すれば、各デバイス領域B1にそれぞれ対応する複数のプローブユニット10が分離される。すなわち、ST基板21に固着させたシリコンウエハ210から配線領域B2を除去することにより、各プローブユニット10が分離される。配線領域B2部分の除去は、例えば、ダイサーを用いてシリコンウエハ210を切断することによって行われる。
配線領域B2が除去された後、プローブユニット10上の端子パッド12とST基板21上の端子パッド22とをボンディング装置を用いてワイヤボンディングすれば、端子パッド12及び22がボンディングワイヤ23を介して導通する。
プローブユニット10上の端子パッド12とST基板21上の端子パッド22とがワイヤボンディングされたST基板21をメイン基板31に固着させれば、プローブカード100が完成する。
本実施の形態によれば、シリコンウエハ210をST基板21上に固着させた後に当該シリコンウエハ210から配線領域B2を除去し、シリコンウエハ210上の端子パッド12とST基板21上の端子パッド22とをワイヤボンディングするので、シリコンウエハから切り出した複数のプローブタイルをST基板上に固着させる場合に比べて、位置合わせのバラツキによってプローブユニット10間の位置精度が低下するのを抑制することができる。
実施の形態2.
実施の形態1では、ST基板21に固着させた後でシリコンウエハ210をダイサーを用いて切断し、配線領域B2部分を除去する場合の例について説明した。これに対して、本実施の形態では、配線領域B2の境界に沿ってシリコンウエハ210に切削溝を予め形成しておき、ST基板21に固着させた後で衝撃又は圧力を与えて当該シリコンウエハ210を切削溝に沿って割る場合について説明する。
<切削溝の形成>
図8は、本発明の実施の形態2によるプローブカード100の製造方法の一例を模式的に示した説明図であり、外枠の切断後のシリコンウエハ210に対し、配線領域B2の境界に沿って切削溝220を形成する工程が示されている。外枠部分が除去されたシリコンウエハ210に対して、ダイサーを用いて切削溝220を形成する。
切削溝220は、ST基板21に固着後のシリコンウエハ210から配線領域B2を除去するために当該シリコンウエハ210を分断する作業を容易化するために形成されるウエハ基板のハーフカット溝である。この様な切削溝220は、配線領域B2、すなわち、シリコンウエハ210から除去される領域の周縁部に沿って、適切なカット幅及び深さで形成される。
切削溝220が形成されたシリコンウエハ210を予め形成された接着膜300に貼り付けることによって、ST基板21上に固着させる。ST基板21に固着させたシリコンウエハ210から配線領域B2を除去することによって、各デバイス領域B1にそれぞれ対応する複数のプローブユニット10が分離される。
配線領域B2部分の除去は、シリコンウエハ210が切削溝220に沿って割れるように当該シリコンウエハ210に衝撃を与え、或いは、シリコンウエハ210に圧力を与えることによってことによって行われる。配線領域B2が除去された後、プローブユニット10上の端子パッド12とST基板21上の端子パッド22とをワイヤボンディングすれば、端子パッド12及び22がボンディングワイヤ23を介して導通する。
そして、プローブユニット10上の端子パッド12とST基板21上の端子パッド22とがワイヤボンディングされたST基板21をメイン基板31に固着させれば、プローブカード100が完成する。
<ウエハ上の切削溝>
図9は、図8で切削溝220が形成されたシリコンウエハ210の構成例を示した断面図であり、A2−A2線による切断面の様子が示されている。シリコンウエハ210上の各コンタクトプローブ11は、導電層を積層することによって形成される。
各コンタクトプローブ11は、検査基板上の異なる電子回路にそれぞれ対応する複数のデバイス領域B1と、配線のための配線領域B2とに区分して形成される。切削溝220は、配線領域B2の境界線に沿って当該配線領域B2内に形成され、ウエハ基板の肉薄部を構成している。
本実施の形態によれば、配線領域B2の境界に沿ってシリコンウエハ210に予め切削溝220を形成しておき、ST基板21に固着後のシリコンウエハ210を衝撃を与えて切削溝220に沿って割ることによって当該シリコンウエハ210から配線領域B2を除去するので、配線領域B2部分の除去時にシリコンウエハ210上のコンタクトプローブ11にダメージを与えるのを抑制することができる。また、コンタクトプローブ11の形成後のシリコンウエハ210に切削溝220を形成するので、シリコンウエハに切削溝220を形成した後でコンタクトプローブ11を形成する場合に比べて、コンタクトプローブ11の形成工程を簡素化できるので、製造コストを低減させることができる。
なお、本実施の形態では、ダイサーを用いて切削溝220を形成する場合の例について説明したが、本発明はこれに限られるものではなく、ウエハ基板に肉薄部としての溝を形成することができるのであれば他の構成であっても良い。例えば、コンタクトプローブ11の形成後のシリコンウエハをエッチング処理することにより、配線領域B2の境界に沿って当該シリコンウエハ上にエッチング溝を形成する。そして、シリコンウエハをST基板21に固着させた後、衝撃を与えて当該シリコンウエハをエッチング溝に沿って割るような構成であっても良い。
また、本実施の形態では、外枠の切断後のシリコンウエハ210に切削溝220を形成する場合の例について説明したが、本発明はこれに限られるものではない。例えば、コンタクトプローブ11の形成後のシリコンウエハに対して、配線領域B2の境界に沿って切削溝を形成した後、当該シリコンウエハを切断して外枠部分を除去するような構成であっても良い。
11 コンタクトプローブ
11a コンタクト部
12 端子パッド
13 配線パターン
14 プローブ基板
21 ST基板
22 端子パッド
23 ボンディングワイヤ
31 メイン基板
32 外部端子
100 プローブカード
200,210 シリコンウエハ
220 切削溝
300 接着膜
B1 デバイス領域
B2 配線領域

Claims (5)

  1. コンタクトプローブ及び第1電極が形成された非導電性基板を第2電極が形成された配線基板上に固着させるステップと、
    上記非導電性基板の一部を除去し、上記配線基板上の第2電極を露出させるステップと、
    上記非導電性基板上の第1電極と上記配線基板上の第2電極とをワイヤボンディングするステップとを備えたことを特徴とするプローブカードの製造方法。
  2. 上記非導電性基板に溝を形成するステップを備え、
    非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着された上記非導電性基板に衝撃を与え、当該非導電性基板を上記溝に沿って割ることを特徴とする請求項1に記載のプローブカードの製造方法。
  3. 上記コンタクトプローブが、上記非導電性基板と平行な導電層を積層することによって形成され、
    溝を形成する上記ステップにおいて、上記コンタクトプローブ及び第1電極が形成されている上記非導電性基板の主面に上記溝を形成することを特徴とする請求項2に記載のプローブカードの製造方法。
  4. 非導電性基板の一部を除去する上記ステップにおいて、上記配線基板に固着後の上記非導電性基板をダイサーを用いて切断することを特徴とする請求項1に記載のプローブカードの製造方法。
  5. 上記非導電性基板上の上記コンタクトプローブ及び第1電極の形成領域に対応付けて上記配線基板上に接着膜を形成するステップを備え、
    非導電性基板を配線基板に固着させる上記ステップにおいて、上記非導電性基板を上記配線基板上の上記接着膜に貼り付けることを特徴とする請求項1に記載のプローブカードの製造方法。
JP2009170529A 2009-07-21 2009-07-21 プローブカードの製造方法 Expired - Fee Related JP5266155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009170529A JP5266155B2 (ja) 2009-07-21 2009-07-21 プローブカードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170529A JP5266155B2 (ja) 2009-07-21 2009-07-21 プローブカードの製造方法

Publications (3)

Publication Number Publication Date
JP2011027439A true JP2011027439A (ja) 2011-02-10
JP2011027439A5 JP2011027439A5 (ja) 2012-07-26
JP5266155B2 JP5266155B2 (ja) 2013-08-21

Family

ID=43636371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170529A Expired - Fee Related JP5266155B2 (ja) 2009-07-21 2009-07-21 プローブカードの製造方法

Country Status (1)

Country Link
JP (1) JP5266155B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162696A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd Ecパッドの形成方法
JPH05203519A (ja) * 1992-01-29 1993-08-10 Seiko Instr Inc 圧力センサの製造方法
JPH07234248A (ja) * 1994-02-24 1995-09-05 Yamaichi Electron Co Ltd リードユニット
JP2001281268A (ja) * 2000-01-24 2001-10-10 Tokyo Electron Ltd プローブの製造方法並びにプローブの取付方法及びプローブの取付装置
JP2007208230A (ja) * 2006-02-01 2007-08-16 Seiko Npc Corp 貼り合わせ基板のダイシング方法
JP2008286657A (ja) * 2007-05-18 2008-11-27 Advantest Corp プローブカードおよびそれを備えた電子部品試験装置
WO2009013809A1 (ja) * 2007-07-24 2009-01-29 Advantest Corporation コンタクタ、プローブカード及びコンタクタの実装方法。

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162696A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd Ecパッドの形成方法
JPH05203519A (ja) * 1992-01-29 1993-08-10 Seiko Instr Inc 圧力センサの製造方法
JPH07234248A (ja) * 1994-02-24 1995-09-05 Yamaichi Electron Co Ltd リードユニット
JP2001281268A (ja) * 2000-01-24 2001-10-10 Tokyo Electron Ltd プローブの製造方法並びにプローブの取付方法及びプローブの取付装置
JP2007208230A (ja) * 2006-02-01 2007-08-16 Seiko Npc Corp 貼り合わせ基板のダイシング方法
JP2008286657A (ja) * 2007-05-18 2008-11-27 Advantest Corp プローブカードおよびそれを備えた電子部品試験装置
WO2009013809A1 (ja) * 2007-07-24 2009-01-29 Advantest Corporation コンタクタ、プローブカード及びコンタクタの実装方法。

Also Published As

Publication number Publication date
JP5266155B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5681213B2 (ja) プローブカード及びその製造方法
JP2008281564A (ja) プローブカード及びその製造方法
KR101550484B1 (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
CN103579171A (zh) 半导体封装件及其制造方法
JP2011117761A (ja) プローブカードおよびプローブカードの製造方法
JP2011022001A (ja) プローブカード
WO2018206506A1 (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP5266155B2 (ja) プローブカードの製造方法
JP2005210028A (ja) 多数個取り配線基板
JP2011033355A (ja) プローブカード
JP5643477B2 (ja) コンタクトプローブ
KR20140091978A (ko) 경연성 인쇄회로기판의 제조 방법
JP5058032B2 (ja) コンタクトプローブの製造方法
KR20210151668A (ko) 전기 장치 검사용 프로브 헤드
JP2011075532A (ja) プローブカード及びその製造方法
JP2011112517A (ja) プローブカード及びその製造方法
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
JP5700761B2 (ja) 電気的接続装置
JP2008164317A (ja) プローブカード
JP5164543B2 (ja) プローブカードの製造方法
JP2010027920A (ja) 半導体装置の製造方法および半導体構成体組立体
JP2011053076A (ja) プローブカードの製造方法
KR101365769B1 (ko) 연성 회로기판을 이용한 프로브카드 제조방법
JP2014016371A (ja) コンタクトプローブ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees