JP2011023429A - Method of manufacturing semiconductor device, and semiconductor integrated circuit device - Google Patents

Method of manufacturing semiconductor device, and semiconductor integrated circuit device Download PDF

Info

Publication number
JP2011023429A
JP2011023429A JP2009165084A JP2009165084A JP2011023429A JP 2011023429 A JP2011023429 A JP 2011023429A JP 2009165084 A JP2009165084 A JP 2009165084A JP 2009165084 A JP2009165084 A JP 2009165084A JP 2011023429 A JP2011023429 A JP 2011023429A
Authority
JP
Japan
Prior art keywords
region
oxide film
locos oxide
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009165084A
Other languages
Japanese (ja)
Inventor
Masaki Kasahara
正樹 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2009165084A priority Critical patent/JP2011023429A/en
Priority to PCT/JP2010/061480 priority patent/WO2011007699A1/en
Publication of JP2011023429A publication Critical patent/JP2011023429A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device that uniformizes device characteristics by a simple process, and to provide a semiconductor integrated circuit device. <P>SOLUTION: The method of manufacturing the semiconductor device includes: a LOCOS oxide film forming step of forming a LOCOS oxide film 70 in a prescribed region 41 on the surface of a semiconductor substrate 40; a polysilicon forming step of forming a polysilicon film 90 so as to cover the boundary between the LOCOS oxide film 70 and the surface of the semiconductor substrate 40; and an ion implantation step in which ions are implanted into the surface of the semiconductor substrate 40 while using the polysilicon film 90 as a mask so as to form an impurity region 60 on the surface of the semiconductor substrate 40. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造方法及び半導体集積回路装置に関し、特に、半導体基板の表面の所定領域に、ＬＯＣＯＳ酸化膜を形成して半導体装置を製造する半導体装置の製造方法及び半導体集積回路装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor integrated circuit device, and more particularly to a semiconductor device manufacturing method and a semiconductor integrated circuit device for manufacturing a semiconductor device by forming a LOCOS oxide film in a predetermined region on the surface of a semiconductor substrate. .

従来から、半導体基板の表面に、ＬＯＣＯＳ（Local Oxidation of Silicon）法によりＬＯＣＯＳ酸化膜を形成し、更にレジストを用いて、ＬＯＣＯＳ酸化膜とレジストをマスクとしてイオンの打ち込みを行い、デバイスを形成する半導体装置の製造方法が知られている。   Conventionally, a semiconductor that forms a device by forming a LOCOS oxide film on the surface of a semiconductor substrate by a LOCOS (Local Oxidation of Silicon) method, and further using a resist to implant ions using the LOCOS oxide film and the resist as a mask. Device manufacturing methods are known.

図１０は、従来の半導体装置の製造方法の一例を示した図である。図１０においては、ＮＰＮトランジスタの製造方法の一例を説明する。図１０（ａ）は、ＬＯＣＯＳ酸化膜形成工程を示した図である。左側が平面図、右側が断面図を示している。ＬＯＣＯＳ酸化膜形成工程において、シリコン基板１１０上にＮ層１２０が形成された半導体基板１４０の表面に、ＬＯＣＯＳ法によりＬＯＣＯＳ酸化膜１７０が形成される。左側の平面図に示すように、半導体基板１４０の表面のトランジスタ等のデバイスを形成する領域が、ＬＯＣＯＳ酸化膜１７０で周囲を囲まれる。   FIG. 10 shows an example of a conventional method for manufacturing a semiconductor device. In FIG. 10, an example of a method for manufacturing an NPN transistor will be described. FIG. 10A shows a LOCOS oxide film forming step. The left side is a plan view and the right side is a cross-sectional view. In the LOCOS oxide film forming step, a LOCOS oxide film 170 is formed by a LOCOS method on the surface of the semiconductor substrate 140 on which the N layer 120 is formed on the silicon substrate 110. As shown in the left plan view, a region for forming a device such as a transistor on the surface of the semiconductor substrate 140 is surrounded by a LOCOS oxide film 170.

図１０（ｂ）は、ベース領域形成工程を示した図である。不純物領域を形成しない部分は、レジスト２００で覆われ、不純物領域を形成する部分は、レジスト２００で覆われないで露出された状態となる。この、レジスト２００がパターニングされた状態で、半導体基板１４０にイオンが打ち込まれ、不純物の注入が行われる。イオンは、例えば、ボロン等が用いられる。イオンは、高エネルギーで打ち込みが行われ、ＬＯＣＯＳ酸化膜１７０のある部分は、ＬＯＣＯＳ酸化膜１７０を透過してイオンが打ち込まれる。ＬＯＣＯＳ酸化膜１７０の無い部分は、直接Ｎ層１２０にイオンが打ち込まれる。イオンが打ち込まれた箇所は、不純物が注入されたベース領域１５０となる。ＬＯＣＯＳ酸化膜１７０が無く、半導体基板１４０のＮ層１２０が露出した箇所は、高濃度ベース領域１５１となり、ＬＯＣＯＳ酸化膜１７０の下の箇所は、低濃度ベース領域１５２となる。   FIG. 10B is a diagram showing a base region forming step. The portion where the impurity region is not formed is covered with the resist 200, and the portion where the impurity region is formed is exposed without being covered with the resist 200. With the resist 200 patterned, ions are implanted into the semiconductor substrate 140, and impurities are implanted. For example, boron or the like is used as the ion. Ions are implanted with high energy, and a portion of the LOCOS oxide film 170 is transmitted through the LOCOS oxide film 170 and implanted. In a portion where the LOCOS oxide film 170 is not present, ions are directly implanted into the N layer 120. A portion where ions are implanted becomes a base region 150 into which impurities are implanted. A portion where the LOCOS oxide film 170 is not present and the N layer 120 of the semiconductor substrate 140 is exposed becomes a high concentration base region 151, and a portion under the LOCOS oxide film 170 becomes a low concentration base region 152.

図１０（ｃ）は、熱処理工程を示した図である。図１０（ｂ）において、高エネルギーイオンの打ち込みが行われた後は、レジスト２００が除去され、半導体基板１４０の加熱処理が行われる。これにより、ベース領域１５０の熱拡散が行われ、注入された不純物がベース領域１５０中を拡散し、不純物濃度の濃度分布が平均化の方向に向かうとともに、ベース領域１５０が側方及び下方に拡大する。   FIG. 10C is a diagram showing a heat treatment process. In FIG. 10B, after high-energy ion implantation is performed, the resist 200 is removed and the semiconductor substrate 140 is subjected to heat treatment. As a result, thermal diffusion of the base region 150 is performed, and the implanted impurities are diffused in the base region 150, and the concentration distribution of the impurity concentration goes in the direction of averaging, and the base region 150 expands laterally and downward. To do.

図１０（ｄ）は、ゲート酸化膜形成工程を示した図である。ゲート酸化膜形成工程においては、高濃度ベース領域１５１が露出した部分に、ゲート酸化膜１８０が形成される。これにより、高濃度ベース領域１５１の表面は、ゲート酸化膜１８０に覆われる。なお、ゲート酸化膜１８０は、ＭＯＳトランジスタを製造するプロセスにおける、ゲート酸化膜１８０と同様の薄膜状の酸化膜という意味であり、必ずしもその領域にゲートを形成するという意味ではない。   FIG. 10D is a diagram showing a gate oxide film forming process. In the gate oxide film forming step, a gate oxide film 180 is formed in a portion where the high-concentration base region 151 is exposed. As a result, the surface of the high concentration base region 151 is covered with the gate oxide film 180. The gate oxide film 180 means a thin oxide film similar to the gate oxide film 180 in the process of manufacturing a MOS transistor, and does not necessarily mean that a gate is formed in that region.

図１１は、従来の半導体装置の製造方法の図１０の続きの工程を示した図である。図１１（ａ）は、エミッタ領域形成工程を示した図である。エミッタ領域形成工程においては、イオンの打ち込みを行わない箇所がレジスト２０２で覆われる。一方、イオンの打ち込みの際、有機物のレジスト２０２が削れてエミッタ領域１６０に混入すると、エミッタ領域１６０の特性に悪影響を与えるため、エミッタ領域１６０の端部は、ＬＯＣＯＳ酸化膜１７０をマスクとしてイオンの打ち込みが行われる。イオンは、例えば、リンが用いられてよい。また、イオンの打ち込みは、ゲート酸化膜１８０の形成された領域に、ＬＯＣＯＳ酸化膜１７０をマスクとして行われるため、ゲート酸化膜１８０を透過し、かつＬＯＣＯＳ酸化膜１７０を透過しない程度の低エネルギーで行われる。低エネルギーイオンの打ち込みにより、不純物領域であるベース領域１５０の表面に、やはり不純物領域であるエミッタ領域１６０が形成される。   FIG. 11 is a diagram showing a continuation process of FIG. 10 in the conventional method for manufacturing a semiconductor device. FIG. 11A shows the emitter region forming step. In the emitter region forming step, a portion where ions are not implanted is covered with the resist 202. On the other hand, if the organic resist 202 is scraped and mixed into the emitter region 160 when ions are implanted, the characteristics of the emitter region 160 are adversely affected. Therefore, the end of the emitter region 160 is ion-doped with the LOCOS oxide film 170 as a mask. Driving is done. For example, phosphorus may be used as the ion. In addition, since the ion implantation is performed in the region where the gate oxide film 180 is formed using the LOCOS oxide film 170 as a mask, the ion implantation is performed with low energy so as to pass through the gate oxide film 180 and not through the LOCOS oxide film 170. Done. By implantation of low energy ions, an emitter region 160 that is also an impurity region is formed on the surface of the base region 150 that is an impurity region.

図１１（ｂ）は、熱処理工程を示した図である。熱処理工程においては、半導体基板１４０が加熱処理され、エミッタ領域１６０の熱拡散が行われる。これにより、エミッタ領域１６０の不純物濃度が平均化するとともに、エミッタ領域１６０が側方及び下方に拡大する。なお、Ｎ層１２０は、コレクタ領域として機能し、ＮＰＮ型バイポーラトランジスタを形成することができる。なお、Ｎ層１２０は、例えば、エピタキシャル成長により、Ｐ型のシリコン基板の上に形成されてもよい。   FIG. 11B is a diagram showing a heat treatment process. In the heat treatment step, the semiconductor substrate 140 is subjected to heat treatment, and thermal diffusion of the emitter region 160 is performed. As a result, the impurity concentration of the emitter region 160 is averaged, and the emitter region 160 expands laterally and downward. Note that the N layer 120 functions as a collector region and can form an NPN bipolar transistor. Note that the N layer 120 may be formed on a P-type silicon substrate by, for example, epitaxial growth.

また、ＭＯＳ（Metal Oxide Semiconductor）トランジスタとバイポーラトランジスタが同一の半導体基板上に混載されているＢｉ−ＣＭＯＳ（Complementary Metal Oxide Semiconductor）集積回路装置であって、バイポーラトランジスタは、ベース層に接続された、側面に絶縁体の側壁を有するベース引出電極を有し、当該絶縁体の側壁を用いて、エミッタ電極引出開口及びエミッタ層を自己整合的に形成したものが知られている（例えば、特許文献１参照）。   Further, a Bi-CMOS (Complementary Metal Oxide Semiconductor) integrated circuit device in which a MOS (Metal Oxide Semiconductor) transistor and a bipolar transistor are mixedly mounted on the same semiconductor substrate, the bipolar transistor being connected to a base layer, 2. Description of the Related Art A base extraction electrode having an insulator side wall on a side surface, and an emitter electrode extraction opening and an emitter layer formed in a self-aligned manner using the insulator side wall are known (for example, Patent Document 1). reference).

かかるＢｉ−ＣＭＯＳ集積回路装置の絶縁体の側壁の形成は、ベース引出電極上に絶縁膜を形成する工程と、ベース引出電極の側面及びベース引出電極に取り囲まれたエミッタ形成領域を含む半導体基板全体にＴＥＯＳ膜の絶縁膜を成長させる工程と、ＴＥＯＳ膜の絶縁膜を異方性エッチングして、エミッタ形成領域上のベース引出電極側面に側壁を残す工程と、を含んでいる。   The side wall of the insulator of the Bi-CMOS integrated circuit device includes the step of forming an insulating film on the base lead electrode and the entire semiconductor substrate including the side surface of the base lead electrode and the emitter forming region surrounded by the base lead electrode. And a step of growing an insulating film of the TEOS film and a step of anisotropically etching the insulating film of the TEOS film to leave a side wall on the side surface of the base extraction electrode on the emitter formation region.

特開平１１−１１１８７３号公報JP-A-11-111873

しかしながら、上述の図１０及び図１１の従来技術の構成では、エミッタ領域１１４のサイズが、ＬＯＣＯＳ酸化膜１７０の加工精度及び膜厚に影響を受けてしまい、エミッタ領域１６０の変動により、隣接するデバイスの特性が不均一となるという問題があった。また、エミッタ領域１６０のサイズが大きくなると、ベース領域１５０の高濃度ベース領域１５１のサイズが小さくなり、バイポーラトランジスタを縦方向に動作させたいにも関わらず、横方向の寄生動作が発生するようになり、トランジスタ特性が悪化するとともにバラつきが生じてしまうという問題があった。   However, in the configuration of the prior art shown in FIGS. 10 and 11 described above, the size of the emitter region 114 is affected by the processing accuracy and the film thickness of the LOCOS oxide film 170, and adjacent devices are affected by variations in the emitter region 160. There was a problem that the characteristics of the film became non-uniform. Further, when the size of the emitter region 160 is increased, the size of the high-concentration base region 151 of the base region 150 is reduced, so that a parasitic operation in the lateral direction occurs even though the bipolar transistor is desired to operate in the vertical direction. As a result, there is a problem that transistor characteristics deteriorate and variations occur.

図１２は、図１１（ｂ）のＡ部分の拡大図である。図１２に示すように、ＬＯＣＯＳ酸化膜１７０の横方向の位置は、加工精度により変動するおそれがある。また、ＬＯＣＯＳ酸化膜１７０の端部は、外側に向かうにつれて膜厚が減少する、三角形の頂点のような先端が尖った断面形状となっている。このような形状であると、ＬＯＣＯＳ酸化膜１７０の端部の横方向の位置により、膜厚も微妙に変化し、エミッタ領域１６０の横方向の大きさもそれによって影響を受けて変動する。同様に、ＬＯＣＯＳ酸化膜１７０の透過により不純物が注入される高濃度ベース領域１５１は、ＬＯＣＯＳ酸化膜１７０の三角形状の膜厚が変化する部分の下方にあるため、ＬＯＣＯＳ酸化膜１７０の加工精度及び膜厚が、その不純物濃度に影響を受ける。   FIG. 12 is an enlarged view of a portion A in FIG. As shown in FIG. 12, the lateral position of the LOCOS oxide film 170 may vary depending on the processing accuracy. In addition, the end portion of the LOCOS oxide film 170 has a cross-sectional shape with a sharp tip such as the apex of a triangle in which the film thickness decreases toward the outside. With such a shape, the film thickness slightly changes depending on the position of the end portion of the LOCOS oxide film 170 in the lateral direction, and the lateral size of the emitter region 160 is affected and fluctuates accordingly. Similarly, the high-concentration base region 151 into which impurities are implanted by permeation of the LOCOS oxide film 170 is located below the portion of the LOCOS oxide film 170 where the triangular film thickness changes, so that the processing accuracy of the LOCOS oxide film 170 and The film thickness is affected by the impurity concentration.

また、高濃度ベース領域１５１の不純物濃度は、トランジスタの動作中、エミッタ領域１６０から注入された小数キャリアの拡散長に影響を及ぼす。一方、低濃度ベース領域１５２は、ＬＯＣＯＳ酸化膜１７０の厚膜部分を通して打ち込まれているので、高濃度ベース領域１５１よりも、不純物濃度が低い。また、低濃度ベース領域１５２は、不純物濃度が低いので、小数キャリアの拡散長が長い。このように、高濃度ベース領域１５１から低濃度ベース領域１５２にかけて、不純物の濃度勾配があるので、高濃度ベース領域１５１に注入された小数キャリアは、効率よく低濃度ベース領域１５２に移送され、トランジスタの横方向の寄生動作が大きくなってしまうという問題があった。   Further, the impurity concentration of the high concentration base region 151 affects the diffusion length of the minority carriers injected from the emitter region 160 during the operation of the transistor. On the other hand, since the low concentration base region 152 is implanted through the thick film portion of the LOCOS oxide film 170, the impurity concentration is lower than that of the high concentration base region 151. Further, since the low concentration base region 152 has a low impurity concentration, the diffusion length of the minority carriers is long. As described above, since there is an impurity concentration gradient from the high concentration base region 151 to the low concentration base region 152, the fractional carriers injected into the high concentration base region 151 are efficiently transferred to the low concentration base region 152, and the transistor There is a problem that the parasitic operation in the lateral direction becomes large.

更に、特許文献１に記載の構成では、エミッタ領域を酸化膜の側壁で精度よく形成することは可能であるが、上述のように、複雑な工程を必要とし、製造工程が複雑化し、コスト増にも繋がるという問題があった。また、通常のＭＯＳトランジスタの製造工程とは異なる工程が多く、バイポーラトランジスタの製造を、ＭＯＳトランジスタの工程と同じ工程で製造することができず、工程数の増加に繋がるという問題があった。   Furthermore, in the configuration described in Patent Document 1, it is possible to form the emitter region with the sidewall of the oxide film with high accuracy. However, as described above, a complicated process is required, the manufacturing process is complicated, and the cost is increased. There was a problem of being connected. In addition, there are many processes different from the manufacturing process of a normal MOS transistor, and the bipolar transistor cannot be manufactured in the same process as the MOS transistor, leading to an increase in the number of processes.

そこで、本発明は、簡素な工程で、デバイスの特性を均一化することができる半導体装置の製造方法及び半導体集積回路装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device and a semiconductor integrated circuit device that can make device characteristics uniform by a simple process.

上記目的を達成するため、第１の発明に係る半導体装置の製造方法は、半導体基板（４０）の表面の所定領域（４１）に、ＬＯＣＯＳ酸化膜（７０）を形成するＬＯＣＯＳ酸化膜形成工程と、
該ＬＯＣＯＳ酸化膜（７０）と前記半導体基板（４０）の表面の境界を覆うように、ポリシリコン膜（９０）を形成するポリシリコン形成工程と、
該ポリシリコン膜（９０）をマスクとして、前記半導体基板（４０）の表面にイオンの打ち込みを行い、前記半導体基板（４０）の表面に、不純物領域（６０）を形成するイオン打ち込み工程と、を含むことを特徴とする。 To achieve the above object, a semiconductor device manufacturing method according to a first aspect of the present invention includes a LOCOS oxide film forming step of forming a LOCOS oxide film (70) in a predetermined region (41) on the surface of a semiconductor substrate (40) ,
A polysilicon forming step of forming a polysilicon film (90) so as to cover the boundary between the LOCOS oxide film (70) and the surface of the semiconductor substrate (40);
Using the polysilicon film (90) as a mask, ion implantation is performed on the surface of the semiconductor substrate (40) to form an impurity region (60) on the surface of the semiconductor substrate (40). It is characterized by including.

これにより、加工精度の高いポリシリコン膜をマスクとして利用することができ、簡素な製造工程で高精度に不純物領域を形成することができる。   Thereby, a polysilicon film with high processing accuracy can be used as a mask, and an impurity region can be formed with high accuracy by a simple manufacturing process.

第２の発明は、第１の発明に係る半導体装置の製造方法において、
前記ＬＯＣＯＳ酸化膜形成工程と前記ポリシリコン形成工程との間に、前記ＬＯＣＯＳ酸化膜（７０）を透過する高エネルギーのイオン打ち込みを行う高エネルギーイオン打ち込み工程を含むことを特徴とする。 A second invention is a method of manufacturing a semiconductor device according to the first invention.
A high energy ion implantation step is performed between the LOCOS oxide film formation step and the polysilicon formation step to perform high energy ion implantation that passes through the LOCOS oxide film (70).

これにより、高エネルギーイオン打ち込みにより形成された不純物領域の表面に、更に別の不純物領域を形成する半導体装置の製造工程にも利用することができ、種々の半導体装置について高精度な不純物領域の形成を行うことができる。   As a result, it can also be used in the manufacturing process of a semiconductor device in which another impurity region is formed on the surface of the impurity region formed by high-energy ion implantation, and high-precision impurity regions can be formed for various semiconductor devices. It can be performed.

第３の発明は、第１又は第２の発明に係る半導体装置の製造方法において、
前記不純物領域（６０）は、トランジスタの活性領域であることを特徴とする。 A third invention is a method of manufacturing a semiconductor device according to the first or second invention,
The impurity region (60) is an active region of a transistor.

これにより、トランジスタの活性領域を高精度に形成することができ、特性が良好でバラツキの少ないトランジスタを製造することができる。   Accordingly, the active region of the transistor can be formed with high accuracy, and a transistor with favorable characteristics and less variation can be manufactured.

第４の発明は、第３の発明に係る半導体装置の製造方法において、
前記トランジスタは、バイポーラトランジスタであることを特徴とする。 A fourth invention is a method of manufacturing a semiconductor device according to the third invention.
The transistor is a bipolar transistor.

これにより、特性が良好でバラツキの少ないバイポーラトランジスタを製造することができる。   As a result, a bipolar transistor with good characteristics and less variation can be manufactured.

第５の発明は、第４の発明に係る半導体装置の製造方法において、
前記バイポーラトランジスタは、ＮＰＮ型トランジスタであって、
前記活性領域は、エミッタ領域（６０）であることを特徴とする。 A fifth invention is a method of manufacturing a semiconductor device according to the fourth invention.
The bipolar transistor is an NPN transistor,
The active region is an emitter region (60).

第６の発明は、第５の発明に係る半導体装置の製造方法において、
前記エミッタ領域（６０）の端部は、前記ＬＯＣＯＳ酸化膜（７０）の端部と対向していることを特徴とする。 A sixth invention is a method of manufacturing a semiconductor device according to the fifth invention,
An end of the emitter region (60) is opposite to an end of the LOCOS oxide film (70).

第７の発明は、第１〜５のいずれかの発明に係る半導体装置の製造方法において、
前記半導体基板の表面の前記所定領域（４１）外に、前記ＬＯＣＯＳ酸化膜形成工程において、ＭＯＳトランジスタの形成領域を定めるＬＯＣＯＳ酸化膜（７０）を更に形成し、
前記ポリシリコン形成工程において、前記ＭＯＳトランジスタのゲートを更に形成し、
前記不純物形成工程において、前記ＭＯＳトランジスタのドレイン領域（６２）及びソース領域（６３）を更に形成し、前記所定領域外にＭＯＳトランジスタを同時に形成することを特徴とする。 A seventh invention is a method of manufacturing a semiconductor device according to any one of the first to fifth inventions,
In the LOCOS oxide film forming step, a LOCOS oxide film (70) for defining a MOS transistor formation region is further formed outside the predetermined region (41) on the surface of the semiconductor substrate.
In the polysilicon forming step, further forming a gate of the MOS transistor,
In the impurity forming step, a drain region (62) and a source region (63) of the MOS transistor are further formed, and a MOS transistor is simultaneously formed outside the predetermined region.

これにより、ＭＯＳトランジスタを製造するプロセスを利用しつつ、余分な工程を増やすことなく、特性が良好でバラツキの少ない半導体装置を製造することができる。   As a result, a semiconductor device with good characteristics and less variation can be manufactured without increasing the number of extra steps while utilizing a process for manufacturing a MOS transistor.

第８の発明は、第７の発明に係る半導体装置の製造方法において、
前記ＭＯＳトランジスタは、ＣＭＯＳであることを特徴とする。 An eighth invention is a method of manufacturing a semiconductor device according to the seventh invention, wherein
The MOS transistor is a CMOS.

第９の発明に係る半導体集積回路装置は、第３〜８のいずれかの発明に係るトランジスタを用いて、基準電圧生成回路を構成し、
該基準電圧生成回路を含むことを特徴とする。 A semiconductor integrated circuit device according to a ninth invention comprises a reference voltage generating circuit using the transistor according to any one of the third to eighth inventions,
The reference voltage generation circuit is included.

これにより、特性が良好でバラツキの少ない半導体集積回路装置を提供することができる。   As a result, a semiconductor integrated circuit device with good characteristics and less variation can be provided.

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for easy understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、特性が良好で均一な半導体装置又は半導体集積回路装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device or a semiconductor integrated circuit device having favorable and uniform characteristics.

ＬＯＣＯＳ酸化膜形成工程を示した図である。図１（ａ）は、半導体装置が製造される半導体基板４０の平面図である。図１（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the LOCOS oxide film formation process. FIG. 1A is a plan view of a semiconductor substrate 40 on which a semiconductor device is manufactured. FIG. 1B is a cross-sectional view of the semiconductor substrate 40. 高エネルギーイオン打ち込み工程を示した図である。図２（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図２（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the high energy ion implantation process. FIG. 2A is a plan view of the bipolar transistor formation region 41. FIG. 2B is a cross-sectional view of the semiconductor substrate 40. 熱処理工程を示した図である。図３（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図３（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the heat processing process. FIG. 3A is a plan view of the bipolar transistor formation region 41. FIG. 3B is a cross-sectional view of the semiconductor substrate 40. ゲート酸化膜形成工程を示した図である。図４（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図４（ｂ）は、半導体基板１０の断面図である。It is the figure which showed the gate oxide film formation process. FIG. 4A is a plan view of the bipolar transistor formation region 41. FIG. 4B is a cross-sectional view of the semiconductor substrate 10. ポリシリコン膜形成工程を示した図である。図５（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図５（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the polysilicon film formation process. FIG. 5A is a plan view of the bipolar transistor formation region 41. FIG. 5B is a cross-sectional view of the semiconductor substrate 40. イオン打ち込み工程を示した図である。図６（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図６（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the ion implantation process. FIG. 6A is a plan view of the bipolar transistor formation region 41. FIG. 6B is a cross-sectional view of the semiconductor substrate 40. 熱処理工程を示した図である。図７（ａ）は、バイポーラトランジスタ形成領域４１の平面図である。図７（ｂ）は、半導体基板４０の断面図である。It is the figure which showed the heat processing process. FIG. 7A is a plan view of the bipolar transistor formation region 41. FIG. 7B is a cross-sectional view of the semiconductor substrate 40. 図７（ｂ）のBの部分を拡大した図である。It is the figure which expanded the part of B of FIG.7 (b). 本実施例に係るＮＰＮ型バイポーラトランジスタの動作例を説明する図である。It is a figure explaining the operation example of the NPN-type bipolar transistor which concerns on a present Example. 従来の半導体装置の製造方法の一例を示した図である。図１０（ａ）は、ＬＯＣＯＳ酸化膜形成工程を示した図である。図１０（ｂ）は、ベース領域形成工程を示した図である。図１０（ｃ）は、熱処理工程を示した図である。図１０（ｄ）は、ゲート酸化膜形成工程を示した図である。It is the figure which showed an example of the manufacturing method of the conventional semiconductor device. FIG. 10A shows a LOCOS oxide film forming step. FIG. 10B is a diagram showing a base region forming step. FIG. 10C is a diagram showing a heat treatment process. FIG. 10D is a diagram showing a gate oxide film forming process. 従来の半導体装置の製造方法の図１０の続きの工程を示した図である。図１１（ａ）は、エミッタ領域形成工程を示した図である。図１１（ｂ）は、熱処理工程を示した図である。FIG. 11 is a diagram showing a step subsequent to FIG. 10 in the conventional method for manufacturing a semiconductor device. FIG. 11A shows the emitter region forming step. FIG. 11B is a diagram showing a heat treatment process. 図１２は、図１１（ｂ）のＡ部分の拡大図である。FIG. 12 is an enlarged view of a portion A in FIG.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図１乃至図７は、本発明の実施例に係る半導体装置の製造方法の一連の工程を示した図である。   1 to 7 are views showing a series of steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

図１は、ＬＯＣＯＳ酸化膜形成工程を示した図である。図１（ａ）は、半導体装置が製造される半導体基板４０の平面図であり、図１（ｂ）は、半導体基板４０の断面図である。   FIG. 1 is a diagram showing a LOCOS oxide film forming process. FIG. 1A is a plan view of a semiconductor substrate 40 on which a semiconductor device is manufactured, and FIG. 1B is a cross-sectional view of the semiconductor substrate 40.

図１（ｂ）において、半導体基板４０は、シリコン基板１０と、Ｎ層２０と、Ｐ層３０とを有する。また、半導体基板４０の表面に、ＬＯＣＯＳ酸化膜７０が形成されている。シリコン基板１０は、他の半導体材料からなる基板であってもよいが、本実施例においては、シリコン基板１０を用いた例を挙げて説明する。N層２０は、例えば、エピタキシャル成長によって形成されてもよい。   In FIG. 1B, the semiconductor substrate 40 includes a silicon substrate 10, an N layer 20, and a P layer 30. A LOCOS oxide film 70 is formed on the surface of the semiconductor substrate 40. The silicon substrate 10 may be a substrate made of another semiconductor material, but in this embodiment, an example using the silicon substrate 10 will be described. For example, the N layer 20 may be formed by epitaxial growth.

半導体基板４０の表面は、バイポーラトランジスタ形成領域４１と、ＭＯＳトランジスタ形成領域４２とを有している。本実施例に係る半導体装置の製造方法は、ＭＯＳトランジスタの通常の製造工程を利用しつつ、高精度に不純物領域が形成された半導体装置を製造することができる。よって、図１乃至図７においては、本実施例に係る半導体装置の製造方法によりＮＰＮ型バイポーラトランジスタを製造するとともに、ＮチャネルＭＯＳトランジスタを同じ半導体基板４０上に形成する例を示すこととする。但し、本実施例に係る半導体装置の製造方法は、ＭＯＳトランジスタを同時に製造する工程だけでなく、単独でデバイスの製造に用いることができるので、ＭＯＳトランジスタの製造は、必ずしも同時に行われる必要は無い。   The surface of the semiconductor substrate 40 has a bipolar transistor formation region 41 and a MOS transistor formation region 42. The semiconductor device manufacturing method according to the present embodiment can manufacture a semiconductor device in which an impurity region is formed with high accuracy while utilizing a normal manufacturing process of a MOS transistor. Accordingly, FIGS. 1 to 7 show an example in which an NPN bipolar transistor is manufactured by the method for manufacturing a semiconductor device according to the present embodiment, and an N-channel MOS transistor is formed on the same semiconductor substrate 40. However, since the semiconductor device manufacturing method according to the present embodiment can be used not only for the process of simultaneously manufacturing the MOS transistors but also for the device manufacturing alone, the MOS transistors need not always be manufactured at the same time. .

図１（ｂ）に示すように、ＬＯＣＯＳ酸化膜形成工程においては、ＬＯＣＯＳ法により、半導体基板４０の表面に、ＬＯＣＯＳ酸化膜７０が形成される。ＬＯＣＯＳ酸化膜７０は、素子分離のため、バイポーラトランジスタ形成領域４１と、ＮチャネルＭＯＳトランジスタ４２とを分離する位置に形成される。また、ＬＯＣＯＳ酸化膜７０は、イオン打ち込み時のマスクとしても用いられるため、バイポーラトランジスタ形成領域４１内においては、高濃度の不純物領域を形成しない位置にも設けられている。なお、バイポーラトランジスタ形成領域４１と、ＭＯＳトランジスタ形成領域４２との間には、素子分離を行うべく、半導体基板４０の縦方向（深さ方向）にP層３０が設けられている。   As shown in FIG. 1B, in the LOCOS oxide film formation step, a LOCOS oxide film 70 is formed on the surface of the semiconductor substrate 40 by the LOCOS method. The LOCOS oxide film 70 is formed at a position separating the bipolar transistor formation region 41 and the N-channel MOS transistor 42 for element isolation. Further, since the LOCOS oxide film 70 is also used as a mask at the time of ion implantation, it is provided in the bipolar transistor formation region 41 at a position where a high concentration impurity region is not formed. A P layer 30 is provided between the bipolar transistor formation region 41 and the MOS transistor formation region 42 in the vertical direction (depth direction) of the semiconductor substrate 40 in order to perform element isolation.

図１（ａ）においては、半導体基板１０の表面の大半がＬＯＣＯＳ酸化膜７０で覆われ、ＬＯＣＯＳ酸化膜７０で覆われていない領域に、半導体基板４０のN層２０が露出した図が示されている。このように、ＬＯＣＯＳ酸化膜形成工程においては、ＬＯＣＯＳ酸化膜７０が半導体基板４０の表面に形成され、ＬＯＣＯＳ酸化膜７０が、素子分離酸化膜又はマスクとして機能する。なお、図１（ａ）においては、バイポーラトランジスタ形成領域４１の表面のみが示されており、図２乃至図７においても同様に、平面図については、バイポーラトランジスタ形成領域４１のみを示すこととする。   FIG. 1A shows a view in which the N layer 20 of the semiconductor substrate 40 is exposed in a region where most of the surface of the semiconductor substrate 10 is covered with the LOCOS oxide film 70 and is not covered with the LOCOS oxide film 70. ing. Thus, in the LOCOS oxide film formation step, the LOCOS oxide film 70 is formed on the surface of the semiconductor substrate 40, and the LOCOS oxide film 70 functions as an element isolation oxide film or a mask. In FIG. 1A, only the surface of the bipolar transistor formation region 41 is shown. Similarly, in FIGS. 2 to 7, only the bipolar transistor formation region 41 is shown in the plan view. .

また、半導体基板４０は、半導体材料であれば、種々の半導体材料からなる基板として構成することができる。例えば、半導体基板は、シリコン基板として構成されてもよい。また、本実施例に係る半導体装置の製造方法においては、半導体基板４０が、Ｎ型の導電型である場合を例に挙げて説明することとする。   The semiconductor substrate 40 can be configured as a substrate made of various semiconductor materials as long as it is a semiconductor material. For example, the semiconductor substrate may be configured as a silicon substrate. Further, in the method for manufacturing a semiconductor device according to the present embodiment, the case where the semiconductor substrate 40 is N-type conductivity will be described as an example.

図２は、高エネルギーイオン打ち込み工程を示した図である。図２（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図２（ｂ）は、半導体基板４０の断面図である。   FIG. 2 is a diagram showing a high energy ion implantation process. FIG. 2A is a plan view of the bipolar transistor formation region 41, and FIG. 2B is a cross-sectional view of the semiconductor substrate 40.

図２（ｂ）において、半導体基板４０の表面に、レジスト１００が膜状に塗布され、イオンが打ち込まれた状態が示されている。高エネルギーイオン打ち込み工程においては、半導体基板１０の表面に、不純物であるイオンが高エネルギーで打ち込まれ、ベース領域５０及びＰ型ウェル層５５が形成される。イオンは、例えば、ボロンが用いられてもよい。この場合、Ｎ型の半導体基板１０の表面に、Ｐ型不純物領域であるベース領域５０及びＰ型ウェル層５５が形成されることになる。レジスト１００は、半導体基板４０上のP型不純物領域５０、５５を形成しない部分を覆うように、パターニングされて選択的に形成される。   FIG. 2B shows a state in which a resist 100 is applied in a film shape on the surface of the semiconductor substrate 40 and ions are implanted. In the high energy ion implantation process, ions as impurities are implanted into the surface of the semiconductor substrate 10 with high energy, and the base region 50 and the P-type well layer 55 are formed. For example, boron may be used as the ion. In this case, a base region 50 and a P-type well layer 55 which are P-type impurity regions are formed on the surface of the N-type semiconductor substrate 10. The resist 100 is selectively formed by patterning so as to cover portions of the semiconductor substrate 40 where the P-type impurity regions 50 and 55 are not formed.

レジスト１００の形成後は、半導体基板４０にイオンを高エネルギーで打ち込み、ベース領域５０及びＰ型ウェル層５５を形成するが、イオンは高エネルギーで打ち込まれるため、ＬＯＣＯＳ酸化膜７０を透過して、ＬＯＣＯＳ酸化膜７０の下にもベース領域５０及びＰ型ウェル層５５が形成される。なお、ここで言う高エネルギーは、半導体基板１０に打ち込まれたイオンが、ＬＯＣＯＳ酸化膜７０を透過してＬＯＣＯＳ酸化膜７０の下に不純物領域を形成できる程のエネルギーという意味であり、具体的なエネルギー値は、半導体基板４０やイオンの材質等により変化し得る。   After the formation of the resist 100, ions are implanted into the semiconductor substrate 40 with high energy to form the base region 50 and the P-type well layer 55. Since the ions are implanted with high energy, the ions pass through the LOCOS oxide film 70, A base region 50 and a P-type well layer 55 are also formed under the LOCOS oxide film 70. The high energy mentioned here means energy that allows ions implanted into the semiconductor substrate 10 to pass through the LOCOS oxide film 70 and form an impurity region under the LOCOS oxide film 70. The energy value can vary depending on the semiconductor substrate 40, the ion material, and the like.

ベース領域５０内において、ＬＯＣＯＳ酸化膜７０で覆われていない、半導体基板４０の表面が露出した部分は、不純物の濃度が高い高濃度ベース領域５１となる。また、ＬＯＣＯＳ酸化膜７０に覆われたＬＯＣＯＳ酸化膜７０の下方の部分は、低濃度ベース領域５２となる。ＭＯＳトランジスタ形成領域４２にも同様に、高濃度Ｐ型ウェル層５６及び低濃度P型ウェル層５７を含むP型ウェル層５５が形成される。   In the base region 50, a portion where the surface of the semiconductor substrate 40 is not covered with the LOCOS oxide film 70 becomes a high concentration base region 51 having a high impurity concentration. Further, the lower portion of the LOCOS oxide film 70 covered with the LOCOS oxide film 70 becomes a low-concentration base region 52. Similarly, a P-type well layer 55 including a high-concentration P-type well layer 56 and a low-concentration P-type well layer 57 is also formed in the MOS transistor formation region 42.

図２（ａ）においては、バイポーラトランジスタ形成領域４１の平面図が示されている。枠状にレジスト１００が形成され、レジスト１００の開口１０１に、マスクとして機能するＬＯＣＯＳ酸化膜７０と、ベース領域５０が露出した状態を示している。   In FIG. 2A, a plan view of the bipolar transistor formation region 41 is shown. A resist 100 is formed in a frame shape, and the LOCOS oxide film 70 functioning as a mask and the base region 50 are exposed in the opening 101 of the resist 100.

図３は、熱処理工程を示した図である。図３（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図３（ｂ）は、半導体基板４０の断面図である。   FIG. 3 is a diagram showing a heat treatment process. FIG. 3A is a plan view of the bipolar transistor formation region 41, and FIG. 3B is a cross-sectional view of the semiconductor substrate 40.

熱処理工程においては、高エネルギーイオン打ち込み工程で用いたレジスト１００が除去された後、半導体基板４０が加熱処理され、ベース領域５０及びＰ型ウェル層５５内の不純物を拡散させ、不純物濃度分布の均一化が図られる。また、熱処理工程において、ベース領域５０及びＰ型ウェル層５５の大きさが、側方及び下方に拡大される。   In the heat treatment process, after the resist 100 used in the high energy ion implantation process is removed, the semiconductor substrate 40 is subjected to a heat treatment to diffuse the impurities in the base region 50 and the P-type well layer 55, so that the impurity concentration distribution is uniform. Is achieved. Further, in the heat treatment step, the sizes of the base region 50 and the P-type well layer 55 are expanded laterally and downward.

図３（ｂ）には、図２（ｂ）と比較して、ベース領域５０及びＰ型ウェル層５５が横方向及び下方向に拡大した状態の半導体基板４０が示されている。図３（ｂ）に示すように、半導体基板４０が露出した部分は、高濃度ベース領域５１及び高濃度Ｐ型ウェル層５６が拡大し、ＬＯＣＯＳ酸化膜７０の下方は、低濃度ベース領域５２及び低濃度Ｐ型ウェル層５７が拡大した状態が示されている。   FIG. 3B shows the semiconductor substrate 40 in a state in which the base region 50 and the P-type well layer 55 are expanded in the lateral direction and the downward direction as compared with FIG. As shown in FIG. 3B, in the portion where the semiconductor substrate 40 is exposed, the high concentration base region 51 and the high concentration P-type well layer 56 are enlarged, and below the LOCOS oxide film 70 are the low concentration base region 52 and The state where the low concentration P-type well layer 57 is enlarged is shown.

図３（ａ）は、バイポーラトランジスタ形成領域４１の平面図を透過的に示している。なお、参照符号の括弧内の符号が、透過的に表された領域を示している。図２（ａ）において、レジスト１００で覆われていた部分には、ＬＯＣＯＳ酸化膜７０及び半導体基板４０の露出部分が示されている。一方、図２（ａ）において、レジスト１００の開口１０１に該当した部分については、ＬＯＣＯＳ酸化膜７０が形成されていない部分は、高濃度ベース領域５１となり、ＬＯＣＯＳ酸化膜７０が形成されていた部分は、低濃度ベース領域５２となっている。   FIG. 3A transparently shows a plan view of the bipolar transistor formation region 41. In addition, the code | symbol in the parenthesis of a reference code has shown the area | region represented transparently. In FIG. 2A, the LOCOS oxide film 70 and the exposed portion of the semiconductor substrate 40 are shown in the portion covered with the resist 100. On the other hand, in FIG. 2A, in the portion corresponding to the opening 101 of the resist 100, the portion where the LOCOS oxide film 70 is not formed becomes the high concentration base region 51, and the portion where the LOCOS oxide film 70 is formed. Is a low-concentration base region 52.

このように、レジスト１００の有無により、ベース領域５０及びＰ型ウェル層５５の形成領域が制御され、ＬＯＣＯＳ酸化膜７０の有無により、ベース領域５０及びＰ型ウェル層５５内の不純物濃度が制御される。   Thus, the formation region of the base region 50 and the P-type well layer 55 is controlled by the presence or absence of the resist 100, and the impurity concentration in the base region 50 and the P-type well layer 55 is controlled by the presence or absence of the LOCOS oxide film 70. The

図４は、ゲート酸化膜形成工程を示した図である。図４（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図４（ｂ）は、半導体基板１０の断面図である。   FIG. 4 is a view showing a gate oxide film forming step. FIG. 4A is a plan view of the bipolar transistor formation region 41, and FIG. 4B is a cross-sectional view of the semiconductor substrate 10.

ゲート酸化膜形成工程においては、ベース領域５０及びＰ型ウェル層５５の表面の露出部分に、ゲート酸化膜８０が形成される。ゲート酸化膜８０は、ＭＯＳトランジスタ製造工程において、ゲート形成領域に形成する薄膜状の酸化膜である。この、薄膜状のゲート酸化膜８０を、ＭＯＳトランジスタ形成領域４２だけでなく、バイポーラトランジスタ形成領域４１にも形成する。なお、ゲート酸化膜は、種々の材料で構成されてよいが、例えば、ＳｉＯ２酸化膜で構成されてもよい。 In the gate oxide film forming step, a gate oxide film 80 is formed on the exposed portions of the surface of the base region 50 and the P-type well layer 55. The gate oxide film 80 is a thin oxide film formed in the gate formation region in the MOS transistor manufacturing process. The thin gate oxide film 80 is formed not only in the MOS transistor formation region 42 but also in the bipolar transistor formation region 41. The gate oxide film may be composed of various materials, but may be composed of, for example, a SiO 2 oxide film.

また、ゲート酸化膜８０を形成する領域は、ＬＯＣＯＳ酸化膜７０の存在しない、半導体基板４０の表面が露出した部分であるので、N層２０の表面、高濃度ベース領域５１又は高濃度Ｐ型ウェル層５６のいずれかになる。   Further, since the region where the gate oxide film 80 is formed is a portion where the surface of the semiconductor substrate 40 is exposed where the LOCOS oxide film 70 does not exist, the surface of the N layer 20, the high concentration base region 51 or the high concentration P type well. It becomes one of the layers 56.

図４（ａ）は、バイポーラトランジスタ形成領域４１の透過的な平面図を示しているが、図３（ａ）と略同様の図となる。図４（ａ）において、高濃度ベース領域５１の部分と、半導体基板４０のＮ層２０が露出した部分は、表面が薄膜状のゲート酸化膜８０で覆われるが、透過的に図を描くと、図３（ａ）と同様の平面構成となる。   FIG. 4A shows a transparent plan view of the bipolar transistor formation region 41, which is substantially the same as FIG. 4A, the portion of the high-concentration base region 51 and the portion of the semiconductor substrate 40 where the N layer 20 is exposed are covered with a thin gate oxide film 80. The planar configuration is the same as in FIG.

図５は、ポリシリコン膜形成工程を示した図である。図５（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図５（ｂ）は、半導体基板４０の断面図である。   FIG. 5 is a diagram showing a polysilicon film forming process. FIG. 5A is a plan view of the bipolar transistor formation region 41, and FIG. 5B is a cross-sectional view of the semiconductor substrate 40.

図５（ｂ）のバイポーラトランジスタ形成領域４１において、ＬＯＣＯＳ酸化膜７０と半導体基板４０の表面の境界を覆うように、ポリシリコン膜９０が形成されている。ポリシリコン膜９０は、ＭＯＳトランジスタ製造工程において、ゲートを形成する際に用いる。よって、ＭＯＳトランジスタ形成領域４２においては、ゲートとしてポリシリコン膜９０が形成されている。   In the bipolar transistor formation region 41 of FIG. 5B, a polysilicon film 90 is formed so as to cover the boundary between the LOCOS oxide film 70 and the surface of the semiconductor substrate 40. The polysilicon film 90 is used when forming a gate in the MOS transistor manufacturing process. Therefore, in the MOS transistor formation region 42, the polysilicon film 90 is formed as a gate.

一方、バイポーラトランジスタ形成領域４１においては、ポリシリコン膜９０は、マスクとして利用されるために形成される。図１２において説明したように、ＬＯＣＯＳ酸化膜７０の端部は、先端に接近するにつれて先が細くなって厚さが薄くなる形状であり、加工精度を高精度にすることができない。そこで、本実施例に係る半導体装置の製造方法においては、加工精度の高いポリシリコン膜９０を用いて、高精度にマスクを形成している。よって、マスクの端部は、ＬＯＣＯＳ酸化膜７０ではなく、ポリシリコン膜９０となり、マスク端部の位置を高精度に定めることができる。ポリシリコンは、本来的には、ＭＯＳトランジスタのゲートとして用いられる材料であり、ＭＯＳトランジスタのゲート長及びゲート幅は高精度に管理されているので、高精度な加工でポリシリコン膜９０を形成することが、十分に可能となる。   On the other hand, in the bipolar transistor formation region 41, the polysilicon film 90 is formed to be used as a mask. As described with reference to FIG. 12, the end of the LOCOS oxide film 70 has a shape in which the tip becomes thinner and the thickness becomes thinner as the end approaches the tip, and the processing accuracy cannot be made high. Therefore, in the method of manufacturing the semiconductor device according to the present embodiment, the mask is formed with high accuracy using the polysilicon film 90 with high processing accuracy. Therefore, the end portion of the mask is not the LOCOS oxide film 70 but the polysilicon film 90, and the position of the mask end portion can be determined with high accuracy. Polysilicon is originally a material used as the gate of a MOS transistor, and the gate length and gate width of the MOS transistor are controlled with high precision, so that the polysilicon film 90 is formed with high precision processing. It becomes possible enough.

このように、マスクとしての加工精度に問題があるＬＯＣＯＳ酸化膜７０の端部の代わりに、マスクとしての端部を加工精度の高いポリシリコン膜９０で形成することにより、高精度にマスク形状を加工することができる。よって、ポリシリコン膜９０は、ＬＯＣＯＳ酸化膜７０と半導体基板４０の表面の境界を覆うように、半導体基板４０の表面とＬＯＣＯＳ酸化膜７０の傾斜部分に跨るように形成する。これにより、ＬＯＣＯＳ酸化膜７０の厚さが十分ある中央部分はそのままＬＯＣＯＳ酸化膜７０を活かし、加工精度が低下する先端の傾斜部分を覆うようにすれば、最小限のポリシリコン膜９０の形成で機能的に十分なマスク効果を得ることができる。   Thus, instead of the end portion of the LOCOS oxide film 70 having a problem in processing accuracy as a mask, the end portion as a mask is formed of the polysilicon film 90 with high processing accuracy, so that the mask shape can be formed with high accuracy. Can be processed. Therefore, the polysilicon film 90 is formed so as to straddle the surface of the semiconductor substrate 40 and the inclined portion of the LOCOS oxide film 70 so as to cover the boundary between the LOCOS oxide film 70 and the surface of the semiconductor substrate 40. As a result, the minimum polysilicon film 90 can be formed by using the LOCOS oxide film 70 as it is in the central portion where the thickness of the LOCOS oxide film 70 is sufficient to cover the inclined portion of the tip where the processing accuracy is lowered. A functionally sufficient mask effect can be obtained.

また、ポリシリコン膜形成工程は、通常のＭＯＳトランジスタの製造プロセスで行われる工程であるから、バイポーラトランジスタを製造するために、ＭＯＳトランジスタの製造工程に余分な工程を追加する必要がなく、ＭＯＳトランジスタの製造プロセスと同じ工程数で高精度なマスクを形成することができる。   In addition, since the polysilicon film forming process is a process performed in a normal MOS transistor manufacturing process, there is no need to add an extra process to the MOS transistor manufacturing process in order to manufacture a bipolar transistor. A highly accurate mask can be formed with the same number of steps as in the manufacturing process.

図５（ａ）は、バイポーラトランジスタ形成領域１１の平面図を示している。高濃度P型不純物領域５１の周囲を、ポリシリコン膜９０が囲むような平面構成となっている。その他の部分は、図４（ａ）と同様であるので、説明を省略する。   FIG. 5A shows a plan view of the bipolar transistor formation region 11. The planar structure is such that the polysilicon film 90 surrounds the periphery of the high concentration P-type impurity region 51. The other parts are the same as those shown in FIG.

図６は、イオン打ち込み工程を示した図である。図６（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図６（ｂ）は、半導体基板４０の断面図である。   FIG. 6 is a diagram showing an ion implantation process. FIG. 6A is a plan view of the bipolar transistor formation region 41, and FIG. 6B is a cross-sectional view of the semiconductor substrate 40.

図６（ｂ）において、半導体基板４０の表面に、レジスト１０２が選択的に形成されてパターニングされている。また、ベース領域５０の高濃度ベース領域５１の表面に、不純物領域であるエミッタ領域６０が形成されている。同様に、Ｐ型ウェル層５５の表面には、ドレイン領域６２及びソース領域６３が形成されている。イオン打ち込み工程においては、領域５０の表面に、イオンの打ち込みが行われ、更に不純物領域が形成される。また、バーポーラトランジスタ形成領域４１のＮ層２０が露出した部分の表面には、コレクタコンタクト領域６１が形成される。   In FIG. 6B, a resist 102 is selectively formed on the surface of the semiconductor substrate 40 and patterned. An emitter region 60 that is an impurity region is formed on the surface of the high-concentration base region 51 of the base region 50. Similarly, a drain region 62 and a source region 63 are formed on the surface of the P-type well layer 55. In the ion implantation step, ions are implanted on the surface of the region 50 to further form an impurity region. A collector contact region 61 is formed on the surface of the portion where the N layer 20 is exposed in the bipolar transistor formation region 41.

イオン打ち込み工程においては、まず、レジスト１０２のパターニングが行われ、不純物領域を形成しない部分がレジスト１０２で覆われる。次いで、レジスト１０２と、ＬＯＣＯＳ酸化膜７０と、ポリシリコン膜９０とをマスクとして、イオンの打ち込みが行われる。この場合、ＬＯＣＯＳ酸化膜７０をマスクの一部として用いるので、イオンは、ＬＯＣＯＳ酸化膜７０を透過しない程度の低エネルギーで打ち込まれる。また、ＬＯＣＯＳ酸化膜７０で覆われていない部分は、薄膜状のゲート酸化膜８０で覆われているので、ゲート酸化膜８０は透過するレベルの低エネルギーで、イオンは打ち込まれる。打ち込まれるイオンは、例えば、リンが用いられてもよい。これにより、エミッタ領域６０、コレクタコンタクト領域６１、ドレイン領域６２及びソース領域６３が、Ｐ型不純物領域５０の表面にＮ型の導電型で形成されることになる。なお、ドレイン領域６２とソース領域６３は、同じ不純物領域であるので、配置が逆であってもよい。   In the ion implantation process, patterning of the resist 102 is first performed, and a portion where an impurity region is not formed is covered with the resist 102. Next, ions are implanted using the resist 102, the LOCOS oxide film 70, and the polysilicon film 90 as a mask. In this case, since the LOCOS oxide film 70 is used as a part of the mask, ions are implanted with low energy that does not pass through the LOCOS oxide film 70. Further, since the portion not covered with the LOCOS oxide film 70 is covered with the thin gate oxide film 80, the gate oxide film 80 is ion-implanted with a low energy level that allows the gate oxide film 80 to pass therethrough. For example, phosphorus may be used as the ions to be implanted. As a result, the emitter region 60, the collector contact region 61, the drain region 62, and the source region 63 are formed on the surface of the P-type impurity region 50 with N-type conductivity. Note that since the drain region 62 and the source region 63 are the same impurity region, the arrangement may be reversed.

エミッタ領域６０の形状及び大きさは、マスクとして機能するポリシリコン膜９０により高精度に定められ、エミッタ領域６０を高精度に形成することができる。これにより、ベース領域５０の、高濃度ベース領域５１の横幅の大きさを適切に確保することができる。   The shape and size of the emitter region 60 are determined with high accuracy by the polysilicon film 90 functioning as a mask, and the emitter region 60 can be formed with high accuracy. Thereby, the width of the high concentration base region 51 in the base region 50 can be appropriately ensured.

図６（ａ）は、バイポーラトランジスタ形成領域４１の平面図を示しているが、レジスト１０２と、ＬＯＣＯＳ酸化膜７０と、ポリシリコン膜９０により、マスクが形成され、エミッタ領域６０にイオンの打ち込みが行える状態となっていることが示されている。   FIG. 6A shows a plan view of the bipolar transistor formation region 41, but a mask is formed by the resist 102, the LOCOS oxide film 70, and the polysilicon film 90, and ions are implanted into the emitter region 60. It is shown that it is ready to do.

図７は、熱処理工程を示した図である。図７（ａ）は、バイポーラトランジスタ形成領域４１の平面図であり、図７（ｂ）は、半導体基板４０の断面図である。   FIG. 7 is a diagram showing a heat treatment process. FIG. 7A is a plan view of the bipolar transistor formation region 41, and FIG. 7B is a cross-sectional view of the semiconductor substrate 40.

熱処理工程においては、レジスト１０２を除去した後、半導体基板４０が加熱処理される。これにより、図７（ｂ）に示すように、半導体基板４０の表面に形成されたエミッタ領域６０、コレクタコンタクト領域６１、ドレイン領域６２及びソース領域６３が側方及び下方に拡大する。   In the heat treatment step, the semiconductor substrate 40 is heat-treated after removing the resist 102. As a result, as shown in FIG. 7B, the emitter region 60, the collector contact region 61, the drain region 62, and the source region 63 formed on the surface of the semiconductor substrate 40 expand laterally and downward.

なお、エミッタ領域６０、コレクタコンタクト領域６１、ドレイン領域６２及びソース領域６３は、低エネルギーのイオン打ち込みにより半導体基板４０の表面上に薄く形成され、ベース領域５０及びＰ型ウェル層５５と比較して、厚さが相当に薄い層である。よって、熱拡散による側方への拡大量は、ベース領域５０の熱拡散時に比較して相当に小さくなり、高濃度ベース領域５１に大きく食い込まず、エミッタ領域６０の端部を十分に制御することができる。   The emitter region 60, the collector contact region 61, the drain region 62, and the source region 63 are thinly formed on the surface of the semiconductor substrate 40 by low energy ion implantation, and compared with the base region 50 and the P-type well layer 55. The layer is considerably thin. Therefore, the lateral expansion amount due to thermal diffusion is considerably smaller than that during thermal diffusion of the base region 50, and does not penetrate significantly into the high-concentration base region 51, and the end portion of the emitter region 60 is sufficiently controlled. Can do.

また、バイポーラトランジス形成領域４１のポリシリコン膜９０は、ＬＯＣＯＳ酸化膜７０と同様に、半導体基板４０上に残されたままとなるが、ゲート酸化膜８０によりエミッタ領域６０及びベース領域５０とは、電気的に断線されており、電圧が印加される訳ではないので、何らバイポーラトランジスタの動作に悪影響は及ぼさない。また、ＭＯＳトランジスタ形成領域４２においては、ポリシリコン膜９０は、ゲートとして形成され、機能することになる。   Further, the polysilicon film 90 in the bipolar transistor formation region 41 remains on the semiconductor substrate 40 as in the LOCOS oxide film 70, but the emitter region 60 and the base region 50 are separated by the gate oxide film 80. Since it is electrically disconnected and no voltage is applied, the operation of the bipolar transistor is not adversely affected. In the MOS transistor formation region 42, the polysilicon film 90 is formed and functions as a gate.

図７（ａ）は、バイポーラトランジスタ形成領域４１の平面図を透過的に示しているが、ゲート酸化膜８０で表面を覆われたエミッタ領域６０が、ポリシリコン膜９０に周囲が囲まれている状態が示されている。また、ＬＯＣＯＳ酸化膜７０の下には、低濃度ベース領域５２が形成された状態が示されている。なお、高濃度ベース領域５１が、ポリシリコン膜９０に覆われず、ゲート酸化膜８０にのみ覆われて露出した部分は、ベースコンタクト領域である。ここから、ベースへの電流入力を行うことになる。   FIG. 7A transparently shows a plan view of the bipolar transistor formation region 41, but the emitter region 60 whose surface is covered with the gate oxide film 80 is surrounded by the polysilicon film 90. The state is shown. Further, a state in which the low concentration base region 52 is formed under the LOCOS oxide film 70 is shown. The portion where the high-concentration base region 51 is not covered with the polysilicon film 90 but is covered only with the gate oxide film 80 and exposed is the base contact region. From here, current input to the base is performed.

このように、本実施例に係る半導体装置の製造方法においては、図１乃至図７に示した一連の工程を経て、ＮＰＮ型バイポーラトランジスタを製造することができる。   As described above, in the method for manufacturing a semiconductor device according to this embodiment, an NPN-type bipolar transistor can be manufactured through the series of steps shown in FIGS.

図８は、図７（ｂ）のBの部分を拡大した図である。図８において、完成したバイポーラトランジスタのエミッタ領域６０と、ベース領域５０の境界部分が示されている。図８に示すように、ＬＯＣＯＳ酸化膜７０の横方向の位置が変動しても、ポリシリコン膜９０によりマスクが形成されているので、ＬＯＣＯＳ酸化膜７０の影響を受けず、エミッタ領域６０を高精度に形成することができる。これにより、エミッタ領域６０の端部が高濃度ベース領域５１に食い込むことを回避することができ、高濃度ベース領域５１の横方向の領域を十分に確保することができる。   FIG. 8 is an enlarged view of a portion B in FIG. In FIG. 8, a boundary portion between the emitter region 60 and the base region 50 of the completed bipolar transistor is shown. As shown in FIG. 8, even if the lateral position of the LOCOS oxide film 70 changes, the mask is formed by the polysilicon film 90, so that the emitter region 60 is not affected by the LOCOS oxide film 70. It can be formed with high accuracy. Thereby, it is possible to avoid the end of the emitter region 60 from biting into the high-concentration base region 51, and a sufficient lateral region of the high-concentration base region 51 can be secured.

図９は、本実施例に係るＮＰＮ型バイポーラトランジスタの動作例を説明するための図である。図９において、ＮＰＮ型バイポーラトランジスタは、エミッタ領域６０に注入された小数キャリアの電子が、縦に移動してベース領域５０を通過し、コレクタ領域であるＮ層２０に流れ込む動作が好ましい正常な動作である。しかしながら、エミッタ領域６０を側方から囲んでいる高濃度ベース領域５１の幅が小さいと、小数キャリアが縦方向ではなく、横方向に流れてしまう。また、高濃度ベース領域５１と、低濃度ベース領域５２は、不純物の濃度勾配があるので、高濃度ベース領域５１に注入された小数キャリアは、効率良く低濃度ベース領域５２に移送される。つまり、寄生動作をしてしまう。   FIG. 9 is a diagram for explaining an operation example of the NPN bipolar transistor according to the present embodiment. In FIG. 9, the NPN-type bipolar transistor preferably has a normal operation in which the minority carrier electrons injected into the emitter region 60 move vertically and pass through the base region 50 and flow into the N layer 20 as the collector region. It is. However, if the width of the high-concentration base region 51 that surrounds the emitter region 60 from the side is small, the fractional carriers flow in the horizontal direction instead of the vertical direction. Further, since the high concentration base region 51 and the low concentration base region 52 have an impurity concentration gradient, the fractional carriers injected into the high concentration base region 51 are efficiently transferred to the low concentration base region 52. That is, a parasitic operation occurs.

一方、高濃度ベース領域５１の幅が十分に長ければ、小数キャリアが高濃度ベース領域５１に注入され、更に低濃度ベース領域５２に移動する状態を抑制することができ、寄生動作を防止することができる。   On the other hand, if the width of the high-concentration base region 51 is sufficiently long, it is possible to suppress a state in which minority carriers are injected into the high-concentration base region 51 and further move to the low-concentration base region 52, thereby preventing a parasitic operation. Can do.

図８に戻る。図８に示すように、加工精度の高いポリシリコン膜９０で、ＬＯＣＯＳ酸化膜７０と半導体基板４０の表面の境界を覆うように形成し、これをマスクとしてイオン打ち込み工程を行うことにより、エミッタ領域６０の端部が、ポリシリコン膜９０に対向するように形成される。また、加工精度の高いポリシリコン膜９０のマスクでエミッタ領域６０の面積を規定することにより、エミッタ領域６０の面積のバラツキを抑えることができる。また、エミッタ領域６０の端部を設計通りに規定して加工することにより、エミッタ領域６０を側方から囲んでいる高濃度ベース領域５１の横方向の長さを大きくし、バイポーラトランジスタを縦方向に動作させることができる。これにより、設計通りの特性を有するバイポーラトランジスタとすることができる。更に、バイポーラトランジスタは、ＭＯＳトランジスタと同様の工程を用いて製造することができ、同一の半導体基板４０上にバイポーラトランジスタとＭＯＳトランジスタを製造する場合にも、効率的に半導体装置を製造することができる。   Returning to FIG. As shown in FIG. 8, a polysilicon film 90 with high processing accuracy is formed so as to cover the boundary between the surface of the LOCOS oxide film 70 and the semiconductor substrate 40, and an ion implantation process is performed using this as a mask, thereby forming an emitter region. An end portion 60 is formed so as to face the polysilicon film 90. Further, by defining the area of the emitter region 60 with a mask of the polysilicon film 90 with high processing accuracy, the variation in the area of the emitter region 60 can be suppressed. In addition, by defining and processing the end of the emitter region 60 as designed, the lateral length of the high-concentration base region 51 surrounding the emitter region 60 from the side is increased, and the bipolar transistor is formed in the vertical direction. Can be operated. Thereby, a bipolar transistor having designed characteristics can be obtained. Furthermore, the bipolar transistor can be manufactured using the same process as that of the MOS transistor. Even when the bipolar transistor and the MOS transistor are manufactured on the same semiconductor substrate 40, the semiconductor device can be manufactured efficiently. it can.

なお、本実施例に係る半導体装置の製造方法により製造された半導体装置は、種々の電子回路に利用することができ、例えば、基準電圧生成回路として構成することができる。そして、半導体装置をパッケージに収容することにより、半導体集積回路装置として構成することができる。これにより、不純物領域が設計通りに形成され、特性のバラツキの無い優れた特性を有する半導体集積回路装置とすることができる。   The semiconductor device manufactured by the semiconductor device manufacturing method according to the present embodiment can be used for various electronic circuits, and can be configured as a reference voltage generation circuit, for example. Then, by housing the semiconductor device in a package, it can be configured as a semiconductor integrated circuit device. Thus, the semiconductor integrated circuit device having excellent characteristics in which the impurity regions are formed as designed and there is no variation in characteristics can be obtained.

また、本実施例においては、半導体装置として、ＮＰＮ型バイポーラトランジスタを製造する例を挙げて説明したが、ＬＯＣＯＳ酸化膜７０をマスクとしてイオン打ち込み工程を実行する半導体製造工程であれば、種々の半導体装置の製造工程に適用することができる。また、ＭＯＳトランジスタ形成領域４２には、ＣＭＯＳを製造するようにしてもよい。ＣＭＯＳの製造工程も、ＭＯＳトランジスタの製造工程と同様であるので、本実施例を同様に適用することができる。   In this embodiment, an example in which an NPN bipolar transistor is manufactured as a semiconductor device has been described. However, various semiconductors can be used as long as the semiconductor manufacturing process executes an ion implantation process using the LOCOS oxide film 70 as a mask. It can be applied to the manufacturing process of the device. Further, a CMOS may be manufactured in the MOS transistor formation region 42. Since the CMOS manufacturing process is the same as the MOS transistor manufacturing process, the present embodiment can be similarly applied.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

本発明は、バイポーラトランジスタ等を含む半導体装置の製造工程や、これらをデバイスとして用いる半導体集積回路装置に利用することができる。   The present invention can be used for manufacturing processes of semiconductor devices including bipolar transistors and the like, and semiconductor integrated circuit devices using these as devices.

１０、１１０ シリコン基板
２０、１２０ Ｎ層
３０ Ｐ層
４０、１４０ 半導体基板
４１ バイポーラトランジスタ形成領域
４２ ＭＯＳトランジスタ形成領域
５０、１５０ ベース領域
５１、１５１ 高濃度ベース領域
５２、１５２ 低濃度ベース領域
６０、１６０ エミッタ領域
６１ コレクタコンタクト領域
６２ ドレイン領域
６３ ソース領域
７０、１７０ ＬＯＣＯＳ酸化膜
８０、１８０ ゲート酸化膜
９０ ポリシリコン膜
１００、１０２、２００、２０２ レジスト 10, 110 Silicon substrate 20, 120 N layer 30 P layer 40, 140 Semiconductor substrate 41 Bipolar transistor formation region 42 MOS transistor formation region 50, 150 Base region 51, 151 High concentration base region 52, 152 Low concentration base region 60, 160 Emitter region 61 Collector contact region 62 Drain region 63 Source region 70, 170 LOCOS oxide film 80, 180 Gate oxide film 90 Polysilicon film 100, 102, 200, 202 Resist

Claims (9)

半導体基板の表面の所定領域に、ＬＯＣＯＳ酸化膜を形成するＬＯＣＯＳ酸化膜形成工程と、
該ＬＯＣＯＳ酸化膜と前記半導体基板の表面の境界を覆うように、ポリシリコン膜を形成するポリシリコン膜形成工程と、
該ポリシリコン膜をマスクとして、前記半導体基板の表面にイオンの打ち込みを行い、前記半導体基板の表面に、不純物領域を形成するイオン打ち込み工程と、を含むことを特徴とする半導体装置の製造方法。 A LOCOS oxide film forming step of forming a LOCOS oxide film in a predetermined region of the surface of the semiconductor substrate;
A polysilicon film forming step of forming a polysilicon film so as to cover a boundary between the LOCOS oxide film and the surface of the semiconductor substrate;
A method of manufacturing a semiconductor device, comprising: an ion implantation step of implanting ions on the surface of the semiconductor substrate using the polysilicon film as a mask and forming an impurity region on the surface of the semiconductor substrate. 前記ＬＯＣＯＳ酸化膜形成工程と前記ポリシリコン形成工程との間に、前記ＬＯＣＯＳ酸化膜を透過する高エネルギーのイオン打ち込みを行う高エネルギーイオン打ち込み工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。   2. The semiconductor according to claim 1, further comprising a high energy ion implantation step of performing high energy ion implantation that passes through the LOCOS oxide film between the LOCOS oxide film formation step and the polysilicon formation step. Device manufacturing method. 前記不純物領域は、トランジスタの活性領域であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the impurity region is an active region of a transistor. 前記トランジスタは、バイポーラトランジスタであることを特徴とする請求項３に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the transistor is a bipolar transistor. 前記バイポーラトランジスタは、ＮＰＮ型トランジスタであって、
前記活性領域は、エミッタ領域であることを特徴とする請求項４に記載の半導体装置の製造方法。 The bipolar transistor is an NPN transistor,
The method for manufacturing a semiconductor device according to claim 4, wherein the active region is an emitter region. 前記エミッタ領域の端部は、前記ＬＯＣＯＳ酸化膜の端部と対向していることを特徴とする請求項５に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, wherein an end portion of the emitter region is opposed to an end portion of the LOCOS oxide film. 前記半導体基板の表面の前記所定領域外に、前記ＬＯＣＯＳ酸化膜形成工程において、ＭＯＳトランジスタの形成領域を定めるＬＯＣＯＳ酸化膜を更に形成し、
前記ポリシリコン膜形成工程において、前記ＭＯＳトランジスタのゲートを更に形成し、
前記不純物形成工程において、前記ＭＯＳトランジスタのドレイン領域及びソース領域を更に形成し、前記所定領域外にＭＯＳトランジスタを同時に形成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。 Outside the predetermined region on the surface of the semiconductor substrate, in the LOCOS oxide film forming step, a LOCOS oxide film that defines a MOS transistor formation region is further formed,
In the polysilicon film forming step, further forming a gate of the MOS transistor,
6. The semiconductor according to claim 1, wherein, in the impurity forming step, a drain region and a source region of the MOS transistor are further formed, and a MOS transistor is simultaneously formed outside the predetermined region. Device manufacturing method. 前記ＭＯＳトランジスタは、ＣＭＯＳであることを特徴とする請求項７に記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein the MOS transistor is a CMOS. 請求項３乃至８のいずれか一項に記載のトランジスタを用いて、基準電圧生成回路を構成し、
該基準電圧生成回路を含むことを特徴とする半導体集積回路装置。 A reference voltage generation circuit is configured using the transistor according to any one of claims 3 to 8.
A semiconductor integrated circuit device comprising the reference voltage generation circuit.
JP2009165084A 2009-07-13 2009-07-13 Method of manufacturing semiconductor device, and semiconductor integrated circuit device Pending JP2011023429A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009165084A JP2011023429A (en) 2009-07-13 2009-07-13 Method of manufacturing semiconductor device, and semiconductor integrated circuit device
PCT/JP2010/061480 WO2011007699A1 (en) 2009-07-13 2010-07-06 Semiconductor device manufacturing method and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165084A JP2011023429A (en) 2009-07-13 2009-07-13 Method of manufacturing semiconductor device, and semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2011023429A true JP2011023429A (en) 2011-02-03

Family

ID=43449308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165084A Pending JP2011023429A (en) 2009-07-13 2009-07-13 Method of manufacturing semiconductor device, and semiconductor integrated circuit device

Country Status (2)

Country Link
JP (1) JP2011023429A (en)
WO (1) WO2011007699A1 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229648A (en) * 1990-07-30 1992-08-19 Nippon Motoroola Kk Transistor provided with prescribed emitter region; its manufacture
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
JP2001144189A (en) * 1999-11-17 2001-05-25 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device and manufacturing method therefor
JP2003174100A (en) * 2001-12-05 2003-06-20 Hitachi Ltd Semiconductor device and method of manufacturing the same
TW200524139A (en) * 2003-12-24 2005-07-16 Renesas Tech Corp Voltage generating circuit and semiconductor integrated circuit
JP2006059841A (en) * 2004-08-17 2006-03-02 Nec Electronics Corp Semiconductor device and its manufacturing method
JP2006222329A (en) * 2005-02-14 2006-08-24 Elpida Memory Inc Semiconductor device
JP4956351B2 (en) * 2007-09-28 2012-06-20 オンセミコンダクター・トレーディング・リミテッド Manufacturing method of DMOS transistor

Also Published As

Publication number Publication date
WO2011007699A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
JP2006173602A (en) Bipolar junction transistor with high gain that can be integrated with cmos process, and its forming method
JP2010062564A (en) Poly-emitter type bipolar transistor, bcd device, poly-emitter type bipolar transistor manufacturing method, and bcd device manufacturing method
JP2007287985A (en) Semiconductor device
KR100783278B1 (en) Semiconductor device and method for fabricating the same
US20100164012A1 (en) Semiconductor device and method of manufacturing the same
JP2006269551A (en) Semiconductor device and its manufacturing method
JP2007180559A (en) Bipolar transistor and its manufacturing method
JP2011023429A (en) Method of manufacturing semiconductor device, and semiconductor integrated circuit device
KR100818892B1 (en) Bipolar transistor and manufacturing methold thereof
JP5084843B2 (en) Method for reducing collector resistance of bipolar transistors and integration into CMOS flow
JP2008085082A (en) Power mosfet, semiconductor device equipped with the same, and manufacturing method of power mosfet
KR101077056B1 (en) Method for manufacturing bipolar junction transistor
KR100997679B1 (en) Bipolar transistor and method for fabricating the same
JP2008211105A (en) Semiconductor device and method of manufacturing the same
JP2006054409A (en) Semiconductor device
CN112466951B (en) MOS device and method for preventing parasitic transistor of MOS device from being started
JP2010157591A (en) Semiconductor device, and method of manufacturing the same
JP2009295654A (en) Manufacturing method of semiconductor device, and semiconductor device
US20120241870A1 (en) Bipolar junction transistor with surface protection and manufacturing method thereof
KR101044325B1 (en) BiCMOS Device Using Standard CMOS Process And Method of Manufacturing The Same
KR101024869B1 (en) Semiconductor device and manufacturing method thereof
KR100571423B1 (en) Bipolar transistor in bicmos device and method of fabricating the same
JP2013172085A (en) Method of manufacturing semiconductor device and semiconductor device
JP2005072246A (en) Method for manufacturing semiconductor device
KR100971212B1 (en) semiconductor device and Method for fabricating of the same