JP2011022818A - Touch panel and method for producing the same - Google Patents

Touch panel and method for producing the same Download PDF

Info

Publication number
JP2011022818A
JP2011022818A JP2009167582A JP2009167582A JP2011022818A JP 2011022818 A JP2011022818 A JP 2011022818A JP 2009167582 A JP2009167582 A JP 2009167582A JP 2009167582 A JP2009167582 A JP 2009167582A JP 2011022818 A JP2011022818 A JP 2011022818A
Authority
JP
Japan
Prior art keywords
substrate
film
photodiode
transistor
touch panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009167582A
Other languages
Japanese (ja)
Other versions
JP5340837B2 (en
JP2011022818A5 (en
Inventor
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009167582A priority Critical patent/JP5340837B2/en
Publication of JP2011022818A publication Critical patent/JP2011022818A/en
Publication of JP2011022818A5 publication Critical patent/JP2011022818A5/en
Application granted granted Critical
Publication of JP5340837B2 publication Critical patent/JP5340837B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost touch panel including a high-sensitivity photosensor and having a color imaging function, and to provide a method for producing the same. <P>SOLUTION: The touch panel includes a first substrate and a second substrate facing each other, and a backlight disposed on the second substrate side, and includes liquid crystal elements, transistors, and photodiodes between the first substrate and the second substrate. The transistors and the photodiodes are formed on the first substrate. The first substrate and the second substrate have transmittance, and a film thickness of the first substrate is 10-200 μm, preferably, 20-40 μm. The transistors and the photodiodes are formed on a support substrate, and thereafter are peeled and bonded onto the first substrate. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、タッチセンサを有するタッチパネルと、その作製方法に関する。特に、タッチセンサを有する画素がマトリックス状に配置されたタッチパネルと、その作製方法に関する。更には、当該タッチパネルを有する電子機器に関する。 The present invention relates to a touch panel having a touch sensor and a manufacturing method thereof. In particular, the present invention relates to a touch panel in which pixels having touch sensors are arranged in a matrix and a manufacturing method thereof. Furthermore, the present invention relates to an electronic device having the touch panel.

近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「タッチパネル」と呼ぶ)。タッチセンサには、動作原理の違いにより、抵抗膜方式、静電容量方式、光方式などがある。いずれの方式においても、被検出物が表示装置に接触もしくは近接することでデータを入力することができる。 In recent years, display devices equipped with touch sensors have attracted attention. A display device equipped with a touch sensor is called a touch panel or a touch screen (hereinafter simply referred to as “touch panel”). The touch sensor includes a resistance film method, a capacitance method, an optical method, and the like depending on a difference in operation principle. In either method, data can be input when the object to be detected is in contact with or close to the display device.

光方式のタッチセンサとして光を検出するセンサ(「フォトセンサ」ともいう)をタッチパネルに設けることにより、表示画面が入力領域を兼ねる。このような光方式のタッチセンサを有する装置の一例として、画像取り込みを行う密着型エリアセンサを配置することによって画像取り込み機能を備えた表示装置が挙げられる(例えば、特許文献1を参照)。光方式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられる。タッチパネルの任意の位置に被検出物が存在する場合には、被検出物が存在する領域の光が被検出物によって遮断され、一部の光が反射される。タッチパネル内の画素には光を検出することができるフォトセンサ(「光電変換素子」と呼ばれることもある。)が設けられており、反射された光を検出することで、光が検出された領域に被検出物が存在することを認識することができる。 By providing a sensor for detecting light (also referred to as a “photo sensor”) as an optical touch sensor on the touch panel, the display screen also serves as an input area. As an example of a device having such an optical touch sensor, a display device having an image capturing function by disposing a contact area sensor that captures an image can be given (for example, see Patent Document 1). In a touch panel having an optical touch sensor, light is emitted from the touch panel. When an object to be detected exists at an arbitrary position on the touch panel, light in a region where the object to be detected exists is blocked by the object to be detected, and a part of the light is reflected. A pixel in the touch panel is provided with a photosensor (sometimes referred to as a “photoelectric conversion element”) that can detect light, and an area in which light is detected by detecting reflected light. It can be recognized that an object to be detected exists.

また、携帯電話、携帯情報端末をはじめとする電子機器に、本人認証機能等を付与する試みがなされている(例えば、特許文献2を参照)。本人認証には、指紋、顔、手形、掌紋及び手の静脈の形状等が用いられる。本人認証機能を表示部とは別の部分に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。 In addition, attempts have been made to provide a personal authentication function or the like to electronic devices such as mobile phones and portable information terminals (see, for example, Patent Document 2). For personal authentication, fingerprints, faces, handprints, palm prints, hand vein shapes, and the like are used. When the personal authentication function is provided in a part other than the display unit, the number of parts increases, which may increase the weight and price of the electronic device.

また、タッチセンサのシステムにおいて、外光の明るさに応じて指先の位置を検出するための画像処理方法を選択する技術が知られている(例えば、特許文献3を参照)。 In addition, in a touch sensor system, a technique for selecting an image processing method for detecting the position of a fingertip according to the brightness of external light is known (see, for example, Patent Document 3).

特開2001−292276号公報JP 2001-292276 A 特開2002−033823号公報JP 2002-033823 A 特開2007−183706号公報JP 2007-183706 A

本人認証機能を有する電子機器にタッチパネルを用いる際には、タッチパネルの各画素に設けられたフォトセンサが光を検出して生成した電気信号を収集し、画像処理を施す必要がある。特に、高分解能、高速動作の本人認証機能を有する電子機器を実現するには、フォトセンサの高感度化が要求される。さらに、高度な本人認証機能を実現するためには、モノクロではなく、カラーでのデータ収集が必要になる。また、安価にタッチパネルを提供する必要がある。 When a touch panel is used for an electronic device having a personal authentication function, it is necessary to collect an electric signal generated by detecting light by a photosensor provided in each pixel of the touch panel and perform image processing. In particular, in order to realize an electronic device having a high-resolution and high-speed personal authentication function, it is necessary to increase the sensitivity of the photosensor. Furthermore, in order to realize an advanced authentication function, it is necessary to collect data in color instead of monochrome. In addition, it is necessary to provide a touch panel at a low cost.

上記の課題に鑑み、開示する発明の一態様は、高感度のフォトセンサを有し、カラーでの撮像機能を有する安価なタッチパネル及びその作製方法を提供することを目的の一つとする。 In view of the above problems, an object of one embodiment of the disclosed invention is to provide an inexpensive touch panel that includes a high-sensitivity photosensor and has a color imaging function and a manufacturing method thereof.

本発明の一態様におけるタッチパネルは、画素に表示素子とフォトセンサとを各々有し、バックライトを対向基板側から照射してTFT基板側に被検出物を配置して使用し、TFT基板は、絶縁表面を有する基板上に形成した後に剥離により薄膜化することで作製する。 The touch panel according to one embodiment of the present invention includes a display element and a photosensor in each pixel, illuminates a backlight from the counter substrate side, and uses an object to be detected on the TFT substrate side. After forming on a substrate having an insulating surface, the thin film is formed by peeling.

本発明により、高分解能でカラーでの撮像が可能な安価なタッチパネルを提供することができる。また、高分解能でカラーでの撮像が可能な安価なタッチパネルの作製方法を提供することができる。 According to the present invention, it is possible to provide an inexpensive touch panel that can perform color imaging with high resolution. In addition, an inexpensive touch panel manufacturing method capable of high-resolution color imaging can be provided.

タッチパネルの断面図。Sectional drawing of a touch panel. タッチパネルの構成を説明する図。The figure explaining the structure of a touch panel. タッチパネルの構成を説明する図。The figure explaining the structure of a touch panel. タッチパネルの構成を説明する図。The figure explaining the structure of a touch panel. タイミングチャート。Timing chart. タッチパネルの作製方法を示す図。4A and 4B illustrate a method for manufacturing a touch panel. タッチパネルの作製方法を示す図。4A and 4B illustrate a method for manufacturing a touch panel. タッチパネルの作製方法を示す図。4A and 4B illustrate a method for manufacturing a touch panel. タッチパネルの作製方法を示す図。4A and 4B illustrate a method for manufacturing a touch panel. タッチパネルの構造を示す斜視図。The perspective view which shows the structure of a touch panel. タッチパネルを用いた電子機器の図。The figure of the electronic device using a touch panel.

以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments will be described in detail with reference to the drawings. However, the following embodiments can be implemented in many different modes, and it is easy for those skilled in the art to change the modes and details in various ways without departing from the spirit and scope thereof. Understood. Therefore, the present invention is not construed as being limited to the description of the embodiments below. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、タッチパネルについて図1〜図5を参照して説明する。
(Embodiment 1)
In this embodiment, a touch panel will be described with reference to FIGS.

図1に、本発明の一態様に係るタッチパネルの断面図の一例を示す。図1に示すタッチパネルでは、基板(TFT基板)1001上に、フォトダイオード1002、トランジスタ1003、保持容量1004、液晶素子1005が設けられている。 FIG. 1 illustrates an example of a cross-sectional view of a touch panel according to one embodiment of the present invention. In the touch panel illustrated in FIG. 1, a photodiode 1002, a transistor 1003, a storage capacitor 1004, and a liquid crystal element 1005 are provided over a substrate (TFT substrate) 1001.

フォトダイオード1002と、保持容量1004とは、トランジスタ1003を作製するプロセスにおいて、トランジスタ1003と共に形成することが可能である。フォトダイオード1002は横型接合タイプのpinダイオードであり、フォトダイオード1002が有する半導体膜1006は、p型の導電性を有する領域(p層)と、i型の導電性を有する領域(i層)と、n型の導電性を有する領域(n層)とを有している。なお、本実施の形態では、フォトダイオード1002がpinダイオードである場合を例示しているが、フォトダイオード1002はpnダイオードであっても良い。横型接合タイプのpin接合またはpn接合は、p型を付与する不純物と、n型を付与する不純物とを、それぞれ半導体膜1006の特定の領域に添加することで、形成することが出来る。 The photodiode 1002 and the storage capacitor 1004 can be formed together with the transistor 1003 in the process for manufacturing the transistor 1003. The photodiode 1002 is a lateral junction type pin diode, and the semiconductor film 1006 included in the photodiode 1002 includes a region having p-type conductivity (p layer), a region having i-type conductivity (i layer), and the like. And an n-type conductive region (n layer). Note that although the case where the photodiode 1002 is a pin diode is illustrated in this embodiment, the photodiode 1002 may be a pn diode. The lateral junction type pin junction or pn junction can be formed by adding an impurity imparting p-type conductivity and an impurity imparting n-type conductivity to specific regions of the semiconductor film 1006, respectively.

また、基板(TFT基板)1001上に成膜した一の半導体膜をエッチングなどにより所望の形状に加工(パターニング)することで、フォトダイオード1002の島状の半導体膜と、トランジスタ1003の島状の半導体膜とを一緒に形成することができ、通常のパネル作製プロセスに追加するプロセスが不要となり、コストを低減できる。 Further, by processing (patterning) one semiconductor film formed over the substrate (TFT substrate) 1001 into a desired shape by etching or the like, the island-shaped semiconductor film of the photodiode 1002 and the island-shaped semiconductor film of the transistor 1003 are processed. The semiconductor film and the semiconductor film can be formed together, and a process added to a normal panel manufacturing process is not necessary, so that cost can be reduced.

液晶素子1005は、画素電極1007と、液晶1008と、対向電極1009とを有する。画素電極1007は、基板1001上に形成されており、トランジスタ1003と、保持容量1004と、導電膜1010を介して電気的に接続されている。また、対向電極1009は、基板(対向基板)1013上に形成されており、画素電極1007と対向電極1009の間に、液晶1008が挟まれている。なお、本実施の形態では、フォトセンサに用いられているトランジスタについては図示していないが、当該トランジスタも、トランジスタ1003を作製するプロセスにおいて、トランジスタ1003と共に基板(TFT基板)1001上に形成することが可能である。 The liquid crystal element 1005 includes a pixel electrode 1007, a liquid crystal 1008, and a counter electrode 1009. The pixel electrode 1007 is formed over the substrate 1001 and is electrically connected to the transistor 1003, the storage capacitor 1004, and the conductive film 1010. The counter electrode 1009 is formed on a substrate (counter substrate) 1013, and a liquid crystal 1008 is sandwiched between the pixel electrode 1007 and the counter electrode 1009. Note that although a transistor used for the photosensor is not illustrated in this embodiment, the transistor is also formed over the substrate (TFT substrate) 1001 together with the transistor 1003 in the process of manufacturing the transistor 1003. Is possible.

画素電極1007と、対向電極1009の間のセルギャップは、スペーサー1016を用いて制御することが出来る。図1では、フォトリソグラフィで選択的に形成された柱状のスペーサー1016を用いてセルギャップを制御しているが、球状のスペーサーを画素電極1007と対向電極1009の間に分散させることで、セルギャップを制御することも出来る。 A cell gap between the pixel electrode 1007 and the counter electrode 1009 can be controlled using a spacer 1016. In FIG. 1, the cell gap is controlled by using columnar spacers 1016 selectively formed by photolithography. However, by dispersing spherical spacers between the pixel electrode 1007 and the counter electrode 1009, the cell gap is controlled. Can also be controlled.

また液晶1008は、基板(TFT基板)1001と基板(対向基板)1013の間において、封止材により囲まれている。液晶1008の注入は、ディスペンサ式(滴下式)を用いても良いし、ディップ式(汲み上げ式)を用いていても良い。 The liquid crystal 1008 is surrounded by a sealing material between the substrate (TFT substrate) 1001 and the substrate (counter substrate) 1013. The liquid crystal 1008 may be injected using a dispenser type (dropping type) or a dip type (pumping type).

画素電極1007には、透光性を有する導電性材料、例えばインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(Indium Zinc Oxide))、酸化亜鉛(ZnO)、ガリウム(Ga)を含む酸化亜鉛、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることが出来る。 The pixel electrode 1007 includes a light-transmitting conductive material such as indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, or zinc oxide (ZnO). Indium zinc oxide (IZO (Indium Zinc Oxide)), zinc oxide (ZnO), zinc oxide containing gallium (Ga), tin oxide (SnO 2 ), indium oxide containing tungsten oxide, indium containing tungsten oxide Zinc oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used.

また、本実施の形態では、透過型の液晶素子1005を例に挙げているので、画素電極1007と同様に、対向電極1009にも上述した透光性を有する導電性材料を用いることが出来る。 In this embodiment, since the transmissive liquid crystal element 1005 is used as an example, the above-described light-transmitting conductive material can be used for the counter electrode 1009 as well as the pixel electrode 1007.

画素電極1007と液晶1008の間には配向膜1011が、対向電極1009と液晶1008の間には配向膜1012が、それぞれ設けられている。配向膜1011、配向膜1012はポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜1011、配向膜1012を直接形成することも可能である。 An alignment film 1011 is provided between the pixel electrode 1007 and the liquid crystal 1008, and an alignment film 1012 is provided between the counter electrode 1009 and the liquid crystal 1008. The alignment film 1011 and the alignment film 1012 can be formed using an organic resin such as polyimide or polyvinyl alcohol, and the surface is subjected to an alignment treatment such as rubbing for aligning liquid crystal molecules in a certain direction. Yes. The rubbing can be performed by rubbing the surface of the alignment film in a certain direction by rotating a roller wound with a cloth such as nylon while applying pressure to the alignment film. Note that the alignment film 1011 and the alignment film 1012 having alignment characteristics can be directly formed by an evaporation method using an inorganic material such as silicon oxide without performing an alignment treatment.

また、液晶素子1005と重なるように、特定の波長領域の光を通すことができるカラーフィルタ1014が、基板(対向基板)1013上に形成されている。カラーフィルタ1014は、顔料を分散させたアクリル系樹脂などの有機樹脂を基板1013上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。また、顔料を分散させたポリイミド系樹脂を基板1013上に塗布した後、エッチングを用いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いることで、選択的にカラーフィルタ1014を形成することもできる。 In addition, a color filter 1014 that can transmit light in a specific wavelength region is formed over a substrate (counter substrate) 1013 so as to overlap with the liquid crystal element 1005. The color filter 1014 can be selectively formed using photolithography after an organic resin such as an acrylic resin in which a pigment is dispersed is applied to the substrate 1013. Alternatively, a polyimide resin in which a pigment is dispersed can be applied over the substrate 1013 and then selectively formed by etching. Alternatively, the color filter 1014 can be selectively formed by using a droplet discharge method such as inkjet.

また、フォトダイオード1002と重なるように、光を遮蔽することが出来る遮蔽膜1015が、基板(対向基板)1013上に形成されている。遮蔽膜1015を設けることで、基板(対向基板)1013を透過してタッチパネル内に入射したバックライトからの光が、直接フォトダイオード1002に当たるのを防ぐことができる他、画素間における液晶1008の配向の乱れに起因するディスクリネーションが視認されるのを防ぐことができる。遮蔽膜1015には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜1015を形成することも可能である。 In addition, a shielding film 1015 capable of shielding light is formed over the substrate (counter substrate) 1013 so as to overlap with the photodiode 1002. By providing the shielding film 1015, it is possible to prevent light from the backlight that has passed through the substrate (counter substrate) 1013 and entered the touch panel from directly hitting the photodiode 1002, and the orientation of the liquid crystal 1008 between the pixels. It is possible to prevent the disclination due to the disturbance of the visual recognition. For the shielding film 1015, an organic resin containing a black pigment such as carbon black or low-order titanium oxide can be used. Alternatively, the shielding film 1015 can be formed using a film using chromium.

また、基板(TFT基板)1001の画素電極1007が形成されている面とは反対の面に、偏光板1017を設け、基板(対向基板)1013の対向電極1009が形成されている面とは反対の面に、偏光板1018を設ける。 Further, a polarizing plate 1017 is provided on the surface opposite to the surface where the pixel electrode 1007 of the substrate (TFT substrate) 1001 is formed, and the surface opposite to the surface where the counter electrode 1009 of the substrate (counter substrate) 1013 is formed. A polarizing plate 1018 is provided on this surface.

液晶素子は、TN(Twisted Nematic)型の他、VA(Virtical Alignment)型、OCB(optically compensated Birefringence)型、IPS(In−Plane Switching)型等であっても良い。なお、本実施の形態では、画素電極1007と対向電極1009の間に液晶1008が挟まれている構造の液晶素子1005を例に挙げて説明したが、本発明の一態様に係るタッチパネルはこの構成に限定されない。IPS型のように、一対の電極が、共に基板(TFT基板)1001側に形成されている液晶素子であっても良い。 The liquid crystal element may be a TN (Twisted Nematic) type, a VA (Virtual Alignment) type, an OCB (Optically Compensated Birefringence) type, an IPS (In-Plane Switching) type, or the like. Note that although the liquid crystal element 1005 in which the liquid crystal 1008 is sandwiched between the pixel electrode 1007 and the counter electrode 1009 is described as an example in this embodiment, the touch panel according to one embodiment of the present invention has this structure. It is not limited to. As in the IPS type, a pair of electrodes may be a liquid crystal element formed on the substrate (TFT substrate) 1001 side.

また、本実施の形態では、フォトダイオード1002、トランジスタ1003、保持容量1004に、薄膜の半導体膜を用いている場合を例に挙げているが、単結晶半導体基板、SOI基板などを用いて形成されていても良い。 In this embodiment, the case where a thin semiconductor film is used for the photodiode 1002, the transistor 1003, and the storage capacitor 1004 is described as an example; however, a single crystal semiconductor substrate, an SOI substrate, or the like is used. May be.

さて、本実施の形態に示す断面構造では、バックライトからの光は、基板(対向基板)1013側から照射する。すなわち、矢印1020で示すように液晶素子1005を通って、基板(TFT基板)1001側にある被検出物1021に照射される。そして、被検出物1021において反射された矢印1022で示す光は、フォトダイオード1002に入射する。 In the cross-sectional structure described in this embodiment, light from the backlight is emitted from the substrate (counter substrate) 1013 side. That is, the object 1021 on the substrate (TFT substrate) 1001 side is irradiated through the liquid crystal element 1005 as indicated by an arrow 1020. Then, the light indicated by the arrow 1022 reflected from the detection object 1021 enters the photodiode 1002.

ここで、特定の色(例えば、赤(R)、緑(G)、青(B))の光の検出をフォトダイオード1002で行うには、バックライトからの矢印1020で示す光が、当該色の画素における液晶素子1005を通過し、基板(TFT基板)1001側にある被検出物1021に照射し、反射された矢印1022で示す光が、当該画素のフォトダイオード1002に入射する必要がある。仮に、バックライトからの矢印1020で示す光が、当該色以外の画素における液晶素子1005を通過し、基板(TFT基板)1001側にある被検出物1021に照射し、反射された矢印1022で示す光が、当該画素のフォトダイオード1002に入射した場合、異なる色の光が混合してしまう。すなわち、当該画素のフォトダイオード1002では、混合した光の強度を検出することになり、カラー撮像が困難となる。 Here, in order to detect light of a specific color (for example, red (R), green (G), and blue (B)) with the photodiode 1002, the light indicated by the arrow 1020 from the backlight is the color. The light indicated by the arrow 1022 that passes through the liquid crystal element 1005 in the pixel irradiates the object 1021 on the substrate (TFT substrate) 1001 side and is reflected needs to enter the photodiode 1002 of the pixel. Temporarily, the light indicated by the arrow 1020 from the backlight passes through the liquid crystal element 1005 in the pixel other than the color, irradiates the detected object 1021 on the substrate (TFT substrate) 1001 side, and is indicated by the reflected arrow 1022. When light enters the photodiode 1002 of the pixel, light of different colors is mixed. That is, the photodiode 1002 of the pixel detects the intensity of the mixed light, and color imaging becomes difficult.

さて、一般的に、液晶パネル及び有機ELパネルなどでは、基板(TFT基板)1001には、ガラス基板が用いられることが多い。現在量産されている、液晶パネル及び有機ELパネルなどでは、ガラス基板の厚みは0.5mm〜0.7mm程度のものが多い。一方、画素サイズは、高精細なパネルの場合には、100μm未満である。カラーフィルタ方式を用いる場合には、例えば、ストライプ配置の場合、各色は、画素サイズの3分の1、すなわち、数十μmの間隔で配置されることになる。 In general, in a liquid crystal panel, an organic EL panel, or the like, a glass substrate is often used as the substrate (TFT substrate) 1001. In a liquid crystal panel and an organic EL panel that are currently mass-produced, the glass substrate has a thickness of about 0.5 mm to 0.7 mm. On the other hand, the pixel size is less than 100 μm in the case of a high-definition panel. When the color filter method is used, for example, in the case of stripe arrangement, each color is arranged at one-third of the pixel size, that is, at intervals of several tens of μm.

バックライトからの矢印1020で示す光が、当該色の画素における液晶素子1005を通過し、基板(TFT基板)1001側にある被検出物1021に照射し、反射された矢印1022で示す光が、当該画素のフォトダイオード1002に入射するためには、光は、基板(TFT基板)1001を往復する1.0mm〜1.4mmの距離を進む間に、数十μmの広がりしか許されないことになる。ここで、基板(TFT基板)1001に接触している被検出物1021を考えることにすると、上記の問題は、基板(TFT基板)1001と被検出物1021との界面における光の反射の問題と等価である。基板(TFT基板)1001からの光の入射角をθとすると、反射光の反射角もθであり、基板(TFT基板)1001の厚さをdとすると、光の広がりの程度は2d・tanθとなる。基板(TFT基板)1001が厚い場合には、小さな入射角、すなわち、バックライトからの光の直進性が要求される。上記の例では、tanθが1/30〜1/50以下が要求され、非常に厳しい直進性が要求されることになる。 The light indicated by the arrow 1020 from the backlight passes through the liquid crystal element 1005 in the pixel of the color, irradiates the detected object 1021 on the substrate (TFT substrate) 1001 side, and the reflected light indicated by the arrow 1022 In order to enter the photodiode 1002 of the pixel, the light can only spread several tens of μm while traveling a distance of 1.0 mm to 1.4 mm that reciprocates the substrate (TFT substrate) 1001. . Here, considering the detected object 1021 in contact with the substrate (TFT substrate) 1001, the above problem is the problem of light reflection at the interface between the substrate (TFT substrate) 1001 and the detected object 1021. Is equivalent. When the incident angle of light from the substrate (TFT substrate) 1001 is θ, the reflection angle of the reflected light is also θ, and when the thickness of the substrate (TFT substrate) 1001 is d, the extent of light spread is 2d · tan θ. It becomes. In the case where the substrate (TFT substrate) 1001 is thick, a small incident angle, that is, straightness of light from the backlight is required. In the above example, tan θ is required to be 1/30 to 1/50 or less, and very strict straightness is required.

そこで、本実施の形態では、絶縁表面を有する基板(絶縁基板)上に、薄膜トランジスタ、フォトセンサなどの、タッチパネルを構成する半導体素子を作製した後に、当該絶縁基板から上記半導体素子を剥離することで、薄膜化されたTFT基板を作製する。この場合、剥離された半導体素子を含む層自体を単独で、TFT基板として用いることができる。なお、剥離により露出した面に樹脂などの絶縁膜を保護層として形成し、剥離された半導体素子を保護するようにしても良い。或いは、剥離された半導体素子を、厚さ10μm乃至200μm、より好ましくは20μm乃至40μmの、厚さの小さいプラスチック等の透光性を有する基板に接着させるようにしても良い。この場合、剥離された半導体素子と、保護層または接着された基板とを合わせたものを、TFT基板として用いることができる。 Thus, in this embodiment, after a semiconductor element that forms a touch panel such as a thin film transistor or a photosensor is formed over a substrate having an insulating surface (insulating substrate), the semiconductor element is peeled from the insulating substrate. Then, a thinned TFT substrate is manufactured. In this case, the layer itself including the peeled semiconductor element can be used alone as a TFT substrate. Note that an insulating film such as a resin may be formed as a protective layer on the surface exposed by the peeling to protect the peeled semiconductor element. Alternatively, the peeled semiconductor element may be bonded to a light-transmitting substrate such as a plastic having a thickness of 10 μm to 200 μm, more preferably 20 μm to 40 μm. In this case, a combination of the peeled semiconductor element and the protective layer or the bonded substrate can be used as the TFT substrate.

剥離することで形成されるTFT基板は、画素ピッチと同程度か、それ以下の厚さであることが望ましい。隣り合う画素に着目すると、フォトダイオードはほぼ等間隔で配置されているが、画素ピッチとは、このフォトダイオードどうしの間隔に相当する。フォトダイオードどうしの間隔が等間隔ではない場合、隣り合う画素のうち、最も短いフォトダイオードどうしの間隔を、画素ピッチと判断すれば良い。このような厚さの小さいTFT基板を用いることで、図1に示すように、バックライトからの矢印1020で示す光は、当該色の画素における液晶素子1005を通過し、基板(TFT基板)1001側にある被検出物1021において矢印1022で示すように反射し、当該画素のフォトダイオード1002に入射するまでの距離、すなわち、基板(TFT基板)1001を往復する距離(本実施の形態では数十μm)、だけ進めば良くなる。よって、当該距離を進む間における光の拡散を、画素ピッチ、すなわち画素の間隔(本実施の形態では数十μm)以内に収めるのが容易になり、バックライトから発せられる光に厳しい直進性が要求されない。また、隣接画素からの光が当該画素に入射する際には、入射角が大きくなる。つまり、隣接画素からの光は、TFT基板を斜めに通過する必要があり、直進する場合に比べて、光が進む距離は長くなる。すなわち、隣接画素からの光は、当該画素からの光に比べて光強度が低下する。したがって、厚さの小さいTFT基板を用いることで、隣接する画素のフォトダイオードに光が入射してしまうのを防ぐことができ、異なる色の光の混合を回避しやすく、カラー階調を容易に得ることができる。
The TFT substrate formed by peeling is preferably about the same as or less than the pixel pitch. Focusing on adjacent pixels, the photodiodes are arranged at substantially equal intervals, and the pixel pitch corresponds to the interval between the photodiodes. When the intervals between the photodiodes are not equal, the shortest interval between the photodiodes among adjacent pixels may be determined as the pixel pitch. By using such a thin TFT substrate, as shown in FIG. 1, light indicated by an arrow 1020 from the backlight passes through the liquid crystal element 1005 in the pixel of the color, and the substrate (TFT substrate) 1001 The distance from the object to be detected 1021 reflected as indicated by the arrow 1022 until it enters the photodiode 1002 of the pixel, that is, the distance to reciprocate the substrate (TFT substrate) 1001 (in this embodiment, several tens μm), the better. Therefore, it becomes easy to keep the light diffusion while traveling the distance within the pixel pitch, that is, within the pixel interval (several tens of μm in this embodiment), and the light emitted from the backlight has a strict straightness. Not required. Further, when light from an adjacent pixel enters the pixel, the incident angle becomes large. That is, the light from the adjacent pixels needs to pass through the TFT substrate obliquely, and the distance traveled by the light is longer than when traveling straight. That is, the light intensity of the light from the adjacent pixel is lower than that of the light from the pixel. Therefore, by using a TFT substrate with a small thickness, it is possible to prevent light from entering the photodiodes of adjacent pixels, and it is easy to avoid mixing light of different colors and to easily make color gradation. Obtainable.

なお、剥離工程は、絶縁基板と被剥離層(TFT基板)との間に剥離層を形成し、剥離層と被剥離層との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該半導体素子層を剥離する方法、耐熱性の高い絶縁基板と被剥離層の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該被剥離層を剥離する方法、絶縁基板と被剥離層の間に剥離層を形成し、剥離層と被剥離層との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、さらに剥離層の一部を溶液やNF、BrF、ClF等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、被剥離層が形成された絶縁基板を機械的に削除又は溶液やNF、BrF、ClF等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜(例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など)を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ被剥離層と絶縁基板との剥離を促進する方法を用いてもよい。 Note that in the peeling step, a peeling layer is formed between the insulating substrate and the layer to be peeled (TFT substrate), a metal oxide film is provided between the peeling layer and the layer to be peeled, and the metal oxide film is crystallized by crystallization. A method of peeling the semiconductor element layer by weakening, providing an amorphous silicon film containing hydrogen between an insulating substrate having high heat resistance and a layer to be peeled, and irradiating or etching the laser light to the amorphous silicon film Removing the layer, the peeling layer is formed between the insulating substrate and the peeling layer, a metal oxide film is provided between the peeling layer and the peeling layer, and the metal oxide film And a part of the peeling layer is removed by etching with a solution or halogen fluoride gas such as NF 3 , BrF 3 , ClF 3 , and then peeled off on the weakened metal oxide film. Mechanically remove the insulating substrate on which the release layer is formed Can be used a method for removing by etching with solution or NF 3, BrF 3, ClF 3 halogen fluoride gas such as appropriate. In addition, a film containing nitrogen, oxygen, hydrogen, or the like (for example, an amorphous silicon film containing hydrogen, a hydrogen-containing alloy film, an oxygen-containing alloy film, or the like) is used as the separation layer, and the separation layer is irradiated with laser light for separation. A method may be used in which nitrogen, oxygen, or hydrogen contained in the layer is released as a gas to promote peeling between the layer to be peeled and the insulating substrate.

また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と半導体素子層とを剥離しやすい状態にしてから、物理的な力(機械等による)によって剥離を行うこともできる。 Moreover, the transposition process can be performed more easily by combining a plurality of the above peeling methods. In other words, laser irradiation, etching on the release layer with gas or solution, mechanical deletion with a sharp knife or scalpel, etc. to make the release layer and the semiconductor element layer easy to peel off, Peeling can also be performed by force (by machine or the like).

また、剥離層と被剥離層との界面に液体を浸透させて絶縁基板から被剥離層を剥離する、或いは剥離を行う際に水などの液体をかけたりしながら剥離してもよい。 Alternatively, the liquid may penetrate into the interface between the peeling layer and the layer to be peeled to peel the layer to be peeled from the insulating substrate, or may be peeled off while applying a liquid such as water when peeling.

その他の剥離方法としては、剥離層をタングステンで形成した場合は、アンモニア水と過酸化水素水の混合溶液によりエッチング剥離層をエッチングしながら剥離を行うと良い。 As another peeling method, when the peeling layer is formed of tungsten, the peeling may be performed while etching the etching peeling layer with a mixed solution of ammonia water and hydrogen peroxide water.

以上のような形態とすることで、高分解能且つカラーでの撮像が可能な安価なタッチパネルを提供することができる。また、高分解能且つカラーでの撮像が可能な安価なタッチパネルの作製方法を提供することができる。 By setting it as the above forms, the cheap touch panel which can image in high resolution and color can be provided. In addition, an inexpensive touch panel manufacturing method capable of imaging with high resolution and color can be provided.

次に、本発明の一態様に係るタッチパネルの回路構成について、図2を参照して説明する。タッチパネル100は、画素回路101、表示素子制御回路102及びフォトセンサ制御回路103を有する。画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々の画素104は、表示素子105とフォトセンサ106を有する。 Next, a circuit configuration of the touch panel according to one embodiment of the present invention is described with reference to FIGS. The touch panel 100 includes a pixel circuit 101, a display element control circuit 102, and a photosensor control circuit 103. The pixel circuit 101 includes a plurality of pixels 104 arranged in a matrix in the matrix direction. Each pixel 104 includes a display element 105 and a photosensor 106.

表示素子105は、薄膜トランジスタ(Thin Film Transistor:TFT)、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持容量への電荷を注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗(階調)を作ることで、画像表示が実現される。液晶層を透過する光には、光源(バックライト)によって液晶表示装置の裏面から照射される光を用いる。 The display element 105 includes a thin film transistor (TFT), a storage capacitor, a liquid crystal element having a liquid crystal layer, and the like. The thin film transistor has a function of controlling injection or discharge of charge to the storage capacitor. The storage capacitor has a function of holding a charge corresponding to a voltage applied to the liquid crystal layer. Image display is realized by making light and darkness (gradation) of light transmitted through the liquid crystal layer by utilizing the fact that the polarization direction is changed by applying a voltage to the liquid crystal layer. As the light transmitted through the liquid crystal layer, light emitted from the back surface of the liquid crystal display device by a light source (backlight) is used.

なお、カラー画像表示を行うには、例えば、カラーフィルタを用いる方式、所謂、カラーフィルタ方式を用いれば良い。これは、液晶層を透過した光がカラーフィルタを通過することで、特定の色(例えば、赤(R)、緑(G)、青(B))の階調を作ることができる。ここで、カラーフィルタ方式を用いる際に、赤(R)、緑(G)、青(B)のいずれかの色を発光する機能を有する画素104を、各々、R画素、G画素、B画素と呼ぶことにする。 In order to perform color image display, for example, a method using a color filter, a so-called color filter method may be used. This is because the light transmitted through the liquid crystal layer passes through the color filter, so that gradations of specific colors (for example, red (R), green (G), and blue (B)) can be created. Here, when the color filter method is used, the pixel 104 having a function of emitting one of red (R), green (G), and blue (B) is set as an R pixel, a G pixel, and a B pixel, respectively. I will call it.

なお、表示素子105が液晶素子を有する場合について説明したが、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLED(Organic Light Emitting Diode)等が挙げられる。 Note that although the case where the display element 105 includes a liquid crystal element has been described, the display element 105 may include another element such as a light-emitting element. A light-emitting element is an element whose luminance is controlled by current or voltage, and specifically includes a light-emitting diode, an OLED (Organic Light Emitting Diode), and the like.

フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する機能を有する素子と、薄膜トランジスタとを有する。なお、フォトセンサ106が受光する光は、バックライトからの光が、被検出物に照射された際の反射光を利用する。 The photosensor 106 includes a device such as a photodiode that has a function of generating an electric signal by receiving light, and a thin film transistor. Note that the light received by the photosensor 106 uses reflected light when light from a backlight is irradiated on an object to be detected.

表示素子制御回路102は、表示素子105を制御するための回路であり、ビデオデータ信号線などの信号線(「ソース信号線」ともいう。)を介して表示素子105に信号を入力する表示素子駆動回路107と、走査線(「ゲート信号線」ともいう。)を介して表示素子105に信号を入力する表示素子駆動回路108を有する。例えば、走査線側の表示素子駆動回路108は、特定の行に配置された画素が有する表示素子を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択された行の画素が有する表示素子に任意の電位を与える機能を有する。なお、走査線側の表示素子駆動回路108により高電位を印加された表示素子では、薄膜トランジスタが導通状態となり、信号線側の表示素子駆動回路107により与えられる電荷が供給される。 The display element control circuit 102 is a circuit for controlling the display element 105, and inputs a signal to the display element 105 through a signal line such as a video data signal line (also referred to as “source signal line”). A driver circuit 107 and a display element driver circuit 108 for inputting a signal to the display element 105 through a scanning line (also referred to as a “gate signal line”) are provided. For example, the display element driver circuit 108 on the scan line side has a function of selecting display elements included in pixels arranged in a specific row. The display element driver circuit 107 on the signal line side has a function of applying an arbitrary potential to the display element included in the pixel in the selected row. Note that in a display element to which a high potential is applied by the display element driver circuit 108 on the scanning line side, the thin film transistor is turned on and supplied with the electric charge provided by the display element driver circuit 107 on the signal line side.

フォトセンサ制御回路103は、フォトセンサ106を制御するための回路であり、フォトセンサ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路109と、走査線側のフォトセンサ駆動回路110を有する。例えば、走査線側のフォトセンサ駆動回路110は、特定の行に配置された画素が有するフォトセンサ106を選択する機能を有する。また、信号線側のフォトセンサ読み出し回路109は、選択された行の画素が有するフォトセンサ106の出力信号を取り出す機能を有する。なお、信号線側のフォトセンサ読み出し回路109は、アナログ信号であるフォトセンサの出力を、OPアンプを用いてアナログ信号のままタッチパネル外部に取り出す構成や、A/D変換回路を用いてデジタル信号に変換してからタッチパネル外部に取り出す構成が考え得る。 The photosensor control circuit 103 is a circuit for controlling the photosensor 106. The photosensor read circuit 109 on the signal line side such as the photosensor output signal line and the photosensor reference signal line, and the photosensor drive on the scanning line side. A circuit 110 is included. For example, the photo sensor driver circuit 110 on the scanning line side has a function of selecting the photo sensor 106 included in the pixel arranged in a specific row. Further, the photosensor reading circuit 109 on the signal line side has a function of taking out an output signal of the photosensor 106 included in the pixel in the selected row. Note that the photo sensor readout circuit 109 on the signal line side is configured to take out the output of the photo sensor, which is an analog signal, outside the touch panel as an analog signal using an OP amplifier, or to convert it into a digital signal using an A / D conversion circuit. A configuration that can be taken out of the touch panel after conversion is conceivable.

画素104の回路図について、図3を用いて説明する。画素104は、トランジスタ201、保持容量202及び液晶素子203を有する表示素子105と、フォトダイオード204、トランジスタ205及びトランジスタ206を有するフォトセンサ106とを有する。 A circuit diagram of the pixel 104 will be described with reference to FIG. The pixel 104 includes a display element 105 including a transistor 201, a storage capacitor 202, and a liquid crystal element 203, and a photosensor 106 including a photodiode 204, a transistor 205, and a transistor 206.

トランジスタ201は、ゲートがゲート信号線207に、ソース又はドレインの一方がビデオデータ信号線210に、ソース又はドレインの他方が保持容量202の一方の電極と液晶素子203の一方の電極に電気的に接続されている。保持容量202の他方の電極と液晶素子203の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電極と、該一対の電極の間に液晶層を含む素子である。 In the transistor 201, the gate is electrically connected to the gate signal line 207, one of the source and the drain is electrically connected to the video data signal line 210, and the other of the source and the drain is electrically connected to one electrode of the storage capacitor 202 and one electrode of the liquid crystal element 203. It is connected. The other electrode of the storage capacitor 202 and the other electrode of the liquid crystal element 203 are kept at a constant potential. The liquid crystal element 203 is an element including a pair of electrodes and a liquid crystal layer between the pair of electrodes.

トランジスタ201は、ゲート信号線207に”High”(高電位)が印加されると、ビデオデータ信号線210の電位を保持容量202と液晶素子203に印加する。保持容量202は、印加された電位を保持する。液晶素子203は、印加された電位により、光の透過率を変更する。 When “High” (high potential) is applied to the gate signal line 207, the transistor 201 applies the potential of the video data signal line 210 to the storage capacitor 202 and the liquid crystal element 203. The storage capacitor 202 holds the applied potential. The liquid crystal element 203 changes the light transmittance according to the applied potential.

フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、他方の電極がトランジスタ205のゲートに電気的に接続されている。トランジスタ205は、ソース又はドレインの一方がフォトセンサ基準信号線212に、ソース又はドレインの他方がトランジスタ206のソース又はドレインの一方に電気的に接続されている。トランジスタ206は、ゲートがゲート信号線209に、ソース又はドレインの他方がフォトセンサ出力信号線211に電気的に接続されている。 The photodiode 204 has one electrode electrically connected to the photodiode reset signal line 208 and the other electrode electrically connected to the gate of the transistor 205. In the transistor 205, one of a source and a drain is electrically connected to the photosensor reference signal line 212, and the other of the source and the drain is electrically connected to one of the source and the drain of the transistor 206. The transistor 206 has a gate electrically connected to the gate signal line 209 and the other of the source and the drain electrically connected to the photosensor output signal line 211.

次に、フォトセンサ読み出し回路109の構成について、図4を用いて説明する。図4において、画素1列分のフォトセンサ読み出し回路300は、p型TFT301、保持容量302、を有する。また、当該画素列のフォトセンサ出力信号線211、プリチャージ信号線303である。 Next, the configuration of the photosensor readout circuit 109 will be described with reference to FIG. In FIG. 4, the photosensor readout circuit 300 for one column of pixels includes a p-type TFT 301 and a storage capacitor 302. In addition, a photosensor output signal line 211 and a precharge signal line 303 of the pixel column.

フォトセンサ読み出し回路300では、画素内におけるフォトセンサの動作に先立ち、フォトセンサ信号線の電位を基準電位に設定する。図4では、プリチャージ信号線303を”Low”(低電位)とすることで、フォトセンサ出力信号線211を基準電圧である高電位に設定することができる。なお、保持容量302は、フォトセンサ出力信号線211の寄生容量が大きい場合には、特別に設けなくても良い。なお、基準電位は、低電位とする構成も可能である。この場合、n型TFTを用いることで、プリチャージ信号線303を”High”とすることで、フォトセンサ出力信号線211を基準電圧である低電位に設定することができる。 In the photo sensor readout circuit 300, the potential of the photo sensor signal line is set to a reference potential before the operation of the photo sensor in the pixel. In FIG. 4, by setting the precharge signal line 303 to “Low” (low potential), the photosensor output signal line 211 can be set to a high potential which is a reference voltage. Note that the storage capacitor 302 is not necessarily provided when the parasitic capacitance of the photosensor output signal line 211 is large. Note that the reference potential may be a low potential. In this case, by using an n-type TFT, the precharge signal line 303 is set to “High”, whereby the photosensor output signal line 211 can be set to a low potential which is a reference voltage.

次に、本タッチパネルにおけるフォトセンサの読み出し動作について、図5のタイミングチャートを用いて説明する。図5において、信号401〜信号404は、図3におけるフォトダイオードリセット信号線208、トランジスタ206のゲートが接続されたゲート信号線209、トランジスタ205のゲートが接続されたゲート信号線213、フォトセンサ出力信号線211の電位に相当する。また、信号405は、図4におけるプリチャージ信号線303の電位に相当する。 Next, the reading operation of the photosensor in this touch panel will be described with reference to the timing chart of FIG. 5, the signals 401 to 404 are the photodiode reset signal line 208 in FIG. 3, the gate signal line 209 to which the gate of the transistor 206 is connected, the gate signal line 213 to which the gate of the transistor 205 is connected, and the photosensor output. This corresponds to the potential of the signal line 211. The signal 405 corresponds to the potential of the precharge signal line 303 in FIG.

時刻Aにおいて、フォトダイオードリセット信号線208の電位(信号401)を”High”とすると、フォトダイオード204が導通し、トランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)が”High”となる。また、プリチャージ信号線303の電位(信号405)の電位は”Low”とすると、フォトセンサ出力信号線211の電位(信号404)は”High”にプリチャージされる。 At time A, when the potential of the photodiode reset signal line 208 (signal 401) is “High”, the photodiode 204 is turned on, and the potential of the gate signal line 213 to which the gate of the transistor 205 is connected (signal 403) is “ High ”. When the potential of the precharge signal line 303 (signal 405) is “Low”, the potential of the photosensor output signal line 211 (signal 404) is precharged to “High”.

時刻Bにおいて、フォトダイオードリセット信号線208の電位(信号401)を”Low”にすると、フォトダイオード204のオフ電流により、トランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)が低下し始める。フォトダイオード204は、光が照射されるとオフ電流が増大するので、照射される光の量に応じてトランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)は変化する。すなわち、トランジスタ205のソースとドレイン間の電流が変化する。 At time B, when the potential of the photodiode reset signal line 208 (signal 401) is set to “Low”, the potential of the gate signal line 213 to which the gate of the transistor 205 is connected (signal 403) is turned off by the off-current of the photodiode 204. It begins to decline. When the photodiode 204 is irradiated with light, an off-current increases, so that the potential (signal 403) of the gate signal line 213 to which the gate of the transistor 205 is connected changes in accordance with the amount of the irradiated light. That is, the current between the source and drain of the transistor 205 changes.

時刻Cにおいて、ゲート信号線209の電位(信号402)を”High”にすると、トランジスタ206が導通し、フォトセンサ基準信号線212とフォトセンサ出力信号線211とが、トランジスタ205とトランジスタ206とを介して導通する。すると、フォトセンサ出力信号線211の電位(信号404)は、低下していく。なお、時刻C以前に、プリチャージ信号線303の電位(信号405)の電位は”Low”とし、フォトセンサ出力信号線211のプリチャージを終了しておく。ここで、フォトセンサ出力信号線211の電位(信号404)が低下する速さは、トランジスタ205のソースとドレイン間の電流に依存する。すなわち、フォトダイオード204に照射されている光の量に応じて変化する。 At time C, when the potential of the gate signal line 209 (signal 402) is set to “High”, the transistor 206 is turned on, the photosensor reference signal line 212 and the photosensor output signal line 211 are connected, and the transistor 205 and the transistor 206 are connected. Through. Then, the potential (signal 404) of the photosensor output signal line 211 decreases. Before time C, the potential of the precharge signal line 303 (signal 405) is set to “Low”, and the precharge of the photosensor output signal line 211 is completed. Here, the speed at which the potential (signal 404) of the photosensor output signal line 211 decreases depends on the current between the source and drain of the transistor 205. That is, it changes according to the amount of light irradiated to the photodiode 204.

時刻Dにおいて、ゲート信号線209の電位(信号402)を”Low”にすると、トランジスタ206が遮断され、フォトセンサ出力信号線211の電位(信号404)は、時刻D以後、一定値となる。ここで、一定値となる値は、フォトダイオード204に照射されている光の量に応じて変化する。したがって、フォトセンサ出力信号線211の電位を取得することで、フォトダイオード204に照射されている光の量を知ることができる。 When the potential of the gate signal line 209 (signal 402) is set to “Low” at time D, the transistor 206 is cut off, and the potential of the photosensor output signal line 211 (signal 404) becomes a constant value after time D. Here, the constant value changes according to the amount of light irradiated on the photodiode 204. Therefore, by acquiring the potential of the photosensor output signal line 211, the amount of light applied to the photodiode 204 can be known.

(実施の形態2)
本実施の形態では、半導体素子を支持基板上に形成した後、該半導体素子を支持基板から剥離して可撓性を有する基板上に接着することで、該可撓性を有する基板上に表示素子と、フォトセンサとを有するタッチパネルを作製する構成について説明する。
(Embodiment 2)
In this embodiment mode, after a semiconductor element is formed over a supporting substrate, the semiconductor element is peeled off from the supporting substrate and bonded to the flexible substrate, whereby display is performed on the flexible substrate. A structure for manufacturing a touch panel including an element and a photosensor will be described.

まず図6(A)に示すように、耐熱性を有する基板700上に、絶縁膜701、剥離層702、絶縁膜703と、半導体膜704とを順に形成する。絶縁膜701、剥離層702、絶縁膜703及び半導体膜704は連続して形成することが可能である。 First, as illustrated in FIG. 6A, an insulating film 701, a separation layer 702, an insulating film 703, and a semiconductor film 704 are formed in this order over a substrate 700 having heat resistance. The insulating film 701, the separation layer 702, the insulating film 703, and the semiconductor film 704 can be formed successively.

支持基板として機能する基板700には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板、セラミック基板等を用いることができる。また、表面に絶縁膜が形成されたステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。 As the substrate 700 functioning as a support substrate, for example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a sapphire substrate, a ceramic substrate, or the like can be used. Alternatively, a metal substrate including a stainless steel substrate with an insulating film formed on the surface, or a semiconductor substrate such as a silicon substrate may be used. A substrate made of a synthetic resin having flexibility, such as plastic, generally has a lower heat-resistant temperature than the above-mentioned substrate, but can be used as long as it can withstand the processing temperature in the manufacturing process. .

プラスチック基板として、ポリエチレンテレフタレート(PET)に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。 Polyester represented by polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), polyimide, acrylonitrile butadiene styrene resin, polyvinyl chloride, polypropylene, polyvinyl acetate, acrylic resin and the like.

なお本実施の形態では、剥離層702を基板700上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板700上において剥離層702を部分的に形成する様にしても良い。 Note that although the separation layer 702 is provided over the entire surface of the substrate 700 in this embodiment, the present invention is not limited to this structure. For example, the peeling layer 702 may be partially formed on the substrate 700 by using a photolithography method or the like.

絶縁膜701、絶縁膜703は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等の絶縁性を有する材料を用いて形成する。 The insulating films 701 and 703 are formed using an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or silicon nitride oxide by a CVD method, a sputtering method, or the like.

ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化珪素とは、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、珪素が25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、珪素が25原子%以上35原子%以下、水素が10原子%以上30原子%以下の範囲で含まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子%を超えない値をとる。 Here, the oxynitride is a substance having a higher oxygen content than nitrogen in the composition, and the nitride oxide means a substance having a higher nitrogen content than oxygen in the composition. . For example, silicon oxynitride refers to oxygen of 50 atomic% to 70 atomic%, nitrogen of 0.5 atomic% to 15 atomic%, silicon of 25 atomic% to 35 atomic%, and hydrogen of 0.1 atomic% The substance can be contained in the range of 10 atomic% or less. In addition, silicon nitride oxide means oxygen of 5 atomic% to 30 atomic%, nitrogen of 20 atomic% to 55 atomic%, silicon of 25 atomic% to 35 atomic%, and hydrogen of 10 atomic% to 30 atomic%. The substance can be included in the following ranges. However, the range of the said composition is a thing when it measures using Rutherford backscattering method (RBS: Rutherford Backscattering Spectrometry) and a hydrogen forward scattering method (HFS: Hydrogen Forward Scattering). Further, the content ratio of the constituent elements takes a value that the total does not exceed 100 atomic%.

絶縁膜701、絶縁膜703は、基板700中に含まれるNaなどのアルカリ金属やアルカリ土類金属が半導体膜704中に拡散し、TFTなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜703は、剥離層702に含まれる不純物元素が半導体膜704中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。 The insulating films 701 and 703 are provided to prevent an alkali metal such as Na or an alkaline earth metal contained in the substrate 700 from diffusing into the semiconductor film 704 and adversely affecting the characteristics of the semiconductor element such as a TFT. . The insulating film 703 also has a function of preventing the impurity element contained in the separation layer 702 from diffusing into the semiconductor film 704 and protecting the semiconductor element in a step of peeling the semiconductor element later.

絶縁膜701、絶縁膜703は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施の形態では、膜厚100nmの酸化窒化珪素膜、膜厚50nmの窒化酸化珪素膜、膜厚100nmの酸化窒化珪素膜を順に積層して絶縁膜703を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚0.5〜3μmのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、0.05〜3μmとするのが望ましく、その範囲から自由に選択することができる。 The insulating film 701 and the insulating film 703 may be formed using a single insulating film or a stack of a plurality of insulating films. In this embodiment, the insulating film 703 is formed by sequentially stacking a silicon oxynitride film with a thickness of 100 nm, a silicon nitride oxide film with a thickness of 50 nm, and a silicon oxynitride film with a thickness of 100 nm. The film thickness and the number of stacked layers are not limited to this. For example, instead of the lower silicon oxynitride film, a siloxane-based resin having a thickness of 0.5 to 3 μm may be formed by a spin coating method, a slit coater method, a droplet discharge method, a printing method, or the like. Further, a silicon nitride film may be used instead of the middle silicon nitride oxide film. Further, a silicon oxide film may be used instead of the upper silicon oxynitride film. Each film thickness is preferably 0.05 to 3 μm, and can be freely selected from the range.

或いは、剥離層702に最も近い、絶縁膜703の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。 Alternatively, the lower layer of the insulating film 703 closest to the separation layer 702 may be formed using a silicon oxynitride film or a silicon oxide film, the middle layer may be formed using a siloxane-based resin, and the upper layer may be formed using a silicon oxide film.

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも1種を有していても良い。 Note that the siloxane-based resin corresponds to a resin including a Si—O—Si bond formed using a siloxane-based material as a starting material. The siloxane-based resin may have at least one of fluorine, alkyl groups, and aromatic hydrocarbons in addition to hydrogen as a substituent.

酸化珪素膜は、シランと酸素、TEOS(テトラエトキシシラン)と酸素などの組み合わせの混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマCVDによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマCVDによって形成することができる。 The silicon oxide film can be formed by a method such as thermal CVD, plasma CVD, atmospheric pressure CVD, or bias ECRCVD, using a mixed gas of a combination of silane and oxygen, TEOS (tetraethoxysilane), and oxygen. The silicon nitride film can be typically formed by plasma CVD using a mixed gas of silane and ammonia. The silicon oxynitride film and the silicon nitride oxide film can be typically formed by plasma CVD using a mixed gas of silane and dinitrogen monoxide.

剥離層702は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法、ノズルプリンティング法、スロットダイコーティング法を含む。 The release layer 702 is formed by sputtering, plasma CVD, coating, printing, or the like using tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), An element selected from cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si), Alternatively, a layer formed of an alloy material containing an element as a main component or a compound material containing an element as a main component is formed as a single layer or a stacked layer. The crystal structure of the layer containing silicon may be any of amorphous, microcrystalline, and polycrystalline. Here, the coating method includes a spin coating method, a droplet discharge method, a dispensing method, a nozzle printing method, and a slot die coating method.

剥離層702が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。 In the case where the separation layer 702 has a single-layer structure, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is preferably formed. Alternatively, a layer containing tungsten oxide or oxynitride, a layer containing molybdenum oxide or oxynitride, or a layer containing an oxide or oxynitride of a mixture of tungsten and molybdenum is formed. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum.

剥離層702が積層構造の場合、好ましくは、1層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。 In the case where the separation layer 702 has a stacked structure, preferably, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is formed as the first layer, and tungsten, molybdenum, or a mixture of tungsten and molybdenum is formed as the second layer. An oxide, nitride, oxynitride, or nitride oxide is formed.

剥離層702として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素、一酸化二窒素単体、あるいはガスとその他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。 In the case where a stacked structure of a layer containing tungsten and a layer containing tungsten oxide is formed as the separation layer 702, a layer containing tungsten is formed, and an insulating layer formed using an oxide is formed thereover. The fact that a layer containing an oxide of tungsten is formed at the interface between the tungsten layer and the insulating layer may be utilized. Further, the layer containing tungsten oxide may be formed by performing thermal oxidation treatment, oxygen plasma treatment, treatment with a strong oxidizing power such as ozone water, or the like on the surface of the layer containing tungsten. Further, the plasma treatment or the heat treatment may be performed in an atmosphere of oxygen, nitrogen, dinitrogen monoxide, dinitrogen monoxide alone, or a mixed gas of a gas and another gas. The same applies to the case where a layer containing tungsten nitride, oxynitride, and nitride oxide is formed. After a layer containing tungsten is formed, a silicon nitride layer, a silicon oxynitride layer, and a silicon nitride oxide layer are formed thereon. A layer may be formed.

半導体膜704は、絶縁膜703を形成した後、大気に曝さずに形成することが望ましい。半導体膜704の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。なお半導体膜704は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また、半導体膜704には、シリコン、炭化シリコンの他、ゲルマニウム、ガリウムヒ素、リン化インジウム、セレン化亜鉛、窒化ガリウム、シリコンゲルマニウムなどのような化合物半導体も用いることができる。 The semiconductor film 704 is preferably formed without being exposed to the air after the insulating film 703 is formed. The thickness of the semiconductor film 704 is 20 to 200 nm (desirably 40 to 170 nm, preferably 50 to 150 nm). Note that the semiconductor film 704 may be an amorphous semiconductor or a polycrystalline semiconductor. For the semiconductor film 704, a compound semiconductor such as germanium, gallium arsenide, indium phosphide, zinc selenide, gallium nitride, or silicon germanium can be used in addition to silicon and silicon carbide.

なお半導体膜704は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板700として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950℃程度の高温アニールを適宜組み合わせた結晶法を用いても良い。 Note that the semiconductor film 704 may be crystallized by a known technique. Known crystallization methods include a laser crystallization method using laser light and a crystallization method using a catalytic element. Alternatively, a crystallization method using a catalytic element and a laser crystallization method can be used in combination. Further, when a substrate having excellent heat resistance such as quartz is used as the substrate 700, a thermal crystallization method using an electric furnace, a lamp annealing crystallization method using infrared light, a crystallization method using a catalytic element, A crystal method in which high-temperature annealing at about 950 ° C. is appropriately combined may be used.

例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜704の耐性を高めるために、550℃、4時間の加熱処理を該半導体膜704に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVOレーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜704に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜2000cm/sec程度とし、照射する。 For example, when laser crystallization is used, heat treatment is performed on the semiconductor film 704 at 550 ° C. for 4 hours in order to increase the resistance of the semiconductor film 704 to the laser before laser crystallization. By using a solid-state laser capable of continuous oscillation and irradiating laser light of the second harmonic to the fourth harmonic of the fundamental wave, a crystal having a large grain size can be obtained. For example, typically, it is desirable to use the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm). Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a nonlinear optical element to obtain laser light with an output of 10 W. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and the semiconductor film 704 is irradiated. Energy density was about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.

連続発振の気体レーザとして、Arレーザ、Krレーザなどを用いることが出来る。また連続発振の固体レーザとして、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、フォルステライト(MgSiO)レーザ、GdVO、Yレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどを用いることが出来る。 As a continuous wave gas laser, an Ar laser, a Kr laser, or the like can be used. As continuous wave solid-state lasers, YAG laser, YVO 4 laser, YLF laser, YAlO 3 laser, forsterite (Mg 2 SiO 4 ) laser, GdVO 4 , Y 2 O 3 laser, glass laser, ruby laser, alexandrite laser, A Ti: sapphire laser or the like can be used.

またパルス発振のレーザとして、例えばArレーザ、Krレーザ、エキシマレーザ、COレーザ、YAGレーザ、Yレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。 As pulse oscillation lasers, for example, Ar laser, Kr laser, excimer laser, CO 2 laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, A Ti: sapphire laser, a copper vapor laser, or a gold vapor laser can be used.

また、パルス発振のレーザ光の発振周波数を10MHz以上とし、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜704に照射してから半導体膜704が完全に固化するまでの時間は数十nsec〜数百nsecと言われている。よって上記周波数を用いることで、半導体膜704がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜704中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜704が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜704の形成が可能となる。 Alternatively, laser crystallization may be performed using a frequency band that is significantly higher than a frequency band of several tens to several hundreds Hz that is normally used, with an oscillation frequency of pulsed laser light of 10 MHz or higher. It is said that the time from when the semiconductor film 704 is irradiated with laser light by pulse oscillation until the semiconductor film 704 is completely solidified is several tens to several hundreds nsec. Therefore, by using the above frequency, the laser light of the next pulse can be irradiated from the time when the semiconductor film 704 is melted by the laser light to solidify. Therefore, since the solid-liquid interface can be continuously moved in the semiconductor film 704, the semiconductor film 704 having crystal grains continuously grown in the scanning direction is formed. Specifically, a set of crystal grains having a width of 10 to 30 μm in the scanning direction of the included crystal grains and a width of about 1 to 5 μm in a direction perpendicular to the scanning direction can be formed. By forming single crystal crystal grains continuously grown along the scanning direction, it is possible to form a semiconductor film 704 having almost no crystal grain boundaries in at least the channel direction of the TFT.

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。 Laser crystallization may be performed by irradiating a continuous-wave fundamental laser beam and a continuous-wave harmonic laser beam in parallel, or a continuous-wave fundamental laser beam and a pulse oscillation harmonic. You may make it irradiate with the laser beam of a wave in parallel.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。 Note that laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser light irradiation can be suppressed, and variation in threshold voltage caused by variation in interface state density can be suppressed.

上述したレーザ光の照射により、結晶性がより高められた半導体膜704が形成される。なお、予め半導体膜704に、スパッタ法、プラズマCVD法、熱CVD法などで形成した多結晶半導体を用いるようにしても良い。 By the above-described laser light irradiation, a semiconductor film 704 with higher crystallinity is formed. Note that a polycrystalline semiconductor formed in advance by a sputtering method, a plasma CVD method, a thermal CVD method, or the like may be used for the semiconductor film 704.

また本実施の形態では半導体膜704を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたTFTは、多結晶半導体を用いたTFTよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。 In this embodiment mode, the semiconductor film 704 is crystallized; however, the semiconductor film 704 may be crystallized without being crystallized, and the process described below may be performed as it is. A TFT using an amorphous semiconductor or a microcrystalline semiconductor has an advantage that a manufacturing cost can be reduced and a yield can be increased because the number of manufacturing steps is smaller than that of a TFT using a polycrystalline semiconductor.

非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、モノシラン、ジシランが挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。 An amorphous semiconductor can be obtained by glow discharge decomposition of a gas containing silicon. Examples of the gas containing silicon include monosilane and disilane. The gas containing silicon may be diluted with hydrogen, hydrogen, and helium.

次に半導体膜704に対して、p型を付与する不純物元素又はn型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜704全体に対して行っても良いし、半導体膜704の一部に対して選択的に行っても良い。p型を付与する不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることができる。ここでは、不純物元素として、ボロン(B)を用い、当該ボロンが1×1016〜5×1017/cmの濃度で含まれるよう添加する。 Next, channel doping in which an impurity element imparting p-type conductivity or an impurity element imparting n-type conductivity is added to the semiconductor film 704 at a low concentration is performed. Channel doping may be performed on the entire semiconductor film 704 or may be selectively performed on part of the semiconductor film 704. As the impurity element imparting p-type conductivity, boron (B), aluminum (Al), gallium (Ga), or the like can be used. As the impurity element imparting n-type conductivity, phosphorus (P), arsenic (As), or the like can be used. Here, boron (B) is used as the impurity element, and is added so that the boron is contained at a concentration of 1 × 10 16 to 5 × 10 17 / cm 3 .

次に図6(B)に示すように、半導体膜704を所定の形状に加工(パターニング)し、島状の半導体膜705〜707を形成する。そして、島状の半導体膜705〜707を覆うように、ゲート絶縁膜709を形成する。ゲート絶縁膜709は、プラズマCVD法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板700側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造とするのが好ましい。 Next, as illustrated in FIG. 6B, the semiconductor film 704 is processed (patterned) into a predetermined shape, so that island-shaped semiconductor films 705 to 707 are formed. Then, a gate insulating film 709 is formed so as to cover the island-shaped semiconductor films 705 to 707. The gate insulating film 709 can be formed using a single layer or a stack of films containing silicon nitride, silicon oxide, silicon nitride oxide, or silicon oxynitride by a plasma CVD method, a sputtering method, or the like. In the case of stacking, for example, a three-layer structure of a silicon oxide film, a silicon nitride film, and a silicon oxide film is preferable from the substrate 700 side.

ゲート絶縁膜709は、高密度プラズマ処理を行うことにより島状の半導体膜705〜707の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばHe、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化または窒化することにより、1〜20nm、代表的には5〜10nmの絶縁膜が半導体膜に接するように形成される。この5〜10nmの絶縁膜をゲート絶縁膜709として用いる。 The gate insulating film 709 may be formed by oxidizing or nitriding the surface of the island-shaped semiconductor films 705 to 707 by performing high-density plasma treatment. The high-density plasma treatment is performed using, for example, a rare gas such as He, Ar, Kr, or Xe and a mixed gas such as oxygen, nitrogen oxide, ammonia, nitrogen, or hydrogen. In this case, high-density plasma can be generated at a low electron temperature by exciting the plasma by introducing microwaves. By oxidizing or nitriding the surface of the semiconductor film with oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by such high-density plasma, An insulating film having a thickness of 20 nm, typically 5 to 10 nm, is formed in contact with the semiconductor film. This 5 to 10 nm insulating film is used as the gate insulating film 709.

上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。 Since the oxidation or nitridation of the semiconductor film by the high-density plasma treatment described above proceeds by a solid phase reaction, the interface state density between the gate insulating film and the semiconductor film can be extremely reduced. Further, by directly oxidizing or nitriding the semiconductor film by high-density plasma treatment, variation in the thickness of the formed insulating film can be suppressed. Also, when the semiconductor film has crystallinity, the surface of the semiconductor film is oxidized by solid phase reaction using high-density plasma treatment, so that the rapid oxidation only at the crystal grain boundary is suppressed and the uniformity is good. A gate insulating film having a low interface state density can be formed. A transistor in which an insulating film formed by high-density plasma treatment is included in part or all of a gate insulating film can suppress variation in characteristics.

次に図6(C)に示すように、ゲート絶縁膜709上に導電膜を形成した後、該導電膜を所定の形状に加工(パターニング)することで、島状の半導体膜705〜707の上方に電極710を形成する。本実施の形態では積層された2つの導電膜をパターニングして電極710を形成する。導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。 Next, as shown in FIG. 6C, after a conductive film is formed over the gate insulating film 709, the conductive film is processed (patterned) into a predetermined shape, so that the island-shaped semiconductor films 705 to 707 are formed. An electrode 710 is formed above. In this embodiment mode, the electrode 710 is formed by patterning two stacked conductive films. As the conductive film, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium (Nb), or the like can be used. Alternatively, an alloy containing the above metal as a main component or a compound containing the above metal may be used. Alternatively, a semiconductor film such as polycrystalline silicon in which an impurity element such as phosphorus imparting conductivity is doped may be used.

本実施の形態では、1層目の導電膜として窒化タンタル膜またはタンタル膜を、2層目の導電膜としてタングステン膜を用いる。2つの導電膜の組み合わせとして、本実施の形態で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、2層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、2層目の導電膜の組み合わせとして、例えば、n型を付与する不純物がドーピングされた珪素とニッケルシリサイド、n型を付与する不純物がドーピングされたSiとWSix等も用いることが出来る。 In this embodiment mode, a tantalum nitride film or a tantalum film is used as the first conductive film, and a tungsten film is used as the second conductive film. As a combination of two conductive films, a tungsten nitride film and a tungsten film, a molybdenum nitride film and a molybdenum film, an aluminum film and a tantalum film, an aluminum film and a titanium film, and the like can be given in addition to the example shown in this embodiment mode. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed in the step after forming the two-layer conductive film. As the combination of the second conductive films, for example, silicon and nickel silicide doped with an impurity imparting n-type, Si and WSix doped with an impurity imparting n-type, and the like can be used.

また、本実施の形態では電極710を積層された2つの導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極710は単層の導電膜で形成されていても良いし、3つ以上の導電膜を積層することで形成されていても良い。3つ以上の導電膜を積層する3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。 In this embodiment mode, the electrode 710 is formed using two stacked conductive films; however, this embodiment mode is not limited to this structure. The electrode 710 may be formed of a single conductive film or may be formed by stacking three or more conductive films. In the case of a three-layer structure in which three or more conductive films are stacked, a stacked structure of a molybdenum film, an aluminum film, and a molybdenum film is preferably employed.

導電膜の形成にはCVD法、スパッタリング法等を用いることが出来る。本実施の形態では1層目の導電膜を20〜100nmの厚さで形成し、2層目の導電膜を100〜400nmの厚さで形成する。 A CVD method, a sputtering method, or the like can be used for forming the conductive film. In this embodiment mode, the first conductive film is formed with a thickness of 20 to 100 nm, and the second conductive film is formed with a thickness of 100 to 400 nm.

なお電極710を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極710を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極710を形成しても良い。 Note that as a mask used for forming the electrode 710, silicon oxide, silicon oxynitride, or the like may be used instead of a resist. In this case, a step of forming a mask made of silicon oxide, silicon oxynitride, or the like by patterning is added, but the film thickness of the mask during etching is less than that of the resist, so that the electrode 710 having a desired width can be formed. . Alternatively, the electrode 710 may be selectively formed using a droplet discharge method without using a mask.

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。 The droplet discharge method means a method of forming a predetermined pattern by discharging or ejecting droplets containing a predetermined composition from the pores, and includes an ink jet method and the like in its category.

次に、電極710をマスクとして、島状の半導体膜705〜707に、n型を付与する不純物元素(代表的にはP(リン)またはAs(砒素))を低濃度にドープする(第1のドーピング工程)。第1のドーピング工程の条件は、ドーズ量:1×1015〜1×1019/cm、加速電圧:50〜70keVとしたが、これに限定されるものではない。この第1のドーピング工程によって、ゲート絶縁膜709を介してドーピングがなされ、島状の半導体膜705〜707に、低濃度不純物領域711がそれぞれ形成される。なお、第1のドーピング工程は、pチャネル型TFTとなる島状の半導体膜706をマスクで覆って行っても良い。 Next, using the electrode 710 as a mask, the island-shaped semiconductor films 705 to 707 are doped with an impurity element imparting n-type (typically P (phosphorus) or As (arsenic)) to a low concentration (first Doping process). The conditions of the first doping step are a dose amount of 1 × 10 15 to 1 × 10 19 / cm 3 and an acceleration voltage of 50 to 70 keV, but are not limited thereto. In this first doping step, doping is performed through the gate insulating film 709, and low-concentration impurity regions 711 are formed in the island-shaped semiconductor films 705 to 707, respectively. Note that the first doping step may be performed by covering the island-shaped semiconductor film 706 to be a p-channel TFT with a mask.

次に図7(A)に示すように、フォトダイオードとなる島状の半導体膜705の一部と、nチャネル型TFTとなる島状の半導体膜706と、容量素子となる島状の半導体膜707とを覆うように、マスク712を形成する。そしてマスク712に加えて電極710をマスクとして用い、島状の半導体膜705の一部に、p型を付与する不純物元素(代表的にはB(ホウ素))を高濃度にドープする(第2のドーピング工程)。第2のドーピング工程の条件は、ドーズ量:1×1019〜1×1020/cm、加速電圧:20〜40keVとして行なう。この第2のドーピング工程によって、ゲート絶縁膜709を介してドーピングがなされ、島状の半導体膜705に、p型の高濃度不純物領域713が形成される。 Next, as illustrated in FIG. 7A, part of the island-shaped semiconductor film 705 to be a photodiode, the island-shaped semiconductor film 706 to be an n-channel TFT, and the island-shaped semiconductor film to be a capacitor element A mask 712 is formed so as to cover 707. Then, in addition to the mask 712, the electrode 710 is used as a mask, and a part of the island-shaped semiconductor film 705 is doped with an impurity element imparting p-type (typically, B (boron)) at a high concentration (second) Doping process). The conditions for the second doping step are a dose amount of 1 × 10 19 to 1 × 10 20 / cm 3 and an acceleration voltage of 20 to 40 keV. By this second doping step, doping is performed through the gate insulating film 709, and a p-type high concentration impurity region 713 is formed in the island-shaped semiconductor film 705.

次に図7(B)に示すように、マスク712をアッシング等により除去した後、ゲート絶縁膜709及び電極710を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマCVD法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施の形態では、膜厚100nmの酸化珪素膜をプラズマCVD法によって形成する。 Next, as illustrated in FIG. 7B, after the mask 712 is removed by ashing or the like, an insulating film is formed so as to cover the gate insulating film 709 and the electrode 710. The insulating film is formed by a single layer or a stacked layer of a silicon film, a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, or a film containing an organic material such as an organic resin by a plasma CVD method, a sputtering method, or the like. To do. In this embodiment, a silicon oxide film with a thickness of 100 nm is formed by a plasma CVD method.

そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜709及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜709が部分的にエッチングされて、島状の半導体膜705〜707上に部分的に形成されたゲート絶縁膜714が形成される。また上記異方性エッチングにより、ゲート絶縁膜709及び電極710を覆うように形成された絶縁膜が部分的にエッチングされて、電極710の側面に接するサイドウォール715が形成される。サイドウォール715は、LDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。本実施の形態ではエッチングガスとしては、CHFとHeの混合ガスを用いる。なお、サイドウォール715を形成する工程は、これらに限定されるものではない。 Then, the gate insulating film 709 and the insulating film are partially etched by anisotropic etching mainly in the vertical direction. The gate insulating film 709 is partially etched by the anisotropic etching, so that the gate insulating film 714 partially formed over the island-shaped semiconductor films 705 to 707 is formed. Further, by the anisotropic etching, the insulating film formed so as to cover the gate insulating film 709 and the electrode 710 is partially etched, so that the sidewall 715 in contact with the side surface of the electrode 710 is formed. The sidewall 715 is used as a doping mask when an LDD (Lightly Doped Drain) region is formed. In this embodiment, a mixed gas of CHF 3 and He is used as the etching gas. Note that the step of forming the sidewall 715 is not limited to these steps.

次に図7(C)に示すように、フォトダイオードとなる島状の半導体膜705のうち、p型の高濃度不純物領域713を覆うようにマスク716を形成する。そして、形成したマスク716に加えて電極710及びサイドウォール715をマスクとして用い、n型を付与する不純物元素(代表的にはPまたはAs)を島状の半導体膜705の一部、島状の半導体膜706、島状の半導体膜707に高濃度にドープする(第3のドーピング工程)。第3のドーピング工程の条件は、ドーズ量:1×1019〜1×1020/cm、加速電圧:60〜100keVとして行なう。この第3のドーピング工程によって、島状の半導体膜705の一部、島状の半導体膜706、島状の半導体膜707に、n型の高濃度不純物領域717が形成される。 Next, as shown in FIG. 7C, a mask 716 is formed so as to cover the p-type high concentration impurity region 713 in the island-shaped semiconductor film 705 to be a photodiode. Then, in addition to the formed mask 716, the electrode 710 and the sidewall 715 are used as masks, and an impurity element imparting n-type conductivity (typically P or As) is part of the island-shaped semiconductor film 705, The semiconductor film 706 and the island-shaped semiconductor film 707 are doped at a high concentration (third doping step). The conditions of the third doping step are as follows: dose amount: 1 × 10 19 to 1 × 10 20 / cm 3 , acceleration voltage: 60 to 100 keV. By this third doping step, an n-type high concentration impurity region 717 is formed in part of the island-shaped semiconductor film 705, the island-shaped semiconductor film 706, and the island-shaped semiconductor film 707.

なおサイドウォール715は、後に高濃度のn型を付与する不純物をドーピングし、サイドウォール715の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール715を形成する際の異方性エッチングの条件またはサイドウォール715を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール715のサイズを調整すればよい。 Note that the sidewall 715 functions as a mask when an impurity imparting a high concentration of n-type is doped later to form a low concentration impurity region or a non-doped offset region below the sidewall 715. Therefore, in order to control the width of the low-concentration impurity region or the offset region, the conditions for anisotropic etching when forming the sidewall 715 or the thickness of the insulating film for forming the sidewall 715 are changed as appropriate. The size of the sidewall 715 may be adjusted.

次に、マスク716をアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、50nmの酸化窒化珪素膜を形成した後、550℃、4時間、窒素雰囲気中において、加熱処理を行なえばよい。 Next, after removing the mask 716 by ashing or the like, the impurity region may be activated by heat treatment. For example, after a 50 nm silicon oxynitride film is formed, heat treatment may be performed in a nitrogen atmosphere at 550 ° C. for 4 hours.

また、水素を含む窒化珪素膜を、100nmの膜厚に形成した後、410℃、1時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜705〜707を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、300〜450℃で1〜12時間の加熱処理を行ない、島状の半導体膜705〜707を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはRTA法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。 Further, after a silicon nitride film containing hydrogen is formed to a thickness of 100 nm, a heat treatment is performed in a nitrogen atmosphere at 410 ° C. for 1 hour to hydrogenate the island-shaped semiconductor films 705 to 707. Also good. Alternatively, a process of hydrogenating the island-shaped semiconductor films 705 to 707 may be performed by performing heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing hydrogen. For the heat treatment, thermal annealing, laser annealing, RTA, or the like can be used. By the heat treatment, not only hydrogenation but also activation of the impurity element added to the semiconductor film can be performed. Further, plasma hydrogenation (using hydrogen excited by plasma) may be performed as another means of hydrogenation. By this hydrogenation step, dangling bonds can be terminated by thermally excited hydrogen.

上述した一連の工程により、フォトダイオード718、nチャネル型TFT719、容量素子720が形成される。 Through the series of steps described above, the photodiode 718, the n-channel TFT 719, and the capacitor 720 are formed.

次に図8(A)に示すように、フォトダイオード718、nチャネル型TFT719、容量素子720を保護するための絶縁膜722を形成する。絶縁膜722は必ずしも設ける必要はないが、絶縁膜722を形成することで、アルカリ金属やアルカリ土類金属などの不純物がフォトダイオード718、nチャネル型TFT719、容量素子720へ侵入するのを防ぐことが出来る。具体的に絶縁膜722として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚600nm程度の酸化窒化珪素膜を、絶縁膜722として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。 Next, as illustrated in FIG. 8A, an insulating film 722 for protecting the photodiode 718, the n-channel TFT 719, and the capacitor 720 is formed. Although the insulating film 722 is not necessarily provided, the formation of the insulating film 722 prevents impurities such as an alkali metal and an alkaline earth metal from entering the photodiode 718, the n-channel TFT 719, and the capacitor 720. I can do it. Specifically, silicon nitride, silicon nitride oxide, aluminum nitride, aluminum oxide, silicon oxide, or the like is preferably used for the insulating film 722. In this embodiment, a silicon oxynitride film with a thickness of about 600 nm is used as the insulating film 722. In this case, the hydrogenation step may be performed after the silicon oxynitride film is formed.

次に、フォトダイオード718、nチャネル型TFT719、容量素子720を覆うように、絶縁膜722上に絶縁膜723を形成する。絶縁膜723は、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜723を形成しても良い。 Next, an insulating film 723 is formed over the insulating film 722 so as to cover the photodiode 718, the n-channel TFT 719, and the capacitor 720. The insulating film 723 can be formed using a heat-resistant organic material such as polyimide, acrylic, polyimide, benzocyclobutene, polyamide, or epoxy. In addition to the above organic materials, low dielectric constant materials (low-k materials), siloxane resins, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, PSG (phosphorus glass), BPSG (phosphorus boron glass), Alumina or the like can be used. The siloxane-based resin may have at least one of fluorine, alkyl groups, and aromatic hydrocarbons in addition to hydrogen as a substituent. Note that the insulating film 723 may be formed by stacking a plurality of insulating films formed using these materials.

絶縁膜723の形成には、その材料に応じて、CVD法、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。 In order to form the insulating film 723, a CVD method, a sputtering method, an SOG method, spin coating, dipping, spray coating, a droplet discharge method (ink jet method, screen printing, offset printing, etc.), a doctor knife, A roll coater, curtain coater, knife coater, or the like can be used.

次に島状の半導体膜705〜707がそれぞれ一部露出するように絶縁膜722及び絶縁膜723にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半導体膜705〜707に接する導電膜725〜729を形成する。コンタクトホール開口時のエッチングに用いられるガスは、CHFとHeの混合ガスを用いたが、これに限定されるものではない。 Next, contact holes are formed in the insulating film 722 and the insulating film 723 so that the island-shaped semiconductor films 705 to 707 are partially exposed. Then, conductive films 725 to 729 are formed in contact with the island-shaped semiconductor films 705 to 707 through the contact holes. The gas used for etching when opening the contact hole is a mixed gas of CHF 3 and He, but is not limited to this.

導電膜725〜729は、CVD法やスパッタリング法等により形成することができる。具体的に導電膜725〜729として、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、珪素(Si)等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜725〜729は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。 The conductive films 725 to 729 can be formed by a CVD method, a sputtering method, or the like. Specifically, the conductive films 725 to 729 include aluminum (Al), tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), Gold (Au), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si), or the like can be used. Alternatively, an alloy containing the above metal as a main component or a compound containing the above metal may be used. The conductive films 725 to 729 can be formed by stacking a single layer or a plurality of layers using the above metal.

アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜725〜729を形成する材料として最適である。特にアルミニウムシリコン膜は、導電膜725〜729をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素(Si)の代わりに、アルミニウム膜に0.5%程度のCuを混入させても良い。 As an example of an alloy containing aluminum as a main component, an alloy containing aluminum as a main component and containing nickel can be given. In addition, a material containing aluminum as a main component and containing nickel and one or both of carbon and silicon can be given as an example. Aluminum and aluminum silicon are suitable as materials for forming the conductive films 725 to 729 because they have low resistance and are inexpensive. In particular, an aluminum silicon film can prevent generation of hillocks in resist baking as compared with an aluminum film when the conductive films 725 to 729 are patterned. Further, instead of silicon (Si), about 0.5% of Cu may be mixed into the aluminum film.

導電膜725〜729は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜705〜707上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜725〜729と島状の半導体膜705〜707が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜725〜729を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの5層構造とすることが出来る。 For the conductive films 725 to 729, for example, a stacked structure of a barrier film, an aluminum silicon film, and a barrier film, or a stacked structure of a barrier film, an aluminum silicon film, a titanium nitride film, and a barrier film may be employed. Note that a barrier film is a film formed using titanium, a nitride of titanium, molybdenum, or a nitride of molybdenum. When a barrier film is formed so as to sandwich an aluminum silicon film, generation of hillocks of aluminum or aluminum silicon can be further prevented. Further, when a barrier film is formed using titanium which is an element having high reducibility, even if a thin oxide film is formed on the island-shaped semiconductor films 705 to 707, titanium contained in the barrier film forms this oxide film. By reducing, the conductive films 725 to 729 and the island-shaped semiconductor films 705 to 707 can make good contact. Further, a plurality of barrier films may be stacked. In that case, for example, the conductive films 725 to 729 can have a five-layer structure of titanium, titanium nitride, aluminum silicon, titanium, and titanium nitride from the lower layer.

なお、導電膜725と導電膜726はフォトダイオード718の高濃度不純物領域713と高濃度不純物領域717にそれぞれ接続されている。導電膜727と導電膜728はnチャネル型TFT719の高濃度不純物領域713に接続されている。導電膜728、導電膜729は容量素子720の高濃度不純物領域717に接続されている。 Note that the conductive films 725 and 726 are connected to the high-concentration impurity regions 713 and 717 of the photodiode 718, respectively. The conductive films 727 and 728 are connected to the high concentration impurity region 713 of the n-channel TFT 719. The conductive films 728 and 729 are connected to the high concentration impurity region 717 of the capacitor 720.

次に図8(B)に示すように、導電膜729に接するように、絶縁膜723上に画素電極731を形成する。図8(B)では、透光性を有する導電材料を用いて画素電極731を形成し、透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一態様に係るタッチパネルは、半透過型であっても良い。 Next, as illustrated in FIG. 8B, the pixel electrode 731 is formed over the insulating film 723 so as to be in contact with the conductive film 729. FIG. 8B illustrates an example in which a pixel electrode 731 is formed using a light-transmitting conductive material and a transmissive liquid crystal element is manufactured; however, the present invention is not limited to this structure. The touch panel according to one embodiment of the present invention may be a transflective type.

上記透光性を有する導電材料には、例えば、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(Indium Zinc Oxide))、ガリウム(Ga)をドープしたZnO、酸化スズ(SnO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いて形成することができる。また、透光性を有する導電材料として、導電性高分子材料(導電性ポリマーともいう)を用いることができる。導電性高分子材料としては、π電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの2種以上の共重合体などがあげられる。 Examples of the light-transmitting conductive material include indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), organic indium, organic tin, zinc oxide, and indium containing zinc oxide (ZnO). Zinc oxide (IZO (Indium Zinc Oxide)), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium containing titanium oxide An oxide, indium tin oxide containing titanium oxide, or the like can be used. Alternatively, a conductive high molecular material (also referred to as a conductive polymer) can be used as the light-transmitting conductive material. As the conductive polymer material, a π-electron conjugated conductive polymer can be used. Examples thereof include polyaniline and / or a derivative thereof, polypyrrole and / or a derivative thereof, polythiophene and / or a derivative thereof, and a copolymer of two or more of these.

次に図8(C)に示すように、絶縁膜703、絶縁膜703上に形成されたフォトダイオード718、nチャネル型TFT719、容量素子720、導電膜725〜導電膜729、画素電極731でなる被剥離層738と、仮支持基板737とを、剥離用接着剤736を用いて接着する。そして、剥離層702において被剥離層を基板700より剥離する。これにより被剥離層738は、仮支持基板737側に設けられる。なお、被剥離層738の剥離において、剥離層702は、全て除去されず、絶縁膜703にその一部が残存した状態であっても良い。 Next, as shown in FIG. 8C, an insulating film 703, a photodiode 718 formed over the insulating film 703, an n-channel TFT 719, a capacitor 720, a conductive film 725 to a conductive film 729, and a pixel electrode 731 are formed. The layer to be peeled 738 and the temporary support substrate 737 are bonded using a peeling adhesive 736. Then, the layer to be peeled is peeled from the substrate 700 in the peeling layer 702. Accordingly, the layer to be peeled 738 is provided on the temporary support substrate 737 side. Note that in the separation of the layer to be peeled 738, the peeling layer 702 may not be completely removed, and a part of the peeling layer 702 may remain in the insulating film 703.

仮支持基板737は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。 As the temporary support substrate 737, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, a metal substrate, or the like can be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used.

また、ここで用いる剥離用接着剤736は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板737と被剥離層とを化学的もしくは物理的に分離することが可能な接着剤を用いる。 In addition, the peeling adhesive 736 used here is a material that is soluble in water or a solvent, or a temporary support substrate 737 and a layer to be peeled, which can be plasticized by irradiation with ultraviolet rays or the like. An adhesive that can be chemically or physically separated is used.

なお、上記一例として示した仮支持基板737への転置工程は、他の方法であってもよい。例えば、基板と被剥離層の間に剥離層を形成し、剥離層と被剥離層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該被剥離層を剥離する方法、耐熱性の高い支持基板と被剥離層の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該被剥離層を剥離する方法、支持基板と被剥離層の間に剥離層を形成し、剥離層と被剥離層との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、さらに剥離層の一部を溶液やNF、BrF、ClF等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、被剥離層が形成された支持基板を機械的に削除又は溶液やNF、BrF、ClF等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜(例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など)を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ被剥離層と基板との剥離を促進する方法を用いてもよい。 Note that the transfer process to the temporary support substrate 737 shown as an example above may be another method. For example, a peeling layer is formed between the substrate and the peelable layer, a metal oxide film is provided between the peeling layer and the peelable layer, the metal oxide film is weakened by crystallization, and the peelable layer is peeled off A method is provided in which an amorphous silicon film containing hydrogen is provided between a support substrate having high heat resistance and a layer to be peeled, and the amorphous silicon film is removed by laser light irradiation or etching, whereby the layer to be peeled is removed. Method of peeling, forming a peeling layer between the supporting substrate and the layer to be peeled, providing a metal oxide film between the peeling layer and the layer to be peeled, weakening the metal oxide film by crystallization, and further A method in which a part is removed by etching with a solution or halogen fluoride gas such as NF 3 , BrF 3 , ClF 3 , and then peeled off in the weakened metal oxide film, and the support substrate on which the layer to be peeled is formed is mechanically Delete or remove solution or NF 3 , BrF 3 , ClF A method of removing by etching with halogen fluoride gas such as 3 can be used as appropriate. In addition, a film containing nitrogen, oxygen, hydrogen, or the like (for example, an amorphous silicon film containing hydrogen, a hydrogen-containing alloy film, an oxygen-containing alloy film, or the like) is used as the separation layer, and the separation layer is irradiated with laser light for separation. A method may be used in which nitrogen, oxygen, or hydrogen contained in the layer is released as a gas to promote peeling between the layer to be peeled and the substrate.

また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と被剥離層738とを剥離しやすい状態にしてから、物理的な力(機械等による)によって剥離を行うこともできる。 Moreover, the transposition process can be performed more easily by combining a plurality of the above peeling methods. That is, laser light irradiation, etching of the peeling layer with gas or solution, mechanical deletion with a sharp knife or scalpel, etc. are performed to make the peeling layer 738 easy to peel off, Peeling can also be performed with a strong force (by machine or the like).

また、剥離層と被剥離層との界面に液体を浸透させて支持基板から被剥離層を剥離すること、または剥離を行う際に水、エタノールなどの液体をかけたりしながら剥離してもよい。 Alternatively, the liquid may penetrate into the interface between the peeling layer and the layer to be peeled to peel the layer to be peeled from the support substrate, or may be peeled off while applying a liquid such as water or ethanol when peeling. .

その他の剥離方法としては、剥離層702をタングステンで形成した場合は、アンモニア水と過酸化水素水の混合溶液によりエッチング剥離層をエッチングしながら剥離を行うと良い。 As another peeling method, in the case where the peeling layer 702 is formed of tungsten, the peeling may be performed while etching the etching peeling layer with a mixed solution of ammonia water and hydrogen peroxide water.

次に、図9(A)に示すように、被剥離層738の上記剥離により露出した面に、接着剤770を用いて基板744を貼り合わせる。そして、剥離用接着剤736を溶解若しくは可塑化させて、仮支持基板737を取り除く。 Next, as illustrated in FIG. 9A, a substrate 744 is attached to the surface exposed by the above-described separation of the layer to be peeled 738 using an adhesive 770. Then, the peeling adhesive 736 is dissolved or plasticized, and the temporary support substrate 737 is removed.

基板744は、可視光に対する透光性を有し、その膜厚は、10μm乃至200μm、好ましくは20μm乃至40μmとする。例えば、基板744として、可撓性及び可視光に対する透光性を有するプラスチックなどの有機材料を用いることができる。または基板744として、フレキシブルな無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるARTON(JSR製)を用いることができる。また、ポリエチレンテレフタレート(PET)に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。 The substrate 744 has a property of transmitting visible light, and has a thickness of 10 μm to 200 μm, preferably 20 μm to 40 μm. For example, the substrate 744 can be formed using an organic material such as plastic that has flexibility and a property of transmitting visible light. Alternatively, a flexible inorganic material may be used for the substrate 744. As the plastic substrate, ARTON (manufactured by JSR) made of polynorbornene with a polar group can be used. Polyesters represented by polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI) ), Polyarylate (PAR), polybutylene terephthalate (PBT), polyimide, acrylonitrile butadiene styrene resin, polyvinyl chloride, polypropylene, polyvinyl acetate, acrylic resin and the like.

接着剤770の材料としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤など光硬化型の接着剤や嫌気型接着剤など各種硬化型接着剤を用いることができる。 As a material of the adhesive 770, various curable adhesives such as a photo-curable adhesive such as a reactive curable adhesive, a thermosetting adhesive, and an ultraviolet curable adhesive, and an anaerobic adhesive can be used.

基板744には予め窒化珪素や酸化窒化珪素等の窒素と珪素を含む膜や窒化アルミニウム等の窒素とアルミニウムを含む膜のような透水性の低い保護層を成膜しておいても良い。 A low water-permeable protective layer such as a film containing nitrogen and silicon such as silicon nitride or silicon oxynitride or a film containing nitrogen and aluminum such as aluminum nitride may be formed over the substrate 744 in advance.

なお基板700上に複数のタッチパネルに対応する半導体素子を形成している場合には、被剥離層738をタッチパネルごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。 Note that in the case where semiconductor elements corresponding to a plurality of touch panels are formed over the substrate 700, the layer to be peeled 738 is divided for each touch panel. For the division, a laser irradiation apparatus, a dicing apparatus, a scribing apparatus, or the like can be used.

次に図9(B)に示すように、導電膜725〜導電膜729、画素電極731を覆うように、配向膜750を形成し、ラビング処理を施す。配向膜750は、タッチパネルとなる領域に、パターニング等により選択的に形成する。そして、液晶を封止するためのシール材751を形成する。 Next, as illustrated in FIG. 9B, an alignment film 750 is formed so as to cover the conductive films 725 to 729 and the pixel electrode 731, and a rubbing process is performed. The alignment film 750 is selectively formed in a region to be a touch panel by patterning or the like. Then, a sealing material 751 for sealing the liquid crystal is formed.

一方、透明導電膜を用いた対向電極752と、ラビング処理が施された配向膜753とが形成された基板754を用意する。基板754には、フォトダイオード718と重なる位置に光を遮蔽することが出来る遮蔽膜771と、後に液晶素子760となる領域と重なる位置に特定の波長領域の光を通すことができるカラーフィルタ772とが、形成されている。基板754の対向電極752が形成されている面とは逆の面に、偏光板756を貼り合わせておく。 On the other hand, a substrate 754 on which a counter electrode 752 using a transparent conductive film and an alignment film 753 subjected to rubbing treatment are formed is prepared. The substrate 754 includes a shielding film 771 that can shield light at a position overlapping with the photodiode 718, and a color filter 772 that allows light in a specific wavelength region to pass through a position overlapping with a region that later becomes the liquid crystal element 760. Is formed. A polarizing plate 756 is attached to the surface of the substrate 754 opposite to the surface on which the counter electrode 752 is formed.

基板754には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、サファイア基板等の、透光性を有する基板を用いることができる。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート(PET)に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。 As the substrate 754, a light-transmitting substrate such as a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, or a sapphire substrate can be used. A substrate made of a synthetic resin having flexibility, such as plastic, generally has a lower heat-resistant temperature than the above-mentioned substrate, but can be used as long as it can withstand the processing temperature in the manufacturing process. . Polyester represented by polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), polyimide, acrylonitrile butadiene styrene resin, polyvinyl chloride, polypropylene, polyvinyl acetate, acrylic resin and the like.

なお、基板744の厚さは10μm乃至200μm、好ましくは20μm乃至40μmと小さく、可撓性を有している。そのため、表示素子に液晶素子を用いる場合は、均一なセルギャップを保持するために、基板754には、基板744よりも厚さが大きく可撓性の低い基板を用いるか、もしくはガラス基板、石英基板、サファイア基板のように可撓性を殆ど有さない基板を用いることが望ましい。 Note that the thickness of the substrate 744 is as small as 10 μm to 200 μm, preferably 20 μm to 40 μm, and has flexibility. Therefore, in the case where a liquid crystal element is used for the display element, a substrate that is thicker and less flexible than the substrate 744 is used for the substrate 754, or a glass substrate, quartz, or the like is used as the substrate 754 in order to maintain a uniform cell gap. It is desirable to use a substrate having little flexibility such as a substrate or a sapphire substrate.

また、表示素子に自ら発光する発光素子を用いる場合、基板754は必ずしも可視光に対して透光性を有していなくとも良い。この場合、絶縁膜が形成されたステンレス基板、半導体基板なども、基板754として用いることが可能である。 In the case where a light-emitting element that emits light itself is used for the display element, the substrate 754 does not necessarily have a property of transmitting visible light. In this case, a stainless steel substrate, a semiconductor substrate, or the like over which an insulating film is formed can be used as the substrate 754.

そして、シール材751で囲まれた領域に液晶755を滴下し、別途用意しておいた基板754を、対向電極752と画素電極731とが向かい合うように、シール材751を用いて貼り合わせる。なおシール材751にはフィラーが混入されていても良い。 Then, liquid crystal 755 is dropped on a region surrounded by the sealant 751, and a separately prepared substrate 754 is attached using the sealant 751 so that the counter electrode 752 and the pixel electrode 731 face each other. Note that a filler may be mixed in the sealing material 751.

対向電極752には、画素電極731に用いることができる透光性を有する導電材料を、用いることができる。画素電極731と液晶755と対向電極752が重なり合うことで、液晶素子760が形成される。 For the counter electrode 752, a light-transmitting conductive material that can be used for the pixel electrode 731 can be used. The pixel electrode 731, the liquid crystal 755, and the counter electrode 752 overlap with each other, whereby the liquid crystal element 760 is formed.

上述した液晶の注入は、ディスペンサ式(滴下式)を用いているが、本発明はこれに限定されない。基板754を貼り合わせてから液晶を注入するディップ式(汲み上げ式)を用いていても良い。 The liquid crystal injection described above uses a dispenser type (dropping type), but the present invention is not limited to this. A dip type (pumping type) in which liquid crystal is injected after the substrate 754 is bonded may be used.

また本実施の形態では、全てのフォトダイオード718、nチャネル型TFT719、容量素子720において、ゲート絶縁膜714の膜厚を全て同じにしているが、本発明はこの構成に限定されない。例えば、より高速での駆動が要求される回路において、他の回路よりもTFTが有するゲート絶縁膜の膜厚を薄くするようにしても良い。 In this embodiment mode, the thickness of the gate insulating film 714 is the same in all the photodiodes 718, the n-channel TFT 719, and the capacitor 720; however, the present invention is not limited to this structure. For example, in a circuit that is required to be driven at a higher speed, the thickness of the gate insulating film included in the TFT may be made thinner than in other circuits.

なお本実施の形態では薄膜トランジスタを例に挙げて説明しているが、本発明はこの構成に限定されない。薄膜トランジスタの他に、単結晶シリコンを用いて形成されたトランジスタ、SOI基板を用いて形成されたトランジスタなども用いることができる。 Note that although a thin film transistor is described as an example in this embodiment mode, the present invention is not limited to this structure. In addition to the thin film transistor, a transistor formed using single crystal silicon, a transistor formed using an SOI substrate, or the like can be used.

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in combination with any of the above embodiments as appropriate.

本実施例では、本発明の一態様に係るタッチパネルにおける、パネルと光源の配置について説明する。 In this example, arrangement of a panel and a light source in a touch panel according to one embodiment of the present invention will be described.

図10は、本発明の一態様に係るタッチパネルの構造を示す斜視図の一例である。図10に示すタッチパネルは、一対の基板間に液晶素子、フォトダイオード、薄膜トランジスタなどを含む画素が形成されたパネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606と、複数の光源1607を有するバックライト1608と、回路基板1609とを有している。 FIG. 10 is an example of a perspective view illustrating a structure of a touch panel according to one embodiment of the present invention. The touch panel illustrated in FIG. 10 includes a panel 1601 in which pixels including a liquid crystal element, a photodiode, a thin film transistor, and the like are formed between a pair of substrates, a first diffusion plate 1602, a prism sheet 1603, and a second diffusion plate 1604. A light guide plate 1605, a reflection plate 1606, a backlight 1608 having a plurality of light sources 1607, and a circuit board 1609.

パネル1601と、第1の拡散板1602と、プリズムシート1603と、第2の拡散板1604と、導光板1605と、反射板1606とは、順に積層されている。光源1607は導光板1605の端部に設けられており、導光板1605内部に拡散された光源1607からの光は、第1の拡散板1602、プリズムシート1603及び第2の拡散板1604によって、対向基板側から均一にパネル1601に照射される。 The panel 1601, the first diffusion plate 1602, the prism sheet 1603, the second diffusion plate 1604, the light guide plate 1605, and the reflection plate 1606 are sequentially stacked. The light source 1607 is provided at the end of the light guide plate 1605, and the light from the light source 1607 diffused inside the light guide plate 1605 is opposed by the first diffusion plate 1602, the prism sheet 1603, and the second diffusion plate 1604. The panel 1601 is irradiated uniformly from the substrate side.

なお、本実施例では、第1の拡散板1602と第2の拡散板1604とを用いているが、拡散板の数はこれに限定されず、単数であっても3以上であっても良い。そして、拡散板は導光板1605とパネル1601の間に設けられていれば良い。よって、プリズムシート1603よりもパネル1601に近い側にのみ拡散板が設けられていても良いし、プリズムシート1603よりも導光板1605に近い側にのみ拡散板が設けられていても良い。 In this embodiment, the first diffusion plate 1602 and the second diffusion plate 1604 are used. However, the number of the diffusion plates is not limited to this, and may be one or three or more. . The diffusion plate may be provided between the light guide plate 1605 and the panel 1601. Therefore, the diffusion plate may be provided only on the side closer to the panel 1601 than the prism sheet 1603, or the diffusion plate may be provided only on the side closer to the light guide plate 1605 than the prism sheet 1603.

またプリズムシート1603は、図10に示した断面が鋸歯状の形状に限定されず、導光板1605からの光をパネル1601側に集光できる形状を有していれば良い。 The prism sheet 1603 is not limited to the sawtooth shape in cross section shown in FIG. 10, and may have a shape capable of condensing light from the light guide plate 1605 on the panel 1601 side.

回路基板1609には、パネル1601に入力される各種信号を生成もしくは処理する回路、パネル1601かた出力される各種信号を処理する回路などが設けられている。そして図10では、回路基板1609とパネル1601とが、FPC(Flexible Printed Circuit)1611を介して接続されている。なお、上記回路は、COG(Chip ON Glass)法を用いてパネル1601に接続されていても良いし、上記回路の一部がFPC1611にCOF(Chip ON Film)法を用いて接続されていても良い。 The circuit board 1609 is provided with a circuit that generates or processes various signals input to the panel 1601, a circuit that processes various signals output from the panel 1601, and the like. In FIG. 10, the circuit board 1609 and the panel 1601 are connected via an FPC (Flexible Printed Circuit) 1611. Note that the circuit may be connected to the panel 1601 using a COG (Chip ON Glass) method, or a part of the circuit may be connected to the FPC 1611 using a COF (Chip ON Film) method. good.

図10では、光源1607の駆動を制御する、制御系の回路が回路基板1609に設けられており、該制御系の回路と光源1607とがFPC1610を介して接続されている例を示している。ただし、上記制御系の回路はパネル1601に形成されていても良く、この場合はパネル1601と光源1607とがFPCなどにより接続されるようにする。 FIG. 10 illustrates an example in which a control system circuit that controls driving of the light source 1607 is provided on the circuit board 1609, and the control system circuit and the light source 1607 are connected via the FPC 1610. However, the control system circuit may be formed on the panel 1601. In this case, the panel 1601 and the light source 1607 are connected by an FPC or the like.

なお、図10は、パネル1601の端に光源1607を配置するエッジライト型の光源を例示しているが、本発明の一態様に係るタッチパネルは光源1607がパネル1601の直下に配置される直下型であっても良い。 10 illustrates an edge light type light source in which the light source 1607 is disposed at the end of the panel 1601, the touch panel according to one embodiment of the present invention is a direct type in which the light source 1607 is disposed directly below the panel 1601. It may be.

例えば、被検出物である指1612をTFT基板側からパネル1601に近づけると、バックライト1608からの光が、パネル1601を通過し、その一部が指1612において反射し、再びパネル1601に入射する。各色に対応する光源1607を順に点灯させ、色ごとに撮像データの取得を行うことで、被検出物である指1612のカラーの撮像データを得ることが出来る。 For example, when a finger 1612 as an object to be detected is brought close to the panel 1601 from the TFT substrate side, light from the backlight 1608 passes through the panel 1601, a part of the light is reflected by the finger 1612, and is incident on the panel 1601 again. . By sequentially turning on the light sources 1607 corresponding to the respective colors and acquiring the image data for each color, it is possible to obtain color image data of the finger 1612 that is the detection object.

本実施例は、上記実施の形態と適宜組み合わせて実施することができる。 This example can be implemented in combination with any of the above embodiments as appropriate.

本発明の一態様に係るタッチパネルは、高分解能である撮像データの取得を行うことができるという特徴を有している。よって、本発明の一態様に係るタッチパネルを用いた電子機器は、タッチパネルをその構成要素に追加することにより、より高機能のアプリケーションを搭載することができるようになる。本発明の一態様に係るタッチパネルは、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係るタッチパネルを用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図11に示す。 The touch panel according to one embodiment of the present invention has a feature that imaging data with high resolution can be obtained. Therefore, an electronic device using the touch panel according to one embodiment of the present invention can be loaded with a higher-function application by adding the touch panel to its constituent elements. A touch panel according to one embodiment of the present invention can play back a display device, a laptop personal computer, an image playback device including a recording medium (typically, a recording medium such as a DVD: Digital Versatile Disc, and display the image) It can be used for a device having a display. In addition, as an electronic device that can use the touch panel according to one embodiment of the present invention, a mobile phone, a portable game machine, a portable information terminal, an electronic book, a video camera, a digital still camera, a goggle type display (head mounted display) Navigation systems, sound reproduction devices (car audio, digital audio player, etc.), copying machines, facsimiles, printers, printer multifunction devices, automatic teller machines (ATMs), vending machines, and the like. Specific examples of these electronic devices are shown in FIGS.

図11(A)は表示装置であり、筐体5001、表示部5002、支持台5003等を有する。本発明の一態様に係るタッチパネルは、表示部5002に用いることができる。表示部5002に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。 FIG. 11A illustrates a display device, which includes a housing 5001, a display portion 5002, a support base 5003, and the like. The touch panel according to one embodiment of the present invention can be used for the display portion 5002. By using the touch panel according to one embodiment of the present invention for the display portion 5002, imaging data with high resolution can be obtained, and a display device on which a higher-function application is mounted can be provided. The display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

図11(B)は携帯情報端末であり、筐体5101、表示部5102、スイッチ5103、操作キー5104、赤外線ポート5105等を有する。本発明の一態様に係るタッチパネルは、表示部5102に用いることができる。表示部5102に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯情報端末を提供することができる。 FIG. 11B illustrates a portable information terminal, which includes a housing 5101, a display portion 5102, a switch 5103, operation keys 5104, an infrared port 5105, and the like. The touch panel according to one embodiment of the present invention can be used for the display portion 5102. By using the touch panel according to one embodiment of the present invention for the display portion 5102, imaging data with high resolution can be obtained, and a portable information terminal equipped with a higher-function application can be provided.

図11(C)は現金自動預け入れ払い機であり、筐体5201、表示部5202、硬貨投入口5203、紙幣投入口5204、カード投入口5205、通帳投入口5206等を有する。本発明の一態様に係るタッチパネルは、表示部5202に用いることができる。表示部5202に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係るタッチパネルを用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。 FIG. 11C illustrates an automatic teller machine, which includes a housing 5201, a display portion 5202, a coin slot 5203, a bill slot 5204, a card slot 5205, a passbook slot 5206, and the like. The touch panel according to one embodiment of the present invention can be used for the display portion 5202. By using the touch panel according to one embodiment of the present invention for the display portion 5202, it is possible to acquire imaging data with high resolution and provide an automatic teller machine with a higher-function application. it can. And the automatic teller machine using the touch panel according to one embodiment of the present invention is more capable of reading biometric information used for biometric authentication, such as fingerprints, faces, handprints, palm prints, hand vein shapes, irises, and the like. It can be performed with high accuracy. Therefore, in the biometric authentication, the identity rejection rate that misidentifies the person but not the identity, and the acceptance rate that misidentifies the identity but not the identity of the other person are kept low. Can do.

図11(D)は携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタイラス5308等を有する。本発明の一態様に係るタッチパネルは、表示部5303または表示部5304に用いることができる。表示部5303または表示部5304に本発明の一態様に係るタッチパネルを用いることで、高分解能である撮像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。なお、図11(D)に示した携帯型ゲーム機は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。 FIG. 11D illustrates a portable game machine including a housing 5301, a housing 5302, a display portion 5303, a display portion 5304, a microphone 5305, a speaker 5306, operation keys 5307, a stylus 5308, and the like. The touch panel according to one embodiment of the present invention can be used for the display portion 5303 or the display portion 5304. By using the touch panel according to one embodiment of the present invention for the display portion 5303 or the display portion 5304, imaging data with high resolution can be obtained, and a portable game machine equipped with a higher-function application is provided can do. Note that the portable game machine illustrated in FIG. 11D includes two display portions 5303 and 5304; however, the number of display portions included in the portable game machine is not limited thereto.

本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。 This example can be implemented in combination with any of the above embodiment modes or the above examples as appropriate.

100 タッチパネル
101 画素回路
102 表示素子制御回路
103 フォトセンサ制御回路
104 画素
105 表示素子
106 フォトセンサ
107 表示素子駆動回路
108 表示素子駆動回路
109 回路
110 フォトセンサ駆動回路
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 ゲート信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
300 回路
301 p型TFT
302 保持容量
303 プリチャージ信号線
401 信号
402 信号
403 信号
404 信号
405 信号
700 基板
701 絶縁膜
702 剥離層
703 絶縁膜
704 半導体膜
705 半導体膜
706 半導体膜
707 半導体膜
709 ゲート絶縁膜
710 電極
711 低濃度不純物領域
712 マスク
713 高濃度不純物領域
714 ゲート絶縁膜
715 サイドウォール
716 マスク
717 高濃度不純物領域
718 フォトダイオード
719 nチャネル型TFT
720 容量素子
722 絶縁膜
723 絶縁膜
725 導電膜
726 導電膜
727 導電膜
728 導電膜
729 導電膜
731 画素電極
736 剥離用接着剤
737 仮支持基板
738 被剥離層
744 基板
750 配向膜
751 シール材
752 対向電極
753 配向膜
754 基板
755 液晶
756 偏光板
760 液晶素子
770 接着剤
771 遮蔽膜
772 カラーフィルタ
1001 基板
1002 フォトダイオード
1003 トランジスタ
1004 保持容量
1005 液晶素子
1006 半導体膜
1007 画素電極
1008 液晶
1009 対向電極
1010 導電膜
1011 配向膜
1012 配向膜
1013 基板
1014 カラーフィルタ
1015 遮蔽膜
1016 スペーサー
1017 偏光板
1018 偏光板
1020 矢印
1021 被検出物
1022 矢印
1601 パネル
1602 拡散板
1603 プリズムシート
1604 拡散板
1605 導光板
1606 反射板
1607 光源
1608 バックライト
1609 回路基板
1610 FPC
1611 FPC
1612 指
5001 筐体
5002 表示部
5003 支持台
5101 筐体
5102 表示部
5103 スイッチ
5104 操作キー
5105 赤外線ポート
5201 筐体
5202 表示部
5203 硬貨投入口
5204 紙幣投入口
5205 カード投入口
5206 通帳投入口
5301 筐体
5302 筐体
5303 表示部
5304 表示部
5305 マイクロホン
5306 スピーカー
5307 操作キー
5308 スタイラス
100 Touch Panel 101 Pixel Circuit 102 Display Element Control Circuit 103 Photo Sensor Control Circuit 104 Pixel 105 Display Element 106 Photo Sensor 107 Display Element Driver Circuit 108 Display Element Driver Circuit 109 Circuit 110 Photo Sensor Driver Circuit 201 Transistor 202 Retention Capacitor 203 Liquid Crystal Element 204 Photo Diode 205 Transistor 206 Transistor 207 Gate signal line 208 Photodiode reset signal line 209 Gate signal line 210 Video data signal line 211 Photosensor output signal line 212 Photosensor reference signal line 213 Gate signal line 300 Circuit 301 p-type TFT
302 Holding capacitor 303 Precharge signal line 401 Signal 402 Signal 403 Signal 404 Signal 405 Signal 700 Substrate 701 Insulating film 702 Release layer 703 Insulating film 704 Semiconductor film 705 Semiconductor film 706 Semiconductor film 707 Semiconductor film 709 Gate insulating film 710 Electrode 711 Low concentration Impurity region 712 Mask 713 High concentration impurity region 714 Gate insulation film 715 Side wall 716 Mask 717 High concentration impurity region 718 Photodiode 719 n-channel TFT
720 Capacitive element 722 Insulating film 723 Insulating film 725 Conductive film 726 Conductive film 727 Conductive film 728 Conductive film 729 Conductive film 731 Pixel electrode 736 Peeling adhesive 737 Temporary support substrate 738 Peeled layer 744 Substrate 750 Alignment film 751 Sealing material 752 Opposing Electrode 753 Alignment film 754 Substrate 755 Liquid crystal 756 Polarizing plate 760 Liquid crystal element 770 Adhesive 771 Shielding film 772 Color filter 1001 Substrate 1002 Photodiode 1003 Transistor 1004 Holding capacitor 1005 Liquid crystal element 1006 Semiconductor film 1007 Pixel electrode 1008 Liquid crystal 1009 Counter electrode 1010 Conductive film 1011 Alignment film 1012 Alignment film 1013 Substrate 1014 Color filter 1015 Shielding film 1016 Spacer 1017 Polarizing plate 1018 Polarizing plate 1020 Arrow 1021 Detected object 1022 Arrow 601 panel 1602 diffusion plate 1603 prism sheet 1604 diffusion plate 1605 light guide plate 1606 reflector 1607 light source 1608 backlight 1609 circuit board 1610 FPC
1611 FPC
1612 Finger 5001 Case 5002 Display unit 5003 Support base 5101 Case 5102 Display unit 5103 Switch 5104 Switch 5104 Operation key 5105 Infrared port 5201 Case 5202 Display unit 5203 Coin slot 5204 Bill slot 5205 Card slot 5206 Passbook slot 5301 Case 5302 Housing 5303 Display unit 5304 Display unit 5305 Microphone 5306 Speaker 5307 Operation key 5308 Stylus

Claims (13)

表示素子と、トランジスタと、フォトダイオードとを第1基板と第2基板の間に有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板の膜厚は10μm乃至200μmであるタッチパネル。
A display element, a transistor, and a photodiode between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The touch panel having a thickness of 10 μm to 200 μm.
向かい合う第1基板及び第2基板と、前記第2基板側に配置されたバックライトとを有し、
前記第1基板と前記第2基板の間に液晶素子と、トランジスタと、フォトダイオードとを有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板及び前記第2基板は透光性を有し、
前記第1基板の膜厚は10μm乃至200μmであるタッチパネル。
A first substrate and a second substrate facing each other, and a backlight disposed on the second substrate side;
A liquid crystal element, a transistor, and a photodiode between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The first substrate and the second substrate have translucency,
The touch panel having a thickness of 10 μm to 200 μm.
表示素子と、トランジスタと、フォトダイオードとを第1基板と第2基板の間に有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板の膜厚は20μm乃至40μmであるタッチパネル。
A display element, a transistor, and a photodiode between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The touch panel having a thickness of 20 μm to 40 μm.
向かい合う第1基板及び第2基板と、前記第2基板側に配置されたバックライトとを有し、
前記第1基板と前記第2基板の間に液晶素子と、トランジスタと、フォトダイオードとを有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板及び前記第2基板は透光性を有し、
前記第1基板の膜厚は20μm乃至40μmであるタッチパネル。
A first substrate and a second substrate facing each other, and a backlight disposed on the second substrate side;
A liquid crystal element, a transistor, and a photodiode between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The first substrate and the second substrate have translucency,
The touch panel having a thickness of 20 μm to 40 μm.
第1基板と第2基板の間に、表示素子、トランジスタ及びフォトダイオードが設けられた画素を複数有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板の膜厚は10μm以上であり、前記画素の間隔以下であるタッチパネル。
A plurality of pixels provided with display elements, transistors and photodiodes between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The touch panel, wherein the first substrate has a thickness of 10 μm or more and less than an interval of the pixels.
向かい合う第1基板及び第2基板と、前記第2基板側に配置されたバックライトとを有し、
前記第1基板と前記第2基板の間に、液晶素子、トランジスタ及びフォトダイオードが設けられた画素を複数有し、
前記トランジスタ及び前記フォトダイオードは前記第1基板上に形成されており、
前記第1基板及び前記第2基板は透光性を有し、
前記第1基板の膜厚は10μm以上であり、前記画素の間隔以下であるタッチパネル。
A first substrate and a second substrate facing each other, and a backlight disposed on the second substrate side;
A plurality of pixels each provided with a liquid crystal element, a transistor, and a photodiode between the first substrate and the second substrate;
The transistor and the photodiode are formed on the first substrate;
The first substrate and the second substrate have translucency,
The touch panel, wherein the first substrate has a thickness of 10 μm or more and less than an interval of the pixels.
請求項1乃至請求項6のいずれか1項において、
前記第1基板はプラスチック基板であるタッチパネル。
In any one of Claims 1 thru | or 6,
The touch panel, wherein the first substrate is a plastic substrate.
請求項1乃至請求項7のいずれか1項において、
前記フォトダイオードが有する島状の半導体膜と、前記トランジスタが有する島状の半導体膜とは、一の半導体膜をエッチングすることで形成されているタッチパネル。
In any one of Claims 1 thru | or 7,
The island-shaped semiconductor film included in the photodiode and the island-shaped semiconductor film included in the transistor are formed by etching one semiconductor film.
請求項1乃至請求項8のいずれか1項において、
前記トランジスタ及び前記フォトダイオードは、支持基板上に形成された後、剥離されて前記第1基板に接着されているタッチパネル。
In any one of Claims 1 thru | or 8,
The transistor and the photodiode are formed on a supporting substrate, and then peeled and bonded to the first substrate.
表示素子と、トランジスタと、フォトダイオードとを基板上に有し、
前記トランジスタ及び前記フォトダイオードは、支持基板上に形成された後、剥離されて前記基板に接着されているタッチパネル。
Having a display element, a transistor, and a photodiode on a substrate;
The transistor and the photodiode are formed on a supporting substrate, and then peeled and bonded to the substrate.
トランジスタと、フォトダイオードとを支持基板上に形成し、
前記トランジスタ及び前記フォトダイオードを前記支持基板から剥離した後、透光性を有し、なおかつ膜厚が10μm乃至200μmである第1基板に接着し、
前記第1基板と、透光性を有する第2基板の間に、液晶素子を形成するタッチパネルの作製方法。
Forming a transistor and a photodiode on a supporting substrate;
After peeling off the transistor and the photodiode from the support substrate, the transistor and the photodiode are bonded to a first substrate having translucency and having a thickness of 10 μm to 200 μm,
A method for manufacturing a touch panel, in which a liquid crystal element is formed between the first substrate and a light-transmitting second substrate.
トランジスタと、フォトダイオードとを支持基板上に形成し、
前記トランジスタ及び前記フォトダイオードを前記支持基板から剥離した後、透光性を有し、なおかつ膜厚が20μm乃至40μmである第1基板に接着し、
前記第1基板と、透光性を有する第2基板の間に、液晶素子を形成するタッチパネルの作製方法。
Forming a transistor and a photodiode on a supporting substrate;
After peeling off the transistor and the photodiode from the support substrate, the transistor and the photodiode are bonded to a first substrate having translucency and a film thickness of 20 μm to 40 μm,
A method for manufacturing a touch panel, in which a liquid crystal element is formed between the first substrate and a light-transmitting second substrate.
請求項11または請求項12において、
前記フォトダイオードが有する島状の半導体膜と、前記トランジスタが有する島状の半導体膜とは、前記支持基板上の一の半導体膜をエッチングすることで形成されているタッチパネルの作製方法。
In claim 11 or claim 12,
The island-shaped semiconductor film included in the photodiode and the island-shaped semiconductor film included in the transistor are formed by etching one semiconductor film over the supporting substrate.
JP2009167582A 2009-07-16 2009-07-16 Touch panel and method for manufacturing touch panel Expired - Fee Related JP5340837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009167582A JP5340837B2 (en) 2009-07-16 2009-07-16 Touch panel and method for manufacturing touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167582A JP5340837B2 (en) 2009-07-16 2009-07-16 Touch panel and method for manufacturing touch panel

Publications (3)

Publication Number Publication Date
JP2011022818A true JP2011022818A (en) 2011-02-03
JP2011022818A5 JP2011022818A5 (en) 2012-07-19
JP5340837B2 JP5340837B2 (en) 2013-11-13

Family

ID=43632837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167582A Expired - Fee Related JP5340837B2 (en) 2009-07-16 2009-07-16 Touch panel and method for manufacturing touch panel

Country Status (1)

Country Link
JP (1) JP5340837B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195576A (en) * 2012-03-16 2013-09-30 Japan Display Inc Liquid crystal display device
WO2015016113A1 (en) * 2013-07-31 2015-02-05 旭硝子株式会社 Electronic device manufacturing method
US9261998B2 (en) 2010-03-08 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
KR20170012412A (en) * 2014-05-29 2017-02-02 닛산 가가쿠 고교 가부시키 가이샤 Agent for forming adhesive coating for aluminum oxide or aluminum substrate
CN111106148A (en) * 2014-04-25 2020-05-05 株式会社半导体能源研究所 Display device and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248445A (en) * 1995-12-22 1996-09-27 Semiconductor Energy Lab Co Ltd Insulated gate type field effect semiconductor device
JP2002014772A (en) * 2000-06-30 2002-01-18 Minolta Co Ltd Touch panel, display panel, and display device
JP2004146778A (en) * 2002-08-30 2004-05-20 Sharp Corp Photoelectric converter and method of manufacturing the same
JP2004295109A (en) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd Liquid crystal display device and manufacturing method therefor
WO2008149706A1 (en) * 2007-06-07 2008-12-11 Sharp Kabushiki Kaisha Display device, touch panel, and detection method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248445A (en) * 1995-12-22 1996-09-27 Semiconductor Energy Lab Co Ltd Insulated gate type field effect semiconductor device
JP2002014772A (en) * 2000-06-30 2002-01-18 Minolta Co Ltd Touch panel, display panel, and display device
JP2004146778A (en) * 2002-08-30 2004-05-20 Sharp Corp Photoelectric converter and method of manufacturing the same
JP2004295109A (en) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd Liquid crystal display device and manufacturing method therefor
WO2008149706A1 (en) * 2007-06-07 2008-12-11 Sharp Kabushiki Kaisha Display device, touch panel, and detection method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9261998B2 (en) 2010-03-08 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
JP2013195576A (en) * 2012-03-16 2013-09-30 Japan Display Inc Liquid crystal display device
WO2015016113A1 (en) * 2013-07-31 2015-02-05 旭硝子株式会社 Electronic device manufacturing method
CN105432147A (en) * 2013-07-31 2016-03-23 旭硝子株式会社 Electronic device manufacturing method
JPWO2015016113A1 (en) * 2013-07-31 2017-03-02 旭硝子株式会社 Manufacturing method of electronic device
CN105432147B (en) * 2013-07-31 2017-10-20 旭硝子株式会社 The manufacture method of electronic equipment
CN111106148A (en) * 2014-04-25 2020-05-05 株式会社半导体能源研究所 Display device and electronic apparatus
CN111106148B (en) * 2014-04-25 2023-11-10 株式会社半导体能源研究所 Display device and electronic apparatus
KR20170012412A (en) * 2014-05-29 2017-02-02 닛산 가가쿠 고교 가부시키 가이샤 Agent for forming adhesive coating for aluminum oxide or aluminum substrate
JPWO2015182657A1 (en) * 2014-05-29 2017-04-20 日産化学工業株式会社 Adhesive film forming agent for aluminum oxide or aluminum substrate
KR102462034B1 (en) 2014-05-29 2022-11-01 닛산 가가쿠 가부시키가이샤 Agent for forming adhesive coating for aluminum oxide or aluminum substrate

Also Published As

Publication number Publication date
JP5340837B2 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
JP6724103B2 (en) Liquid crystal display
US9639211B2 (en) Display device
JP6022526B2 (en) Semiconductor device
JP6122910B2 (en) Semiconductor device
TWI613805B (en) Semiconductor device
US20190019850A1 (en) Fingerprint recognition device and oled display device
JP5459910B2 (en) Display device
KR102490188B1 (en) Display device, display module, electronic device, and manufacturing method of display device
JP5632059B2 (en) Liquid crystal display
KR101735274B1 (en) Method for driving touch panel
US8575713B2 (en) Semiconductor device and display device
JP5340837B2 (en) Touch panel and method for manufacturing touch panel
JP5667864B2 (en) Semiconductor device
JP2009212509A (en) Method for manufacturing semiconductor device
KR20080020582A (en) Thin film transistor, manufacturing method thereof and semiconductor device
JP2010135770A (en) Semiconductor device
JP4698998B2 (en) Method for manufacturing liquid crystal display device
JP4741218B2 (en) Liquid crystal display device, manufacturing method thereof, and liquid crystal television receiver
JP4421197B2 (en) Method for manufacturing semiconductor device
JP2009224396A (en) Thin film transistor substrate and method of manufacturing the same, and display device
JP2003257990A (en) Method for manufacturing thin film semiconductor device, thin film semiconductor device, method for manufacturing electrooptical device, electrooptical device and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5340837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees