JP2011018358A5 - - Google Patents

Download PDF

Info

Publication number
JP2011018358A5
JP2011018358A5 JP2010204908A JP2010204908A JP2011018358A5 JP 2011018358 A5 JP2011018358 A5 JP 2011018358A5 JP 2010204908 A JP2010204908 A JP 2010204908A JP 2010204908 A JP2010204908 A JP 2010204908A JP 2011018358 A5 JP2011018358 A5 JP 2011018358A5
Authority
JP
Japan
Prior art keywords
bus
interface
bridge
link
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010204908A
Other languages
English (en)
Other versions
JP2011018358A (ja
JP5033228B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010204908A priority Critical patent/JP5033228B2/ja
Priority claimed from JP2010204908A external-priority patent/JP5033228B2/ja
Publication of JP2011018358A publication Critical patent/JP2011018358A/ja
Publication of JP2011018358A5 publication Critical patent/JP2011018358A5/ja
Application granted granted Critical
Publication of JP5033228B2 publication Critical patent/JP5033228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (27)

  1. 第一バス越しに第二バスまでアクセスを拡張するためのプロセッサによりアクセス可能なブリッジであって、該第一バスおよび第二バスは、それぞれ複数のバスコンパティブルな装置のそれぞれに別々に接続するよう適合されており、該ブリッジは、
    リンクと、
    該第一バスと該リンクの間を結合するよう適合された第一インターフェースと、
    該第二バスと該リンクの間を結合するよう適合された第二インターフェースと、
    を備え、
    前記第一インタフェース及び前記第二インタフェースは、前記第一バス及び前記第二バスのものとは異なるフォーマットで、前記リンクを介してシリアルに情報転送するように動作可能であり、
    前記第一インタフェースは、前記情報の転送を開始するために前記リンクを介して前記第二インターフェースから第二のアクノリッジメントを受信することなく前記情報転送を開始するよう動作可能であり、
    前記第二インタフェースは、前記情報の転送を開始するために前記リンクを介して前記第一インターフェースから第一のアクノリッジメントを受信することなく前記情報転送を開始するよう動作可能である、ブリッジ。
  2. 該バスコンパティブルな装置の一部はメモリ装置と入力/出力装置を含み、該第一インターフェースと該第二インターフェースは、(a)該ブリッジ越しの宛先を意味する特徴を有するペンディングとなっているバストランザクションに応答して該第一バスと第二バスの間でのやり取りを開始することを容認し、(b)該第一バスを介して通信する該プロセッサが、
    (i)該第一バス上の装置にアクセスするために使用されるものと実質的に同じタイプのアドレス指定を該第一バス上で使用し、
    (ii)該第二バス上の第二のバスコンパティブルな装置を最初に介在させることなく、
    存在し得るメモリ装置と入力/出力装置を含む該第二バス上のバスコンパティブルな装置の選択可能な異なるものに対して個々にアドレス指定することを許すよう動作可能である、請求項1に記載のブリッジ。
  3. 該第一インターフェースと第二インターフェースは、該第一バスに該第二バスよりも高いレベルを与える予め定められた階層構造に従って、該第一バスと第二バスの間で情報交換可能である請求項1に記載のブリッジ。
  4. 該第一インターフェースと該第二インターフェースは、(a)該第一バスに該第二バスより高いレベルを与える予め定められた階層構造に従って、該第一バスと該第二バスの間で情報を交換し、(b)該第一バスを介して通信する該プロセッサが、
    (i)該第一バス上の装置にアクセスするために使用されるものと実質的に同じタイプのアドレス指定を該第一バス上で使用し、
    (ii)該第二バス上の第二バスコンパティブルな装置を最初に介在させることなく、
    (iii)該情報が中間的な階層レベルを経由することなく、
    存在し得るメモリ装置と入力/出力装置を含む該第二バス上のバスコンパティブルな装置の選択可能な異なるものに対して個々にアドレス指定することを許すよう動作可能である、請求項1に記載のブリッジ。
  5. 該第一バスと第二バスはバスコンパティブルな装置がバス通信を交渉することを可能にする複数の信号線をもち、該第一インターフェースは、該第一バス上のペンディングとなっているトランザクションに応答して該第一バス上のペンディングとなっているトランザクションが該第二バスへ送信され該第二バスによりアクノリッジされる前に該ペンディングとなっているトランザクションの処理を開始し、該第一バス上の信号線の少なくとも一つにリトライ信号を印加するように動作可能であることを特徴とする請求項1、2もしくは4に記載のブリッジ。
  6. 該第一バスの信号線上にあるすべての情報より少ない情報が該第一インターフェースにより該リンク越しに送信される請求項5に記載のブリッジ。
  7. 該第一インターフェースは、該第一バス上に現われるアドレスのうち、該第二バスを介してアクセス可能なバスコンパティブルな装置に対応するアドレスの予め決められた一覧にあるものに選択的に応答し、該第一バス上のそれ以外のバスコンパティブルな装置に対応するアドレスに応答することのないようする請求項1、2もしくは4に記載のブリッジ。
  8. 該予め決められた一覧を蓄積するレジスタを備える請求項7に記載のブリッジ。
  9. 該第一インターフェースは該予め決められた一覧を記憶する第一レジスタを備え、該第二インターフェースは、予め決められた一覧を記憶する第二レジスタを備える請求項7に記載のブリッジ。
  10. 該レジスタは該第二バス上の一つもしくはそれ以上のバスコンパティブルな装置のベースアドレスを該第一バスに対して定めるように動作できることを特徴とする請求項8のブリッジ。
  11. 該第二バス上のバスコンパティブルな一つもしくはそれ以上の装置のベースアドレスを該第一バスに対して定めるためのレジスタを備える請求項1、2もしくは4に記載のブリッジ。
  12. 該第一インターフェースと該第二インターフェースは、該第一バスを経由することなく該第二バス上のバスコンパティブル装置間で通信することを可能にする請求項1、2もしくは4に記載のブリッジ。
  13. 該第二インターフェースもしくは該第二バス上のバスコンパティブルな装置のいずれか一つに対して、第二バスの使用の許可を与える権限をもつが、第一バスの使用の許可を与える権限がない調停装置を備える請求項12に記載のブリッジ。
  14. 第一インターフェースおよび第二インターフェースは、該リンクと該第一バスおよび第二バスの間に接続された第一および第二プログラマブル装置を備える請求項1、2もしくは4に記載のブリッジ。
  15. 該第一インターフェースと該第二インターフェースは該リンクと該第一バスおよび該第二バスの間にそれぞれ接続される第一および第二アプリケーションスペシフィック集積回路装置を備える請求項1、2、もしくは4に記載のブリッジ。
  16. 第一および第二アプリケーションスペシフィック集積回路装置は同じ構成であり、それぞれは2つのモードの一つに動作を確立する制御信号を受け取るための制御ピンをもつ請求項15に記載のブリッジ。
  17. 第一と第二のアプリケーションスペシフィック集積回路装置のそれぞれは、該第二アプリケーションスペシフィック集積回路装置であるときのみ有効化され、該第二インターフェースもしくは該第二バス上のバスコンパティブルな装置のいずれか1つに対して、該第二バスの使用の許可を与える権限をもち、該第一バスの使用の許可を与える権限をもたない調停装置を備える、請求項16に記載のブリッジ。
  18. 第一および第二のアプリケーションスペシフィック集積回路装置は、複数の入力/出力ボートを備える該第二インターフェースに結合される複数のポート手段を備える請求項15に記載のブリッジ。
  19. 該プロセッサは割り込み駆動され、該プロセッサに割り込みをかけるための割り込み信号を、該第二インターフェースが該リンクを介して該第一インターフェースに送信できるものである請求項1、2もしくは4に記載のブリッジ。
  20. 該プロセッサは、エラー信号に応答するものであり、該第二インターフェースは該リンクを介して該プロセッサあてのエラー信号を送信する請求項19に記載のブリッジ。
  21. 該第一バスは予めきめられたクロック速度で動作し、該リンクは該第一のインタフェースと該予め決められたクロック速度よりビット転送レートの大きい該第二インターフェースとの間のデータを伝搬するリンクである請求項1、2もしくは4に記載のブリッジ。
  22. 一組の該リンクは反対方向に情報を送る一組の単方向リンクである請求項21に記載のブリッジ。
  23. 該単方向リンクは異なる信号転送のためにドライブされる請求項22に記載のブリッジ。
  24. 第二バスはPCIバスである請求項1、2もしくは4に記載のブリッジ。
  25. 該第二インターフェースは、初期読み出しリクエストを表す該リンクからのトランザクションに応答して、ペンディングとなっているトランザクションおよび予期されるトランザクションを満足させる目的で該リンク越しで返送するために、該第二バス上のバスコンパティブルな装置のうちの要求にかなうものからデータをフェッチおよびプリフェッチするよう動作可能である請求項1、2もしくは4に記載のブリッジ。
  26. 第一インターフェースおよび第二インターフェースは、該第二バス上の少なくとも一つのバスコンパティブルな装置が、該第二バス上の装置にアクセスするために使用されるのと実質的に同じタイプのアドレス指定を該第二バス上で使用して該第一バス上の一つもしくはそれ以上のバスコンパティブルな装置をアドレス指定することを許可するように動作できる請求項1、2もしくは4に記載のブリッジ。
  27. 第一バス越しに第二バスまでアクセスを拡張するためのプロセッサによりアクセス可能なブリッジであって、該第一バスおよび第二バスは、それぞれ複数のバスコンパティブルな装置のそれぞれに別々に接続するよう適合されており、該ブリッジは、
    リンクと、
    該第一バスと該リンクの間を結合するよう適合された第一インターフェースと、
    該第二バスと該リンクの間を結合するよう適合された第二インターフェースと、
    を備え、
    該第一インタフェースと該第二インタフェースとが、該リンク越しでの情報の転送を開
    始する前に該リンク越しで到来するアクノリッジメントを待つことなく、該第一バスと該
    第二バスのものと異なるフォーマットで該リンク越しでシリアルに該情報を転送するよう
    動作可能であり、
    前記第一インターフェース及び前記第二インターフェースは、前記第一バスを経由することなく、前記第二バス上の前記複数のバスコンパティブルな装置の間での通信を可能にする、ブリッジ。
JP2010204908A 2010-09-13 2010-09-13 リンクブリッジ Expired - Fee Related JP5033228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010204908A JP5033228B2 (ja) 2010-09-13 2010-09-13 リンクブリッジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204908A JP5033228B2 (ja) 2010-09-13 2010-09-13 リンクブリッジ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006203293A Division JP4987376B2 (ja) 2006-07-26 2006-07-26 リンクブリッジ

Publications (3)

Publication Number Publication Date
JP2011018358A JP2011018358A (ja) 2011-01-27
JP2011018358A5 true JP2011018358A5 (ja) 2011-03-10
JP5033228B2 JP5033228B2 (ja) 2012-09-26

Family

ID=43596038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010204908A Expired - Fee Related JP5033228B2 (ja) 2010-09-13 2010-09-13 リンクブリッジ

Country Status (1)

Country Link
JP (1) JP5033228B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274425A (ja) * 1993-03-17 1994-09-30 Hitachi Ltd ネットワークアダプタ装置
JPH07281993A (ja) * 1994-04-08 1995-10-27 Toshiba Corp Dma装置
JPH08314850A (ja) * 1995-05-17 1996-11-29 Toshiba Corp 計算機システムのバスブリッジ
US5911055A (en) * 1996-06-05 1999-06-08 Compaq Computer Corporation Using subordinate bus devices that are connected to a common bus
EP0844567A1 (en) * 1996-11-21 1998-05-27 Hewlett-Packard Company Long haul PCI-to-PCI bridge
JPH10161954A (ja) * 1996-11-29 1998-06-19 Hitachi Ltd データ通信装置
US5815677A (en) * 1996-12-31 1998-09-29 Compaq Computer Corporation Buffer reservation method for a bus bridge system
JPH11110342A (ja) * 1997-10-06 1999-04-23 Hitachi Ltd バス接続方法及び装置
JPH11134288A (ja) * 1997-10-28 1999-05-21 Nec Corp バスコントローラ

Similar Documents

Publication Publication Date Title
US10152441B2 (en) Host bus access by add-on devices via a network interface controller
JP5917474B2 (ja) 統合マルチ転送媒体コネクタを利用するシステム及びルーティング方法
US9430432B2 (en) Optimized multi-root input output virtualization aware switch
US8949486B1 (en) Direct memory access to storage devices
TWI452469B (zh) 周邊元件互連高速(PCIe)大容量儲存裝置、包含該PCIe大容量儲存裝置之系統及用於操作該PCIe大容量儲存裝置之方法
US9189441B2 (en) Dual casting PCIE inbound writes to memory and peer devices
US8521934B1 (en) Multi-port context-based host controller
JP4837659B2 (ja) 分割トランザクションを処理するためのバス・コントローラ
US8032686B2 (en) Protocol translation in a data storage system
US7752376B1 (en) Flexible configuration space
KR20180116717A (ko) 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법
WO2005098636A1 (ja) フロー制御の初期化方法および情報処理装置
WO2003107199A2 (en) Bus system, station for use in a bus system, and bus interface
US7610415B2 (en) System and method for processing data streams
EP1759297B1 (en) Interrupt scheme for bus controller
TWI416339B (zh) 通用序列匯流排傳輸轉譯器及輸入請求同步傳輸方法
US8996772B1 (en) Host communication device and method with data transfer scheduler
JP2011018358A5 (ja)
WO2012124431A1 (ja) 半導体装置
US20090138647A1 (en) Bus switch, electronic equipment, and data transfer method
JP5146796B2 (ja) ホストコントローラ
JP5033228B2 (ja) リンクブリッジ
CN1893360B (zh) 数据传输控制装置及电子设备
JP2007004815A (ja) リンクブリッジ
JPS63231566A (ja) プロセツサ間情報転送システム