JP2011014800A - Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer - Google Patents

Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer Download PDF

Info

Publication number
JP2011014800A
JP2011014800A JP2009159218A JP2009159218A JP2011014800A JP 2011014800 A JP2011014800 A JP 2011014800A JP 2009159218 A JP2009159218 A JP 2009159218A JP 2009159218 A JP2009159218 A JP 2009159218A JP 2011014800 A JP2011014800 A JP 2011014800A
Authority
JP
Japan
Prior art keywords
thickness
wafer
epitaxial
epitaxial layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009159218A
Other languages
Japanese (ja)
Inventor
Naoyuki Wada
直之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009159218A priority Critical patent/JP2011014800A/en
Publication of JP2011014800A publication Critical patent/JP2011014800A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a means to measure the thickness of an epitaxial layer formed on a substrate without depending on substrate resistivity, and polished after the epitaxial layer is formed; and to provide an epitaxial wafer guaranteeing the thickness of the epitaxial layer of a product wafer by the means.SOLUTION: The method for measuring the film thickness of the epitaxial layer in the manufacturing step of the epitaxial wafer includes forming the epitaxial layer on the surface of a semiconductor wafer by subjecting the semiconductor wafer to the epitaxial growth process. The method includes measuring the thickness A of the semiconductor wafer before the epitaxial growth step, polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, measuring the thickness B of the epitaxial wafer obtained after polishing, and computing the thickness of the epitaxial layer as a difference (B-A) between the thickness B and the thickness A. The thickness A and the thickness B are measured by a contactless displacement measuring meter.

Description

本発明は、エピタキシャルウェーハ製造工程におけるエピタキシャル層の膜厚測定方法、および、所望の膜厚のエピタキシャル層を有するエピタキシャルウェーハを提供することができるエピタキシャルウェーハの製造方法に関する。
更に本発明は、工程中にエピタキシャル成長不良を検出することができるエピタキシャルウェーハ製造工程管理方法に関する。
The present invention relates to an epitaxial layer thickness measurement method in an epitaxial wafer manufacturing process, and an epitaxial wafer manufacturing method capable of providing an epitaxial wafer having an epitaxial layer with a desired thickness.
Furthermore, the present invention relates to an epitaxial wafer manufacturing process management method capable of detecting an epitaxial growth failure during the process.

エピタキシャルウェーハにおけるエピタキシャル層の厚みの測定は、一般的にウェーハ基板とエピタキシャル層の赤外光に対する屈折率の差を利用した赤外干渉法を用いて行われる(例えば特許文献1参照)。
特開2003−065724号公報
Measurement of the thickness of the epitaxial layer in the epitaxial wafer is generally performed by using an infrared interference method using a difference in refractive index between the wafer substrate and the epitaxial layer with respect to infrared light (see, for example, Patent Document 1).
JP 2003-065724 A

上記赤外干渉法では、エピタキシャル層の厚みを測定するためには、基板とエピタキシャル層との界面で光線を反射させる必要がある。しかし、低不純物濃度(高抵抗、例えば抵抗率20mΩ・cm超)基板では、エピタキシャル層と基板との屈折率差が小さく十分な反射光が得られないため、赤外干渉法ではエピタキシャル層の厚みを測定することができない。このような場合、製品とは別に、不純物が高濃度にドープされたウェーハをモニターウェーハとして使用し、製品用基板と同一条件下でエピタキシャル成長を施し、このモニターウェーハ上に形成されたエピタキシャル層の厚みにより製品中のエピタキシャル層の厚みを保証している。   In the infrared interference method, in order to measure the thickness of the epitaxial layer, it is necessary to reflect light at the interface between the substrate and the epitaxial layer. However, a substrate having a low impurity concentration (high resistance, for example, a resistivity of more than 20 mΩ · cm) has a small difference in refractive index between the epitaxial layer and the substrate, so that sufficient reflected light cannot be obtained. Can not be measured. In such a case, a wafer doped with impurities at a high concentration is used as a monitor wafer separately from the product, and epitaxial growth is performed under the same conditions as the product substrate, and the thickness of the epitaxial layer formed on the monitor wafer This guarantees the thickness of the epitaxial layer in the product.

しかし、枚葉式エピ炉においては、ある一定の頻度でモニターウェーハを使用したとしても、装置のトラブル等でエピタキシャル成長しなかった、またはマニュアル操作におけるエラー等によりエピタキシャル成長が複数回行われたウェーハを検出することはできないため、エピタキシャル層なしのウェーハや所望の膜厚を超えるエピタキシャル層が形成されたウェーハを製品ウェーハとして出荷してしまう可能性がある。また、バッチ式エピ炉では、炉内の位置によって加熱温度の分布があるため、モニターウェーハ上に形成されたエピタキシャル層の厚さが、製品ウェーハの厚さと必ずしも同一とはならない場合がある。
このように、モニターウェーハによる製品保証では、必ずしも信頼性の高い製品を提供することができないという課題がある。これに対し、低抵抗基板上に形成されたエピタキシャル層であっても膜厚を測定することが可能となれば、製品ウェーハそのもののエピタキシャル層厚を測定できるため、上記課題を解決することができる。
特に、上記課題は、エピタキシャルウェーハの表面ヘイズを低減する手段として行われる、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨する(いわゆるエピ後研磨)工程を用いる場合に問題となっている。
However, in a single wafer epitaxial furnace, even if a monitor wafer is used at a certain frequency, it detects a wafer that has not been epitaxially grown due to equipment troubles, etc., or that has undergone multiple epitaxial growths due to errors in manual operation, etc. Therefore, a wafer without an epitaxial layer or a wafer on which an epitaxial layer exceeding a desired film thickness is formed may be shipped as a product wafer. In addition, in a batch type epi furnace, there is a distribution of heating temperature depending on the position in the furnace, so the thickness of the epitaxial layer formed on the monitor wafer may not always be the same as the thickness of the product wafer.
As described above, the product guarantee by the monitor wafer has a problem that it is not always possible to provide a highly reliable product. On the other hand, if the thickness of the epitaxial layer formed on the low resistance substrate can be measured, the epitaxial layer thickness of the product wafer itself can be measured, so that the above problem can be solved. .
In particular, the above problem is a problem when using a process of polishing an epitaxial layer formed on the surface of a semiconductor wafer after an epitaxial growth process (so-called post-epi-polishing) performed as a means for reducing the surface haze of the epitaxial wafer. .

そこで本発明の目的は、基板抵抗率によらず基板上にエピタキシャル層が形成され、エピタキシャル層形成後に研磨されたエピタキシャル層の厚さを測定することができる手段を提供すること、および、上記手段により製品ウェーハのエピタキシャル層厚を保証することによって高品質なエピタキシャルウェーハを提供することにある。   Accordingly, an object of the present invention is to provide a means by which an epitaxial layer is formed on a substrate regardless of the substrate resistivity, and the thickness of the epitaxial layer polished after the formation of the epitaxial layer can be measured. Therefore, it is intended to provide a high quality epitaxial wafer by guaranteeing the epitaxial layer thickness of the product wafer.

本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、(1)エピタキシャル成長工程前の半導体ウェーハの厚みAと、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBとを、非接触変位測定計により測定することにより、上記ウェーハの厚みAとウェーハの厚みBとの差分からエピタキシャル層の厚さを求めることができること、(2)この方法は基板抵抗率によらず適用可能であること、を見出し、本発明を完成するに至った。   As a result of intensive studies to achieve the above object, the present inventors have polished (1) the thickness A of the semiconductor wafer before the epitaxial growth step and the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, By measuring the thickness B of the epitaxial wafer obtained after polishing with a non-contact displacement meter, the thickness of the epitaxial layer can be obtained from the difference between the thickness A of the wafer and the thickness B of the wafer. 2) It has been found that this method can be applied regardless of the substrate resistivity, and the present invention has been completed.

即ち、本発明の目的は、下記手段により達成された。
[1]半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨すること、
研磨後に得られたエピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)として、エピタキシャル層の厚みを算出すること、ならびに、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャル層の膜厚測定方法。
[2]前記半導体ウェーハの抵抗率は20mΩ・cm超である[1]に記載のエピタキシャル層の膜厚測定方法。
[3]半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成することを含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨すること、
研磨後に得られたエピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
算出された(B−A)が予め設定した目標範囲内であるか否かを判定すること、および、
上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること、
ならびに、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャルウェーハの製造方法。
[4]複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、を含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨すること、
研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
上記エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、および、上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること、
を含み、かつ、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャルウェーハの製造方法。
[5]前記半導体ウェーハの抵抗率は20mΩ・cm超である[3]または[4]に記載のエピタキシャル層の製造方法。
[6]複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、を少なくとも1回行うエピタキシャルウェーハ製造工程の管理方法であって、
同一半導体ウェーハロット内のエピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨すること、
同一半導体ウェーハロット内の研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
同一エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、
を含み、
前記厚みAおよび厚みBを非接触変位測定計により測定し、かつ、
上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することを特徴とするエピタキシャルウェーハ製造工程の管理方法。
[7]前記シリコンウェーハの抵抗率は20mΩ・cm超である[6]に記載のエピタキシャルウェーハ製造工程管理方法。
That is, the object of the present invention has been achieved by the following means.
[1] A method for measuring the thickness of an epitaxial layer in a manufacturing process of an epitaxial wafer, comprising forming an epitaxial layer on a surface of the semiconductor wafer by subjecting the semiconductor wafer to an epitaxial growth step,
Measuring the thickness A of the semiconductor wafer before the epitaxial growth step;
Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step;
Measuring the thickness B of the epitaxial wafer obtained after polishing,
Calculating the thickness of the epitaxial layer as the difference (B−A) between the thickness B and the thickness A, and
A method for measuring the thickness of an epitaxial layer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
[2] The epitaxial layer thickness measuring method according to [1], wherein the resistivity of the semiconductor wafer is more than 20 mΩ · cm.
[3] A method for producing an epitaxial wafer, comprising forming an epitaxial layer on a surface of the semiconductor wafer by subjecting the semiconductor wafer to an epitaxial growth step,
Measuring the thickness A of the semiconductor wafer before the epitaxial growth step;
Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step;
Measuring the thickness B of the epitaxial wafer obtained after polishing,
Calculating a difference (B−A) between the thickness B and the thickness A;
Determining whether the calculated (B-A) is within a preset target range; and
Shipping the epitaxial wafer determined to be within the target range by the above determination as a product wafer;
And
A method of manufacturing an epitaxial wafer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
[4] An epitaxial wafer including preparing a semiconductor wafer lot including a plurality of semiconductor wafers and obtaining an epitaxial wafer lot including a plurality of wafers by subjecting each semiconductor wafer in the lot to an epitaxial growth step. A manufacturing method of
Measuring the thickness A of each semiconductor wafer before the epitaxial growth step;
Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step;
Measuring the thickness B of each epitaxial wafer obtained after polishing,
Calculating a difference (B−A) between the thickness B and the thickness A;
Calculating an average value of (B-A) and / or a variation value of (B-A) in the epitaxial wafer lot;
Determining whether the calculated value is within a preset target range, and shipping an epitaxial wafer in a lot determined to be within the target range by the determination as a product wafer;
Including, and
A method of manufacturing an epitaxial wafer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
[5] The method for manufacturing an epitaxial layer according to [3] or [4], wherein the resistivity of the semiconductor wafer is more than 20 mΩ · cm.
[6] preparing at least a semiconductor wafer lot including a plurality of semiconductor wafers and obtaining an epitaxial wafer lot including a plurality of wafers by subjecting each semiconductor wafer in the lot to an epitaxial growth step; A method of managing a single epitaxial wafer manufacturing process,
Measuring the thickness A of each semiconductor wafer before the epitaxial growth process in the same semiconductor wafer lot,
Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step;
Measuring the thickness B of each epitaxial wafer obtained after polishing in the same semiconductor wafer lot,
Calculating a difference (B−A) between the thickness B and the thickness A;
Calculating an average value of (B-A) and / or a variation value of (B-A) within the same epitaxial wafer lot;
Determining whether the calculated value is within a preset target range;
Including
Measuring the thickness A and thickness B with a non-contact displacement meter; and
Epitaxial wafer manufacturing process management characterized in that the manufacturing process is stopped when it is determined by the above determination that it is outside the target range, and the manufacturing process is continued when it is determined by the above determination that it is within the target range. Method.
[7] The epitaxial wafer manufacturing process management method according to [6], wherein the silicon wafer has a resistivity of more than 20 mΩ · cm.

本発明によれば、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨したエピタキシャルウェーハであって、高品質なエピタキシャルウェーハを、基板抵抗率によらず高い信頼性をもって提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, it is the epitaxial wafer which grind | polished the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth process, Comprising: A high quality epitaxial wafer can be provided with high reliability irrespective of a substrate resistivity.

実施例1における測定結果の一例を示すグラフである。3 is a graph showing an example of measurement results in Example 1. 実施例1における測定結果の他の例を示すグラフである。6 is a graph showing another example of the measurement result in Example 1. 実施例1における測定結果のさらに他の例を示すグラフである。10 is a graph showing still another example of measurement results in Example 1. 実施例1における測定結果のさらに他の例を示すグラフである。10 is a graph showing still another example of measurement results in Example 1.

[エピタキシャル層の膜厚測定方法]
本発明は、半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成し、形成したエピタキシャル層を研磨することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法に関する。本発明の膜厚測定方法は、以下の工程を含む。
(1)エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること。
(2)エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBを測定すること。
(3)前記厚みBと厚みAとの差分(B−A)として、エピタキシャル層の厚みを算出すること。
そして本発明の膜厚測定方法では、前記厚みAおよび厚みBを、非接触変位測定計により測定する。「非接触変位測定計」とは、測定対象であるウェーハに接触することなく変位測定を行う測定計をいうものとする。非接触変位測定計によれば、ウェーハ表面と接触することなくウェーハ全厚を測定することができるため、最表面を汚染することなくウェーハ全厚を測定することができる。更に、非接触変位測定計によれば、エピタキシャル層と基板ウェーハとの界面からの反射を利用せず、エピタキシャル成長工程前の半導体ウェーハの厚みと、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みとを求めることによりエピタキシャル層の厚さを求めることができるため、基板ウェーハとエピタキシャル層との抵抗率が小さく基板とエピタキシャル層との界面で十分な反射光が得られないエピタキシャルウェーハであってもエピタキシャル層の厚さを求めることができる。
[Method for measuring film thickness of epitaxial layer]
The present invention relates to a method for measuring a film thickness of an epitaxial layer in a manufacturing process of an epitaxial wafer, which includes subjecting a semiconductor wafer to an epitaxial growth step to form an epitaxial layer on the surface of the semiconductor wafer and polishing the formed epitaxial layer. . The film thickness measuring method of the present invention includes the following steps.
(1) Measure the thickness A of the semiconductor wafer before the epitaxial growth step.
(2) Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, and measuring the thickness B of the epitaxial wafer obtained after the polishing.
(3) The thickness of the epitaxial layer is calculated as the difference (B−A) between the thickness B and the thickness A.
And in the film thickness measuring method of this invention, the said thickness A and thickness B are measured with a non-contact displacement measuring meter. “Non-contact displacement measuring instrument” refers to a measuring instrument that performs displacement measurement without contacting a wafer to be measured. According to the non-contact displacement measuring instrument, since the total thickness of the wafer can be measured without contacting the wafer surface, the total thickness of the wafer can be measured without contaminating the outermost surface. Further, according to the non-contact displacement measuring instrument, the reflection from the interface between the epitaxial layer and the substrate wafer is not used, and the thickness of the semiconductor wafer before the epitaxial growth step and the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step are Since the thickness of the epitaxial layer can be determined by polishing and determining the thickness of the epitaxial wafer obtained after polishing, the resistivity between the substrate wafer and the epitaxial layer is small and sufficient at the interface between the substrate and the epitaxial layer. Even for an epitaxial wafer in which reflected light cannot be obtained, the thickness of the epitaxial layer can be determined.

非接触変位測定計としては、静電容量式変位測定計および光干渉式変位測定計を用いることができる。上記測定計により、例えば、一対のセンサー間にウェーハを配置し、一方のセンサーとウェーハの一方の最表面との距離aおよび他方のセンサーとウェーハの他方の最表面との距離bをそれぞれ静電容量または分光反射率に基づき測定し、センサー間の間隔から上記距離aおよび距離bを差し引くことにより、ウェーハ全厚を求める。上記変位測定計は、いずれもウェーハの平坦度測定に広く採用されており測定原理および測定装置そのものは公知である。例えば静電容量式変位測定計については、特開平3−27545号公報、特開昭51−55253号公報、特開昭61−209302号公報等に詳細に記載されている。測定装置の具体例としては、KLA-Tencor社製マイクロセンス5000シリーズ、マイクロセンス4800シリーズ、AMS/AFS2200シリーズ等を挙げることができる。一方、光干渉式変位測定計は、被測定物の表面に光を入射し、その反射光を分光し分光反射率を求め、その分光干渉波形からセンサーと被測定物との距離を測定する装置であり、干渉計としてフィゾー干渉計を採用した測定装置が好適である。測定装置の具体例としては、KLA-Tencor社製WAFERSIGHT等を挙げることができる。   As the non-contact displacement meter, a capacitance displacement meter and an optical interference displacement meter can be used. For example, a wafer is placed between a pair of sensors, and the distance a between one sensor and one outermost surface of the wafer and the distance b between the other sensor and the other outermost surface of the wafer are electrostatically measured. Measurement is performed based on the capacitance or spectral reflectance, and the total thickness of the wafer is obtained by subtracting the distance a and the distance b from the distance between the sensors. Any of the above displacement measuring instruments is widely used for measuring the flatness of a wafer, and the measuring principle and measuring apparatus itself are well known. For example, capacitance displacement measuring instruments are described in detail in JP-A-3-27545, JP-A-51-55253, JP-A-61-209302, and the like. Specific examples of the measuring apparatus include Microsense 5000 series, Microsense 4800 series and AMS / AFS2200 series manufactured by KLA-Tencor. On the other hand, the optical interference displacement meter is a device that makes light incident on the surface of the object to be measured, divides the reflected light to determine the spectral reflectance, and measures the distance between the sensor and the object to be measured from the spectral interference waveform. Therefore, a measuring apparatus employing a Fizeau interferometer as the interferometer is suitable. Specific examples of the measuring apparatus include WAFERSIGHT manufactured by KLA-Tencor.

また、非接触変位測定計としては、レーザー変位測定計を用いることもできる。レーザー変位測定計はレーザー測長器をウェーハの表面と裏面側に距離を置いて固定し、そのウェーハ表面および裏面とレーザー測長器の距離をダイレクトに測定しウェーハ厚さを算出するものである。レーザー変位測定計によれば、レーザーを照射するスポット径分の狭いエリアでのウェーハの厚さを計測することができるのでウェーハの面内のエピタキシャル層厚さを精度よく求めることができる。   Further, a laser displacement meter can be used as the non-contact displacement meter. The laser displacement measuring instrument is to fix the laser length measuring device at a distance from the front and back sides of the wafer, and directly measure the distance between the front and back surfaces of the wafer and the laser measuring device to calculate the wafer thickness. . According to the laser displacement meter, the thickness of the wafer in a narrow area corresponding to the spot diameter irradiated with the laser can be measured, so that the epitaxial layer thickness within the wafer surface can be accurately obtained.

上記測定計は、いずれもウェーハの平坦度測定装置として、近年広く用いられているが、本発明のようにエピタキシャル層厚を測定するためには今まで全く採用されていなかった。上記測定計は、いずれもウェーハ表面と接触することなくウェーハ全厚を測定することができるため、最表面を高度に清浄に維持すべき製品エピタキシャルウェーハへの適用に好適である。更に、いずれの方式とも、基板抵抗率によらず使用可能であるため、高抵抗基板上にエピタキシャル層を有するエピタキシャルウェーハに対しても何ら制限なく使用することができる。通常の非接触変位測定計は、ウェーハ面内の複数箇所における厚みのばらつきを算出することにより平坦度を求める装置であるため、ウェーハ全厚を測定するようにプログラムされている。そこで本発明では、プログラムにしたがい測定される面内各位置におけるウェーハ全厚測定値から、任意の1点(例えばウェーハ中心)における、エピタキシャル成長工程前の半導体ウェーハの厚みと、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みとの測定値を採用し、その差分としてエピタキシャル層の厚みを算出することができる。   All of the above-mentioned measuring instruments have been widely used in recent years as wafer flatness measuring devices, but have not been employed at all to measure the epitaxial layer thickness as in the present invention. Any of the above-mentioned measuring instruments can measure the entire thickness of the wafer without contacting the wafer surface, and is therefore suitable for application to a product epitaxial wafer in which the outermost surface should be kept highly clean. Furthermore, since any method can be used regardless of the substrate resistivity, it can be used without limitation for an epitaxial wafer having an epitaxial layer on a high-resistance substrate. A normal non-contact displacement meter is a device that calculates flatness by calculating variations in thickness at a plurality of locations in the wafer surface, and is therefore programmed to measure the total thickness of the wafer. Therefore, in the present invention, the thickness of the semiconductor wafer before the epitaxial growth process at any one point (for example, the center of the wafer) and the semiconductor wafer The epitaxial layer formed on the surface is polished, the measured value with the thickness of the epitaxial wafer obtained after polishing is employed, and the thickness of the epitaxial layer can be calculated as the difference.

半導体ウェーハ(基板ウェーハ)としては、シリコン単結晶基板等の通常エピタキシャルウェーハの基板ウェーハとして使用される各種ウェーハを使用することができる。中でも、前述のように本発明は、高抵抗(低不純物濃度)の基板ウェーハを有するエピタキシャルウェーハへの適用に好適である。この観点からは、赤外干渉法によるエピタキシャル層厚測定が困難な20mΩ・cm超の抵抗率を有する半導体ウェーハが好ましい。上記抵抗率の上限は、例えば1000Ω・cmであるが特に限定されるものではない。また、上記半導体ウェーハに含まれるドーパントとしては、ボロン等を挙げることができるが特に限定されるものではない。さらに、半導体ウェーハとしては、裏面に酸化膜または窒化膜を有する基板ウェーハを用いることもできる。   As a semiconductor wafer (substrate wafer), various wafers used as a substrate wafer of a normal epitaxial wafer such as a silicon single crystal substrate can be used. Among these, as described above, the present invention is suitable for application to an epitaxial wafer having a substrate wafer having a high resistance (low impurity concentration). From this viewpoint, a semiconductor wafer having a resistivity exceeding 20 mΩ · cm, which makes it difficult to measure the epitaxial layer thickness by infrared interference, is preferable. The upper limit of the resistivity is, for example, 1000 Ω · cm, but is not particularly limited. Moreover, boron etc. can be mentioned as a dopant contained in the said semiconductor wafer, However It does not specifically limit. Furthermore, as a semiconductor wafer, a substrate wafer having an oxide film or a nitride film on the back surface can also be used.

エピタキシャル成長工程は、基板ウェーハを1枚毎に処理する枚葉式の気相成長装置において行ってもよく、一度に複数枚の基板ウェーハを処理するバッチ式の気相成長装置において行ってもよい。本発明では、気相成長装置に導入する前の半導体ウェーハの全厚(厚みA)を、上記方法で測定する。   The epitaxial growth step may be performed in a single-wafer type vapor phase growth apparatus that processes substrate wafers one by one, or may be performed in a batch type vapor phase growth apparatus that processes a plurality of substrate wafers at a time. In the present invention, the total thickness (thickness A) of the semiconductor wafer before being introduced into the vapor phase growth apparatus is measured by the above method.

前記気相成長装置内で、半導体ウェーハを所定の成長温度に加熱するとともに、半導体ウェーハの主表面上に原料ガスを供給することにより、該主表面上にエピタキシャル層を気相成長させることができる。エピタキシャル成長工程における加熱温度、ガス流量、ガス組成、処理時間等の条件は、所望のエピタキシャル層が形成されるように適宜設定すればよい。   In the vapor phase growth apparatus, the semiconductor wafer is heated to a predetermined growth temperature, and a source gas is supplied onto the main surface of the semiconductor wafer, whereby an epitaxial layer can be vapor grown on the main surface. . Conditions such as the heating temperature, gas flow rate, gas composition, and processing time in the epitaxial growth step may be set as appropriate so that a desired epitaxial layer is formed.

上記エピタキシャル成長工程後、半導体ウェーハの表面に形成したエピタキシャル層を研磨する。形成したエピタキシャル層の研磨は、半導体ウェーハを1枚ずつ研磨する枚葉式研磨装置を採用することができる。その他、複数枚の半導体ウェーハを同時に研磨するバッチ式研磨装置を採用することができる。何れの場合も、上面に研磨布が展張された研磨定盤にケミカル作用をもつ研磨液を供給し、回転する研磨定盤に半導体ウェーハを押し付けて研磨するものである。研磨条件は、所望の研磨量が施されるように適宜設定すればよい。
そして、研磨後のエピタキシャル層が形成されたウェーハ全厚(厚みB)を、前述した方法により測定する。こうして厚みA、Bがそれぞれ測定されれば、厚みBと厚みAとの差分(B−A)として、エピタキシャル層の厚みを算出することができる。
以上により、本発明の膜厚測定方法によれば、エピタキシャル層と基板ウェーハとの抵抗率の差が小さく赤外干渉法によるエピタキシャル層厚測定が困難であるエピタキシャルウェーハであっても、エピタキシャル層の厚みを求めることができる。これにより、高抵抗基板を有するエピタキシャルウェーハを量産する際、モニターウェーハによる間接的な膜厚保証ではなく、製品ウェーハそのもののエピタキシャル層厚の測定により製品ウェーハの品質を高い信頼性をもって保証することが可能となる。
After the epitaxial growth step, the epitaxial layer formed on the surface of the semiconductor wafer is polished. For polishing the formed epitaxial layer, a single wafer polishing apparatus for polishing semiconductor wafers one by one can be employed. In addition, a batch type polishing apparatus that simultaneously polishes a plurality of semiconductor wafers can be employed. In either case, a polishing liquid having a chemical action is supplied to a polishing surface plate having a polishing cloth spread on the upper surface, and the semiconductor wafer is pressed against the rotating polishing surface plate to polish. What is necessary is just to set grinding | polishing conditions suitably so that desired polishing amount may be given.
And the wafer full thickness (thickness B) in which the epitaxial layer after grinding | polishing was formed is measured by the method mentioned above. If the thicknesses A and B are thus measured, the thickness of the epitaxial layer can be calculated as the difference (B−A) between the thickness B and the thickness A.
As described above, according to the film thickness measurement method of the present invention, even if an epitaxial wafer having a small difference in resistivity between the epitaxial layer and the substrate wafer is difficult to measure the epitaxial layer thickness by infrared interference, The thickness can be determined. As a result, when mass-producing epitaxial wafers with high-resistance substrates, it is possible to guarantee the quality of product wafers with high reliability by measuring the epitaxial layer thickness of the product wafer itself, rather than indirectly guaranteeing the film thickness using a monitor wafer. It becomes possible.

[エピタキシャルウェーハの製造方法]
本発明の第一の態様のエピタキシャルウェーハの製造方法(以下、「製法I」ともいう)は、半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成し、形成したエピタキシャル層を研磨することを含むエピタキシャルウェーハの製造方法であって、以下の工程を含む。
(1)エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること。
(2)エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBを測定すること。
(3)前記厚みBと厚みAとの差分(B−A)を算出すること。
(4)算出された(B−A)が予め設定した目標範囲内であるか否かを判定すること。
(5)上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること。
そして、製法Iでは、本発明の膜厚測定方法と同様、前記厚みAおよび厚みBを、非接触変位測定計により測定する。
[Method of manufacturing epitaxial wafer]
The method for producing an epitaxial wafer according to the first aspect of the present invention (hereinafter, also referred to as “Production Method I”) comprises subjecting a semiconductor wafer to an epitaxial growth step to form an epitaxial layer on the surface of the semiconductor wafer, thereby forming the formed epitaxial wafer. A method for manufacturing an epitaxial wafer including polishing a layer, comprising the following steps.
(1) Measure the thickness A of the semiconductor wafer before the epitaxial growth step.
(2) Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, and measuring the thickness B of the epitaxial wafer obtained after the polishing.
(3) The difference (B−A) between the thickness B and the thickness A is calculated.
(4) It is determined whether or not the calculated (B−A) is within a preset target range.
(5) Ship the epitaxial wafer determined to be within the target range by the above determination as a product wafer.
And in the manufacturing method I, the said thickness A and thickness B are measured with a non-contact displacement measuring device similarly to the film thickness measuring method of this invention.

製法Iでは、モニターウェーハではなく製品ウェーハそのもののエピタキシャル層の厚みを、エピタキシャル成長工程前の半導体ウェーハの厚みAと、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBとを、測定し、上記ウェーハの厚みAとウェーハの厚みBとの差分(B−A)として算出し、この算出された値が目標範囲内であるエピタキシャルウェーハを製品として出荷することができるため、品質が高度に保証されたエピタキシャルウェーハを提供することができる。製法Iにおける厚み測定、使用される基板ウェーハ、エピタキシャル成長工程、エピタキシャル層の研磨等詳細は、先に本発明の膜厚測定方法について述べた通りである。また、前記(B−A)の目標範囲は、特に限定されるものではなく、製品に求められる品質に応じて適宜設定されるものである。   In manufacturing method I, the thickness of the epitaxial layer of the product wafer itself, not the monitor wafer, was obtained after polishing the thickness A of the semiconductor wafer before the epitaxial growth step and the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step. Epitaxial wafer thickness B is measured and calculated as the difference (BA) between the wafer thickness A and wafer thickness B, and an epitaxial wafer whose calculated value is within the target range is shipped as a product. Therefore, it is possible to provide an epitaxial wafer whose quality is highly guaranteed. Details of the thickness measurement, the substrate wafer used, the epitaxial growth process, the polishing of the epitaxial layer, etc. in the production method I are as described above for the film thickness measurement method of the present invention. The target range of (B-A) is not particularly limited, and is appropriately set according to the quality required for the product.

本発明の第二の態様のエピタキシャルウェーハの製造方法(以下、「製法II」ともいう)は、複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、その後各エピタキシャル層を研磨すること、を含むエピタキシャルウェーハの製造方法であって、以下の工程を含む。
(1)エピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること。
(2)エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨し、研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること。
(3)前記厚みBと厚みAとの差分(B−A)を算出すること。
(4)上記エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること。
(5)上記算出された値が予め設定した目標範囲内であるか否かを判定すること。
(6)上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること。
そして、製法IIでは、前記厚みAおよび厚みBを、本発明の膜厚測定方法と同様、非接触変位測定計により測定する。
The method for producing an epitaxial wafer according to the second aspect of the present invention (hereinafter also referred to as “Production Method II”) comprises preparing a semiconductor wafer lot including a plurality of semiconductor wafers, and epitaxially growing each semiconductor wafer in the lot. Is an epitaxial wafer manufacturing method that includes obtaining an epitaxial wafer lot including a plurality of wafers and then polishing each epitaxial layer, and includes the following steps.
(1) Measure the thickness A of each semiconductor wafer before the epitaxial growth step.
(2) Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step, and measuring the thickness B of each epitaxial wafer obtained after polishing.
(3) The difference (B−A) between the thickness B and the thickness A is calculated.
(4) The average value of (B-A) and / or the variation value of (B-A) in the epitaxial wafer lot is calculated.
(5) It is determined whether or not the calculated value is within a preset target range.
(6) Ship the epitaxial wafer in the lot determined to be within the target range by the above determination as a product wafer.
And in the manufacturing method II, the said thickness A and thickness B are measured with a non-contact displacement measuring device similarly to the film thickness measuring method of this invention.

製法IIによれば、ロット全体の品質を保証し製品ウェーハを提供することができる。上記(B−A)のばらつき値としては、ロット内の(B−A)の最大値と最小値との差、標準偏差等を挙げることができる。(B−A)の平均値が異常値を示した場合、考えられる不良としては、例えばオペレータによるマニュアル操作におけるエラーやエピタキシャル製法装置の動作不良により、ロットに含まれる全ウェーハにエピタキシャル層が形成されていないことが挙げられる。また、(B−A)のばらつき値が異常値を示した場合、考えられる不良としては、例えば枚葉式気相成長装置に基板ウェーハを連続搬送する際、動作不良によりコンベヤーが一旦停止し、再度コンベヤーを作動した際、誤ってエピタキシャル層形成後のウェーハを再度気相成長装置に搬送してしまったためエピタキシャル層が2層形成されてしまったウェーハがロット内に含まれていることが挙げられる。このような不良は、モニターウェーハによる間接的な膜厚測定では検出困難であるのに対し、本発明によればロット内の全数測定が可能であるため検出可能となる。これにより本発明によれば、高品質なエピタキシャルウェーハを高い信頼性をもって提供することができる。   According to the manufacturing method II, the quality of the whole lot can be guaranteed and a product wafer can be provided. Examples of the variation value (B-A) include a difference between the maximum value and the minimum value (B-A) in the lot, a standard deviation, and the like. When the average value of (B-A) indicates an abnormal value, possible defects include, for example, an error in manual operation by an operator or an operation failure of the epitaxial manufacturing apparatus, and an epitaxial layer is formed on all wafers included in the lot. That is not. Moreover, when the variation value of (B-A) shows an abnormal value, as a possible defect, for example, when the substrate wafer is continuously transported to a single wafer vapor phase growth apparatus, the conveyor is temporarily stopped due to a malfunction, When the conveyor is operated again, the wafer after the epitaxial layer formation is mistakenly transported to the vapor phase growth apparatus, so that the wafer in which two epitaxial layers are formed is included in the lot. . Such a defect is difficult to detect by indirect film thickness measurement using a monitor wafer, but according to the present invention, it is possible to detect all the defects in a lot. Thereby, according to this invention, a high quality epitaxial wafer can be provided with high reliability.

製法IIにおける厚み測定、使用される基板ウェーハ、エピタキシャル成長工程、エピタキシャル層の研磨等の詳細は、先に本発明の膜厚測定方法について述べた通りである。また、前記(B−A)の平均値およびばらつき値の目標範囲は、特に限定されるものではなく、製品に求められる品質に応じて適宜設定されるものである。   Details of the thickness measurement, the substrate wafer used, the epitaxial growth process, the polishing of the epitaxial layer, etc. in the production method II are as described above for the film thickness measurement method of the present invention. The target range of the average value and the variation value of (B-A) is not particularly limited, and is appropriately set according to the quality required for the product.

[エピタキシャルウェーハの製造工程管理方法]
更に本発明は、複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、その後各エピタキシャル層を研磨すること、を少なくとも1回行うエピタキシャルウェーハ製造工程の管理方法に関する。本発明の製造工程管理方法は、以下の工程を含む。
(1)同一半導体ウェーハロット内のエピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること。
(2)エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨し、同一半導体ウェーハロット内の研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること。
(3)前記厚みBと厚みAとの差分(B−A)を算出すること。
(4)同一エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること。
(5)上記算出された値が予め設定した目標範囲内であるか否かを判定すること。
そして本発明の製造工程管理方法では、本発明の膜厚測定方法と同様、前記厚みAおよび厚みBを、非接触変位測定計により測定し、かつ、上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することにより工程管理を行う。
[Manufacturing method management method of epitaxial wafer]
Furthermore, the present invention provides a semiconductor wafer lot that includes a plurality of semiconductor wafers, and obtains an epitaxial wafer lot that includes a plurality of wafers by subjecting each semiconductor wafer in the lot to an epitaxial growth step. It is related with the management method of the epitaxial wafer manufacturing process which polishes each epitaxial layer after that at least once. The manufacturing process management method of the present invention includes the following processes.
(1) Measure the thickness A of each semiconductor wafer before the epitaxial growth step in the same semiconductor wafer lot.
(2) Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step, and measuring the thickness B of each epitaxial wafer obtained after polishing in the same semiconductor wafer lot.
(3) The difference (B−A) between the thickness B and the thickness A is calculated.
(4) Calculate the average value of (B-A) and / or the variation value of (B-A) within the same epitaxial wafer lot.
(5) It is determined whether or not the calculated value is within a preset target range.
And in the manufacturing process management method of this invention, like the film thickness measuring method of this invention, the said thickness A and thickness B are measured with a non-contact displacement measuring device, and it determines with it being outside a target range by the said determination. If it is determined that the manufacturing process is within the target range, the process management is performed by continuing the manufacturing process.

前述のように、エピタキシャル成長工程前の半導体ウェーハの厚みAと、エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBとを、測定し、上記ウェーハの厚みAとウェーハの厚みBとの差分(B−A)として、エピタキシャル層の厚みを求めることにより、基板ウェーハの抵抗率によらずエピタキシャル層の膜厚を求めることが可能になり、エピタキシャルウェーハ量産時にエピタキシャル層厚を全数測定することができる。これにより、ロット内のエピタキシャル層厚平均値およびばらつき値を求めることが可能となる。そこで本発明の製造工程管理方法では、あるロットにおいて異常値が検出された場合には製造工程を停止し、例えば異常ロットの取り出し等の作業を行う。このように本発明の製造工程管理方法によれば、不良品を製品として出荷することなく高品質なエピタキシャルウェーハを提供できるように製造工程を管理することができる。上記判定により異常値が検出された場合、製造ラインを停止する等して製造工程を停止するとともに、アラームを鳴らし異常を知らせる、関係者にメールを配信し製造ラインにおいて異常が発生したことを知らせる等、異常を知らせるシステムをプログラムにより構築することも可能である。従来のモニターウェーハを使用する方法では、ロット内のエピタキシャル層の厚さやばらつき値を測定することはできないため、上記のような高度な製造工程管理を実現することができる。   As described above, the thickness A of the semiconductor wafer before the epitaxial growth step, the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step is polished, and the thickness B of the epitaxial wafer obtained after the polishing is measured, and the wafer By determining the thickness of the epitaxial layer as the difference (B−A) between the thickness A of the wafer and the thickness B of the wafer, the thickness of the epitaxial layer can be determined regardless of the resistivity of the substrate wafer. The total thickness of the epitaxial layer can be measured during mass production. This makes it possible to obtain the average epitaxial layer thickness value and the variation value in the lot. Therefore, in the manufacturing process management method of the present invention, when an abnormal value is detected in a certain lot, the manufacturing process is stopped and, for example, an operation such as taking out an abnormal lot is performed. Thus, according to the manufacturing process management method of the present invention, the manufacturing process can be managed so that a high-quality epitaxial wafer can be provided without shipping defective products as products. If an abnormal value is detected as a result of the above determination, the manufacturing process is stopped by stopping the manufacturing line, etc., and an alarm is sounded to notify the abnormality. It is also possible to construct a system for notifying an abnormality by a program. In the conventional method using a monitor wafer, the thickness and variation value of the epitaxial layer in the lot cannot be measured. Therefore, the above-described advanced manufacturing process management can be realized.

以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。   Hereinafter, the present invention will be described with reference to examples. However, this invention is not limited to the aspect shown in the Example.

[実施例1]
枚葉式気相装置および研磨装置を含む自動製造ラインを作製した。具体的には、枚葉式気相成長装置の上流側及び研磨装置の下流側に、KLA-Tecor社製静電容量式変位測定計(AMS/AFS3200シリーズ)を配置した。上記静電容量式変位測定計は、2本の静電容量センサー間に、所定の間隔をもってウェーハを挟み込み、ウェーハ上下面とセンサー間の距離を測定し、測定された距離からウェーハ全厚を求めることができる。本実施例では、ウェーハ中心の測定値を用いてウェーハ全厚を算出した。更に、上記静電容量式変位測定計を、(1)研磨装置によるエピタキシャル層研磨後のウェーハ全厚(厚さB)と枚葉式気相装置搬入前のウェーハ全厚(厚さA)との差分(B−A)、(2)1ロット毎の(B−A)の平均値、(3)1ロット内の(B−A)の最大値と最小値の差分(ばらつき値)、を自動計算するプログラムを搭載したコンピュータと接続し、自動製造ライン稼働中に上記(1)〜(3)をリアルタイムで算出可能なシステムを構築した。
[Example 1]
An automatic production line including a single wafer type vapor phase apparatus and a polishing apparatus was produced. Specifically, a capacitive displacement meter (AMS / AFS3200 series) manufactured by KLA-Tecor was disposed upstream of the single wafer vapor phase growth apparatus and downstream of the polishing apparatus. The capacitance displacement measuring instrument sandwiches a wafer between two capacitance sensors at a predetermined interval, measures the distance between the upper and lower surfaces of the wafer and the sensor, and obtains the total thickness of the wafer from the measured distance. be able to. In this example, the total thickness of the wafer was calculated using the measured value at the center of the wafer. Further, the capacitance type displacement measuring instrument includes (1) the total thickness (thickness B) of the wafer after the epitaxial layer polishing by the polishing apparatus, and the total thickness (thickness A) of the wafer before carrying the single wafer type vapor phase apparatus. Difference (B−A), (2) average value of (B−A) for each lot, and (3) difference (variation value) between the maximum value and minimum value of (B−A) in one lot. A system capable of calculating the above (1) to (3) in real time during operation of an automatic production line was constructed by connecting to a computer equipped with a program for automatic calculation.

シリコン単結晶基板(基板抵抗率10Ω・cm)25枚にて構成されるウェーハロットを20ロット準備した(合計ウェーハ枚数:500枚)。上記自動製造ラインに、前述の500枚のシリコン単結晶基板を連続搬送するとともに、各ロットについて上記(1)〜(3)をリアルタイム測定した。実施例1では、前述の500枚のシリコン単結晶基板を4組準備し、準備した4組のシリコン単結晶基板の各々に対し、同じエピタキシャル成長工程を実施した。結果を図1〜図4に示す。
図1〜図4中、上グラフは、膜厚平均値の測定結果であり、下グラフは、ロット内の(B−A)値の最大値と最小値との差を示す。両グラフとも、1プロットが1ロットに対応する。
Twenty lots of wafers composed of 25 silicon single crystal substrates (substrate resistivity 10 Ω · cm) were prepared (total number of wafers: 500). The above-described 500 silicon single crystal substrates were continuously conveyed to the automatic production line, and the above (1) to (3) were measured in real time for each lot. In Example 1, four sets of the aforementioned 500 silicon single crystal substrates were prepared, and the same epitaxial growth process was performed on each of the four sets of prepared silicon single crystal substrates. The results are shown in FIGS.
In FIG. 1 to FIG. 4, the upper graph is the measurement result of the film thickness average value, and the lower graph shows the difference between the maximum value and the minimum value of the (BA) value in the lot. In both graphs, one plot corresponds to one lot.

図1に示すグラフでは、図1上グラフ中、2本の破線で囲まれた範囲を目標範囲と設定することにより、8番目のロットの膜厚平均値が不良であると判定することができる。一方、図1下グラフ中、破線下の範囲を目標範囲と設定することにより、全ロットのばらつき値が目標範囲内であると判定することができる。図1に示すグラフでは、8番目のロットについて、膜厚平均値が他のロットの平均値の2倍となって不良と判定されていることから、8番目のロットについて各ウェーハの測定値を解析したところ、8番目のロットの全ウェーハが2回、エピタキシャル成長工程に付されたことが判明した。   In the graph shown in FIG. 1, by setting a range surrounded by two broken lines in the upper graph of FIG. 1 as a target range, it is possible to determine that the film thickness average value of the eighth lot is bad. . On the other hand, by setting the range below the broken line as the target range in the lower graph of FIG. 1, it is possible to determine that the variation values of all lots are within the target range. In the graph shown in FIG. 1, since the film thickness average value of the eighth lot is twice as large as the average value of the other lots, it is determined to be defective. As a result of analysis, it was found that all the wafers in the eighth lot were subjected to the epitaxial growth process twice.

図2に示すグラフでは、図2上グラフ中、2本の破線で囲まれた範囲を目標範囲と設定することにより、8番目のロットの膜厚平均値が不良であると判定することができる。一方、図2下グラフ中、破線下の範囲を目標範囲と設定することにより、全ロットのばらつき値が目標範囲内であると判定することができる。図2に示すグラフでは、8番目のロットについて、膜厚平均値が他のロットの平均値の約1.4倍となって不良と判定されていることから、8番目のロットについて各ウェーハの測定値を解析したところ、8番目のロットの全ウェーハに対する研磨が行われていないことが判明した。   In the graph shown in FIG. 2, by setting a range surrounded by two broken lines in the upper graph of FIG. 2 as a target range, it is possible to determine that the film thickness average value of the eighth lot is bad. . On the other hand, by setting the range below the broken line as the target range in the lower graph of FIG. 2, it is possible to determine that the variation values of all lots are within the target range. In the graph shown in FIG. 2, since the film thickness average value is about 1.4 times the average value of the other lots for the eighth lot, it is determined to be defective. Analysis of the measured values revealed that polishing was not performed on all wafers in the eighth lot.

図3に示すグラフでは、図3上グラフ中、2本の破線で囲まれた範囲を目標範囲と設定することにより、8番目のロットの膜厚平均値が不良であると判定することができる。一方、図3下グラフ中、破線下の範囲を目標範囲と設定することにより、全ロットのばらつき値が目標範囲内であると判定することができる。図3に示すグラフでは、8番目のロットについて、膜厚平均値が0となって不良と判定されていることから、8番目のロットについて各ウェーハの測定値を解析したところ、8番目のロットの全ウェーハに対するエピタキシャル成長が行われていないことが判明した。   In the graph shown in FIG. 3, by setting a range surrounded by two broken lines in the upper graph of FIG. 3 as a target range, it is possible to determine that the film thickness average value of the eighth lot is bad. . On the other hand, in the lower graph of FIG. 3, by setting the range below the broken line as the target range, it is possible to determine that the variation values of all lots are within the target range. In the graph shown in FIG. 3, since the film thickness average value is 0 for the 8th lot and it is determined to be defective, the measurement value of each wafer is analyzed for the 8th lot. It was found that epitaxial growth was not performed on all the wafers.

図4に示すグラフでは、図4上グラフ中、2本の破線で囲まれた範囲を目標範囲と設定することにより、全ロットが目標範囲内であると判定することができる。一方、図1下グラフ中、破線下の範囲を目標範囲と設定することにより、11番目のロットのはらつき値が不良であると判定することができる。図4に示すグラフで、11番目のロットについて不良と判定されていることから、11番目のロットについて各ウェーハの測定値を解析したところ、11番目のロットの1枚のウェーハにエピタキシャル層が存在しないことが判明した。なお、本例では11番目のロットの1枚のウェーハにエピタキシャル層が存在しない場合であることが判明したが、11番目のロットの1枚のウェーハが2回、エピタキシャル成長工程に付された場合も同じ結果となる。   In the graph shown in FIG. 4, it is possible to determine that all lots are within the target range by setting the range surrounded by two broken lines in the upper graph of FIG. 4 as the target range. On the other hand, by setting the range below the broken line as the target range in the lower graph of FIG. 1, it is possible to determine that the variation value of the eleventh lot is defective. In the graph shown in FIG. 4, since the eleventh lot is determined to be defective, the measurement value of each wafer is analyzed for the eleventh lot, and an epitaxial layer exists on one wafer of the eleventh lot. It turned out not to. In this example, it has been found that the epitaxial layer does not exist on one wafer of the 11th lot, but there is also a case where one wafer of the 11th lot is subjected to the epitaxial growth process twice. The same result.

以上の結果から、本発明によればモニターウェーハを利用した間接的な膜厚保証では検出することができないエピタキシャル成長工程における不良を検出できることがわかる。上記不良が生じたロット以外のロットに含まれるエピタキシャルウェーハを製品ウェーハとして出荷することにより、膜厚不良のない高品質なシリコンエピタキシャルウェーハを提供することができる。   From the above results, it can be seen that according to the present invention, defects in the epitaxial growth process that cannot be detected by indirect film thickness guarantee using a monitor wafer can be detected. By shipping an epitaxial wafer included in a lot other than the lot in which the defect has occurred as a product wafer, a high-quality silicon epitaxial wafer having no film thickness defect can be provided.

[実施例2]
非接触変位測定計としてKLA-Tecor社製WAFERSIGHTを配置した点以外は実施例1と同様の枚葉式気相成長装置および研磨装置を含む自動製造ラインに20枚のシリコン単結晶基板を搬送した。20枚の基板のうち1枚のみ、人為的に2度エピタキシャル成長させた。各ウェーハについてエピタキシャル層の厚さを、研磨装置によるエピタキシャル層研磨後のウェーハ全厚と枚葉式気相装置搬入前のウェーハ全厚の差分として算出した結果、エピタキシャル成長を行った20枚のウェーハ中からエピタキシャル層厚が異常値(他のウェーハの約2倍の値)を示す、2度エピタキシャル成長させたウェーハ1枚を検出することができた。
[Example 2]
20 silicon single crystal substrates were transported to an automatic production line including a single wafer vapor phase growth apparatus and a polishing apparatus similar to those in Example 1 except that a KFER-Tecor WAFERSIGHT was arranged as a non-contact displacement measuring instrument. . Only one of the 20 substrates was artificially grown twice epitaxially. As a result of calculating the thickness of the epitaxial layer for each wafer as the difference between the total thickness of the wafer after polishing the epitaxial layer by the polishing apparatus and the total thickness of the wafer before carrying in the single wafer vapor phase apparatus, Thus, it was possible to detect one wafer epitaxially grown twice in which the epitaxial layer thickness showed an abnormal value (a value about twice that of other wafers).

[実施例3]
非接触変位測定計としてレーザー変位測定計を配置した点以外は実施例1の枚葉式気相成長装置および研磨装置を含む自動製造ラインに20枚のシリコン単結晶基板を搬送した。20枚の基板のうち1枚のみ、人為的に2度エピタキシャル成長で形成した膜厚の1/2の厚さのエピタキシャル層を成長させた。非接触変位測定計により、各ウェーハについて、自動研磨装置によるエピタキシャル層研磨後のウェーハ全厚と枚葉式気相装置搬入前のウェーハ全厚の差分としてエピタキシャル層の厚さを算出した。ウェーハの全厚は、ウェーハ中心と、ウェーハ面内のエッジから10mmの4ヶ所とを測定した。その結果、エピタキシャル成長を行った20枚のウェーハ中からエピタキシャル層厚が異常値(他のウェーハの約1.5倍の値)を示す、2度エピタキシャル成長させたウェーハ1枚を検出することができた。
[Example 3]
Twenty silicon single crystal substrates were transported to an automatic production line including the single wafer vapor phase growth apparatus and polishing apparatus of Example 1 except that a laser displacement measurement instrument was disposed as a non-contact displacement measurement instrument. Only one of the 20 substrates was grown with an epitaxial layer having a thickness half that of the artificially formed twice epitaxial growth. For each wafer, the thickness of the epitaxial layer was calculated for each wafer as the difference between the wafer total thickness after the epitaxial layer polishing by the automatic polishing apparatus and the wafer total thickness before the single wafer vapor phase apparatus was loaded. The total thickness of the wafer was measured at the wafer center and at four locations 10 mm from the edge in the wafer surface. As a result, it was possible to detect one epitaxially grown wafer in which the epitaxial layer thickness showed an abnormal value (a value about 1.5 times that of other wafers) out of 20 epitaxially grown wafers. .

本発明は、エピタキシャルウェーハの製造分野、特に、エピタキシャル成長後形成されたエピタキシャル層を研磨するエピタキシャルウェーハの製造分野に有用である。   The present invention is useful in the field of manufacturing epitaxial wafers, particularly in the field of manufacturing epitaxial wafers for polishing an epitaxial layer formed after epitaxial growth.

Claims (7)

半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成し、形成したエピタキシャル層を研磨することを含むエピタキシャルウェーハの製造工程におけるエピタキシャル層の膜厚測定方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)として、エピタキシャル層の厚みを算出すること、ならびに、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャル層の膜厚測定方法。
An epitaxial layer thickness measurement method in an epitaxial wafer manufacturing process, comprising subjecting a semiconductor wafer to an epitaxial growth step, forming an epitaxial layer on the surface of the semiconductor wafer, and polishing the formed epitaxial layer,
Measuring the thickness A of the semiconductor wafer before the epitaxial growth step;
Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, and measuring the thickness B of the epitaxial wafer obtained after polishing;
Calculating the thickness of the epitaxial layer as the difference (B−A) between the thickness B and the thickness A, and
A method for measuring the thickness of an epitaxial layer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
前記半導体ウェーハの抵抗率は20mΩ・cm超である請求項1に記載のエピタキシャル層の膜厚測定方法。 The method for measuring a film thickness of an epitaxial layer according to claim 1, wherein the resistivity of the semiconductor wafer is more than 20 mΩ · cm. 半導体ウェーハをエピタキシャル成長工程に付すことにより、該半導体ウェーハの表面にエピタキシャル層を形成し、形成したエピタキシャル層を研磨することを含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前に半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に半導体ウェーハの表面に形成したエピタキシャル層を研磨し、研磨後に得られたエピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
算出された(B−A)が予め設定した目標範囲内であるか否かを判定すること、および、
上記判定により目標範囲内であると判定されたエピタキシャルウェーハを製品ウェーハとして出荷すること、
ならびに、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャルウェーハの製造方法。
An epitaxial wafer manufacturing method comprising subjecting a semiconductor wafer to an epitaxial growth step, forming an epitaxial layer on the surface of the semiconductor wafer, and polishing the formed epitaxial layer,
Measuring the thickness A of the semiconductor wafer before the epitaxial growth step;
Polishing the epitaxial layer formed on the surface of the semiconductor wafer after the epitaxial growth step, and measuring the thickness B of the epitaxial wafer obtained after polishing;
Calculating a difference (B−A) between the thickness B and the thickness A;
Determining whether the calculated (B-A) is within a preset target range; and
Shipping the epitaxial wafer determined to be within the target range by the above determination as a product wafer;
And
A method of manufacturing an epitaxial wafer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、その後各エピタキシャル層を研磨すること、を含むエピタキシャルウェーハの製造方法であって、
エピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨し、研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
上記エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、および、上記判定により目標範囲内であると判定されたロット内のエピタキシャルウェーハを製品ウェーハとして出荷すること、
を含み、かつ、
前記厚みAおよび厚みBを非接触変位測定計により測定することを特徴とするエピタキシャルウェーハの製造方法。
Preparing a semiconductor wafer lot including a plurality of semiconductor wafers, obtaining an epitaxial wafer lot including a plurality of wafers by subjecting each semiconductor wafer in the lot to an epitaxial growth step, and thereafter polishing each epitaxial layer An epitaxial wafer manufacturing method comprising:
Measuring the thickness A of each semiconductor wafer before the epitaxial growth step;
Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step, and measuring the thickness B of each epitaxial wafer obtained after polishing;
Calculating a difference (B−A) between the thickness B and the thickness A;
Calculating an average value of (B-A) and / or a variation value of (B-A) in the epitaxial wafer lot;
Determining whether the calculated value is within a preset target range, and shipping an epitaxial wafer in a lot determined to be within the target range by the determination as a product wafer;
Including, and
A method of manufacturing an epitaxial wafer, wherein the thickness A and the thickness B are measured by a non-contact displacement measuring instrument.
前記半導体ウェーハの抵抗率は20mΩ・cm超である請求項3または4に記載のエピタキシャル層の製造方法。 The method of manufacturing an epitaxial layer according to claim 3 or 4, wherein the resistivity of the semiconductor wafer is more than 20 mΩ · cm. 複数枚の半導体ウェーハを含む半導体ウェーハロットを準備すること、および、上記ロット内の各半導体ウェーハをエピタキシャル成長工程に付すことにより、複数枚のウェーハを含むエピタキシャルウェーハロットを得ること、その後各エピタキシャル層を研磨すること、を少なくとも1回行うエピタキシャルウェーハ製造工程の管理方法であって、
同一半導体ウェーハロット内のエピタキシャル成長工程前の各半導体ウェーハの厚みAを測定すること、
エピタキシャル成長工程後に各半導体ウェーハの表面に形成した各エピタキシャル層を研磨し、同一半導体ウェーハロット内の研磨後に得られた各エピタキシャルウェーハの厚みBを測定すること、
前記厚みBと厚みAとの差分(B−A)を算出すること、
同一エピタキシャルウェーハロット内の(B−A)の平均値および/または(B−A)のばらつき値を算出すること、
上記算出された値が予め設定した目標範囲内であるか否かを判定すること、
を含み、
前記厚みAおよび厚みBを非接触変位測定計により測定し、かつ、
上記判定により目標範囲外であると判定された場合に製造工程を停止し、上記判定により目標範囲内であると判定された場合に製造工程を継続することを特徴とするエピタキシャルウェーハ製造工程管理方法。
Preparing a semiconductor wafer lot including a plurality of semiconductor wafers, and subjecting each semiconductor wafer in the lot to an epitaxial growth step to obtain an epitaxial wafer lot including a plurality of wafers; A method of managing an epitaxial wafer manufacturing process in which polishing is performed at least once,
Measuring the thickness A of each semiconductor wafer before the epitaxial growth process in the same semiconductor wafer lot,
Polishing each epitaxial layer formed on the surface of each semiconductor wafer after the epitaxial growth step, and measuring the thickness B of each epitaxial wafer obtained after polishing in the same semiconductor wafer lot;
Calculating a difference (B−A) between the thickness B and the thickness A;
Calculating an average value of (B-A) and / or a variation value of (B-A) within the same epitaxial wafer lot;
Determining whether the calculated value is within a preset target range;
Including
Measuring the thickness A and thickness B with a non-contact displacement meter; and
An epitaxial wafer manufacturing process management method characterized by stopping the manufacturing process when determined to be outside the target range by the determination and continuing the manufacturing process when determined to be within the target range by the determination. .
前記シリコンウェーハの抵抗率は20mΩ・cm超である請求項6に記載のエピタキシャルウェーハ製造工程管理方法。 The epitaxial wafer manufacturing process management method according to claim 6, wherein the resistivity of the silicon wafer is more than 20 mΩ · cm.
JP2009159218A 2009-07-03 2009-07-03 Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer Pending JP2011014800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009159218A JP2011014800A (en) 2009-07-03 2009-07-03 Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159218A JP2011014800A (en) 2009-07-03 2009-07-03 Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer

Publications (1)

Publication Number Publication Date
JP2011014800A true JP2011014800A (en) 2011-01-20

Family

ID=43593392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159218A Pending JP2011014800A (en) 2009-07-03 2009-07-03 Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer

Country Status (1)

Country Link
JP (1) JP2011014800A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098498A (en) * 2011-11-04 2013-05-20 Tokyo Seimitsu Co Ltd Wafer thin-film processing control method
JP2021004796A (en) * 2019-06-26 2021-01-14 株式会社Sumco Method and system for measuring thickness of semiconductor wafers
JP2021004795A (en) * 2019-06-26 2021-01-14 株式会社Sumco Method and system for measuring thickness of semiconductor wafers
WO2022153951A1 (en) * 2021-01-14 2022-07-21 学校法人関西学院 Method for measuring etching amount, and measurement system therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059933A (en) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and production method therefor
JP2005142384A (en) * 2003-11-07 2005-06-02 Hitachi Ltd Test data analyzing program
JP2010028011A (en) * 2008-07-24 2010-02-04 Sumco Corp Method for measuring thickness of epitaxial layer, method for manufacturing epitaxial wafer and method for controlling manufacturing process of epitaxial wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059933A (en) * 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and production method therefor
JP2005142384A (en) * 2003-11-07 2005-06-02 Hitachi Ltd Test data analyzing program
JP2010028011A (en) * 2008-07-24 2010-02-04 Sumco Corp Method for measuring thickness of epitaxial layer, method for manufacturing epitaxial wafer and method for controlling manufacturing process of epitaxial wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098498A (en) * 2011-11-04 2013-05-20 Tokyo Seimitsu Co Ltd Wafer thin-film processing control method
JP2021004796A (en) * 2019-06-26 2021-01-14 株式会社Sumco Method and system for measuring thickness of semiconductor wafers
JP2021004795A (en) * 2019-06-26 2021-01-14 株式会社Sumco Method and system for measuring thickness of semiconductor wafers
JP7363127B2 (en) 2019-06-26 2023-10-18 株式会社Sumco How to measure the thickness of semiconductor wafers
WO2022153951A1 (en) * 2021-01-14 2022-07-21 学校法人関西学院 Method for measuring etching amount, and measurement system therefor

Similar Documents

Publication Publication Date Title
JP5862492B2 (en) Semiconductor wafer evaluation method and manufacturing method
US7119908B2 (en) Method and apparatus for measuring thickness of thin film and device manufacturing method using same
JP5380912B2 (en) Film thickness measuring method, epitaxial wafer manufacturing method, and epitaxial wafer
TW200845176A (en) Polishing condition control apparatus and polishing condition control method of CMP apparatus
JP6222171B2 (en) Sizing device, polishing device, and polishing method
JP4420023B2 (en) Semiconductor wafer measurement method, manufacturing process management method, and semiconductor wafer manufacturing method
US20130010296A1 (en) Multi-analyzer angle spectroscopic ellipsometry
JP2010028011A (en) Method for measuring thickness of epitaxial layer, method for manufacturing epitaxial wafer and method for controlling manufacturing process of epitaxial wafer
JP2011014800A (en) Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer
US10190913B2 (en) Substrate processing apparatus and method
Benson et al. In-situ spectroscopic reflectometry for polycrystalline silicon thin film etch rate determination during reactive ion etchinc
CN100452339C (en) Method for measuring silicon slice extension linear defect
JP2015017804A (en) Film thickness distribution measurement method
WO2020261860A1 (en) Semiconductor wafer thickness measurement method and semiconductor wafer thickness measurement system
EP1221583A1 (en) Method of measuring the thickness of an ultra-thin oxide layer
CN111668128B (en) Hydrogen ion implantation dose detection method and hydrogen ion implantation dose detection system
WO2020261745A1 (en) Semiconductor wafer thickness measurement method and semiconductor wafer thickness measurement system
JP4259136B2 (en) Sample inspection equipment
JP2004205242A (en) Film thickness measuring instrument and manufacturing method for electronic component using the same
KR20100043379A (en) Air conditioner
Li et al. An Optimized Monitoring Method for 28HK ILDCMP
JP2020200229A (en) Silicon wafer etching method and evaluating method
JPH07211652A (en) Method and equipment for producing epitaxial wafer
WO2013006637A1 (en) Multi-analyzer angle spectroscopic ellipsometry
Yan et al. In-Situ Temperature Monitoring and Deposition Induced Errors Calibration in Metal-Organic Chemical Vapor Deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224