JP2013098498A - Wafer thin-film processing control method - Google Patents
Wafer thin-film processing control method Download PDFInfo
- Publication number
- JP2013098498A JP2013098498A JP2011242828A JP2011242828A JP2013098498A JP 2013098498 A JP2013098498 A JP 2013098498A JP 2011242828 A JP2011242828 A JP 2011242828A JP 2011242828 A JP2011242828 A JP 2011242828A JP 2013098498 A JP2013098498 A JP 2013098498A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- grinding
- data
- film thickness
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000012545 processing Methods 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 238000000227 grinding Methods 0.000 claims abstract description 122
- 239000010408 film Substances 0.000 claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 4
- 238000003754 machining Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 239000000835 fiber Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000691 measurement method Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、ウェーハの薄膜加工を制御して、貫通電極付きウェーハを作成するウェーハ薄膜加工制御方法に関するものである。 The present invention relates to a wafer thin film processing control method for controlling a thin film processing of a wafer to create a wafer with a through electrode.
近年、コンピュータや携帯用情報端末機器の普及により、搭載されるICパッケージの小型化、高密度化が進み、チップの多層化構造、例えばDRAM(Dynamic Random Access Memory)を形成するために、例えば貫通電極(Through Silicon Via、以下TSV)ウェーハが提案されている。
TSVウェーハを得るための加工方法としては、ビアファースト(Via First)プロセスを用いて形成されることが提案されている。
この場合、Via Firstプロセスは概略次のとおりとなっている。
1.貫通電極用のビアを形成(ドライエッチングでSiをエッチング)
2.ビアに対し側壁絶縁膜を形成
3.ビア内にPoly−Siを充填
4.ウェーハ表面のPoly−Siを除去(CMP(Chemical Mechanical Polishing))
In recent years, with the spread of computers and portable information terminal devices, the size and density of IC packages to be mounted have been increased, and in order to form a multilayered structure of chips, for example, a DRAM (Dynamic Random Access Memory), for example, through-holes An electrode (Through Silicon Via, hereinafter TSV) wafer has been proposed.
As a processing method for obtaining a TSV wafer, it is proposed that the TSV wafer is formed by using a via first process.
In this case, the Via First process is roughly as follows.
1. Forming vias for through electrodes (Si is etched by dry etching)
2. 2. Form side wall insulating film on via. 3. Fill the via with Poly-Si. Removal of Poly-Si on the wafer surface (CMP (Chemical Mechanical Polishing))
以上のプロセスを経て、DRAM素子形成後に、ウェーハ薄膜化プロセスが進められる。
ウェーハ薄膜化のプロセスは、ウェーハを機械的に研削する「グラインディング工程」と、グラインディング時にウェーハ研削面に生じたマイクロクラック等を含むストレス層(加工変質層)を除去する「ストレスリリーフ工程」とからなる。この加工変質層はウェーハの反りやクラック発生の原因となるため、グラインディング処理後にはストレスリリーフ処理により完全に除去する必要がある。
Through the above process, the wafer thinning process proceeds after the DRAM element is formed.
The wafer thinning process consists of a “grinding process” that mechanically grinds the wafer, and a “stress relief process” that removes stress layers (work-affected layers) that contain microcracks, etc. that occur on the ground surface of the wafer during grinding. It consists of. Since this work-affected layer causes warping of the wafer and generation of cracks, it is necessary to completely remove it by a stress relief process after the grinding process.
ところで、ウェーハ薄膜化プロセスの際、「グラインディング工程」と「ストレスリリーフ工程」とによって、ビアがウェーハを貫通してTSVとなる。この薄膜化プロセス時、TSVが形成される前に、ビア自体の深さ、直径など、形状測定を行うことが提案されている。
例えば、特許文献1では、可視光、近赤外光または赤外光が透過可能な材料に設けられた有底穴等の段差のある構造の形状の測定方法に関し、例えば、積層LSI(Large Scale Integrated circuit)チップ作成の際に積層のために用いるシリコン貫通電極(Through Silicon Via(TSV);貫通ビア)の深さ等の段差のある形状を予め把握するために、貫通ビアを完成する前の未貫通ビアの形状等を測定するとしている。
By the way, in the wafer thinning process, the via penetrates the wafer and becomes TSV by the “grinding process” and the “stress relief process”. During this thinning process, it is proposed to measure the shape of the via itself, such as the depth and diameter, before the TSV is formed.
For example,
このように、TSVウェーハを得るためのプロセスにおいて、上述の検査測定を行うことも含めて、「グラインディング工程」において、ビアがウェーハを貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する、いわゆる寸止め加工をすることが求められている。
そのためには、これまでは、例えば、NCIG(Non Contact Inprocess Gauge:非接触厚み測定器)をグラインダに搭載し、研削中の厚さを制御することで、ウェーハのみの厚み管理を行うことが提案されている。
さらに、同様にウェーハ膜厚計を研磨装置に搭載し、加工中のウェーハの研磨レートを次ウェーハにフィードバックし、取り代管理を行うことが提案されている。
Thus, in the process for obtaining the TSV wafer, including the above-described inspection and measurement, in the “grinding process”, the thinning process is temporarily stopped just before the via penetrates the wafer and becomes the TSV. Therefore, it is required to perform so-called dimension stop processing.
To that end, for example, it has been proposed to control the thickness of only the wafer by, for example, mounting a non-contact thickness gauge (NCIG) on the grinder and controlling the thickness during grinding. Has been.
Further, it has been proposed that a wafer film thickness meter is similarly mounted on a polishing apparatus, and the polishing rate of the wafer being processed is fed back to the next wafer to manage the machining allowance.
しかしながら、上述のようなウェーハ総厚みに基づいて、薄膜化プロセスを実施するということは、ウェーハ内に形成されたビアの深さに関係なく進行するプロセスであるので、ビアの深さによっては、ビアが貫通してしまうおそれがある。
また、同じウェーハ内であってもビア深さにばらつきがあることや、ビア直上のウェーハ研削面での研削加工圧が、ビアの存在しないウェーハ研削面での研削加工圧と比較して高くなるため、ビア直上のウェーハ研削面での研削がより進行し研削量が多くなるという問題が生じる。そのため、ビア深さを考慮して、研削量を抑えてウェーハの薄膜化加工をする研削加工制御が必要になる。
したがって、研削量を抑えてウェーハの薄膜化加工をすることは、ストレスリリーフ工程(ポリッシング)やビア出し工程で削除すべきウェーハ厚さが増え、加工時間が長くなることになる。
また、上記の研削量(取り代)の変動により加工表面性状(表面粗さやうねり)に影響を与えるおそれがあり、また、取り代増大によるウェーハ全面における厚み最大値と最小値差(TTV)の悪化をもたらすおそれがある。
However, performing the thinning process based on the total thickness of the wafer as described above is a process that proceeds regardless of the depth of the via formed in the wafer, so depending on the depth of the via, There is a risk of vias penetrating.
Also, even within the same wafer, there are variations in via depth, and the grinding pressure on the wafer grinding surface directly above the via is higher than the grinding pressure on the wafer grinding surface without vias. Therefore, there arises a problem that grinding on the wafer grinding surface immediately above the via proceeds further and the amount of grinding increases. For this reason, in consideration of the via depth, it is necessary to perform grinding process control that reduces the amount of grinding and thins the wafer.
Therefore, reducing the amount of grinding and thinning the wafer increases the thickness of the wafer to be deleted in the stress relief process (polishing) and via exit process, and increases the processing time.
Moreover, the surface roughness (surface roughness and waviness) may be affected by the fluctuation of the grinding amount (removal allowance), and the difference between the maximum thickness value and the minimum value (TTV) on the entire wafer surface due to the increase in allowance allowance. May cause deterioration.
そこで、ウェーハ総厚みに基づく薄膜化加工をするのではなく、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が提案されるに至った。
この手法によれば、ビアが貫通してTSVとなる寸前で研削加工を停止するという寸止め加工が可能である。この寸止め加工では、ビア底部からウェーハ研削面までの残存寸法は、極力小さいものであることが求められる(望ましくは数μm)。ビア底部からウェーハ研削面までの残存寸法が小さければ小さいほど、ストレスリリーフ工程(ポリッシング)での取り代を少なくし、高能率化につながるからである。
しかしながら、非接触厚み測定器の測定性能上限度(せいぜい10μm程度)があり、10μmより小さな厚さは測定不能であり、このままでは、所望の寸止め加工に寄与し得ない。
なお、この新たな手法においても、ビア直上のウェーハの研削面での研削がより進行して研削量が多くなることからビアが貫通してしまうことのないように、正確な取り代を把握するために、複数個所において測定することが必要である。
よって、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が有効に機能する、測定方法、計測方法が求められ、これによって、ストレスリリーフ工程(ポリッシング)での高能率化および取り代の変動を抑えて加工安定化が可能となるウェーハ薄膜加工制御方法が求められている。
Accordingly, a new technique has been proposed in which thinning is not performed based on the total thickness of the wafer, but is performed based on the remaining dimension from the bottom of the via inside the wafer to the wafer grinding surface.
According to this method, it is possible to perform a dimension stop process in which the grinding process is stopped immediately before the via penetrates to become TSV. In this sizing process, the remaining dimension from the bottom of the via to the wafer grinding surface is required to be as small as possible (preferably several μm). This is because the smaller the remaining dimension from the bottom of the via to the wafer grinding surface, the less the machining allowance in the stress relief process (polishing), leading to higher efficiency.
However, there is an upper limit of measurement performance of the non-contact thickness measuring instrument (about 10 μm at most), and a thickness smaller than 10 μm cannot be measured, and as it is, it cannot contribute to a desired dimensioning process.
In this new method as well, the grinding amount on the grinding surface of the wafer immediately above the via is further advanced and the grinding amount is increased, so that the accurate machining allowance is grasped so that the via does not penetrate. Therefore, it is necessary to measure at a plurality of locations.
Therefore, when performing TSV wafer processing using NCIG, a new method for performing thin film processing based on the remaining dimension from the bottom of the via inside the wafer to the ground wafer surface functions effectively. Accordingly, there is a need for a wafer thin film processing control method that enables high-efficiency in the stress relief process (polishing) and stable processing while suppressing fluctuations in machining allowance.
本発明の一態様では、ウェーハ薄膜加工制御方法であって、貫通電極用のビアをウェーハのビア形成面に予め形成後、ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが所定値に達するまで研削加工を行うことを特徴とするウェーハ薄膜加工制御方法を提供する。 In one aspect of the present invention, there is provided a wafer thin film processing control method, wherein a via for a through electrode is formed in advance on a via formation surface of a wafer, and then grinding is performed using a surface opposite to the via formation surface of the wafer as a grinding surface. The wafer thin film is characterized in that the remaining dimension data is obtained by measuring the remaining dimension from the bottom of the via inside the wafer to the ground surface of the wafer, and grinding is performed until the remaining dimension data reaches a predetermined value. A processing control method is provided.
本発明の別態様では、ウェーハ薄膜加工制御方法であって、貫通電極用のビアをウェーハのビア形成面に予め形成後、ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、ウェーハのビア形成面から研削面までの膜厚を測定して膜厚データを取得すると共に、ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが第1の所定値に達するまで研削を続行する粗研削加工段階と、残存寸法データが第1の所定値に達した後には、ウェーハのビア形成面から研削面までの膜厚を測定して膜厚データを取得すると共に、膜厚データに対応してウェーハの内部のビア底部からウェーハの研削面までの残存寸法を導出することで、導出残存寸法データを取得し、導出残存寸法データが第2の所定値に達すると研削加工を停止するようにした仕上げ研削加工段階と、を含むことを特徴とするウェーハ薄膜加工制御方法を提供する。 In another aspect of the present invention, there is provided a wafer thin film processing control method, wherein a via for a through electrode is previously formed on a via forming surface of a wafer, and then grinding is performed using a surface opposite to the via forming surface of the wafer as a ground surface. At the same time, the film thickness data is obtained by measuring the film thickness from the via formation surface to the grinding surface of the wafer, and the remaining dimension data is obtained by measuring the remaining dimension from the bottom of the via inside the wafer to the grinding surface of the wafer. Then, a rough grinding process for continuing grinding until the remaining dimension data reaches the first predetermined value, and after the remaining dimension data reaches the first predetermined value, from the via formation surface of the wafer to the ground surface. The film thickness data is obtained by measuring the film thickness of the wafer, and the derived remaining dimension data is obtained by deriving the remaining dimension from the via bottom in the wafer to the ground surface of the wafer corresponding to the film thickness data. Derived residual dimension data to provide a wafer thin film processing control method comprising: the finish grinding stage which is adapted to stop the grinding reaches the second predetermined value.
上述のウェーハ薄膜加工制御方法において、膜厚データおよび残存寸法データを取得する際、ウェーハを所定数回転させた状態で取得することができる。 In the wafer thin film processing control method described above, when the film thickness data and the remaining dimension data are acquired, the wafer can be acquired in a state where the wafer is rotated by a predetermined number.
また、非接触型膜厚測定装置におけるセンサヘッドにより膜厚データまたは残存寸法データを取得するようにし、膜厚データまたは残存寸法データは、センサヘッドのウェーハに対する取得位置を変更して取得することができる。 In addition, film thickness data or residual dimension data is acquired by a sensor head in a non-contact type film thickness measuring apparatus, and the film thickness data or residual dimension data can be acquired by changing the acquisition position of the sensor head with respect to the wafer. it can.
さらに、膜厚データまたは残存寸法データを所定時間間隔でサンプリングし、サンプリング毎に膜厚データまたは残存寸法データのうち、所定のピークレベル内のデータのみを取得するマスク処理を行うようにすることができる。 Further, the film thickness data or the remaining dimension data is sampled at a predetermined time interval, and a mask process for acquiring only data within a predetermined peak level from the film thickness data or the remaining dimension data is performed for each sampling. it can.
本発明によれば、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ総厚みに基づくのではなく、ウェーハ総厚みに対応するウェーハ内部のビア底部からウェーハ研削面までの残存寸法を求めて、加工制御する手法を採用することにより、次工程での高効率化および取り代の変動を抑えて加工安定化が可能となる加工制御手法を提供することができる。 According to the present invention, when performing TSV wafer processing using NCIG, instead of based on the total thickness of the wafer, the remaining dimension from the bottom of the via inside the wafer corresponding to the total thickness of the wafer to the wafer grinding surface is obtained. By adopting a technique for controlling the machining, it is possible to provide a machining control technique that can stabilize the machining while improving the efficiency in the next process and suppressing fluctuations in the machining allowance.
図1にウェーハの研削加工に用いられる、加工装置1の要部の一例を示す。この加工装置1は、TSVウェーハを得るためのTSVウェーハプロセスにおいて、ウェーハ薄膜化のプロセスを実行するにあたり、ウェーハを機械的に研削するグラインディング工程において用いられる。なお、この加工装置1には、TSVウェーハプロセスにおいて必要なグラインディング工程を初めとして、ポリッシング工程、さらには、ウェーハの両面洗浄を実行する機能を兼ね備えた研削研磨装置1(以下、PG装置1)を用いることができる。
PG装置1を用いれば、各工程間におけるウェーハの搬送が不要となり、ウェーハに対する搬送時のダメージをなくすことができるという点で好ましい。
また、ここでのグラインディング工程は、研削加工として、粗研削加工と、仕上げ研削加工とを実行する加工手法を採用している。
PG装置1は、予め貫通電極(Tsv)用のビアが形成されたウェーハ2を保持するチャックテーブル3を有する。チャックテーブル3は、円盤状のもので、その下面に図示しないモータによって回転駆動する構成となっている。かかるチャックテーブル3の上面に、吸着プレート4を介して吸着状態で保持するようにしている。
また、このPG装置1は、チャックテーブル3上のウェーハ2に対し、研削加工を施すためのグラインディングホイール5が、砥石部5gをウェーハ2の研削表面に向けて押込み可能に配置されている。
FIG. 1 shows an example of a main part of a
Use of the
In addition, the grinding process here employs a processing method for executing rough grinding and finish grinding as grinding.
The
In this
ウェーハ2は、例えば前述したように、ビア Firstプロセスを経て予め貫通電極用のビア6が形成されたもので、ビア6が形成された表面(デバイス面)側に支持基材7を貼り合わせて構成されている。なお、図1では、ビア6の形成状態を明確に示すために、ビア6を一定間隔で同径のものを模式的な断面図で示している。
For example, as described above, the
そして、以上のようなPG装置1には、チャックテーブル3上のウェーハ2に対し、研削段階において、ウェーハの膜厚等(後述)を測定するための非接触型膜厚測定装置10(以下、NCIG10)のセンサヘッド10hが近接配置されている。この場合、センサヘッド10hは、ウェーハ2上で読み取り位置を移動できるようにすることが望ましい。
製品化されるDRAMの回路設計により、ウェーハ2の位置によってウェーハ2内に形成されるビア6が偏在し、膜厚等の正確な測定の妨げとなるからである。
また、研削時にビア6直上のウェーハ2の研削面での研削がより進行して研削量が多くなることからビア6の深さを考慮した研削加工制御を可能とするべく、正確な取り代を把握するために、複数個所において測定することが必要であるからである。
NCIG10は、例えば図2に示すように、PG装置1とRS232CケーブルCrsを介して接続されたコントローラ10cと、コントローラ10cと専用ケーブルCを介して接続された分光器10sと、分光器10sとファイバケーブルCfを介して接続されたセンサヘッド10hとを備えている。
The
This is because the via 6 formed in the
In addition, since grinding on the grinding surface of the
For example, as shown in FIG. 2, the
NCIG10の機能を概略的に説明すると、NCIG10では赤外光が用いられ、分光干渉法による測定法を行っている。センサヘッド10hから、測定対象であるウェーハ2へ照射された赤外光は、ウェーハ2の研削面とデバイス面とから反射して反射光となって、これら反射光が干渉して干渉波となってセンサヘッド10hに受光される。センサヘッド10hに受光された干渉波は、ファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られる。そして、コントローラ10cにおいて分光器10sからの数値データを処理し、PG装置1において、読み取り可能なデータとして表示したり、プリントアウトするようにしている。
なお、PG装置1には、NCIG10の測定動作と共に、TSVウェーハプロセスを実行するためのソフトウェアが格納され、NCIG10におけるコントローラ10cには、膜厚データの読み取り、数値化処理等の測定手法を実行するためのソフトウェアが格納されている。
When the function of NCIG10 is demonstrated roughly, in NCIG10, infrared light is used and the measuring method by a spectral interferometry is performed. Infrared light irradiated from the
The
次に、以上のようなNCIG10を用いて行われる測定手法と共になされる、ウェーハ薄膜化のプロセスを、具体例を挙げて説明する。
先ず、Via Firstプロセスを経て予めTSV用のビア6が形成されたウェーハ2に、ビア6が形成された表面(デバイス面)側に支持基材7を貼り合わせて、PG装置1のチャックテーブル3の上面に、吸着プレート4を介して吸着状態で保持する(図1参照)。
そしてPG装置1に対し、操作指令を出し、グラインディング工程を初めとして、ポリッシング工程を実行する。
Next, the wafer thinning process performed together with the measurement technique performed using the
First, the support base material 7 is bonded to the surface (device surface) side where the
Then, an operation command is issued to the
グラインディング工程のうち、粗研削加工段階を図3に示すフローチャートに基づいて説明する。
粗研削加工開始で(STEP1)、チャックテーブル3が所定数で回転駆動され(STEP2)、グラインディングホイール5が、砥石部5gを介してウェーハ2の研削表面に向けて押込み駆動され(STEP3)、これによって、ウェーハ2のビア6が形成されたデバイス面と反対側の面を研削面として相当量研削される。この粗研削加工開始と共に、NCIG10が起動される(STEP4)。ウェーハ2の上方に近接配置されたセンサヘッド10hから、ウェーハ2へ照射された赤外光は、ウェーハ2の研削面とデバイス面とから反射して反射光となる。これら反射光が干渉して干渉波となってセンサヘッド10hに受光される。センサヘッド10hに受光された干渉波は、ファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られる。そして、コントローラ10cにおいて分光器10sからの数値データを処理し(STEP5)、PG装置1において、読み取り可能なデータとして表示したり、プリントアウトすることにより、研削加工の進行状態を容易に把握することができる。
以上の粗研削加工段階は、NCIG10のセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動して、ウェーハ2に対する測定位置を変えて行われる。
Of the grinding process, the rough grinding step will be described based on the flowchart shown in FIG.
At the start of rough grinding (STEP 1), the chuck table 3 is rotationally driven by a predetermined number (STEP 2), and the
The above rough grinding step is performed by moving the
センサヘッド10hからの赤外光は、図4に示すようにウェーハ2の研削面とデバイス面とからの反射光との干渉波を受光すると同時に、ウェーハ2の研削面とウェーハ2内のビア6の底部とからの反射光との干渉波を受光している。これらの受光データはファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られ、コントローラ10cにおいて分光器10sからの数値データを基にウェーハ2の研削面とデバイス面間の膜厚T1を導出する。これと同時に、コントローラ10cは、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を導出し(STEP5)、PG装置1において、読み取り可能なデータとして表示することができる(図5参照)。
As shown in FIG. 4, the infrared light from the
以上のような粗研削加工段階は、ウェーハ2の研削面とデバイス面間の膜厚T1が例えば77μm、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が第1の所定値として、NCIG10による読み取り厚さの下限値に達するまで続行される(STEP6)。NCIG10による読み取り厚さの下限値は略10μmであり、それ以下の厚さは直接読み取ることができないからである。
かかる粗研削加工段階において、図5に示すように、研削加工が進むことで、ウェーハ2の研削面とデバイス面間の膜厚T1を示すデータ群αと、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βとは、共に平行に相関して推移していることがわかる。なお、図5において、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βは、ウェーハ2の研削面とデバイス面間の膜厚T1を示すデータ群αに比較して、データ数が明らかに少ない。これは、ここでは、膜厚T1と残存寸法T2をNCIG10により、同時に測定しているためで、同時に測定した場合、高いレベルの方を測定データとして取り込むためである。
したがって、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βを増加させるためには、例えば所定レベル以上のデータは取り込まないとするデータのマスク処理が考えられる。
In the rough grinding step as described above, the film thickness T1 between the grinding surface of the
In the rough grinding process, as shown in FIG. 5, as the grinding process proceeds, a data group α indicating the film thickness T1 between the grinding surface of the
Therefore, in order to increase the data group β indicating the remaining dimension T2 between the ground surface of the
ここで、膜厚T1が例えば77μmとなり、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が10μmに達したことは、PG装置1において表示される時間(ms)と厚さ(μm)との関係により検証することができる(図6参照)。
図6において、チャックテーブル3が所定の回転数(例えば60rpm)で、マスク処理によって抽出された残存寸法データの範囲が0〜60μmとした場合を示している。
なお、残存寸法データが複数の層として表示されるのは、ウェーハ2内のビア6の残存寸法にばらつきがあることを示している。
Here, the film thickness T1 becomes 77 μm, for example, and the remaining dimension T2 between the ground surface of the
FIG. 6 shows a case where the chuck table 3 has a predetermined rotation speed (for example, 60 rpm) and the range of the remaining dimension data extracted by the mask process is 0 to 60 μm.
The remaining dimension data displayed as a plurality of layers indicates that there is a variation in the remaining dimension of the via 6 in the
次に、グラインディング工程のうち、仕上げ研削加工段階を図7に示すフローチャートに基づいて説明する。
ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が10μmに達すると、仕上げ研削加工段階に入る(STEP7)。チャックテーブル3を回転駆動し(STEP8)、グラインディングホイール5を押込み駆動し(STEP9)、さらに、NCIG10を起動する(STEP10)。ここでNCIG10のセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動させつつ(STEP11)、センサヘッド10hから赤外光をウェーハ2の研削面に照射して以下のように測定が実行される。
PG装置1側において、仕上げ研削加工開始時の膜厚T1(T2=10μm)(ここでは77μm)を格納しておき、次いで仕上げ研削加工進行時のT1を取り込み(STEP12)、残存寸法T2を仕上げ研削加工開始時の膜厚T1(T2=10μm)と仕上げ研削加工進行時のT1とから算出し格納する。すなわち、T2←T2(10μm)−|T1−T1(T2=10μm)|を演算し(STEP13)、格納する。
仕上げ研削加工が進行する中で、T1の値はサンプリング時間ごとに更新され、上記演算によってT2の目標値、すなわち第2の所定値として例えば1μmに達したか否かが判定される(STEP14)。すなわち、PG装置1は、上述の演算により、T2←T2(10μm)−|T1(68μm)−T1(77μm)(T2=10μm)|=10−|68−77|=1μmを導出することで、T1が68μmまで薄膜化した時点で、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が目標値1μmに達したことを把握することができる。そして、残存寸法T2が目標値1μmに達した時点で、グラインディング工程において、ビアが貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する寸止め加工が達成されたことがわかり、グラインディング工程を終了させることができる。
なお、以上の仕上げ研削段階ではセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動させつつウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が目標値1μmに達したことを把握するので、ビア直上のウェーハの研削面での研削がより進行して研削量が多くなる研削ムラから、ビアが貫通してしまうことを避けることができる。
Next, the finish grinding step in the grinding process will be described based on the flowchart shown in FIG.
When the remaining dimension T2 between the grinding surface of the
On the
While the finish grinding process proceeds, the value of T1 is updated every sampling time, and it is determined by the above calculation whether the target value of T2, that is, the second predetermined value, has reached, for example, 1 μm (STEP 14). . That is, the
In the above finish grinding stage, the remaining dimension T2 between the grinding surface of the
研削終了後は、ウェーハ2をチャックテーブル3に保持させたままの状態で、PG装置1においてポリッシング工程が行われ、加工変質層などが取り除かれる。これにより、ウェーハ2の不用意な割れなどの破損が防止されると共にTSVウェーハを得ることができる。
研磨終了したウェーハ2は、チャックテーブル3から取り外されて、ウェーハ処理工程等の次工程に移送され、コーティングやダイシングが行われる。
After the grinding, the polishing process is performed in the
The
以上のように、NCIG10による読み取り厚さの下限値は略10μmであり、それ以下の厚さは直接読み取ることができなくても、同時に計測される膜厚データを基に簡単な演算でウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を求めることができるので、このT2の値を基に、ビアが貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する寸止め加工が達成することができる。
このように上述のような測定方法によれば、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が有効に機能し、これによって、次工程での高能率化および取り代の変動を抑えて加工安定化が可能となるウェーハ薄膜加工制御方法を提供することができる。
As described above, the lower limit value of the reading thickness by the
Thus, according to the measurement method as described above, when performing TSV wafer processing using NCIG, there is a new method for performing thinning processing based on the remaining dimensions from the bottom of the via inside the wafer to the ground surface of the wafer. It is possible to provide a wafer thin film processing control method that functions effectively and thereby enables stabilization of processing by suppressing high efficiency in the next process and fluctuation in machining allowance.
1 PG装置
2 ウェーハ
3 チャックテーブル
4 吸着プレート
5 グラインディングホイール
5g 砥石部
6 ビア
7 支持基材
10 NCIG
10h センサヘッド
10c コントローラ
10s 分光器
Crs RS232Cケーブル
C 専用ケーブル
Cf ファイバケーブル
DESCRIPTION OF
Claims (5)
貫通電極用のビアをウェーハのビア形成面に予め形成後、前記ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、
前記ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが所定値に達するまで研削加工を行うことを特徴とするウェーハ薄膜加工制御方法。 A wafer thin film processing control method comprising:
After forming the via for the through electrode on the via forming surface of the wafer in advance, the surface opposite to the via forming surface of the wafer is ground as a grinding surface.
Wafer thin film processing characterized in that residual dimension data is obtained by measuring a residual dimension from a via bottom inside the wafer to a ground surface of the wafer, and grinding is performed until the residual dimension data reaches a predetermined value Control method.
貫通電極用のビアをウェーハのビア形成面に予め形成後、前記ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、
前記ウェーハのビア形成面から前記研削面までの膜厚を測定して膜厚データを取得すると共に、前記ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが第1の所定値に達するまで研削を続行する粗研削加工段階と、
前記残存寸法データが前記第1の所定値に達した後には、前記ウェーハのビア形成面から前記研削面までの膜厚を測定して該膜厚データを取得すると共に、該膜厚データに対応して前記ウェーハの内部のビア底部から前記ウェーハの前記研削面までの残存寸法を導出することで、導出残存寸法データを取得し、該導出残存寸法データが第2の所定値に達すると研削加工を停止するようにした仕上げ研削加工段階と、
を含むことを特徴とするウェーハ薄膜加工制御方法。 A wafer thin film processing control method comprising:
After forming the via for the through electrode on the via forming surface of the wafer in advance, the surface opposite to the via forming surface of the wafer is ground as a grinding surface.
The film thickness data is obtained by measuring the film thickness from the via formation surface of the wafer to the grinding surface, and the residual dimension data is measured by measuring the residual dimension from the via bottom inside the wafer to the grinding surface of the wafer. A rough grinding step of obtaining and continuing grinding until the remaining dimension data reaches a first predetermined value;
After the remaining dimension data reaches the first predetermined value, the film thickness data is obtained by measuring the film thickness from the via formation surface of the wafer to the grinding surface, and corresponds to the film thickness data. The derived remaining dimension data is obtained by deriving the remaining dimension from the bottom of the via inside the wafer to the ground surface of the wafer, and when the derived remaining dimension data reaches the second predetermined value, the grinding process is performed. A finish grinding stage that stops the operation,
A method for controlling the processing of a wafer thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011242828A JP5945111B2 (en) | 2011-11-04 | 2011-11-04 | Wafer thin film processing control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011242828A JP5945111B2 (en) | 2011-11-04 | 2011-11-04 | Wafer thin film processing control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013098498A true JP2013098498A (en) | 2013-05-20 |
JP5945111B2 JP5945111B2 (en) | 2016-07-05 |
Family
ID=48620108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011242828A Active JP5945111B2 (en) | 2011-11-04 | 2011-11-04 | Wafer thin film processing control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5945111B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103346099A (en) * | 2013-06-17 | 2013-10-09 | 华进半导体封装先导技术研发中心有限公司 | TSV wafer thinning on-line control method and system based on infrared technology |
JP2015205367A (en) * | 2014-04-21 | 2015-11-19 | 株式会社ディスコ | Grinding device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316279A (en) * | 1995-02-14 | 1996-11-29 | Internatl Business Mach Corp <Ibm> | Thickness measuring method for semiconductor base body and its measurement device |
JP2006024631A (en) * | 2004-07-06 | 2006-01-26 | Fujikura Ltd | Method and apparatus for evaluating blind via depth, and substrate grinder |
JP2009111238A (en) * | 2007-10-31 | 2009-05-21 | Marubun Corp | Semiconductor wafer grinder |
WO2010081767A1 (en) * | 2009-01-13 | 2010-07-22 | International Business Machines Corporation | High-yield method of exposing and contacting through-silicon vias |
JP2011014800A (en) * | 2009-07-03 | 2011-01-20 | Sumco Corp | Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer |
-
2011
- 2011-11-04 JP JP2011242828A patent/JP5945111B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316279A (en) * | 1995-02-14 | 1996-11-29 | Internatl Business Mach Corp <Ibm> | Thickness measuring method for semiconductor base body and its measurement device |
JP2006024631A (en) * | 2004-07-06 | 2006-01-26 | Fujikura Ltd | Method and apparatus for evaluating blind via depth, and substrate grinder |
JP2009111238A (en) * | 2007-10-31 | 2009-05-21 | Marubun Corp | Semiconductor wafer grinder |
WO2010081767A1 (en) * | 2009-01-13 | 2010-07-22 | International Business Machines Corporation | High-yield method of exposing and contacting through-silicon vias |
JP2011014800A (en) * | 2009-07-03 | 2011-01-20 | Sumco Corp | Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103346099A (en) * | 2013-06-17 | 2013-10-09 | 华进半导体封装先导技术研发中心有限公司 | TSV wafer thinning on-line control method and system based on infrared technology |
JP2015205367A (en) * | 2014-04-21 | 2015-11-19 | 株式会社ディスコ | Grinding device |
Also Published As
Publication number | Publication date |
---|---|
JP5945111B2 (en) | 2016-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6637831B2 (en) | Device manufacturing method and grinding device | |
JP6422388B2 (en) | Method for forming cutting groove | |
JP6618822B2 (en) | Method for detecting wear amount of grinding wheel | |
TWI424487B (en) | Back-grinding processes for semiconductor wafers, controlling systems thereof, and methods for reducing defects thereof | |
JP2010199227A (en) | Grinding device | |
JP2009021462A (en) | Method for processing wafer | |
JP5917850B2 (en) | Wafer processing method | |
JP5945111B2 (en) | Wafer thin film processing control method | |
JP6215069B2 (en) | Cutting equipment | |
JP5357477B2 (en) | Grinding method and grinding apparatus | |
US20140113526A1 (en) | Wafer process control | |
US20190157151A1 (en) | Wafer processing method | |
JP2001198813A (en) | Polishing device and its polishing method | |
US9002493B2 (en) | Endpoint detector for a semiconductor processing station and associated methods | |
JP6042662B2 (en) | Wafer processing method | |
Vial et al. | Challenges and solutions for ultra-thin (50 μm) silicon using innovative ZoneBOND™ process | |
CN110098105A (en) | Wafer processing method | |
JP6057592B2 (en) | Wafer processing method | |
JP7187115B2 (en) | Wafer processing method | |
JP6105872B2 (en) | Wafer processing method | |
US9550273B2 (en) | Polishing device and method of polishing semiconductor wafer | |
JP6095521B2 (en) | Split method | |
Alapati et al. | TSV metrology and inspection challenges | |
Ismail et al. | Chemical Wet Etching of Silicon Wafers from a Mixture of Concentrated Acids | |
JP6105873B2 (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5945111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |