JP2013098498A - Wafer thin-film processing control method - Google Patents

Wafer thin-film processing control method Download PDF

Info

Publication number
JP2013098498A
JP2013098498A JP2011242828A JP2011242828A JP2013098498A JP 2013098498 A JP2013098498 A JP 2013098498A JP 2011242828 A JP2011242828 A JP 2011242828A JP 2011242828 A JP2011242828 A JP 2011242828A JP 2013098498 A JP2013098498 A JP 2013098498A
Authority
JP
Japan
Prior art keywords
wafer
grinding
data
film thickness
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011242828A
Other languages
Japanese (ja)
Other versions
JP5945111B2 (en
Inventor
Kazumasa Ishikawa
一政 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Seimitsu Co Ltd
Original Assignee
Tokyo Seimitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Seimitsu Co Ltd filed Critical Tokyo Seimitsu Co Ltd
Priority to JP2011242828A priority Critical patent/JP5945111B2/en
Publication of JP2013098498A publication Critical patent/JP2013098498A/en
Application granted granted Critical
Publication of JP5945111B2 publication Critical patent/JP5945111B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wafer thin-film processing control method of carrying out thin-film processing based upon the remaining size from a via bottom part in a wafer to a wafer grinding surface.SOLUTION: After a via for through electrode is formed in the wafer, the wafer is held on a chuck table of a processing device with the grinding surface of the wafer up, and a grinding wheel is pressed against the grinding surface of the wafer to perform grinding processing. In this grinding processing, the overall film thickness of the wafer is measured by NCIG to acquire film thickness data, and the size from the via bottom part to the wafer grinding surface is measured to acquire remaining size data. In finish grinding processing, remaining size data on the remaining size from the via bottom part to the wafer grinding surface is derived by reference to film thickness data on the whole wafer to perform the grinding processing up to right before the bottom part of the via.

Description

本発明は、ウェーハの薄膜加工を制御して、貫通電極付きウェーハを作成するウェーハ薄膜加工制御方法に関するものである。   The present invention relates to a wafer thin film processing control method for controlling a thin film processing of a wafer to create a wafer with a through electrode.

近年、コンピュータや携帯用情報端末機器の普及により、搭載されるICパッケージの小型化、高密度化が進み、チップの多層化構造、例えばDRAM(Dynamic Random Access Memory)を形成するために、例えば貫通電極(Through Silicon Via、以下TSV)ウェーハが提案されている。
TSVウェーハを得るための加工方法としては、ビアファースト(Via First)プロセスを用いて形成されることが提案されている。
この場合、Via Firstプロセスは概略次のとおりとなっている。
1.貫通電極用のビアを形成(ドライエッチングでSiをエッチング)
2.ビアに対し側壁絶縁膜を形成
3.ビア内にPoly−Siを充填
4.ウェーハ表面のPoly−Siを除去(CMP(Chemical Mechanical Polishing))
In recent years, with the spread of computers and portable information terminal devices, the size and density of IC packages to be mounted have been increased, and in order to form a multilayered structure of chips, for example, a DRAM (Dynamic Random Access Memory), for example, through-holes An electrode (Through Silicon Via, hereinafter TSV) wafer has been proposed.
As a processing method for obtaining a TSV wafer, it is proposed that the TSV wafer is formed by using a via first process.
In this case, the Via First process is roughly as follows.
1. Forming vias for through electrodes (Si is etched by dry etching)
2. 2. Form side wall insulating film on via. 3. Fill the via with Poly-Si. Removal of Poly-Si on the wafer surface (CMP (Chemical Mechanical Polishing))

以上のプロセスを経て、DRAM素子形成後に、ウェーハ薄膜化プロセスが進められる。
ウェーハ薄膜化のプロセスは、ウェーハを機械的に研削する「グラインディング工程」と、グラインディング時にウェーハ研削面に生じたマイクロクラック等を含むストレス層(加工変質層)を除去する「ストレスリリーフ工程」とからなる。この加工変質層はウェーハの反りやクラック発生の原因となるため、グラインディング処理後にはストレスリリーフ処理により完全に除去する必要がある。
Through the above process, the wafer thinning process proceeds after the DRAM element is formed.
The wafer thinning process consists of a “grinding process” that mechanically grinds the wafer, and a “stress relief process” that removes stress layers (work-affected layers) that contain microcracks, etc. that occur on the ground surface of the wafer during grinding. It consists of. Since this work-affected layer causes warping of the wafer and generation of cracks, it is necessary to completely remove it by a stress relief process after the grinding process.

ところで、ウェーハ薄膜化プロセスの際、「グラインディング工程」と「ストレスリリーフ工程」とによって、ビアがウェーハを貫通してTSVとなる。この薄膜化プロセス時、TSVが形成される前に、ビア自体の深さ、直径など、形状測定を行うことが提案されている。
例えば、特許文献1では、可視光、近赤外光または赤外光が透過可能な材料に設けられた有底穴等の段差のある構造の形状の測定方法に関し、例えば、積層LSI(Large Scale Integrated circuit)チップ作成の際に積層のために用いるシリコン貫通電極(Through Silicon Via(TSV);貫通ビア)の深さ等の段差のある形状を予め把握するために、貫通ビアを完成する前の未貫通ビアの形状等を測定するとしている。
By the way, in the wafer thinning process, the via penetrates the wafer and becomes TSV by the “grinding process” and the “stress relief process”. During this thinning process, it is proposed to measure the shape of the via itself, such as the depth and diameter, before the TSV is formed.
For example, Patent Document 1 relates to a method for measuring the shape of a stepped structure such as a bottomed hole provided in a material capable of transmitting visible light, near-infrared light, or infrared light, for example, a stacked LSI (Large Scale). In order to ascertain in advance the shape of steps such as the depth of a through silicon via (TSV) used for stacking when creating an integrated circuit chip, before the through via is completed The shape of the non-through via is to be measured.

このように、TSVウェーハを得るためのプロセスにおいて、上述の検査測定を行うことも含めて、「グラインディング工程」において、ビアがウェーハを貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する、いわゆる寸止め加工をすることが求められている。
そのためには、これまでは、例えば、NCIG(Non Contact Inprocess Gauge:非接触厚み測定器)をグラインダに搭載し、研削中の厚さを制御することで、ウェーハのみの厚み管理を行うことが提案されている。
さらに、同様にウェーハ膜厚計を研磨装置に搭載し、加工中のウェーハの研磨レートを次ウェーハにフィードバックし、取り代管理を行うことが提案されている。
Thus, in the process for obtaining the TSV wafer, including the above-described inspection and measurement, in the “grinding process”, the thinning process is temporarily stopped just before the via penetrates the wafer and becomes the TSV. Therefore, it is required to perform so-called dimension stop processing.
To that end, for example, it has been proposed to control the thickness of only the wafer by, for example, mounting a non-contact thickness gauge (NCIG) on the grinder and controlling the thickness during grinding. Has been.
Further, it has been proposed that a wafer film thickness meter is similarly mounted on a polishing apparatus, and the polishing rate of the wafer being processed is fed back to the next wafer to manage the machining allowance.

特開2009−158543号公報JP 2009-158543 A

しかしながら、上述のようなウェーハ総厚みに基づいて、薄膜化プロセスを実施するということは、ウェーハ内に形成されたビアの深さに関係なく進行するプロセスであるので、ビアの深さによっては、ビアが貫通してしまうおそれがある。
また、同じウェーハ内であってもビア深さにばらつきがあることや、ビア直上のウェーハ研削面での研削加工圧が、ビアの存在しないウェーハ研削面での研削加工圧と比較して高くなるため、ビア直上のウェーハ研削面での研削がより進行し研削量が多くなるという問題が生じる。そのため、ビア深さを考慮して、研削量を抑えてウェーハの薄膜化加工をする研削加工制御が必要になる。
したがって、研削量を抑えてウェーハの薄膜化加工をすることは、ストレスリリーフ工程(ポリッシング)やビア出し工程で削除すべきウェーハ厚さが増え、加工時間が長くなることになる。
また、上記の研削量(取り代)の変動により加工表面性状(表面粗さやうねり)に影響を与えるおそれがあり、また、取り代増大によるウェーハ全面における厚み最大値と最小値差(TTV)の悪化をもたらすおそれがある。
However, performing the thinning process based on the total thickness of the wafer as described above is a process that proceeds regardless of the depth of the via formed in the wafer, so depending on the depth of the via, There is a risk of vias penetrating.
Also, even within the same wafer, there are variations in via depth, and the grinding pressure on the wafer grinding surface directly above the via is higher than the grinding pressure on the wafer grinding surface without vias. Therefore, there arises a problem that grinding on the wafer grinding surface immediately above the via proceeds further and the amount of grinding increases. For this reason, in consideration of the via depth, it is necessary to perform grinding process control that reduces the amount of grinding and thins the wafer.
Therefore, reducing the amount of grinding and thinning the wafer increases the thickness of the wafer to be deleted in the stress relief process (polishing) and via exit process, and increases the processing time.
Moreover, the surface roughness (surface roughness and waviness) may be affected by the fluctuation of the grinding amount (removal allowance), and the difference between the maximum thickness value and the minimum value (TTV) on the entire wafer surface due to the increase in allowance allowance. May cause deterioration.

そこで、ウェーハ総厚みに基づく薄膜化加工をするのではなく、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が提案されるに至った。
この手法によれば、ビアが貫通してTSVとなる寸前で研削加工を停止するという寸止め加工が可能である。この寸止め加工では、ビア底部からウェーハ研削面までの残存寸法は、極力小さいものであることが求められる(望ましくは数μm)。ビア底部からウェーハ研削面までの残存寸法が小さければ小さいほど、ストレスリリーフ工程(ポリッシング)での取り代を少なくし、高能率化につながるからである。
しかしながら、非接触厚み測定器の測定性能上限度(せいぜい10μm程度)があり、10μmより小さな厚さは測定不能であり、このままでは、所望の寸止め加工に寄与し得ない。
なお、この新たな手法においても、ビア直上のウェーハの研削面での研削がより進行して研削量が多くなることからビアが貫通してしまうことのないように、正確な取り代を把握するために、複数個所において測定することが必要である。
よって、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が有効に機能する、測定方法、計測方法が求められ、これによって、ストレスリリーフ工程(ポリッシング)での高能率化および取り代の変動を抑えて加工安定化が可能となるウェーハ薄膜加工制御方法が求められている。
Accordingly, a new technique has been proposed in which thinning is not performed based on the total thickness of the wafer, but is performed based on the remaining dimension from the bottom of the via inside the wafer to the wafer grinding surface.
According to this method, it is possible to perform a dimension stop process in which the grinding process is stopped immediately before the via penetrates to become TSV. In this sizing process, the remaining dimension from the bottom of the via to the wafer grinding surface is required to be as small as possible (preferably several μm). This is because the smaller the remaining dimension from the bottom of the via to the wafer grinding surface, the less the machining allowance in the stress relief process (polishing), leading to higher efficiency.
However, there is an upper limit of measurement performance of the non-contact thickness measuring instrument (about 10 μm at most), and a thickness smaller than 10 μm cannot be measured, and as it is, it cannot contribute to a desired dimensioning process.
In this new method as well, the grinding amount on the grinding surface of the wafer immediately above the via is further advanced and the grinding amount is increased, so that the accurate machining allowance is grasped so that the via does not penetrate. Therefore, it is necessary to measure at a plurality of locations.
Therefore, when performing TSV wafer processing using NCIG, a new method for performing thin film processing based on the remaining dimension from the bottom of the via inside the wafer to the ground wafer surface functions effectively. Accordingly, there is a need for a wafer thin film processing control method that enables high-efficiency in the stress relief process (polishing) and stable processing while suppressing fluctuations in machining allowance.

本発明の一態様では、ウェーハ薄膜加工制御方法であって、貫通電極用のビアをウェーハのビア形成面に予め形成後、ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが所定値に達するまで研削加工を行うことを特徴とするウェーハ薄膜加工制御方法を提供する。   In one aspect of the present invention, there is provided a wafer thin film processing control method, wherein a via for a through electrode is formed in advance on a via formation surface of a wafer, and then grinding is performed using a surface opposite to the via formation surface of the wafer as a grinding surface. The wafer thin film is characterized in that the remaining dimension data is obtained by measuring the remaining dimension from the bottom of the via inside the wafer to the ground surface of the wafer, and grinding is performed until the remaining dimension data reaches a predetermined value. A processing control method is provided.

本発明の別態様では、ウェーハ薄膜加工制御方法であって、貫通電極用のビアをウェーハのビア形成面に予め形成後、ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、ウェーハのビア形成面から研削面までの膜厚を測定して膜厚データを取得すると共に、ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが第1の所定値に達するまで研削を続行する粗研削加工段階と、残存寸法データが第1の所定値に達した後には、ウェーハのビア形成面から研削面までの膜厚を測定して膜厚データを取得すると共に、膜厚データに対応してウェーハの内部のビア底部からウェーハの研削面までの残存寸法を導出することで、導出残存寸法データを取得し、導出残存寸法データが第2の所定値に達すると研削加工を停止するようにした仕上げ研削加工段階と、を含むことを特徴とするウェーハ薄膜加工制御方法を提供する。   In another aspect of the present invention, there is provided a wafer thin film processing control method, wherein a via for a through electrode is previously formed on a via forming surface of a wafer, and then grinding is performed using a surface opposite to the via forming surface of the wafer as a ground surface. At the same time, the film thickness data is obtained by measuring the film thickness from the via formation surface to the grinding surface of the wafer, and the remaining dimension data is obtained by measuring the remaining dimension from the bottom of the via inside the wafer to the grinding surface of the wafer. Then, a rough grinding process for continuing grinding until the remaining dimension data reaches the first predetermined value, and after the remaining dimension data reaches the first predetermined value, from the via formation surface of the wafer to the ground surface. The film thickness data is obtained by measuring the film thickness of the wafer, and the derived remaining dimension data is obtained by deriving the remaining dimension from the via bottom in the wafer to the ground surface of the wafer corresponding to the film thickness data. Derived residual dimension data to provide a wafer thin film processing control method comprising: the finish grinding stage which is adapted to stop the grinding reaches the second predetermined value.

上述のウェーハ薄膜加工制御方法において、膜厚データおよび残存寸法データを取得する際、ウェーハを所定数回転させた状態で取得することができる。   In the wafer thin film processing control method described above, when the film thickness data and the remaining dimension data are acquired, the wafer can be acquired in a state where the wafer is rotated by a predetermined number.

また、非接触型膜厚測定装置におけるセンサヘッドにより膜厚データまたは残存寸法データを取得するようにし、膜厚データまたは残存寸法データは、センサヘッドのウェーハに対する取得位置を変更して取得することができる。   In addition, film thickness data or residual dimension data is acquired by a sensor head in a non-contact type film thickness measuring apparatus, and the film thickness data or residual dimension data can be acquired by changing the acquisition position of the sensor head with respect to the wafer. it can.

さらに、膜厚データまたは残存寸法データを所定時間間隔でサンプリングし、サンプリング毎に膜厚データまたは残存寸法データのうち、所定のピークレベル内のデータのみを取得するマスク処理を行うようにすることができる。   Further, the film thickness data or the remaining dimension data is sampled at a predetermined time interval, and a mask process for acquiring only data within a predetermined peak level from the film thickness data or the remaining dimension data is performed for each sampling. it can.

本発明によれば、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ総厚みに基づくのではなく、ウェーハ総厚みに対応するウェーハ内部のビア底部からウェーハ研削面までの残存寸法を求めて、加工制御する手法を採用することにより、次工程での高効率化および取り代の変動を抑えて加工安定化が可能となる加工制御手法を提供することができる。   According to the present invention, when performing TSV wafer processing using NCIG, instead of based on the total thickness of the wafer, the remaining dimension from the bottom of the via inside the wafer corresponding to the total thickness of the wafer to the wafer grinding surface is obtained. By adopting a technique for controlling the machining, it is possible to provide a machining control technique that can stabilize the machining while improving the efficiency in the next process and suppressing fluctuations in the machining allowance.

本発明にかかるTSVウェーハを得るためのウェーハ薄膜化のプロセスの際、ウェーハを研削すると共に、ウェーハの膜厚を測定する工程を実行する際の、要部システム構成図である。It is a principal system block diagram at the time of performing the process of measuring the film thickness of a wafer while grinding a wafer in the case of the wafer thinning process for obtaining the TSV wafer concerning this invention. 図1に示す装置に搭載され、ウェーハの膜厚を測定する非接触型膜厚測定装置の一例を示す、システム構成図である。It is a system configuration | structure figure which shows an example of the non-contact-type film thickness measuring apparatus mounted in the apparatus shown in FIG. 1, and measures the film thickness of a wafer. ウェーハ薄膜化のプロセスにおいて、粗研削加工と共に実行されるウェーハの膜厚を測定する工程を示したフローチャートである。It is the flowchart which showed the process of measuring the film thickness of the wafer performed with a rough grinding process in the process of wafer thinning. 粗研削加工時に、非接触型膜厚測定装置によるセンサヘッドによって、ウェーハの膜厚、ビア形成位置の残存寸法を読み取る際の模式的説明図である。It is a typical explanatory view when reading the film thickness of the wafer and the remaining dimension of the via formation position by the sensor head by the non-contact type film thickness measuring device during rough grinding. 図4に示す非接触型膜厚測定装置によるセンサヘッドによって、ウェーハの膜厚、ビア形成位置の残存寸法を読み取ることにより得られるウェーハの膜厚データとウェーハ内部のビア底部からウェーハ研削面までの残存寸法データとの関係を示したグラフである。With the sensor head of the non-contact type film thickness measuring apparatus shown in FIG. 4, the film thickness data of the wafer obtained by reading the film thickness of the wafer and the remaining dimension of the via formation position and the via bottom inside the wafer to the wafer grinding surface It is the graph which showed the relationship with residual dimension data. ウェーハを載置するチャックテーブルを所定回転数で回転させた際に、所定時間ごとのサンプリングによって得られるウェーハの膜厚データとウェーハ内部のビア底部からウェーハ研削面までの残存寸法データとを示したグラフである。When the chuck table on which the wafer is placed is rotated at a predetermined number of rotations, the wafer thickness data obtained by sampling every predetermined time and the remaining dimension data from the via bottom inside the wafer to the wafer grinding surface are shown. It is a graph. ウェーハ薄膜化のプロセスにおいて、仕上げ研削加工と共に実行されるウェーハの膜厚測定と、膜厚データから得られるウェーハ内部のビア底部からウェーハ研削面までの残存寸法データを基に実行されるグラインディング工程を示したフローチャートである。In the wafer thinning process, the wafer thickness measurement is performed along with finish grinding, and the grinding process is performed based on the remaining dimension data from the bottom of the wafer via to the wafer grinding surface obtained from the film thickness data. It is the flowchart which showed.

図1にウェーハの研削加工に用いられる、加工装置1の要部の一例を示す。この加工装置1は、TSVウェーハを得るためのTSVウェーハプロセスにおいて、ウェーハ薄膜化のプロセスを実行するにあたり、ウェーハを機械的に研削するグラインディング工程において用いられる。なお、この加工装置1には、TSVウェーハプロセスにおいて必要なグラインディング工程を初めとして、ポリッシング工程、さらには、ウェーハの両面洗浄を実行する機能を兼ね備えた研削研磨装置1(以下、PG装置1)を用いることができる。
PG装置1を用いれば、各工程間におけるウェーハの搬送が不要となり、ウェーハに対する搬送時のダメージをなくすことができるという点で好ましい。
また、ここでのグラインディング工程は、研削加工として、粗研削加工と、仕上げ研削加工とを実行する加工手法を採用している。
PG装置1は、予め貫通電極(Tsv)用のビアが形成されたウェーハ2を保持するチャックテーブル3を有する。チャックテーブル3は、円盤状のもので、その下面に図示しないモータによって回転駆動する構成となっている。かかるチャックテーブル3の上面に、吸着プレート4を介して吸着状態で保持するようにしている。
また、このPG装置1は、チャックテーブル3上のウェーハ2に対し、研削加工を施すためのグラインディングホイール5が、砥石部5gをウェーハ2の研削表面に向けて押込み可能に配置されている。
FIG. 1 shows an example of a main part of a processing apparatus 1 used for wafer grinding. This processing apparatus 1 is used in a grinding process for mechanically grinding a wafer in executing a wafer thinning process in a TSV wafer process for obtaining a TSV wafer. The processing apparatus 1 includes a grinding / polishing apparatus 1 (hereinafter referred to as a PG apparatus 1) having a function of performing a polishing process as well as a double-sided cleaning of a wafer, starting with a grinding process required in the TSV wafer process. Can be used.
Use of the PG device 1 is preferable in that it is not necessary to transfer the wafer between the steps, and damage during the transfer to the wafer can be eliminated.
In addition, the grinding process here employs a processing method for executing rough grinding and finish grinding as grinding.
The PG device 1 includes a chuck table 3 that holds a wafer 2 on which a via for a through electrode (Tsv) is formed in advance. The chuck table 3 has a disk shape, and is configured to be rotationally driven by a motor (not shown) on the lower surface thereof. The chuck table 3 is held in the suction state via the suction plate 4.
In this PG device 1, a grinding wheel 5 for grinding the wafer 2 on the chuck table 3 is disposed so that the grindstone portion 5 g can be pushed toward the grinding surface of the wafer 2.

ウェーハ2は、例えば前述したように、ビア Firstプロセスを経て予め貫通電極用のビア6が形成されたもので、ビア6が形成された表面(デバイス面)側に支持基材7を貼り合わせて構成されている。なお、図1では、ビア6の形成状態を明確に示すために、ビア6を一定間隔で同径のものを模式的な断面図で示している。   For example, as described above, the wafer 2 has a through electrode via 6 formed in advance through a via first process, and a support base material 7 is bonded to the surface (device surface) side on which the via 6 is formed. It is configured. In FIG. 1, in order to clearly show the formation state of the vias 6, the vias 6 having the same diameter at regular intervals are shown in a schematic cross-sectional view.

そして、以上のようなPG装置1には、チャックテーブル3上のウェーハ2に対し、研削段階において、ウェーハの膜厚等(後述)を測定するための非接触型膜厚測定装置10(以下、NCIG10)のセンサヘッド10hが近接配置されている。この場合、センサヘッド10hは、ウェーハ2上で読み取り位置を移動できるようにすることが望ましい。
製品化されるDRAMの回路設計により、ウェーハ2の位置によってウェーハ2内に形成されるビア6が偏在し、膜厚等の正確な測定の妨げとなるからである。
また、研削時にビア6直上のウェーハ2の研削面での研削がより進行して研削量が多くなることからビア6の深さを考慮した研削加工制御を可能とするべく、正確な取り代を把握するために、複数個所において測定することが必要であるからである。
NCIG10は、例えば図2に示すように、PG装置1とRS232CケーブルCrsを介して接続されたコントローラ10cと、コントローラ10cと専用ケーブルCを介して接続された分光器10sと、分光器10sとファイバケーブルCfを介して接続されたセンサヘッド10hとを備えている。
The PG device 1 as described above includes a non-contact type film thickness measuring device 10 (hereinafter referred to as “film thickness measuring device 10”) for measuring the film thickness or the like (described later) of the wafer 2 on the chuck table 3 in the grinding stage. A sensor head 10h of NCIG 10) is arranged in close proximity. In this case, it is desirable that the sensor head 10 h can move the reading position on the wafer 2.
This is because the via 6 formed in the wafer 2 is unevenly distributed depending on the position of the wafer 2 due to the circuit design of the DRAM to be commercialized, which hinders accurate measurement of the film thickness and the like.
In addition, since grinding on the grinding surface of the wafer 2 immediately above the via 6 progresses during grinding and the amount of grinding increases, an accurate machining allowance can be made to enable grinding processing control considering the depth of the via 6. This is because it is necessary to measure at a plurality of locations in order to grasp.
For example, as shown in FIG. 2, the NCIG 10 includes a controller 10c connected to the PG device 1 via an RS232C cable Crs, a spectrometer 10s connected to the controller 10c via a dedicated cable C, a spectrometer 10s and a fiber. A sensor head 10h connected via a cable Cf.

NCIG10の機能を概略的に説明すると、NCIG10では赤外光が用いられ、分光干渉法による測定法を行っている。センサヘッド10hから、測定対象であるウェーハ2へ照射された赤外光は、ウェーハ2の研削面とデバイス面とから反射して反射光となって、これら反射光が干渉して干渉波となってセンサヘッド10hに受光される。センサヘッド10hに受光された干渉波は、ファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られる。そして、コントローラ10cにおいて分光器10sからの数値データを処理し、PG装置1において、読み取り可能なデータとして表示したり、プリントアウトするようにしている。
なお、PG装置1には、NCIG10の測定動作と共に、TSVウェーハプロセスを実行するためのソフトウェアが格納され、NCIG10におけるコントローラ10cには、膜厚データの読み取り、数値化処理等の測定手法を実行するためのソフトウェアが格納されている。
When the function of NCIG10 is demonstrated roughly, in NCIG10, infrared light is used and the measuring method by a spectral interferometry is performed. Infrared light irradiated from the sensor head 10h onto the wafer 2 to be measured is reflected from the ground surface and the device surface of the wafer 2 to become reflected light, and the reflected light interferes to become an interference wave. Is received by the sensor head 10h. The interference wave received by the sensor head 10h is sent to the spectroscope 10s via the fiber cable Cf, and the spectroscope 10s samples the interference wave every predetermined time and digitizes it, and the numerical data is converted via the dedicated cable C. It is sent to the controller 10c. The controller 10c processes numerical data from the spectroscope 10s, and the PG device 1 displays it as readable data or prints it out.
The PG device 1 stores software for executing the TSV wafer process along with the measurement operation of the NCIG 10, and the controller 10c in the NCIG 10 executes measurement methods such as reading of film thickness data and digitization processing. Software for storing.

次に、以上のようなNCIG10を用いて行われる測定手法と共になされる、ウェーハ薄膜化のプロセスを、具体例を挙げて説明する。
先ず、Via Firstプロセスを経て予めTSV用のビア6が形成されたウェーハ2に、ビア6が形成された表面(デバイス面)側に支持基材7を貼り合わせて、PG装置1のチャックテーブル3の上面に、吸着プレート4を介して吸着状態で保持する(図1参照)。
そしてPG装置1に対し、操作指令を出し、グラインディング工程を初めとして、ポリッシング工程を実行する。
Next, the wafer thinning process performed together with the measurement technique performed using the NCIG 10 as described above will be described with a specific example.
First, the support base material 7 is bonded to the surface (device surface) side where the vias 6 are formed on the wafer 2 on which the vias 6 for TSV have been previously formed through the Via First process, and the chuck table 3 of the PG device 1. Is held in the suction state via the suction plate 4 (see FIG. 1).
Then, an operation command is issued to the PG device 1, and the polishing process is executed starting with the grinding process.

グラインディング工程のうち、粗研削加工段階を図3に示すフローチャートに基づいて説明する。
粗研削加工開始で(STEP1)、チャックテーブル3が所定数で回転駆動され(STEP2)、グラインディングホイール5が、砥石部5gを介してウェーハ2の研削表面に向けて押込み駆動され(STEP3)、これによって、ウェーハ2のビア6が形成されたデバイス面と反対側の面を研削面として相当量研削される。この粗研削加工開始と共に、NCIG10が起動される(STEP4)。ウェーハ2の上方に近接配置されたセンサヘッド10hから、ウェーハ2へ照射された赤外光は、ウェーハ2の研削面とデバイス面とから反射して反射光となる。これら反射光が干渉して干渉波となってセンサヘッド10hに受光される。センサヘッド10hに受光された干渉波は、ファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られる。そして、コントローラ10cにおいて分光器10sからの数値データを処理し(STEP5)、PG装置1において、読み取り可能なデータとして表示したり、プリントアウトすることにより、研削加工の進行状態を容易に把握することができる。
以上の粗研削加工段階は、NCIG10のセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動して、ウェーハ2に対する測定位置を変えて行われる。
Of the grinding process, the rough grinding step will be described based on the flowchart shown in FIG.
At the start of rough grinding (STEP 1), the chuck table 3 is rotationally driven by a predetermined number (STEP 2), and the grinding wheel 5 is pushed toward the grinding surface of the wafer 2 via the grindstone 5g (STEP 3). As a result, a considerable amount of grinding is performed with the surface opposite to the device surface on which the via 6 of the wafer 2 is formed as a grinding surface. At the same time as the rough grinding starts, the NCIG 10 is activated (STEP 4). Infrared light irradiated to the wafer 2 from the sensor head 10 h disposed close to the upper side of the wafer 2 is reflected from the ground surface and the device surface of the wafer 2 to become reflected light. These reflected lights interfere to form an interference wave and are received by the sensor head 10h. The interference wave received by the sensor head 10h is sent to the spectroscope 10s via the fiber cable Cf, and the spectroscope 10s samples the interference wave every predetermined time and digitizes it, and the numerical data is converted via the dedicated cable C. It is sent to the controller 10c. Then, numerical data from the spectroscope 10s is processed in the controller 10c (STEP 5), and displayed as readable data in the PG device 1 or printed out to easily grasp the progress of the grinding process. Can do.
The above rough grinding step is performed by moving the sensor head 10h of the NCIG 10 above the wafer 2 in parallel to the grinding surface of the wafer 2 and changing the measurement position with respect to the wafer 2.

センサヘッド10hからの赤外光は、図4に示すようにウェーハ2の研削面とデバイス面とからの反射光との干渉波を受光すると同時に、ウェーハ2の研削面とウェーハ2内のビア6の底部とからの反射光との干渉波を受光している。これらの受光データはファイバケーブルCfを介して分光器10sに送られ、分光器10sにおいて干渉波を所定時間ごとにサンプリングして数値化し、数値データを専用ケーブルCを介してコントローラ10cに送られ、コントローラ10cにおいて分光器10sからの数値データを基にウェーハ2の研削面とデバイス面間の膜厚T1を導出する。これと同時に、コントローラ10cは、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を導出し(STEP5)、PG装置1において、読み取り可能なデータとして表示することができる(図5参照)。   As shown in FIG. 4, the infrared light from the sensor head 10h receives the interference wave between the ground surface of the wafer 2 and the reflected light from the device surface, and at the same time, the ground surface of the wafer 2 and the via 6 in the wafer 2. The interference wave with the reflected light from the bottom of the light is received. These received light data are sent to the spectroscope 10s via the fiber cable Cf, and the interference wave is sampled and digitized every predetermined time in the spectroscope 10s, and the numeric data is sent to the controller 10c via the dedicated cable C. The controller 10c derives the film thickness T1 between the ground surface of the wafer 2 and the device surface based on the numerical data from the spectroscope 10s. At the same time, the controller 10c derives the remaining dimension T2 between the ground surface of the wafer 2 and the bottom of the via 6 in the wafer 2 (STEP 5), and can display it as readable data in the PG device 1 ( (See FIG. 5).

以上のような粗研削加工段階は、ウェーハ2の研削面とデバイス面間の膜厚T1が例えば77μm、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が第1の所定値として、NCIG10による読み取り厚さの下限値に達するまで続行される(STEP6)。NCIG10による読み取り厚さの下限値は略10μmであり、それ以下の厚さは直接読み取ることができないからである。
かかる粗研削加工段階において、図5に示すように、研削加工が進むことで、ウェーハ2の研削面とデバイス面間の膜厚T1を示すデータ群αと、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βとは、共に平行に相関して推移していることがわかる。なお、図5において、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βは、ウェーハ2の研削面とデバイス面間の膜厚T1を示すデータ群αに比較して、データ数が明らかに少ない。これは、ここでは、膜厚T1と残存寸法T2をNCIG10により、同時に測定しているためで、同時に測定した場合、高いレベルの方を測定データとして取り込むためである。
したがって、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を示すデータ群βを増加させるためには、例えば所定レベル以上のデータは取り込まないとするデータのマスク処理が考えられる。
In the rough grinding step as described above, the film thickness T1 between the grinding surface of the wafer 2 and the device surface is, for example, 77 μm, and the remaining dimension T2 between the grinding surface of the wafer 2 and the bottom of the via 6 in the wafer 2 is the first. It continues until it reaches the lower limit value of the reading thickness by NCIG10 as a predetermined value (STEP 6). This is because the lower limit value of the reading thickness by the NCIG 10 is about 10 μm, and a thickness below that cannot be read directly.
In the rough grinding process, as shown in FIG. 5, as the grinding process proceeds, a data group α indicating the film thickness T1 between the grinding surface of the wafer 2 and the device surface, the grinding surface of the wafer 2 and the inside of the wafer 2 It can be seen that the data group β indicating the remaining dimension T2 between the bottoms of the vias 6 changes in parallel with each other. In FIG. 5, a data group β indicating the remaining dimension T2 between the ground surface of the wafer 2 and the bottom of the via 6 in the wafer 2 is a data group α indicating the film thickness T1 between the ground surface of the wafer 2 and the device surface. Compared with, the number of data is clearly small. This is because the film thickness T1 and the remaining dimension T2 are measured simultaneously by the NCIG 10 here, and when measured simultaneously, the higher level is taken in as measurement data.
Therefore, in order to increase the data group β indicating the remaining dimension T2 between the ground surface of the wafer 2 and the bottom of the via 6 in the wafer 2, for example, a data masking process in which data exceeding a predetermined level is not taken in is considered. It is done.

ここで、膜厚T1が例えば77μmとなり、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が10μmに達したことは、PG装置1において表示される時間(ms)と厚さ(μm)との関係により検証することができる(図6参照)。
図6において、チャックテーブル3が所定の回転数(例えば60rpm)で、マスク処理によって抽出された残存寸法データの範囲が0〜60μmとした場合を示している。
なお、残存寸法データが複数の層として表示されるのは、ウェーハ2内のビア6の残存寸法にばらつきがあることを示している。
Here, the film thickness T1 becomes 77 μm, for example, and the remaining dimension T2 between the ground surface of the wafer 2 and the bottom of the via 6 in the wafer 2 reaches 10 μm. This can be verified by the relationship with the thickness (μm) (see FIG. 6).
FIG. 6 shows a case where the chuck table 3 has a predetermined rotation speed (for example, 60 rpm) and the range of the remaining dimension data extracted by the mask process is 0 to 60 μm.
The remaining dimension data displayed as a plurality of layers indicates that there is a variation in the remaining dimension of the via 6 in the wafer 2.

次に、グラインディング工程のうち、仕上げ研削加工段階を図7に示すフローチャートに基づいて説明する。
ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が10μmに達すると、仕上げ研削加工段階に入る(STEP7)。チャックテーブル3を回転駆動し(STEP8)、グラインディングホイール5を押込み駆動し(STEP9)、さらに、NCIG10を起動する(STEP10)。ここでNCIG10のセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動させつつ(STEP11)、センサヘッド10hから赤外光をウェーハ2の研削面に照射して以下のように測定が実行される。
PG装置1側において、仕上げ研削加工開始時の膜厚T1(T2=10μm)(ここでは77μm)を格納しておき、次いで仕上げ研削加工進行時のT1を取り込み(STEP12)、残存寸法T2を仕上げ研削加工開始時の膜厚T1(T2=10μm)と仕上げ研削加工進行時のT1とから算出し格納する。すなわち、T2←T2(10μm)−|T1−T1(T2=10μm)|を演算し(STEP13)、格納する。
仕上げ研削加工が進行する中で、T1の値はサンプリング時間ごとに更新され、上記演算によってT2の目標値、すなわち第2の所定値として例えば1μmに達したか否かが判定される(STEP14)。すなわち、PG装置1は、上述の演算により、T2←T2(10μm)−|T1(68μm)−T1(77μm)(T2=10μm)|=10−|68−77|=1μmを導出することで、T1が68μmまで薄膜化した時点で、ウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が目標値1μmに達したことを把握することができる。そして、残存寸法T2が目標値1μmに達した時点で、グラインディング工程において、ビアが貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する寸止め加工が達成されたことがわかり、グラインディング工程を終了させることができる。
なお、以上の仕上げ研削段階ではセンサヘッド10hをウェーハ2の上方で、ウェーハ2の研削面に平行に移動させつつウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2が目標値1μmに達したことを把握するので、ビア直上のウェーハの研削面での研削がより進行して研削量が多くなる研削ムラから、ビアが貫通してしまうことを避けることができる。
Next, the finish grinding step in the grinding process will be described based on the flowchart shown in FIG.
When the remaining dimension T2 between the grinding surface of the wafer 2 and the bottom of the via 6 in the wafer 2 reaches 10 [mu] m, a finish grinding step is started (STEP 7). The chuck table 3 is driven to rotate (STEP 8), the grinding wheel 5 is pushed in (STEP 9), and the NCIG 10 is started (STEP 10). Here, while moving the sensor head 10h of the NCIG 10 above the wafer 2 in parallel with the grinding surface of the wafer 2 (STEP 11), infrared light is irradiated from the sensor head 10h to the grinding surface of the wafer 2 as follows. Measurement is performed.
On the PG device 1 side, the film thickness T1 (T2 = 10 μm) (here 77 μm) at the start of finish grinding is stored, and then T1 when finish grinding is in progress (STEP 12) to finish the remaining dimension T2. It is calculated and stored from the film thickness T1 at the start of grinding (T2 = 10 μm) and T1 at the time of finishing grinding. That is, T2 ← T2 (10 μm) − | T1−T1 (T2 = 10 μm) | is calculated (STEP 13) and stored.
While the finish grinding process proceeds, the value of T1 is updated every sampling time, and it is determined by the above calculation whether the target value of T2, that is, the second predetermined value, has reached, for example, 1 μm (STEP 14). . That is, the PG device 1 derives T2 ← T2 (10 μm) − | T1 (68 μm) −T1 (77 μm) (T2 = 10 μm) | = 10− | 68−77 | = 1 μm by the above-described calculation. When T1 is thinned to 68 μm, it can be understood that the remaining dimension T2 between the ground surface of the wafer 2 and the bottom of the via 6 in the wafer 2 has reached the target value of 1 μm. When the remaining dimension T2 reaches the target value of 1 μm, it can be seen that, in the grinding process, the dimension stop processing for temporarily stopping the thinning process immediately before the via penetrates to TSV has been achieved. The process can be terminated.
In the above finish grinding stage, the remaining dimension T2 between the grinding surface of the wafer 2 and the bottom of the via 6 in the wafer 2 is targeted while moving the sensor head 10h above the wafer 2 in parallel with the grinding surface of the wafer 2. Since it is grasped that the value has reached 1 μm, it is possible to avoid the penetration of the via due to the grinding unevenness in which the grinding on the grinding surface of the wafer immediately above the via proceeds further and the grinding amount increases.

研削終了後は、ウェーハ2をチャックテーブル3に保持させたままの状態で、PG装置1においてポリッシング工程が行われ、加工変質層などが取り除かれる。これにより、ウェーハ2の不用意な割れなどの破損が防止されると共にTSVウェーハを得ることができる。
研磨終了したウェーハ2は、チャックテーブル3から取り外されて、ウェーハ処理工程等の次工程に移送され、コーティングやダイシングが行われる。
After the grinding, the polishing process is performed in the PG device 1 while the wafer 2 is held on the chuck table 3 to remove the work-affected layer and the like. As a result, breakage such as inadvertent cracking of the wafer 2 can be prevented and a TSV wafer can be obtained.
The polished wafer 2 is removed from the chuck table 3 and transferred to the next process such as a wafer processing process, where coating and dicing are performed.

以上のように、NCIG10による読み取り厚さの下限値は略10μmであり、それ以下の厚さは直接読み取ることができなくても、同時に計測される膜厚データを基に簡単な演算でウェーハ2の研削面とウェーハ2内のビア6の底部間の残存寸法T2を求めることができるので、このT2の値を基に、ビアが貫通してTSVとなる寸前で薄膜化プロセスを一旦停止する寸止め加工が達成することができる。
このように上述のような測定方法によれば、NCIGを用いてTSVウェーハ加工を実行する際、ウェーハ内部のビア底部からウェーハ研削面までの残存寸法に基づいて薄膜化加工を行う新たな手法が有効に機能し、これによって、次工程での高能率化および取り代の変動を抑えて加工安定化が可能となるウェーハ薄膜加工制御方法を提供することができる。
As described above, the lower limit value of the reading thickness by the NCIG 10 is about 10 μm, and even if the thickness below that value cannot be read directly, the wafer 2 can be calculated by simple calculation based on the film thickness data measured at the same time. The remaining dimension T2 between the ground surface and the bottom of the via 6 in the wafer 2 can be obtained. Based on the value of T2, the thinning process is temporarily stopped immediately before the via penetrates to the TSV. Stop processing can be achieved.
Thus, according to the measurement method as described above, when performing TSV wafer processing using NCIG, there is a new method for performing thinning processing based on the remaining dimensions from the bottom of the via inside the wafer to the ground surface of the wafer. It is possible to provide a wafer thin film processing control method that functions effectively and thereby enables stabilization of processing by suppressing high efficiency in the next process and fluctuation in machining allowance.

1 PG装置
2 ウェーハ
3 チャックテーブル
4 吸着プレート
5 グラインディングホイール
5g 砥石部
6 ビア
7 支持基材
10 NCIG
10h センサヘッド
10c コントローラ
10s 分光器
Crs RS232Cケーブル
C 専用ケーブル
Cf ファイバケーブル
DESCRIPTION OF SYMBOLS 1 PG apparatus 2 Wafer 3 Chuck table 4 Suction plate 5 Grinding wheel 5g Wheel part 6 Via 7 Support base material 10 NCIG
10h Sensor head 10c Controller 10s Spectrometer Crs RS232C cable C Dedicated cable Cf Fiber cable

Claims (5)

ウェーハ薄膜加工制御方法であって、
貫通電極用のビアをウェーハのビア形成面に予め形成後、前記ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、
前記ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが所定値に達するまで研削加工を行うことを特徴とするウェーハ薄膜加工制御方法。
A wafer thin film processing control method comprising:
After forming the via for the through electrode on the via forming surface of the wafer in advance, the surface opposite to the via forming surface of the wafer is ground as a grinding surface.
Wafer thin film processing characterized in that residual dimension data is obtained by measuring a residual dimension from a via bottom inside the wafer to a ground surface of the wafer, and grinding is performed until the residual dimension data reaches a predetermined value Control method.
ウェーハ薄膜加工制御方法であって、
貫通電極用のビアをウェーハのビア形成面に予め形成後、前記ウェーハのビア形成面と反対側の面を研削面として研削加工を行うに当たり、
前記ウェーハのビア形成面から前記研削面までの膜厚を測定して膜厚データを取得すると共に、前記ウェーハの内部のビア底部からウェーハの研削面までの残存寸法を測定して残存寸法データを取得して、該残存寸法データが第1の所定値に達するまで研削を続行する粗研削加工段階と、
前記残存寸法データが前記第1の所定値に達した後には、前記ウェーハのビア形成面から前記研削面までの膜厚を測定して該膜厚データを取得すると共に、該膜厚データに対応して前記ウェーハの内部のビア底部から前記ウェーハの前記研削面までの残存寸法を導出することで、導出残存寸法データを取得し、該導出残存寸法データが第2の所定値に達すると研削加工を停止するようにした仕上げ研削加工段階と、
を含むことを特徴とするウェーハ薄膜加工制御方法。
A wafer thin film processing control method comprising:
After forming the via for the through electrode on the via forming surface of the wafer in advance, the surface opposite to the via forming surface of the wafer is ground as a grinding surface.
The film thickness data is obtained by measuring the film thickness from the via formation surface of the wafer to the grinding surface, and the residual dimension data is measured by measuring the residual dimension from the via bottom inside the wafer to the grinding surface of the wafer. A rough grinding step of obtaining and continuing grinding until the remaining dimension data reaches a first predetermined value;
After the remaining dimension data reaches the first predetermined value, the film thickness data is obtained by measuring the film thickness from the via formation surface of the wafer to the grinding surface, and corresponds to the film thickness data. The derived remaining dimension data is obtained by deriving the remaining dimension from the bottom of the via inside the wafer to the ground surface of the wafer, and when the derived remaining dimension data reaches the second predetermined value, the grinding process is performed. A finish grinding stage that stops the operation,
A method for controlling the processing of a wafer thin film.
前記膜厚データまたは前記残存寸法データを取得する際、前記ウェーハを所定数回転させた状態で取得するようにした、請求項1または2に記載のウェーハ薄膜加工制御方法。   3. The wafer thin film processing control method according to claim 1, wherein the film thickness data or the remaining dimension data is acquired in a state in which the wafer is rotated a predetermined number of times. 非接触型膜厚測定装置におけるセンサヘッドにより前記膜厚データまたは残存寸法データを取得するようにし、前記膜厚データまたは残存寸法データは、前記センサヘッドの前記ウェーハに対する取得位置を変更して取得されるようにした、請求項1から3のいずれか1項に記載のウェーハ薄膜加工制御方法。   The film thickness data or residual dimension data is acquired by a sensor head in a non-contact type film thickness measuring apparatus, and the film thickness data or residual dimension data is acquired by changing the acquisition position of the sensor head with respect to the wafer. The wafer thin film processing control method according to any one of claims 1 to 3, wherein: 前記膜厚データまたは前記残存寸法データを所定時間間隔でサンプリングし、該サンプリング毎に前記膜厚データまたは前記残存寸法データのうち、所定のピークレベル内のデータのみを取得するマスク処理を行うようにした、請求項1から4のいずれか1項に記載のウェーハ薄膜加工制御方法。   The film thickness data or the remaining dimension data is sampled at a predetermined time interval, and a mask process for obtaining only data within a predetermined peak level of the film thickness data or the remaining dimension data is performed for each sampling. The wafer thin film processing control method according to any one of claims 1 to 4.
JP2011242828A 2011-11-04 2011-11-04 Wafer thin film processing control method Active JP5945111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011242828A JP5945111B2 (en) 2011-11-04 2011-11-04 Wafer thin film processing control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011242828A JP5945111B2 (en) 2011-11-04 2011-11-04 Wafer thin film processing control method

Publications (2)

Publication Number Publication Date
JP2013098498A true JP2013098498A (en) 2013-05-20
JP5945111B2 JP5945111B2 (en) 2016-07-05

Family

ID=48620108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011242828A Active JP5945111B2 (en) 2011-11-04 2011-11-04 Wafer thin film processing control method

Country Status (1)

Country Link
JP (1) JP5945111B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346099A (en) * 2013-06-17 2013-10-09 华进半导体封装先导技术研发中心有限公司 TSV wafer thinning on-line control method and system based on infrared technology
JP2015205367A (en) * 2014-04-21 2015-11-19 株式会社ディスコ Grinding device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316279A (en) * 1995-02-14 1996-11-29 Internatl Business Mach Corp <Ibm> Thickness measuring method for semiconductor base body and its measurement device
JP2006024631A (en) * 2004-07-06 2006-01-26 Fujikura Ltd Method and apparatus for evaluating blind via depth, and substrate grinder
JP2009111238A (en) * 2007-10-31 2009-05-21 Marubun Corp Semiconductor wafer grinder
WO2010081767A1 (en) * 2009-01-13 2010-07-22 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
JP2011014800A (en) * 2009-07-03 2011-01-20 Sumco Corp Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316279A (en) * 1995-02-14 1996-11-29 Internatl Business Mach Corp <Ibm> Thickness measuring method for semiconductor base body and its measurement device
JP2006024631A (en) * 2004-07-06 2006-01-26 Fujikura Ltd Method and apparatus for evaluating blind via depth, and substrate grinder
JP2009111238A (en) * 2007-10-31 2009-05-21 Marubun Corp Semiconductor wafer grinder
WO2010081767A1 (en) * 2009-01-13 2010-07-22 International Business Machines Corporation High-yield method of exposing and contacting through-silicon vias
JP2011014800A (en) * 2009-07-03 2011-01-20 Sumco Corp Method for measuring film thickness of epitaxial layer, method for manufacturing epitaxial wafer, and method for controlling manufacturing process of epitaxial wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346099A (en) * 2013-06-17 2013-10-09 华进半导体封装先导技术研发中心有限公司 TSV wafer thinning on-line control method and system based on infrared technology
JP2015205367A (en) * 2014-04-21 2015-11-19 株式会社ディスコ Grinding device

Also Published As

Publication number Publication date
JP5945111B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
JP6637831B2 (en) Device manufacturing method and grinding device
JP6422388B2 (en) Method for forming cutting groove
JP6618822B2 (en) Method for detecting wear amount of grinding wheel
TWI424487B (en) Back-grinding processes for semiconductor wafers, controlling systems thereof, and methods for reducing defects thereof
JP2010199227A (en) Grinding device
JP2009021462A (en) Method for processing wafer
JP5917850B2 (en) Wafer processing method
JP5945111B2 (en) Wafer thin film processing control method
JP6215069B2 (en) Cutting equipment
JP5357477B2 (en) Grinding method and grinding apparatus
US20140113526A1 (en) Wafer process control
US20190157151A1 (en) Wafer processing method
JP2001198813A (en) Polishing device and its polishing method
US9002493B2 (en) Endpoint detector for a semiconductor processing station and associated methods
JP6042662B2 (en) Wafer processing method
Vial et al. Challenges and solutions for ultra-thin (50 μm) silicon using innovative ZoneBOND™ process
CN110098105A (en) Wafer processing method
JP6057592B2 (en) Wafer processing method
JP7187115B2 (en) Wafer processing method
JP6105872B2 (en) Wafer processing method
US9550273B2 (en) Polishing device and method of polishing semiconductor wafer
JP6095521B2 (en) Split method
Alapati et al. TSV metrology and inspection challenges
Ismail et al. Chemical Wet Etching of Silicon Wafers from a Mixture of Concentrated Acids
JP6105873B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160527

R150 Certificate of patent or registration of utility model

Ref document number: 5945111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250