JP2011014066A - 表示制御回路及び表示制御方法 - Google Patents
表示制御回路及び表示制御方法 Download PDFInfo
- Publication number
- JP2011014066A JP2011014066A JP2009159621A JP2009159621A JP2011014066A JP 2011014066 A JP2011014066 A JP 2011014066A JP 2009159621 A JP2009159621 A JP 2009159621A JP 2009159621 A JP2009159621 A JP 2009159621A JP 2011014066 A JP2011014066 A JP 2011014066A
- Authority
- JP
- Japan
- Prior art keywords
- display
- power supply
- memory
- control circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Power Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる表示制御回路及び表示制御方法を提供すること
【解決手段】本発明の第1の態様における表示制御回路は、電源端子を介して電力が供給され、表示装置に表示する表示データが格納される表示メモリと、要求に応じて電源端子を電源もしくはグランドに接続する電源部と、表示装置において表示をしないスタンバイモードに移行する場合に、電源端子をグランドに接続するように電源部に要求するとともに、当該要求から所定の時間が経過したときに、スタンバイモードであっても、電源端子を電源に接続するように電源部に要求する制御部を備える。
【選択図】図1
【解決手段】本発明の第1の態様における表示制御回路は、電源端子を介して電力が供給され、表示装置に表示する表示データが格納される表示メモリと、要求に応じて電源端子を電源もしくはグランドに接続する電源部と、表示装置において表示をしないスタンバイモードに移行する場合に、電源端子をグランドに接続するように電源部に要求するとともに、当該要求から所定の時間が経過したときに、スタンバイモードであっても、電源端子を電源に接続するように電源部に要求する制御部を備える。
【選択図】図1
Description
本発明は、表示制御回路及び表示制御方法に関し、特に表示装置に表示する表示データを格納する表示メモリにおける消費電力を低減する技術に関する。
LCD(Liquid Crystal Display)における表示を制御するLCDドライバIC(Integrated Circuit)には、LCDに表示するデータを格納する表示メモリが備えられている。この表示メモリは、LCDの画素数の増加に伴い、大容量化が進んでいる。そのため、製造プロセスの微細化によって、表示メモリに含まれるメモリセルにおけるオフリーク電流が増大してきている。
特許文献1には、複数のメモリブロックから構成される複数のメモリバンクに対応する電源制御回路を備えたメモリが開示されている。メモリバンクを構成するメモリブロックには、有効ビットが設けられており、メモリバンク内の全てのメモリブロックの有効ビットが、メモリブロックに書き込まれているデータが無効なデータである旨を示す場合に、そのメモリバンクの電源をオフにする。これにより、回路面積を小さく抑えたまま簡単な制御でオフリーク電流を小さく抑えることができる。
しかし、特許文献1に開示の技術では、電源がオフにされているメモリバンクに有効なデータの書き込みを行って使用しようとするときに、電源をオンにして、メモリバンクが使用可能となるまでの準備時間が必要になってしまうという問題がある。
例えば、折り畳み式の携帯電話機では、携帯電話機を開いたときに画面に瞬時に画像が表示されることが要求される。しかし、特許文献1に開示の技術を適用した場合には、携帯電話機を閉じているときに、メモリバンクの電源をオフにしてオフリーク電流を低減できていても、携帯電話機を開いてから、表示メモリが使用可能となるまでの準備時間が必要となるため、要求される時間内に、画面に表示する画像のデータを格納する表示メモリに格納して、このデータを画面に表示することができないという問題がある。
例えば、折り畳み式の携帯電話機では、携帯電話機を開いたときに画面に瞬時に画像が表示されることが要求される。しかし、特許文献1に開示の技術を適用した場合には、携帯電話機を閉じているときに、メモリバンクの電源をオフにしてオフリーク電流を低減できていても、携帯電話機を開いてから、表示メモリが使用可能となるまでの準備時間が必要となるため、要求される時間内に、画面に表示する画像のデータを格納する表示メモリに格納して、このデータを画面に表示することができないという問題がある。
なお、特許文献2には、メモリセルに供給される外部電源の電圧を降下してメモリセルをスタンバイにするレギュレータ回路によって、メモリセルを外部電源から切り離さずに、データリテンション不良のスクリーニングを可能とする技術が開示されている。また、これにより、メモリブロックの使用マップにそって、消費電力の低減制御がユーザ制御で容易に行える。
また、特許文献3には、スタンバイ時に電気抵抗を通して電源からメモリセルへ電流を供給することにより、スタンバイ状態にあるときの消費電流を必要最小限に抑えて、携帯用電子機器に使用されるときなど電源の寿命に限界がある場合、データを長時間保持することができるようにする技術が開示されている。
また、特許文献3には、スタンバイ時に電気抵抗を通して電源からメモリセルへ電流を供給することにより、スタンバイ状態にあるときの消費電流を必要最小限に抑えて、携帯用電子機器に使用されるときなど電源の寿命に限界がある場合、データを長時間保持することができるようにする技術が開示されている。
背景技術として説明したように、表示メモリを使用するまで表示メモリの電源をオフにして、オフリーク電流による消費電力を低減する方法では、表示メモリが使用可能となるまでに、準備時間が必要になってしまうため、データを表示するために準備時間が必要となってしまうという問題がある。
本発明の第1の態様における表示制御回路は、電源端子を介して電力が供給され、表示装置に表示する表示データが格納される表示メモリと、要求に応じて前記電源端子を電源もしくはグランドに接続する電源部と、前記表示装置において表示をしないスタンバイモードに移行する場合に、前記電源端子をグランドに接続するように前記電源部に要求するとともに、当該要求から所定の時間が経過したときに、前記スタンバイモードであっても、前記電源端子を電源に接続するように前記電源部に要求する制御部を備えたものである。
これにより、表示メモリに電力を供給し続けている場合よりも、オフリーク電流による消費電力が低減されることが本願発明者の経験により判明していることから、表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに表示メモリを使用してデータを表示することができる。
本発明の第2の態様における表示制御方法は、表示メモリに格納される表示データを表示装置に表示する表示制御方法であって、前記表示装置における表示をしないスタンバイモードに移行する場合に、前記表示メモリに含まれるメモリセルにおける電圧値を下げ、 所定の時間、前記メモリセルにおける電圧値を下げたときに、前記スタンバイモードであっても、前記メモリセルに電力を供給するものである。
これにより、表示メモリに電力を供給し続けている場合よりも、オフリーク電流による消費電力が低減されることが本願発明者の経験により判明していることから、表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる。
上述の各態様により、表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる表示制御回路及び表示制御方法を提供することができる。
以下、図面を参照して本発明の実施の形態について説明する。
まず、図1を参照して、本発明の実施の形態にかかる表示制御装置の構成について説明する。図1は、本発明の実施の形態にかかる表示制御装置の構成図である。
まず、図1を参照して、本発明の実施の形態にかかる表示制御装置の構成について説明する。図1は、本発明の実施の形態にかかる表示制御装置の構成図である。
表示制御装置1は、CPU(Central Processing Unit)2、ドライバIC3及びPanel4を有する。
CPU2は、Panel4に表示する表示データ、Panel4への表示のオン・オフの指示、Panel4の所定部分への表示指示のような表示方法指示などをドライバIC3の制御回路32に出力する。
CPU2は、Panel4に表示する表示データ、Panel4への表示のオン・オフの指示、Panel4の所定部分への表示指示のような表示方法指示などをドライバIC3の制御回路32に出力する。
ドライバIC3は、SRAM31、制御回路32、Regulator回路33及びソースドライバ34を含む。
SRAM(Static Random Access Memory)31は、Panel4に表示する表示データを格納する。
制御回路32は、CPU2から出力された表示データをSRAM31に格納する。また、制御回路32は、CPU2からの指示に応じて、SRAM31に格納される表示データをソースドライバ34に出力する制御を行う。制御回路32は、制御部として機能する。
Regulator回路33は、電源(図示せず)からの電力VDCの供給を受けて、供給された電力VDCに基づいて、SRAM31に電力VRAMを供給するとともに、制御回路32に電力VDDを供給する制御を行う。Regulator回路33は、電源部として機能する。
ソースドライバ34は、D/A変換(Digital to Analog conversion)によって、SRAM31から取得した表示データに応じた電圧をPanel4へ印加することにより、表示データをPanel4に表示する。
SRAM(Static Random Access Memory)31は、Panel4に表示する表示データを格納する。
制御回路32は、CPU2から出力された表示データをSRAM31に格納する。また、制御回路32は、CPU2からの指示に応じて、SRAM31に格納される表示データをソースドライバ34に出力する制御を行う。制御回路32は、制御部として機能する。
Regulator回路33は、電源(図示せず)からの電力VDCの供給を受けて、供給された電力VDCに基づいて、SRAM31に電力VRAMを供給するとともに、制御回路32に電力VDDを供給する制御を行う。Regulator回路33は、電源部として機能する。
ソースドライバ34は、D/A変換(Digital to Analog conversion)によって、SRAM31から取得した表示データに応じた電圧をPanel4へ印加することにより、表示データをPanel4に表示する。
Panel4は、SRAM31に格納される表示データが表示される。Panel4は、例えば、LCDや有機EL(Organic Electroluminescence)等の表示装置である。
続いて、図2を参照して、本発明の実施の形態にかかるRegulator回路の構成について説明する。図2は、本発明の実施の形態にかかるRegulator回路の構成図である。
Regulator回路33は、スイッチ331、可変抵抗332、抵抗333及びアンプ回路334を含む。
スイッチ331は、入力されるRSTBY信号の値に応じて、SRAM31に電源から出力される電力VDCに基づいた電力VRAMを供給、もしくは、SRAM31に電力VRAMを供給する信号線をGND(グランド)にショートする。言い換えると、スイッチ331は、SRAM31が有し、SRAM31に含まれるメモリセル(図示せず)に供給される電力の入力を受ける電源端子(図示せず)を、電源に接続、もしくは、GNDに接続する。
可変抵抗332は、電力VDD及び電力VRAMの電圧を調整する。
抵抗333は、負荷抵抗である。
アンプ回路334は、電力VDCを増幅して出力する。
スイッチ331は、入力されるRSTBY信号の値に応じて、SRAM31に電源から出力される電力VDCに基づいた電力VRAMを供給、もしくは、SRAM31に電力VRAMを供給する信号線をGND(グランド)にショートする。言い換えると、スイッチ331は、SRAM31が有し、SRAM31に含まれるメモリセル(図示せず)に供給される電力の入力を受ける電源端子(図示せず)を、電源に接続、もしくは、GNDに接続する。
可変抵抗332は、電力VDD及び電力VRAMの電圧を調整する。
抵抗333は、負荷抵抗である。
アンプ回路334は、電力VDCを増幅して出力する。
続いて、図1〜4を参照して、本発明の実施の形態にかかる表示制御装置の動作について説明する。図3は、本発明の実施の形態にかかる表示制御装置の動作を示すタイミングチャートである。
まず、CPU2は、Panel4への表示データの表示を行う表示モードから、表示を行わない消費電力を低減するスタンバイモードに移行するときに、スタンバイ信号をHighにして、制御回路32に出力する(T0)。
制御回路32は、CPU2からHighとなったスタンバイ信号の入力を受けると、SRAM31からソースドライバ34への表示データの出力を行わないように制御し、RSTBY信号をHighにして、Regulator回路33に出力する。
Regulator回路33は、制御回路32からHighとなったRSTBY信号の入力を受けると、スイッチ331を切り替えて、SRAM31の電源端子にGNDを接続する。
制御回路32は、CPU2からHighとなったスタンバイ信号の入力を受けると、SRAM31からソースドライバ34への表示データの出力を行わないように制御し、RSTBY信号をHighにして、Regulator回路33に出力する。
Regulator回路33は、制御回路32からHighとなったRSTBY信号の入力を受けると、スイッチ331を切り替えて、SRAM31の電源端子にGNDを接続する。
ここで、SRAM31の電源端子へのGNDの接続は、予め定められた時間行われる。ここでの予め定められた時間とは、SRAM31に含まれるメモリセルに充電されている電荷のレベルが十分に下がるまでの時間である。
具体的には、図4に示すメモリセルの一例を用いて説明すると、SRAM31の電源端子に電力VRAMが供給されている場合、メモリセルにおける電圧値Vcellには、電力VRAMに基づいて、メモリセルの動作に必要な電圧が印加された値となっている。つまり、予め定められた時間とは、このメモリセルにおける電圧値Vcellが十分に下がるまでの時間となる。好ましくは、メモリセルの電圧値Vcellが0になるまでの時間である。
なお、この時間は、メモリセルにおける電圧値Vcellが十分に下がり、オフリーク電流による消費電力が低減されるまでに必要な時間を予め測定する等して、その結果に基づいて決定してもよい。
具体的には、図4に示すメモリセルの一例を用いて説明すると、SRAM31の電源端子に電力VRAMが供給されている場合、メモリセルにおける電圧値Vcellには、電力VRAMに基づいて、メモリセルの動作に必要な電圧が印加された値となっている。つまり、予め定められた時間とは、このメモリセルにおける電圧値Vcellが十分に下がるまでの時間となる。好ましくは、メモリセルの電圧値Vcellが0になるまでの時間である。
なお、この時間は、メモリセルにおける電圧値Vcellが十分に下がり、オフリーク電流による消費電力が低減されるまでに必要な時間を予め測定する等して、その結果に基づいて決定してもよい。
制御回路32は、予め定められた時間が経過すると、RSTBY信号をLowにして、Regulator回路33に出力する。
Regulator回路33は、制御回路32からLowとなったRSTBY信号の入力を受けると、スイッチ331を切り替えて、SRAM31の電源端子に電源を接続し、SRAM31に電力VRAMを供給する。このとき、SRAM31に含まれるメモリセルの状態は、全てが0を示す状態ではなく、0か1のどちらかの値を示す状態に落ち着く。
Regulator回路33は、制御回路32からLowとなったRSTBY信号の入力を受けると、スイッチ331を切り替えて、SRAM31の電源端子に電源を接続し、SRAM31に電力VRAMを供給する。このとき、SRAM31に含まれるメモリセルの状態は、全てが0を示す状態ではなく、0か1のどちらかの値を示す状態に落ち着く。
そして、CPU2は、表示モードに移行するときに、表示データ及びスタンバイ信号をLowにして、制御回路32に出力する(T1)。
制御回路32は、CPU2から表示データの出力を受けると、この表示データをSRAM31に格納する。また、制御回路32は、CPU2からLowとなったスタンバイ信号の入力を受けると、SRAM31からソースドライバ34への表示データの出力を行うように制御する。
そして、ソースドライバ34は、SRAM31から出力された表示データに応じた電圧をPanel4へ印加することにより、表示データをPanel4に表示する。
制御回路32は、CPU2から表示データの出力を受けると、この表示データをSRAM31に格納する。また、制御回路32は、CPU2からLowとなったスタンバイ信号の入力を受けると、SRAM31からソースドライバ34への表示データの出力を行うように制御する。
そして、ソースドライバ34は、SRAM31から出力された表示データに応じた電圧をPanel4へ印加することにより、表示データをPanel4に表示する。
以上に説明したように、SRAM31に含まれるメモリセルの電荷を抜いた後に、SRAM31に再び電力VRAMを供給して動作をさせた場合、そのまま電力VRAMを供給し続けて動作をさせた場合に比べて、オフリーク電流による消費電力が低減されることが本願発明者の経験により判明している。また、メモリセルの電荷を抜いた後は、スタンバイモードであっても、SRAM31に電力VRAMを供給しているため、準備時間を必要とせずに、SRAM31に表示データの書き込みを行うことができる。
よって、本実施の形態によれば、表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる。
よって、本実施の形態によれば、表示メモリにおけるオフリーク電流による消費電力を低減しつつ、準備時間を必要とせずに、表示メモリを使用してデータを表示することができる。
なお、スタンバイモードに移行してから、再び表示モードに移行するまでの最少時間が判明している場合、スイッチ331は、それに合わせて小さくしたサイズのトランジスタにより構成されるようにしてもよい。つまり、小さいサイズのトランジスタにより構成したスイッチ331は、大きいサイズのトランジスタにより構成したトランジスタより、切り替えに時間が長くかかってしまうが、再び表示モードに移行するまでの最少時間が判明している場合は、この最少時間内で、スイッチ331の切り替え、及び、電力VRAMが供給されたSRAM31における準備時間が完了するようなトランジスタサイズとするようにしてもよい。
また、本実施の形態は、好ましくは、オフリーク電流が増大してくる180nmよりも小さい製造プロセスのメモリに適用することができる。さらに、より好ましくは、オフリーク電流がより増大してくる150nmよりも小さい製造プロセスのメモリに適用することができる。
なお、本発明における実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、本実施の形態では、スタンバイモードから表示モードに移行するときに、表示データを表示メモリに格納しているが、メモリに電力を供給して、表示メモリが使用可能となったときに、前もって表示データを格納するようにしてもよい。
例えば、本実施の形態では、スタンバイモードから表示モードに移行するときに、表示データを表示メモリに格納しているが、メモリに電力を供給して、表示メモリが使用可能となったときに、前もって表示データを格納するようにしてもよい。
また、表示メモリに含まれるメモリセルの構成は、本実施の形態において図4により例示した構成に限られない。例えば、ディプレッション型のトランジスタを含んで構成されているものでもよく、抵抗を含んで構成されているものであってもよい。
また、本実施の形態における表示メモリとは、表示メモリの一部又は全部によるものも含まれ、例えば、スタンバイモードに移行した場合に、表示メモリに含まれる一部のメモリセルについて、GNDに接続して電圧値を下げるようにしてもよい。
また、本実施の形態における表示メモリとは、表示メモリの一部又は全部によるものも含まれ、例えば、スタンバイモードに移行した場合に、表示メモリに含まれる一部のメモリセルについて、GNDに接続して電圧値を下げるようにしてもよい。
1 表示制御回路
2 CPU
3 ドライバIC
4 Panel
31 SRAM
32 制御回路
33 Regulator回路
34 ソースドライバ
331 スイッチ
332 可変抵抗
333 抵抗
334 アンプ回路
2 CPU
3 ドライバIC
4 Panel
31 SRAM
32 制御回路
33 Regulator回路
34 ソースドライバ
331 スイッチ
332 可変抵抗
333 抵抗
334 アンプ回路
Claims (9)
- 電源端子を介して電力が供給され、表示装置に表示する表示データが格納される表示メモリと、
要求に応じて前記電源端子を電源もしくはグランドに接続する電源部と、
前記表示装置において表示をしないスタンバイモードに移行する場合に、前記電源端子をグランドに接続するように前記電源部に要求するとともに、当該要求から所定の時間が経過したときに、前記スタンバイモードであっても、前記電源端子を電源に接続するように前記電源部に要求する制御部を備えた表示制御回路。 - 前記表示制御回路は、スタンバイモードを示す信号を出力するCPUと接続されるドライバ回路であることを特徴とする請求項1に記載の表示制御回路。
- 前記制御部は、前記電源端子を前記グランドに接続をするか否かを示すグランド接続信号を前記電源部に出力することによって、前記要求を行い、
前記電源部は、前記制御部から入力されるグランド接続信号に基づいて、前記接続を行う請求項1又は2に記載の表示制御回路。 - 前記電源部は、前記電源端子を前記電源もしくは前記グランドに接続するスイッチを有し、前記スイッチを切り替えることによって、前記接続を行う請求項1乃至3のいずれかに記載の表示制御回路。
- 前記制御部は、前記スタンバイモードを解除する場合に、前記表示メモリに表示データを格納することを特徴とする請求項1乃至4のいずれかに記載の表示制御回路。
- 前記表示メモリは、SRAMである請求項1乃至5のいずれかに記載の表示制御回路。
- 前記所定の時間は、前記表示メモリに含まれるメモリセルにおける電圧値を所定の値に下げるまでの時間である請求項1乃至6のいずれかに記載の表示制御回路。
- 前記メモリは、製造プロセスが180nmよりも小さいことを特徴とする請求項1乃至7のいずれかに記載の表示制御回路。
- 表示メモリに格納される表示データを表示装置に表示する表示制御方法であって、
前記表示装置における表示をしないスタンバイモードに移行する場合に、前記表示メモリに含まれるメモリセルにおける電圧値を下げ、
所定の時間、前記メモリセルにおける電圧値を下げたときに、前記スタンバイモードであっても、前記メモリセルに電力を供給する表示制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159621A JP2011014066A (ja) | 2009-07-06 | 2009-07-06 | 表示制御回路及び表示制御方法 |
US12/796,734 US20110004777A1 (en) | 2009-07-06 | 2010-06-09 | Display control circuit and display control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159621A JP2011014066A (ja) | 2009-07-06 | 2009-07-06 | 表示制御回路及び表示制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011014066A true JP2011014066A (ja) | 2011-01-20 |
Family
ID=43413255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009159621A Pending JP2011014066A (ja) | 2009-07-06 | 2009-07-06 | 表示制御回路及び表示制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110004777A1 (ja) |
JP (1) | JP2011014066A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105607725B (zh) * | 2012-08-17 | 2019-03-01 | 宏碁股份有限公司 | 电源管理系统及电源管理方法 |
JP6110122B2 (ja) * | 2012-12-07 | 2017-04-05 | シナプティクス・ジャパン合同会社 | 集積回路装置、パネル表示装置及び表示パネルドライバ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6249717B1 (en) * | 1996-11-08 | 2001-06-19 | Sangstat Medical Corporation | Liquid medication dispenser apparatus |
EP1262939B1 (en) * | 2001-05-31 | 2012-02-01 | Nokia Corporation | Method and apparatus for updating a frame buffer with reduced power consumption |
US7042263B1 (en) * | 2003-12-18 | 2006-05-09 | Nvidia Corporation | Memory clock slowdown synthesis circuit |
US7165165B2 (en) * | 2004-03-16 | 2007-01-16 | Intel Corporation | Anticipatory power control of memory |
US20060271798A1 (en) * | 2005-05-31 | 2006-11-30 | Sony Computer Entertainment America Inc. | Configurable interrupt scheme for waking up a system from sleep mode |
US7707400B2 (en) * | 2005-10-31 | 2010-04-27 | Microsoft Corporation | Direct computing experience |
JP2008129351A (ja) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | 画像表示装置及び画像表示方法 |
US20080186319A1 (en) * | 2007-02-05 | 2008-08-07 | D.S.P. Group Ltd. | Dynamically activated frame buffer |
US7924650B2 (en) * | 2009-06-30 | 2011-04-12 | Oracle America, Inc. | Dynamically controlled voltage regulator for a memory |
-
2009
- 2009-07-06 JP JP2009159621A patent/JP2011014066A/ja active Pending
-
2010
- 2010-06-09 US US12/796,734 patent/US20110004777A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110004777A1 (en) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2418640B1 (en) | Display device having memory in pixels | |
US7948295B2 (en) | Miniaturized demultiplexer and electronic device using same | |
US8188961B2 (en) | Liquid crystal display device and method for decaying residual image thereof | |
JP2007199203A (ja) | 駆動装置およびその駆動方法 | |
JP2010160376A (ja) | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 | |
JP2010107732A (ja) | 液晶表示装置 | |
TWI474308B (zh) | 畫素元件及其顯示面板與控制方法 | |
WO2017190424A1 (zh) | 一种可兼容多种显示模式的驱动系统 | |
JP2006201760A (ja) | 表示装置の駆動回路及び駆動方法 | |
TW201140552A (en) | A shared-capacitor voltage stabilizer circuit and method of time-sharing a capacitor in a voltage stabilizer | |
US9582066B2 (en) | Stand-by power control device, liquid crystal display device including the same, and method of controlling stand-by power | |
JPWO2011125416A1 (ja) | 液晶表示装置 | |
US8144098B2 (en) | Dot-matrix display refresh charging/discharging control method and system | |
US20100214272A1 (en) | Display and electronic apparatus equipped with same | |
CN109935218A (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
JP2011014066A (ja) | 表示制御回路及び表示制御方法 | |
US20030011556A1 (en) | Line drive circuit, electro-optic device, and display device | |
US8164550B2 (en) | Liquid crystal display device | |
KR20020079562A (ko) | 표시 장치 | |
JP2008304566A (ja) | プリチャージ回路、これを含む液晶表示装置および電子機器 | |
JP4845281B2 (ja) | 表示装置 | |
KR20090131844A (ko) | 액정표시장치용 게이트구동부 | |
KR100600985B1 (ko) | 액정 표시 장치에서의 누설 전류 방지 장치 | |
JP2008170843A (ja) | 電気光学装置、駆動回路および電子機器 | |
CN108062934B (zh) | 低功率lcd驱动器电路 |