JP2011013338A

JP2011013338A - Display device, method for driving the same, and electronic equipment

Info

Publication number: JP2011013338A
Application number: JP2009155736A
Authority: JP
Inventors: Hideki Sugimoto; 秀樹杉本; Tadashi Toyomura; 直史豊村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-06-30
Filing date: 2009-06-30
Publication date: 2011-01-20

Abstract

PROBLEM TO BE SOLVED: To provide: a display device which takes a large gradation-complementary margin; a method for driving the same; and electronic equipment.SOLUTION: When a bootstrap operation starts after gradation-complementary writing is started, the voltage of a power source line PSL is immediately reduced from Vto Vto stop the bootstrap operation (T). Then, while the voltage of a signal line DTL is Vjust before a light emission period starts, the voltage of the power source line PSL is raised from Vto V, and then the voltage of a scanning line WSL is raised from Vto Vto execute mobility correction and writing (T, T).

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。 The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。 In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (electroluminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized.

有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。 Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。 In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing in a light emitting element arranged for each pixel is controlled by an active element (generally a TFT (Thin Film Transistor)) in a drive circuit provided for each light emitting element.

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。 By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the current value that flows through the drive transistor changes, so the current value that flows through the organic EL element also changes, and the current value Accordingly, the light emission luminance also changes.

また、駆動トランジスタの閾値電圧Ｖ_thや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖ_thや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖ_thや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。 Further, the threshold voltage V _th and the mobility μ of the driving transistor may change with time, or the threshold voltage V _th and the mobility μ may be different for each pixel circuit due to variations in manufacturing processes. When the threshold voltage V _th and the mobility μ of the driving transistor are different for each pixel circuit, the current value flowing through the driving transistor varies for each pixel circuit. Therefore, even if the same voltage is applied to the gate of the driving transistor, the organic EL The light emission luminance of the elements varies, and the uniformity of the screen is lost.

そこで、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧Ｖ_thや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１〜４参照）。これら特許文献１〜４には、μ補正と信号書き込みとを同時に行ったり、信号書き込みを行いながらその最後の期間に信号書き込みと並行してμ補正を行ったりすることが記載されている。 Therefore, in order to keep the light emission luminance of the organic EL element constant, a compensation function for fluctuations in the IV characteristics of the organic EL element and a correction function for fluctuations in the threshold voltage _Vth and mobility μ of the driving transistor are incorporated. Display devices have been developed (see, for example, Patent Documents 1 to 4). These Patent Documents 1 to 4 describe performing μ correction and signal writing at the same time, or performing μ correction in parallel with signal writing during the last period while performing signal writing.

特開２００７−１７１８２７号公報JP 2007-171827 A 特開２００７−１０８３８１号公報JP 2007-108381 A 特開２００７−１３３２８３号公報JP 2007-133283 A 特開２００７−１３３２８４号公報JP 2007-133284 A

上記特許文献１〜４に記載の駆動方法を応用して、閾値補正を行った後に、信号書き込みを２回に分けて行うことで映像階調を増大させる方法が過去に提案されている。しかし、この方法では、１回目の信号書き込みがなされた後、２回目の信号書き込みがなされるまでの間、ブートストラップが生じてしまう。その結果、階調補完に必要な刻みが荒くなり、階調補完マージンが狭くなってしまうという問題があった。 In the past, there has been proposed a method of increasing the video gradation by performing signal writing in two steps after performing threshold correction by applying the driving methods described in Patent Documents 1 to 4. However, in this method, after the first signal writing, the bootstrap occurs until the second signal writing. As a result, there is a problem that the gradation necessary for gradation complementation becomes rough and the gradation complement margin becomes narrow.

本発明はかかる問題点に鑑みてなされたもので、その目的は、階調補完マージンを大きくとることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a display device capable of obtaining a large gradation complement margin, a driving method thereof, and an electronic apparatus.

本発明の表示装置は、画素回路アレイ部と、走査線駆動回路と、信号線駆動回路と、電源線駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。信号線駆動回路は、映像信号に対応する信号電圧および階調補完電圧を、階調補完電圧、信号電圧の順に各信号線に印加して、選択対象の画素回路への書き込みを行うようになっている。電源線駆動回路は、複数の電源線に制御パルスを順次印加して、前記複数の発光素子の発光および消光を制御するようになっている。電源線駆動回路は、さらに、信号線駆動回路が選択対象の画素回路へ階調補完電圧を書き込み終わった時から、選択対象の画素回路へ信号電圧を書き始める時までの期間内に、画素回路内を流れる過渡電流を小さくする制御パルスを複数の電源線に順次印加するようになっている。 The display device of the present invention includes a pixel circuit array section, a scanning line driving circuit, a signal line driving circuit, and a power supply line driving circuit. The pixel circuit array section includes a plurality of scanning lines and a plurality of power supply lines arranged in a row, a plurality of signal lines arranged in a column, and a matrix corresponding to an intersection of each scanning line and each signal line. A plurality of light emitting elements and a plurality of pixel circuits arranged in a shape are included. The scanning line driving circuit sequentially applies selection pulses to a plurality of scanning lines to sequentially select a plurality of light emitting elements and a plurality of pixel circuits. The signal line driver circuit applies the signal voltage and the gradation complementary voltage corresponding to the video signal to each signal line in the order of the gradation complementary voltage and the signal voltage, and performs writing to the pixel circuit to be selected. ing. The power supply line drive circuit sequentially applies control pulses to a plurality of power supply lines to control light emission and extinction of the plurality of light emitting elements. The power line driver circuit further includes a pixel circuit within a period from when the signal line driver circuit finishes writing the gradation complementary voltage to the pixel circuit to be selected until when the signal voltage starts to be written to the pixel circuit to be selected. A control pulse for reducing the transient current flowing inside is sequentially applied to a plurality of power supply lines.

本発明の電子機器は、上記表示装置を備えたものである。 An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の２つのステップを含むものである。
（Ａ）以下の構成を備えた表示装置を用意するステップ
（Ｂ）電源線駆動回路を用いて、信号線駆動回路が選択対象の画素回路へ階調補完電圧を書き込み終わった時から、選択対象の画素回路へ信号電圧を書き始める時までの期間内に、画素回路内を流れる過渡電流を小さくする制御パルスを複数の電源線に順次印加するステップ The display device driving method of the present invention includes the following two steps.
(A) Step of preparing a display device having the following configuration (B) Using the power supply line driving circuit, the signal line driving circuit finishes writing the gradation complementary voltage to the pixel circuit to be selected, and then the selection target Sequentially applying a control pulse to a plurality of power supply lines to reduce transient current flowing in the pixel circuit within a period until a signal voltage is started to be written to the pixel circuit.

上記駆動方法が用いられる表示装置は、画素回路アレイ部と、走査線駆動回路と、信号線駆動回路と、電源線駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。信号線駆動回路は、映像信号に対応する信号電圧および階調補完電圧を、階調補完電圧、信号電圧の順に各信号線に印加して、選択対象の画素回路への書き込みを行うようになっている。電源線駆動回路は、複数の電源線に制御パルスを順次印加して、前記複数の発光素子の発光および消光を制御するようになっている。 A display device using the above driving method includes a pixel circuit array section, a scanning line driving circuit, a signal line driving circuit, and a power supply line driving circuit. The pixel circuit array section includes a plurality of scanning lines and a plurality of power supply lines arranged in a row, a plurality of signal lines arranged in a column, and a matrix corresponding to an intersection of each scanning line and each signal line. A plurality of light emitting elements and a plurality of pixel circuits arranged in a shape are included. The scanning line driving circuit sequentially applies selection pulses to a plurality of scanning lines to sequentially select a plurality of light emitting elements and a plurality of pixel circuits. The signal line driver circuit applies the signal voltage and the gradation complementary voltage corresponding to the video signal to each signal line in the order of the gradation complementary voltage and the signal voltage, and performs writing to the pixel circuit to be selected. ing. The power supply line drive circuit sequentially applies control pulses to a plurality of power supply lines to control light emission and extinction of the plurality of light emitting elements.

本発明の表示装置およびその駆動方法ならびに電子機器では、信号線駆動回路が選択対象の画素回路へ階調補完電圧を書き込み終わった時から、選択対象の画素回路へ信号電圧を書き始める時までの期間内に、画素回路内を流れる過渡電流を小さくする制御パルスが複数の電源線に順次印加される。これにより、１回目の信号書き込みがなされた後、２回目の信号書き込みがなされるまでの間にブートストラップの発生を小さくするか、またはなくすことができる。 In the display device, the driving method thereof, and the electronic apparatus of the present invention, from when the signal line driving circuit finishes writing the gradation complementary voltage to the pixel circuit to be selected, until the signal voltage starts to be written to the pixel circuit to be selected. Within the period, a control pulse for reducing the transient current flowing in the pixel circuit is sequentially applied to the plurality of power supply lines. As a result, it is possible to reduce or eliminate the occurrence of bootstrap after the first signal writing and before the second signal writing.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、１回目の信号書き込みがなされた後、２回目の信号書き込みがなされるまでの間にブートストラップの発生を小さくするか、またはなくすことができるようにした。これにより、階調補完に用いる刻みを小さくすることができ、階調補完のマージンを大きくすることができる。 According to the display device, the driving method thereof, and the electronic device of the present invention, the occurrence of bootstrap is reduced or eliminated after the first signal writing and before the second signal writing. I was able to. This makes it possible to reduce the step used for gradation complementation and to increase the margin for gradation complementation.

本発明の一実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on one embodiment of this invention. 図１の画素回路アレイ部の内部構成の一例を表す構成図である。FIG. 2 is a configuration diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 1. 図１の表示装置のライン動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of the line operation | movement of the display apparatus of FIG. 図１の表示装置のスキャン動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of the scanning operation | movement of the display apparatus of FIG. 比較例に係る表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus which concerns on a comparative example. 信号線の電圧と書き込みトランジスタに流れる電流との関係図である。FIG. 5 is a relationship diagram between a voltage of a signal line and a current flowing through a writing transistor. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例３の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例４の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態
１．１表示装置の概略構成
１．２表示装置の動作
１．３作用・効果
２．モジュールおよび適用例
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment
1.1 Schematic configuration of display device
1.2 Operation of display device
1.3 Actions and effects Modules and application examples

＜１．実施の形態＞
（１．１表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、駆動回路２０とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。 <1. Embodiment>
(1.1 Schematic configuration of display device)
FIG. 1 shows a schematic configuration of a display device 1 according to an embodiment of the present invention. The display device 1 includes a display panel 10 and a drive circuit 20. The display panel 10 includes, for example, a pixel circuit array unit 13 in which a plurality of organic EL elements 11R, 11G, and 11B (light emitting elements) are arranged in a matrix. In the present embodiment, for example, three organic EL elements 11R, 11G, and 11B adjacent to each other constitute one pixel 12. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B. The drive circuit 20 drives the pixel circuit array unit 13, and includes, for example, a video signal processing circuit 21, a timing generation circuit 22, a signal line drive circuit 23, a scanning line drive circuit 24, and a power supply line drive circuit 25. ing.

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。 [Pixel circuit array section]
FIG. 2 illustrates an example of a circuit configuration of the pixel circuit array unit 13. The pixel circuit array unit 13 is formed in the display area of the display panel 10. For example, as illustrated in FIGS. 1 and 2, the pixel circuit array unit 13 includes a plurality of scanning lines WSL arranged in rows, a plurality of signal lines DTL arranged in columns, and scanning lines WSL. And a plurality of power supply lines PSL arranged in rows. A plurality of organic EL elements 11 and pixel circuits 14 are arranged in a matrix (two-dimensional arrangement) corresponding to the intersections of the scanning lines WSL and the signal lines DTL. The pixel circuit 14 is configured by, for example, a drive transistor Tr ₁ , a write transistor Tr _2, and a storage capacitor C _s , and has a circuit configuration of 2Tr1C. The drive transistor Tr ₁ and the write transistor Tr ₂ are formed by, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). Further, the drive transistor Tr ₁ or the write transistor Tr ₂ may be a p-channel MOS type TFT.

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。 In the pixel circuit array section 13, the signal line DTL, the output terminal of the signal line drive circuit 23 (not shown) is connected to the drain electrode of the writing transistor Tr ₂ (not shown). Each scanning line WSL is the output terminal of the scanning line drive circuit 24 (not shown) is connected to the gate electrode of the writing transistor Tr ₂ (not shown). Each power line PSL, the output terminal of the power source line drive circuit 25 (not shown) is connected to the drain electrode of the driving transistor Tr ₁ (not shown). The source electrode (not shown) of the write transistor Tr ₂ is connected to the gate electrode (not shown) of the drive transistor Tr ₁ and one end of the storage capacitor C _s . The source electrode (not shown) of the drive transistor Tr ₁ and the other end of the storage capacitor C _s are connected to the anode electrode (not shown) of the organic EL element 11. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example. The cathode electrode is used as a common electrode for each organic EL element 11, and is formed continuously over the entire display region of the display panel 10, for example, and has a flat plate shape.

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。 [Drive circuit]
Next, each circuit in the drive circuit 20 provided around the pixel circuit array unit 13 will be described with reference to FIG. The video signal processing circuit 21 performs predetermined correction on the digital video signal 20 </ b> A input from the outside and outputs the corrected video signal to the signal line driving circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction. The timing generation circuit 22 controls the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25 to operate in conjunction with each other. The timing generation circuit 22 outputs a control signal 22A to these circuits, for example, in response to (in synchronization with) a synchronization signal 20B input from the outside.

信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号処理回路２１から入力された映像信号２０Ａに対応するアナログの映像信号を、各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、映像信号２０Ａに対応する信号電圧Ｖ_sig2および階調補完電圧Ｖ_sig1を、階調補完電圧Ｖ_sig1、信号電圧Ｖ_sig2の順に各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、書き込みとは、駆動トランジスタＴｒ₁のゲート−ソース間に所定の電圧を印加することを指している。信号線駆動回路２３は、例えば、信号電圧Ｖ_sig2，および階調補完電圧Ｖ_sig1と、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のゲートに印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、階調補完電圧Ｖ_sig1は、信号電圧Ｖ_sig2と所定の関係にあり、例えば、信号電圧Ｖ_sig2以下の電圧値となっている。また、電圧Ｖ_ofsは、駆動トランジスタＴｒ₁の閾値電圧をＶ_thとすると、(Ｖ_ofs-Ｖ_th)が有機ＥＬ素子１１の閾値電圧Ｖ_elとカソード電圧Ｖ_caを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）となるように設定されている。 The signal line driving circuit 23 applies an analog video signal corresponding to the video signal 20A input from the video signal processing circuit 21 to each signal line DTL in response to (in synchronization with) the input of the control signal 22A. An analog video signal or a signal corresponding thereto is written to the pixel circuit 14 to be selected. Specifically, the signal line driving circuit 23 _applies the signal voltage V _sig2 and the gradation complementary voltage V _sig1 corresponding to the video signal 20A to each signal line DTL in the order of the gradation complementary voltage V _sig1 and the signal voltage V _sig2. Thus, writing to the pixel circuit 14 to be selected is performed. Note that writing refers to applying a predetermined voltage between the gate and source of the driving transistor Tr ₁ . Signal line drive circuit 23, for example, the signal voltage V _sig2, and a gradation complementary voltage V _sig1, it is possible to output a voltage V _ofs to be applied to the gate of the drive transistor Tr ₁ when the extinction of the organic EL element 11 It has become. Here, the gradation complementary voltage V _sig1 is in the signal voltage V _sig2 a predetermined relationship, for example, has a signal voltage V _sig2 following voltage values. The voltage V _ofs is a voltage (V _el) obtained by adding (V _ofs −V _th ) the threshold voltage V _el of the organic EL element 11 and the cathode voltage V _ca when the threshold voltage of the driving transistor Tr ₁ is V _th. It is set to be a voltage value (constant value) lower than + V _ca ).

走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_onと、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。ここで、電圧Ｖ_onは、書き込みトランジスタＴｒ₂のオン電圧以上の値（一定値）となっている。電圧Ｖ_offは、書き込みトランジスタＴｒ₂のオン電圧よりも低い値（一定値）となっている。 The scanning line drive circuit 24 sequentially selects the plurality of organic EL elements 11 and the plurality of pixel circuits 14 by sequentially applying selection pulses to the plurality of scanning lines WSL in response to (in synchronization with) the input of the control signal 22A. To do. Scanning line drive circuit 24, for example, it is possible to output a voltage V _on is applied when turning on the writing transistor Tr _2, and a voltage V _off to be applied when turning off the write transistor Tr ₂ . Here, the voltage V _on is a value (a constant value) equal to or higher than the on-voltage of the write transistor Tr ₂ . The voltage V _off is a value (constant value) lower than the ON voltage of the write transistor Tr ₂ .

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に電流を流すときに印加する電圧Ｖ_ccHと、駆動トランジスタＴｒ₁に電流を流さないときに印加する電圧Ｖ_ccLとを出力することが可能となっている。ここで、電圧Ｖ_ccLは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。Ｖ_ccHは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。 The power supply line drive circuit 25 controls the light emission and quenching of the organic EL element 11 by sequentially applying control pulses to the plurality of power supply lines PSL in response to (in synchronization with) the input of the control signal 22A. Power line drive circuit 25, for example, a voltage V _ccH applied when supplying a current to the driving transistor Tr _1, and it is possible to output a voltage V _ccL applied when no current is supplied to the drive transistor Tr ₁ It has become. Here, the voltage V _ccL is a voltage value (constant value) lower than a voltage (V _el + V _ca ) obtained by adding the threshold voltage V _el of the organic EL element 11 and the voltage V _ca of the cathode of the organic EL element 11. It is. V _ccH is a voltage value (constant value) equal to or higher than the voltage (V _el + V _ca ).

（１．２表示装置の動作）
図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶ_ofs、Ｖ_sig1、Ｖ_sig2が周期的に印加され、電源線ＰＳＬにＶ_ccL、Ｖ_ccHが所定のタイミングで印加され、走査線ＷＳＬにＶ_on、Ｖ_offが所定のタイミングで印加されている様子が示されている。図３（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。 (1.2 Operation of display device)
FIG. 3 shows an example of various waveforms when the display device 1 is driven. FIG 3 (A) ~ (C) , V ofs to the signal line DTL, V _sig1, V _sig2 are periodically applied, V _ccL, V _ccH is applied at a predetermined timing to the power supply line PSL, scan line A state in which V _on and V _off are applied to WSL at a predetermined timing is shown. 3D and 3E, the gate voltage V _g and the source voltage V _{s of} the drive transistor Tr ₁ change from moment to moment in response to voltage application to the signal line DTL, the scanning line WSL, and the power supply line PSL. Is shown.

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖ_gは発光時のＶ_gsをＶ_gs0とすると（Ｖ_ccL＋Ｖ_gs0）となる。次に、信号線ＤＴＬの電圧がＶ_ofsとなっており、かつ電源線ＰＳＬの電圧がＶ_ccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げる。 [V _th correction preparation period]
First, preparation for V _th correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V _ccH the V _ccL (T _1). Then, the source voltage V _s becomes V _ccL , the organic EL element 11 is extinguished, and the gate voltage V _g becomes (V _ccL + V _gs0 ) when V _gs at the time of light emission is V _gs0 . Then, the voltage of the signal line DTL is V _ofs, and while the voltage of the power supply line PSL is V _ccL, the scanning line drive circuit 24 to V _on the voltage of the scanning line WSL from V _off increase.

［最初のＶ_th補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLからＶ_ccHに上げる（Ｔ₂）。すると、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sig2に切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₃）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、Ｖ_thの補正が一旦停止する。 [First V _th correction period]
Next, V _th is corrected. Specifically, while the voltage of the signal line DTL is V _ofs, the power supply line drive circuit 25 raises the voltage of the power supply line PSL from V _ccL the V _ccH (T _2). Then, a current I _d flows between the drain and source of the driving transistor Tr ₁ and the source voltage V _s rises. Then, before the signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig2, the scanning line drive circuit 24 is lowered to V _off voltage of the scanning line WSL from V _on (T _3). Then, the gate of the drive transistor Tr ₁ becomes floating, and the correction of V _th is temporarily stopped.

［最初の休止期間］
Ｖ_th補正が休止している期間中は、先のＶ_th補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖ_th補正が不十分である場合、すなわち、駆動トランジスタＴｒ₁のゲート−ソース間の電位差Ｖ_gsが駆動トランジスタＴｒ₁の閾値電圧Ｖ_thよりも大きい場合には、以下のようになる。Ｖ_th補正休止期間中にも、先のＶ_th補正を行った行（画素）において、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇し、保持容量Ｃ_sを介したカップリングによりゲート電圧Ｖ_gも上昇する。 [First stop period]
During the period in which the V _th correction is paused, the voltage of the signal line DTL is sampled in another row (pixel) different from the row (pixel) on which the previous V _th correction has been performed. In the case V _th correction is insufficient, i.e., the gate of the drive transistor Tr ₁ - when the potential difference V _gs between the source is larger than the threshold voltage V _th of the drive transistor Tr ₁ is as follows. Even during the V _th correction pause period, the current I _d flows between the drain and source of the drive transistor Tr ₁ in the row (pixel) in which the previous V _th correction has been performed, the source voltage V _s rises, and the storage capacitor C Coupling through _s also increases the gate voltage V _g .

［２回目のＶ_th補正期間］
Ｖ_th補正休止期間が終了した後、Ｖ_thの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっており、Ｖ_th補正が可能となっている時に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₄）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖ_sが（Ｖ_ofs−Ｖ_th）よりも低い場合（Ｖ_th補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sig1に切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₅）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなるので、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすことができる。 [Second V _th correction period]
After the V _th correction pause period ends, the V _th correction is performed again. Specifically, when the voltage of the signal line DTL is V _ofs and V _th correction is possible, the scanning line driving circuit 24 increases the voltage of the scanning line WSL from V _off to V _on (T ₄ ) The gate of the driving transistor Tr ₁ is connected to the signal line DTL. At this time, when the source voltage V _s is lower than (V _ofs −V _th ) (when V _th correction is not yet completed), the drive transistor Tr ₁ is cut off (the potential difference V _gs is V _th). Until the current I _d flows between the drain and source of the drive transistor Tr ₁ . As a result, the holding capacitor C _s is charged to V _th, the potential difference V _gs becomes V _th. Then, before switching the voltage of the signal line drive circuit 23 is a signal line DTL to V _sig1 from V _ofs, the scanning line drive circuit 24 is lowered to V _off voltage of the scanning line WSL from V _on (T _5). Then, since the gate of the drive transistor Tr ₁ becomes floating, the potential difference V _gs can be maintained at V _th regardless of the voltage level of the signal line DTL. In this way, by setting the potential difference V _gs to V _{th, even} when the threshold voltage V _th of the drive transistor Tr ₁ varies for each pixel circuit 14, the emission luminance of the organic EL element 11 varies. Can be eliminated.

［２回目の休止期間］
その後、Ｖ_th補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sig1に切り替える。 [Second pause]
Thereafter, during the rest period V _th correction, the signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig1.

［階調補完書き込み期間］
Ｖ_th補正休止期間が終了した後、階調補完書き込みを行う。具体的には、信号線ＤＴＬの電圧がＶ_sig1となっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₆）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sig1となる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elとカソード電圧Ｖ_caを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sig1＋Ｖ_th−ΔＶとなる。このようにして、階調補完書き込みと同時に移動度補正が行われる。ただし、本実施の形態では、この後に、電源線ＰＳＬの電圧がＶ_ccLに下げられ、移動度補正が一旦キャンセルされる。 [Gradation complementary writing period]
After the _Vth correction pause period ends, gradation complementary writing is performed. Specifically, while the voltage of the signal line DTL is V _sig1 , the scanning line driving circuit 24 increases the voltage of the scanning line WSL from V _off to V _on (T ₆ ), and the gate of the driving transistor Tr ₁ Is connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr ₁ becomes V _sig1 . At this time, the anode voltage of the organic EL element 11 is still lower than the voltage (V _el + V _ca ) of the threshold voltage V _el and the cathode voltage V _ca of the organic EL element 11 at this stage, and the organic EL element 11 is cut. Is off. Therefore, the current I _d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged, so that the source voltage V _s increases by ΔV, and the potential difference V _gs eventually becomes V _sig1 + V _th −ΔV. It becomes. In this way, mobility correction is performed simultaneously with gradation complementary writing. However, in this embodiment, after that, the voltage of the power supply line PSL is lowered to _VccL , and the mobility correction is once canceled.

［ブートストラップ期間］
次に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₇）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇する。 [Bootstrap period]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V _on to V _off (T ₇ ). Then, the gate of the drive transistor Tr ₁ becomes floating, the gate of the drive transistor Tr ₁ - a voltage V _gs between the source while maintaining constant, the drain of the drive transistor Tr ₁ - current I _d flows between the source. As a result, the source voltage V _s increases, and the gate of the drive transistor Tr ₁ also increases in conjunction with it.

［３回目の休止期間］
ブートストラップ動作が始まったら、直ちに、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₈）。このとき、信号線駆動回路２３は信号線ＤＴＬの電圧をＶ_sig1からＶ_ofsに切り替える。なお、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLとは異なる電圧に下げてもよい。ただし、このときの電圧は、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソードの電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）となっていることが好ましい。 [Third rest period]
Once started bootstrap operation, immediately, the power supply line drive circuit 25 lowers the voltage of the power supply line PSL from V _ccH to V _ccL (T _8). At this time, the signal line drive circuit 23 switches the voltage of the signal line DTL from V _sig1 to V _ofs. The power supply line drive circuit 25 may lower the voltage of the power supply line PSL to a voltage different from V _ccL . However, the voltage at this time is a voltage value (constant value) lower than the voltage (V _el + V _ca ) obtained by adding the threshold voltage V _el of the organic EL element 11 and the voltage V _ca of the cathode of the organic EL element 11. It is preferable that

電源線ＰＳＬの電圧がＶ_ccHからＶ_ccLに下がると、駆動トランジスタＴｒ₁のドレイン電圧Ｖ_dがＶ_ccLとなり、駆動トランジスタＴｒ₁のドレイン−ソース間に流れていた電流Ｉ_d（過渡電流）が小さくなるか、または完全に流れなくなる。その結果、ゲート電圧Ｖ_gおよびソース電圧Ｖ_sの上昇（ブートストラップ動作）が小さくなるか、または停止する。つまり、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに立ち下げる制御パルスを電源線ＰＳＬに印加することにより、駆動トランジスタＴｒ₁のドレイン−ソース間に流れる電流Ｉ_d（過渡電流）を小さくするか、または停止することができる。その後、ブートストラップの停止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sig2に切り替える。 When the voltage of the power supply line PSL drops V _ccL from V _ccH, drain voltage V _d is V _ccL next driving transistor Tr _1, the drain of the drive transistor Tr ₁ - current I _d which has been flowing between the source (transient current) It becomes smaller or stops flowing completely. As a result, the rise (bootstrap operation) of the gate voltage V _g and the source voltage V _s is reduced or stopped. That is, the power supply line driving circuit 25 applies a control pulse for lowering the voltage of the power supply line PSL from V _ccH to V _ccL to the power supply line PSL, whereby the current I _d (transient flowing between the drain and source of the drive transistor Tr ₁ is transient. Current) can be reduced or stopped. Then, during the stop period of the bootstrap signal line drive circuit 23 changes the voltage of the signal line DTL from V _ofs to V _sig2.

ここで、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げるタイミングは、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げると同時であってもよいし、Ｖ_onからＶ_offに下げたのち所定の期間が経過した時であってもよい。また、３回目の休止期間を終了するタイミング、すなわち、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLからＶ_ccHに上げるタイミングは、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げると同時であってもよいし、Ｖ_offからＶ_onに上げる時よりも所定の期間だけ手前の時であってもよい。電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLにしておく期間は、理想的にはＴ₇からＴ₁₀までの期間（ΔＴ）（図３参照）、すなわち、信号線駆動回路２３が選択対象の画素回路１４へ階調補完電圧Ｖ_sig1を書き込み終わった時から、選択対象の画素回路１４へ信号電圧Ｖ_sig2を書き始める時までの期間である。ただし、Ｖ_ccHからＶ_ccLへの立ち下がりや、Ｖ_ccLからＶ_ccHへの立ち上がりのマージンを考慮すると、図３に示したように、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLにしておく期間は、Ｔ₇を経過した後からＴ₁₀を経過する手前までの間、すなわち、信号線駆動回路２３が選択対象の画素回路１４へ階調補完電圧Ｖ_sig1を書き込み終わってから所定の期間が経過した時から、選択対象の画素回路１４へ信号電圧Ｖ_sig2を書き始める時から所定の期間だけ手前の時までの期間となっていることが好ましい。また、信号線駆動回路２３は信号線ＤＴＬの電圧をＶ_sig1からＶ_ofsに切り替えるタイミングは、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げると同時であってもよいし、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げたのち所定の期間が経過した時であってもよい。 Here, the timing when the power supply line drive circuit 25 lowers the voltage of the power supply line PSL from V _ccH to V _ccL is the same as when the scanning line drive circuit 24 lowers the voltage of the scanning line WSL from V _on to V _off. Alternatively, it may be when a predetermined period has elapsed after the voltage is lowered from V _on to V _off . Also, when the third pause period ends, that is, when the power supply line drive circuit 25 raises the voltage of the power supply line PSL from _VccL to _VccH , the scanning line drive circuit 24 _sets the voltage of the scanning line WSL to _Voff. may be simultaneous raising the V _on the, or even when the front by a predetermined period than when raising from V _off to V _on. The period during which the power supply line drive circuit 25 _keeps the voltage of the power supply line PSL at V _ccL is ideally a period (ΔT) from T ₇ to T ₁₀ (see FIG. 3), that is, the signal line drive circuit 23 selects _This is a period from when the gradation complementary voltage V _sig1 has been written to the target pixel circuit 14 to when the signal voltage V _sig2 starts to be written to the selection target pixel circuit 14. However, and fall from V _ccH to V _ccL, considering the rising margin to V _ccH from V _ccL, as shown in FIG. 3, the power source line drive circuit 25 to the voltage of the power supply line PSL to V _ccL The predetermined period is from after T ₇ to before T ₁₀ , that is, after the signal line driving circuit 23 _finishes writing the gradation complementary voltage V _sig1 to the pixel circuit 14 to be selected. It is preferable that the period from when the period elapses to when the signal voltage V _sig2 is started to be written to the pixel circuit 14 to be selected is before a predetermined period. The timing signal line drive circuit 23 for switching the voltage of the signal line DTL from V _sig1 to V _ofs, the power supply line drive circuit 25 is the voltage of the power supply line PSL may be simultaneous lowering the V _ccH the V _ccL Alternatively, it may be when a predetermined period has elapsed after the scanning line driving circuit 24 lowered the voltage of the scanning line WSL from V _on to V _off .

［移動度補正期間・書き込み期間］
ブートストラップの停止期間が終了した後、移動度補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_sig2となっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccLからＶ_ccHに上げる（Ｔ₉）。すると、駆動トランジスタＴｒ₁のドレイン電圧Ｖ_dがＶ_ccHとなり、再び、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ゲート電圧Ｖ_gおよびソース電圧Ｖ_sが上昇する。その後、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₁₀）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sig2となる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elとカソード電圧Ｖ_caを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sig2＋Ｖ_th−ΔＶとなる。このようにして、書き込みと移動度補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖ_gsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。 [Mobility correction period / writing period]
After the bootstrap stop period ends, mobility correction is performed. Specifically, while the voltage of the signal line DTL is V _sig2, power line drive circuit 25 raises the voltage of the power supply line PSL from V _ccL the V _ccH (T _9). Then, the drain voltage V _d is V _ccH next driving transistor Tr _1, again, the drain of the drive transistor Tr ₁ - current I _d flows between the source, the gate voltage V _g and the source voltage V _s rises. Thereafter, the scanning line driving circuit 24 raises the voltage of the scanning line WSL from V _off to V _on (T ₁₀ ), and connects the gate of the driving transistor Tr ₁ to the signal line DTL. Then, the gate voltage of the drive transistor Tr ₁ becomes V _sig2 . At this time, the anode voltage of the organic EL element 11 is still lower than the voltage (V _el + V _ca ) of the threshold voltage V _el and the cathode voltage V _ca of the organic EL element 11 at this stage, and the organic EL element 11 is cut. Is off. Therefore, the current I _d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V _s rises by ΔV, and the potential difference V _gs eventually becomes V _sig2 + V _th −ΔV. It becomes. In this way, writing and mobility correction are performed. Here, ΔV increases as the mobility μ of the driving transistor Tr ₁ increases. Therefore, by reducing the potential difference V _gs by ΔV before light emission, variation in the mobility μ for each pixel circuit 14 can be removed. .

［発光期間］
次に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₁₁）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsを一定に維持した状態で、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れる。その結果、ソース電圧Ｖ_sが上昇し、それに連動して駆動トランジスタＴｒ₁のゲートも上昇し、有機ＥＬ素子１１が所望の輝度で発光する。 [Flash duration]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V _on to V _off (T ₁₁ ). Then, the gate of the drive transistor Tr ₁ becomes floating, the gate of the drive transistor Tr ₁ - a voltage V _gs between the source while maintaining constant, the drain of the drive transistor Tr ₁ - current I _d flows between the source. As a result, the source voltage V _s rises, and the gate of the drive transistor Tr ₁ rises in conjunction with it, and the organic EL element 11 emits light with a desired luminance.

［繰り返し］
次に、所定の期間が経過したのち、発光期間を終了する。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶ_ccHからＶ_ccLに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_ccLとなり、有機ＥＬ素子１１が消光する。その後、上述した各期間に対応した駆動を実行する。このようにして、駆動回路２０は、発光期間、消光期間（Ｖ_th補正準備期間〜移動度補正期間・書き込み期間）をフレーム期間ごとに繰り返すと共に、図４に示したように、電源線ＰＳＬおよび走査線ＷＳＬを行方向にスキャンする。 [repetition]
Next, after a predetermined period has elapsed, the light emission period is ended. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V _ccH the V _ccL (T _1). Then, the source voltage V _s becomes V _ccL and the organic EL element 11 is quenched. Thereafter, driving corresponding to each of the above-described periods is executed. In this way, the drive circuit 20 repeats the light emission period and the extinction period (V _th correction preparation period to mobility correction period / writing period) for each frame period, and as shown in FIG. Scan line WSL is scanned in the row direction.

本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。 In the display device 1 of the present embodiment, as described above, the pixel circuit 14 is controlled to be turned on / off in each pixel 12, and a driving current is injected into the organic EL element 11 of each pixel 12. And recombine to emit light. This light is multiple-reflected between the anode and the cathode, passes through the cathode, etc., and is extracted outside. As a result, an image is displayed on the display panel 10.

（１．３作用・効果）
ところで、本実施の形態では、階調補完書き込みを行ったのち、ブートストラップ動作が始まったら、ブートストラップ動作が直ちに停止される。例えば、信号線ＤＴＬの電圧がＶ_sig1となっており、かつ電源線ＰＳＬの電圧がＶ_ccHとなっているときに、走査線ＷＳＬの電圧がＶ_onからＶ_offに下げられたら、直ちに、電源線ＰＳＬの電圧がＶ_ccHから所定の電圧値（例えばＶ_ccL）に下げられる。さらに、本実施の形態では、その後、発光期間が開始する直前に、移動度補正と書き込みが行われる。例えば、信号線ＤＴＬの電圧がＶ_sig2となっている間に、電源線ＰＳＬの電圧が所定の電圧値（例えばＶ_ccL）からＶ_ccHに上げられたのち、走査線ＷＳＬの電圧がＶ_offからＶ_onに上げられる。 (1.3 Action and effect)
By the way, in this embodiment, when the bootstrap operation is started after the gradation complementary writing, the bootstrap operation is immediately stopped. For example, when the voltage of the signal line DTL is V _sig1 and the voltage of the power supply line PSL is V _ccH , if the voltage of the scanning line WSL is lowered from V _on to V _off , the power supply is immediately The voltage of the line PSL is _lowered from V _ccH to a predetermined voltage value (for example, V _ccL ). Further, in the present embodiment, mobility correction and writing are performed immediately before the light emission period starts thereafter. For example, while the voltage of the signal line DTL is V _sig2 , the voltage of the power supply line PSL is increased from a predetermined voltage value (for example, V _ccL ) to V _ccH , and then the voltage of the scanning line WSL is changed from V _off. _Raised to V _on .

これにより、例えば図５に示したように、階調補完書き込みを行ったのち、ブートストラップ動作が始まっても、ブートストラップ動作を停止させず、そのまま、移動度補正と書き込みを行った場合と比べて、電圧Ｖ_sig1に応じたソース電圧Ｖ_sの上昇量（ΔＶ）を小さくすることができる。これは、図６に示したように、本実施の形態の駆動方法（図中の実線）の方が、図５に記載の駆動方法（図中の破線）よりも電圧Ｖ_sig1による電流変化量が小さいからである。その結果、階調補完に用いる刻みを小さくすることができ、階調補完のマージンを大きくすることができる。 As a result, for example, as shown in FIG. 5, even after the bootstrap operation is started after the gradation complementary writing is performed, the bootstrap operation is not stopped and the mobility correction and the writing are performed as they are. _Thus , the increase amount (ΔV) of the source voltage V _s according to the voltage V _sig1 can be reduced. As shown in FIG. 6, this is because the driving method according to the present embodiment (solid line in the figure) has a current change amount due to the voltage V _sig1 rather than the driving method shown in FIG. 5 (dashed line in the figure). Is small. As a result, the step used for gradation complement can be reduced, and the margin for gradation complement can be increased.

また、本実施の形態では、信号線ＤＴＬのトランジェントの影響を受けずに駆動することができ、さらに、電源線ＰＳＬは電流を多く流すために低抵抗となっており、そのトランジェントは小さい。従って、本実施の形態の駆動方法は、大画面の表示装置１に適している。 In this embodiment, the signal line DTL can be driven without being affected by the transient, and the power supply line PSL has a low resistance because a large amount of current flows, and the transient is small. Therefore, the driving method of the present embodiment is suitable for the display device 1 having a large screen.

＜２．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。 <2. Modules and application examples>
Hereinafter, application examples of the display device described in the above embodiment will be described. The display device of the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, and the like. Alternatively, the present invention can be applied to display devices for electronic devices in various fields that display images.

（モジュール）
上記実施の形態の表示装置１は、例えば、図７に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。 (module)
The display device 1 according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module as illustrated in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal (not shown). Formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

（適用例１）
図８は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 1)
FIG. 8 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320. The video display screen unit 300 is configured by the display device 1 according to each of the above embodiments. Yes.

（適用例２）
図９は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。 (Application example 2)
FIG. 9 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

（適用例３）
図１０は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 3)
FIG. 10 shows the appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display according to each of the above embodiments. The apparatus 1 is configured.

（適用例４）
図１１は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 4)
FIG. 11 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to each of the above embodiments.

（適用例５）
図１２は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。 (Application example 5)
FIG. 12 shows the appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to each of the above embodiments.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。 The present invention has been described above with the embodiments and application examples. However, the present invention is not limited to the above-described embodiments and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。 For example, in the above-described embodiment, the case where the display device 1 is an active matrix type has been described. However, the configuration of the pixel circuit 14 for driving the active matrix is not limited to that described in the above-described embodiment, and is necessary. Depending on the case, a capacitor or a transistor may be added to the pixel circuit 14. In that case, a necessary drive circuit may be added in addition to the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 described above in accordance with the change of the pixel circuit 14.

また、上記実施の形態等では、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の駆動をタイミング生成回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。 In the above embodiment and the like, the timing generation circuit 22 controls the driving of the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25, but other circuits control these driving. You may do it. The control of the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。 In the above-described embodiment and the like, the pixel circuit 14 has a 2Tr1C circuit configuration. However, if the transistor includes a circuit configuration in which the transistor is connected in series to the organic EL element 11, the 2Tr1C circuit configuration is used. A circuit configuration other than the configuration may be employed.

また、上記実施の形態等では、駆動トランジスタＴｒ₁，書き込みトランジスタＴｒ₂は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ₂のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃ_sの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。 Further, in the above-described embodiment and the like, the case where the drive transistor Tr ₁ and the write transistor Tr ₂ are formed by n-channel MOS thin film transistors (TFTs) is illustrated, but a p-channel transistor is exemplified. (For example, a p-channel MOS type TFT) may be used. However, in this case, the source and drain of the transistor Tr ₂ that are not connected to the power supply line PSL and the other end of the storage capacitor C _s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、Ｃ_s…保持容量、ＤＴＬ…信号線、Ｉ_d…電流、ＰＳＬ…電源線、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｖ_g…ゲート電圧、Ｖ_gs…ゲート−ソース間電圧、Ｖ_s…ソース電圧、Ｖ_th…閾値電圧、ＷＳＬ…走査線。 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel, 13 ... Pixel circuit array part, 14 ... Pixel circuit, 20 ... Drive circuit, 20A ... Video signal, 20B ... synchronizing signal, 21 ... video signal processing circuit, 22 ... timing generator, 22A ... control signal, 23 ... signal line drive circuit, 24 ... scanning-line drive circuit, 25 ... power supply line drive circuit, C _s ... holding capacity, DTL ... Signal line, I _d ... current, PSL ... power supply line, Tr ₁ ... drive transistor, Tr ₂ ... write transistor, V _g ... gate voltage, V _gs ... gate-source voltage, V _s ... source voltage, V _th ... threshold Voltage, WSL ... scanning line.

Claims

A plurality of scanning lines and a plurality of power supply lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality arranged in a matrix corresponding to the intersection of each scanning line and each signal line A pixel circuit array unit including a light emitting element and a plurality of pixel circuits;
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal line driving circuit that applies a signal voltage corresponding to a video signal and a gradation complementary voltage to each signal line in the order of the gradation complementary voltage and the signal voltage, and performs writing to the pixel circuit to be selected;
A power line driving circuit that sequentially applies control pulses to the plurality of power lines to control light emission and quenching of the plurality of light emitting elements, and
The power supply line driving circuit is within a period from when the signal line driving circuit finishes writing the gradation complementary voltage to the pixel circuit to be selected until when the signal voltage starts to be written to the pixel circuit to be selected. A display device that sequentially applies a control pulse for reducing a transient current flowing in the pixel circuit to the plurality of power supply lines.

A plurality of scanning lines and a plurality of power supply lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality arranged in a matrix corresponding to the intersection of each scanning line and each signal line A pixel circuit array unit including a light emitting element and a plurality of pixel circuits;
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal line driving circuit that applies a signal voltage corresponding to a video signal and a gradation complementary voltage to each signal line in the order of the gradation complementary voltage and the signal voltage, and performs writing to the pixel circuit to be selected;
Providing a display device comprising: a power line driving circuit that sequentially applies control pulses to the plurality of power lines to control light emission and extinction of the plurality of light emitting elements;
Within a period from when the signal line driving circuit has finished writing the gradation complementary voltage to the selection target pixel circuit using the power supply line driving circuit, until when the signal voltage starts to be written to the selection target pixel circuit And sequentially applying a control pulse for reducing a transient current flowing in the pixel circuit to the plurality of power supply lines.

A display device,
The display device
A plurality of scanning lines and a plurality of power supply lines arranged in a row, a plurality of signal lines arranged in a column, and a plurality arranged in a matrix corresponding to the intersection of each scanning line and each signal line A pixel circuit array unit including a light emitting element and a plurality of pixel circuits;
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal line driving circuit that applies a signal voltage corresponding to a video signal and a gradation complementary voltage to each signal line in the order of the gradation complementary voltage and the signal voltage, and performs writing to the pixel circuit to be selected;
A power supply line driving circuit that sequentially applies control pulses to the plurality of power supply lines to control light emission and quenching of the plurality of light emitting elements;
The power supply line driving circuit is within a period from when the signal line driving circuit finishes writing the gradation complementary voltage to the pixel circuit to be selected until when the signal voltage starts to be written to the pixel circuit to be selected. An electronic apparatus that sequentially applies a control pulse that reduces a transient current flowing in the pixel circuit to the plurality of power supply lines.