JP2011009291A - Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference - Google Patents
Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference Download PDFInfo
- Publication number
- JP2011009291A JP2011009291A JP2009148912A JP2009148912A JP2011009291A JP 2011009291 A JP2011009291 A JP 2011009291A JP 2009148912 A JP2009148912 A JP 2009148912A JP 2009148912 A JP2009148912 A JP 2009148912A JP 2011009291 A JP2011009291 A JP 2011009291A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- frequency
- decoupling capacitor
- capacitance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体集積回路の設計方法、半導体集積回路、電磁干渉の対策方法に関する。 The present invention relates to a method for designing a semiconductor integrated circuit, a semiconductor integrated circuit, and a countermeasure method for electromagnetic interference.
近年、LSIの高速化や無線通信システムを伴う電子機器の増加により、EMI(Electro Magnetic Interference:電磁干渉)が問題となっている。
図8では、通信機器である第1機器11と第2機器12とが通信しており、その近くに第3機器13がある場合を示している。
通信機器の例としては、PC、携帯電話機、ゲーム機などが挙げられる。
第3機器13は、PCB(printed circuit board)14にLSIチップ15および電源/GNDプレーン16を搭載している。
ここで、第3機器13のLSIチップ15が動作をする際に電流が流れると、電源/GNDプレーン16がアンテナのように機能して電磁放射が生じる場合がある。
In recent years, EMI (Electro Magnetic Interference) has become a problem due to the increase in the speed of LSIs and the increase in electronic devices with wireless communication systems.
FIG. 8 shows a case where the
Examples of communication devices include PCs, mobile phones, and game machines.
The
Here, if a current flows when the
図9は、LSIの動作クロック周期(T)に同期する電磁放射の出力例(近傍電磁界など)である。
LSIが起因とされる電磁放射は、主に内部の動作クロック周波数と関係があり、クロックの立ち上がり/立ち下りで発生する電源ノイズが起因となる現象であることが解明されている。ここでは、基本周波数(f=1/T)を中心に偶数次高調波が支配的に出力される現象を示している。例えば、LSI内部の支配的な動作周波数が50MHzの場合、2次高調波(100MHz)をピークに減衰していくような傾向を示す。この場合、1GHz以上の帯域では電磁放射のレベルがかなり小さくなることが予想される。
なお、実際には動作クロックの立ち上がり/立ち下りに必ず発生しない電源ノイズが支配的であるLSIの場合も考えられるので、電磁放射のパターンはこの限りではない。
ここで、LSIチップおよびLSIの外部要因により共振が生じると、図中の点線内部(共振周波数fr付近)に示されるような共振現象による不慮の電磁放射が生じてしまう。
そして、この電磁放射が第1機器11と第2機器12との通信帯域に重なってしまうと、第3機器13からの電磁放射が第1機器11と第2機器12との通信に電磁干渉を引き起こすことになる。
その結果、電磁干渉時には通信のエラーや機器の不具合といった現象が生じる恐れがある。
FIG. 9 is an output example of electromagnetic radiation (such as a near electromagnetic field) synchronized with the LSI operation clock period (T).
It has been elucidated that the electromagnetic radiation attributed to LSI is mainly related to the internal operating clock frequency and is a phenomenon caused by power supply noise generated at the rising / falling of the clock. Here, a phenomenon is shown in which even-order harmonics are predominantly output around the fundamental frequency (f = 1 / T). For example, when the dominant operating frequency inside the LSI is 50 MHz, the second harmonic (100 MHz) tends to attenuate to the peak. In this case, it is expected that the level of electromagnetic radiation is considerably reduced in the band of 1 GHz or higher.
Actually, the case of an LSI in which power supply noise that does not necessarily occur at the rising / falling of the operation clock is dominant is also considered, so the electromagnetic radiation pattern is not limited to this.
Here, when resonance occurs due to an external factor of the LSI chip and the LSI, inadvertent electromagnetic radiation due to a resonance phenomenon as shown inside the dotted line (near the resonance frequency fr) in the figure occurs.
If this electromagnetic radiation overlaps the communication band between the
As a result, phenomena such as communication errors and device failures may occur during electromagnetic interference.
また、図10では、一つのシステム内に、通信システム17と、LSIチップ15と、電源/GNDプレーン16と、が搭載されている場合を示す図である。
通信システムとしては、Bluetooth、WiFi、その他の無線LANの通信システムが挙げられる。このような場合においても、自身の通信システムに電磁干渉を引き起こすことがある。
FIG. 10 is a diagram showing a case where the
Examples of the communication system include Bluetooth, WiFi, and other wireless LAN communication systems. Even in such a case, electromagnetic interference may be caused in its communication system.
飛行機内や医療現場においては、電磁干渉(EMI)によって誘発される機器の誤動作が深刻な問題となる。そのため、電磁干渉(EMI)問題を事前に防ぐため、各国において電子機器に対するEMIの規制基準が設けられている。特に、米国、EU、日本などの先進国では、この規制基準をクリアできないと製品の出荷が禁止される。 In airplanes and medical settings, equipment malfunctions caused by electromagnetic interference (EMI) are a serious problem. For this reason, in order to prevent electromagnetic interference (EMI) problems in advance, there are EMI regulatory standards for electronic devices in each country. In particular, in developed countries such as the US, EU and Japan, shipment of products is prohibited if this regulatory standard cannot be satisfied.
上で述べた共振現象によるEMI問題への対策として、LSIを搭載するユーザー側によって、インダクタや容量成分を再設計することでの共振現象を抑制することが挙げられる。
しかし、PCBのインダクタ成分を変更することは機器設計の後戻りとなり、機器設計者の開発工数が増大する。
また、設計時に見積もられるインダクタの解析誤差は大きいことなどから、インダクタ成分によって共振周波数を微調整させるような再設計は難しい。LSI外部の容量成分についても同様である。よって、機器の製造前のできるだけ早い段階でのEMI対策を施すため、LSIユーザー(セットメーカーなど)からLSIベンダーにEMI対策の要求がなされる。
As a countermeasure against the EMI problem caused by the resonance phenomenon described above, the user who mounts the LSI can suppress the resonance phenomenon by redesigning the inductor and the capacitance component.
However, changing the inductor component of the PCB will reverse the design of the device, increasing the number of development efforts for the device designer.
In addition, since the analysis error of the inductor estimated at the time of design is large, it is difficult to perform redesign that finely adjusts the resonance frequency by the inductor component. The same applies to the capacitance component outside the LSI. Therefore, LSI users (such as set manufacturers) request LSI vendors to take EMI countermeasures in order to take EMI countermeasures at the earliest possible stage before manufacturing the equipment.
ところが、実際のところ、LSIを搭載した製品の製造後にLSIが起因のEMI問題が発生する場合が多い。製品の設計中にEMI問題の対策を講じようとすると、設計の後戻りなどが起きて工数やコストが増大するため、LSI起因のEMI対策を詳細に行わないで製品の製造を行ってしまうことが多いためであると考えられる。
ここで、LSIベンダー側からEMI対策を施そうとも、LSIベンダーはセットメーカー側からPCBや筐体の詳細な情報を得られない。
これらの背景から、LSIを搭載した機器の製造後であっても、簡単にEMI対策を施すことができる技術が要求されている。
However, in reality, there are many cases where EMI problems caused by LSI occur after the manufacture of a product equipped with LSI. If you try to take countermeasures against EMI problems during product design, the design will go back and the man-hours and costs will increase, so the product may be manufactured without detailed EMI countermeasures caused by LSI. This is probably because there are many.
Here, even if LSI vendors take EMI countermeasures, LSI vendors cannot obtain detailed information on PCBs and chassis from set manufacturers.
Against this background, there is a demand for a technology that can easily take EMI countermeasures even after the manufacture of devices equipped with LSIs.
ここで、LSIを搭載した機器の製造後における電源ノイズ対策のために、LSI内部のデカップリング容量を動的に可変とするシステムが提案されている(特許文献1、特許文献2)。
一般的に、LSI内部のデカップリング容量によってノイズを低減させることは広く知られている。
特許文献1では、LSI内部に設置した測定回路によって電源ノイズを測定し、ノイズの状況に応じて制御回路によりデカップリング容量を変動させ、ノイズを抑制するLSIシステムを提案している。
また、特許文献2では、入力信号の周波数ホッピングに合わせてスイッチにより容量値を制御することで共振周波数を変化させる増幅回路が開示されている。
Here, systems for dynamically varying the decoupling capacitance inside the LSI have been proposed as countermeasures against power supply noise after the manufacture of the device on which the LSI is mounted (
In general, it is widely known that noise is reduced by decoupling capacitance inside an LSI.
Patent Document 2 discloses an amplifier circuit that changes a resonance frequency by controlling a capacitance value with a switch in accordance with frequency hopping of an input signal.
特許文献1にように、常時ノイズを測定し、デカップリング容量値を調整することができれば、電源回路における共振現象によって不慮のEMI問題が起きた場合に、対策を施すことができる。
しかしながら、このシステムの実現は、チップ面積や消費電力増大の問題がある。
チップ面積増大の理由として、設計時のデカップリング容量が、過大に見積もられることが挙げられる。
常時ノイズを監視し、容量値を増減させるということは、あらかじめ必要以上に大きな面積を有するデカップリング容量を確保しておくということである。よって、デカップリングの設計ターゲットが明確にならず、チップ面積増大の要因ともなってくるのである。
また、デカップリング容量の過大な搭載によりリーク電流が増加し、余分な電力消費につながることも考えられる。
また、ADコンバータなどのアナログ回路によるノイズの測定システムや、ノイズ量の判定や制御のために用いる複雑な回路群をLSIに搭載することもチップ面積増大の要因となる。
なお、アナログ回路は、コアロジック部と同様のプロセス技術での小型化が困難であることも理由の1つである。
これらアナログ回路の常時動作によって、本来のLSI機能以外の部分に電力負荷がかかることにもなる。
If noise can be constantly measured and the decoupling capacitance value can be adjusted as in
However, the realization of this system has problems of an increase in chip area and power consumption.
The reason for increasing the chip area is that the decoupling capacity at the time of design is overestimated.
To constantly monitor noise and increase / decrease the capacitance value means to secure a decoupling capacitance having an area larger than necessary in advance. Therefore, the design target for decoupling is not clarified, which causes an increase in chip area.
Further, it is conceivable that leakage current increases due to excessive mounting of decoupling capacitance, leading to excessive power consumption.
In addition, mounting a complex measurement group used for noise measurement system and analog noise measurement system such as an AD converter on the LSI also increases the chip area.
One of the reasons is that it is difficult to reduce the size of the analog circuit using the same process technology as that of the core logic unit.
The constant operation of these analog circuits also places a power load on parts other than the original LSI function.
昨今では、電子機器の小型化や他機能とのシステム複合化に向け、チップ面積増大への抑制が要求されている。
また、経済産業省が推進する省エネルギー化への指針に基づき、LSIへの低消費電力化への要求も多い。よって、チップ面積や消費電力増大がLSI開発における問題点とされている。これらの問題より、なるべく小さい容量値でデカップリング容量を設計および実装でき、アナログ回路などによる周辺システムも不要であり、かつ電子機器製造後にもEMI対策を施すことができる技術の実現が望ましいのである。
In recent years, there has been a demand for suppression of increase in chip area for downsizing of electronic devices and system integration with other functions.
In addition, based on the guidelines for energy saving promoted by the Ministry of Economy, Trade and Industry, there are many demands for low power consumption of LSIs. Therefore, an increase in chip area and power consumption is regarded as a problem in LSI development. Because of these problems, it is desirable to realize a technology that allows decoupling capacitors to be designed and mounted with as small a capacitance value as possible, eliminates the need for peripheral systems such as analog circuits, and can take EMI countermeasures even after manufacturing electronic equipment. .
また、特許文献2では自身の回路内に発生するノイズを低減する方法は開示されているが、外部要因との共振が生じた場合のEMI対策については開示されておらず、LSIを搭載した機器のEMI対策には全く適用できない。 In addition, Patent Document 2 discloses a method for reducing noise generated in its own circuit, but does not disclose EMI countermeasures when resonance with external factors occurs. It cannot be applied at all to EMI countermeasures.
本発明の半導体集積回路の設計方法は、
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路の設計方法であって、
任意の周波数ftと任意の周波数帯域幅Δftとを用いて干渉を避けるべき周波数帯域を設定し、
前記デカップリングコンデンサの容量値は、前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする。
A method for designing a semiconductor integrated circuit according to the present invention includes:
A plurality of functional block circuits;
A switching capacitor unit having a switch and a decoupling capacitor provided between a power line and a ground line, and a method for designing a semiconductor integrated circuit including
Set a frequency band to avoid interference using an arbitrary frequency ft and an arbitrary frequency bandwidth Δft,
The capacitance value of the decoupling capacitor is designed to shift a resonance frequency fr with an external factor by the frequency bandwidth Δft or more when the switch is turned on or off.
本発明の半導体集積回路は、
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路であって、
前記デカップリングコンデンサの容量値Csは、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて、
前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする。
The semiconductor integrated circuit of the present invention is
A plurality of functional block circuits;
A switching capacitor unit having a switch and a decoupling capacitor provided between a power supply line and a ground line, and a semiconductor integrated circuit comprising:
The capacitance value Cs of the decoupling capacitor is
Any frequency ft in the band you want to avoid, and
The width Δft from the ft to the upper limit or lower limit of the band to avoid interference,
Based on a fixed capacitance value Cf by other elements excluding the decoupling capacitor in the semiconductor integrated circuit,
When the switch is turned on or off, the resonance frequency fr with an external factor is designed to be shifted by the frequency bandwidth Δft or more.
本発明の電磁干渉対策方法は、
前記半導体集積回路を組み込んだ製品において、
当該半導体集積回路と外部要因との共振周波数frが前記干渉を避けるべき周波数帯域内に生じた場合に、
前記スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをシフトさせる
ことを特徴とする。
The electromagnetic interference countermeasure method of the present invention includes:
In a product incorporating the semiconductor integrated circuit,
When the resonance frequency fr between the semiconductor integrated circuit and the external factor occurs in the frequency band where the interference should be avoided,
The resonance frequency fr is shifted by turning on or off the switch of the switching capacitor unit.
このような本発明によれば、共振周波数をシフトできるスイッチングキャパシタによるLSIシステムの実現により、電磁放射低減などのEMI対策を行うことができる。
共振周波数をシフトするスイッチングキャパシタの設計にあたっては、干渉を避けるべき周波数帯域というターゲットをあらかじめ明確に設定しておく。さらに、少なくともその周波数帯域幅の分だけ共振周波数frをシフトさせれば電磁干渉を回避できるという設計目標をおく。これにより、必要最小限の容量値を有するデカップリングコンデンサを用いてスイッチングキャパシタ部を設計することができる。
また、この際、LSI外部の情報は不要である。
そして、このような半導体集積回路を組み込んだ製品にEMI問題が生じた場合には、スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをΔfrだけシフトさせることにより、電磁干渉問題を製品製造後に解決することができる。
According to the present invention as described above, EMI countermeasures such as electromagnetic radiation reduction can be performed by realizing an LSI system using a switching capacitor capable of shifting the resonance frequency.
In designing a switching capacitor that shifts the resonance frequency, a target of a frequency band that should avoid interference is clearly set in advance. Furthermore, a design target is set that electromagnetic interference can be avoided if the resonance frequency fr is shifted by at least the frequency bandwidth. Accordingly, the switching capacitor unit can be designed using a decoupling capacitor having a necessary minimum capacitance value.
At this time, information outside the LSI is not necessary.
When an EMI problem occurs in a product incorporating such a semiconductor integrated circuit, the electromagnetic interference problem is solved by shifting the resonance frequency fr by Δfr by turning the switch of the switching capacitor section ON or OFF. It can be solved after manufacturing.
以下、図面を参照して本発明の実施の形態について説明する。
(第1実施形態)
図1は、本発明に係るEMI対策を備えた半導体集積回路(LSI)の構成の一例を示す図である。
図1において、半導体集積回路(LSI)100は、電源線110と接地線120との間に、複数の機能ブロック回路130、140と、スイッチングキャパシタ部150と、を備えている。
機能ブロック回路としては、コアロジック回路130やメモリ回路140など、半導体集積回路100の機能を発揮させるための回路であり、設計要求によって適宜決定されるものである。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram showing an example of the configuration of a semiconductor integrated circuit (LSI) provided with EMI countermeasures according to the present invention.
In FIG. 1, a semiconductor integrated circuit (LSI) 100 includes a plurality of
The functional block circuit is a circuit for demonstrating the function of the semiconductor integrated
スイッチングキャパシタ部150は、スイッチ151と、デカップリングコンデンサ152と、によって構成されている。
図1では、電源線110と接地線120との間においてスイッチ151とデカップリングコンデンサ152とが直列に接続されている。
The switching
In FIG. 1, a
ここで、スイッチングキャパシタ部150は、スイッチ151とデカップリングコンデンサ152とで構成されるシンプルな構造であればよい。スイッチ151とデカップリングコンデンサ152とを直列に接続するのみならず、並列に接続してもよい。
Here, the switching
また、図1では、スイッチングキャパシタ部150が一つのスイッチと一つのデカップリング容量とで構成される場合を例示したが、スイッチングキャパシタ部の配置位置や数は限定されるものではない。
例えば、相対的に大きいインダクタ成分を持つPKG(パッケージ部)の近くにデカップリング容量を設置した方が望ましいため、電源パッドなどの端子に近い位置にスイッチングキャパシタ部を設けることが望ましいが、特にこれに限定されるものではない。
1 illustrates the case where the switching
For example, since it is desirable to install a decoupling capacitor near a PKG (package part) having a relatively large inductor component, it is desirable to provide a switching capacitor part close to a terminal such as a power supply pad. It is not limited to.
また、スイッチングキャパシタを分散配置し、例えば、図2に示すように、二つに分けてもよい。すなわち、図2では、電源端子の近くに第1スイッチングキャパシタ160を設け、メモリ回路140とコアロジック回路130との間に第2スイッチングキャパシタ170を設けている。
これにより、LSI内の隙間を有効利用することができる。
なお、この場合、第1スイッチングキャパシタ160のコンデンサ162と、第2スイッチングキャパシタ170のコンデンサ172と、の合成容量をデカップリングコンデンサの容量とする。
Further, the switching capacitors may be distributed and divided into two as shown in FIG. 2, for example. That is, in FIG. 2, the
Thereby, the gap in the LSI can be effectively used.
In this case, the combined capacity of the
また、スイッチ151のコントロール端子の構造や配置についても特に制限されるものではない。
コントロール端子がLSI外部に引き出されて、外部の制御回路によってコントロールされるようになっていてもよく、あるいは、コントロール端子を制御する回路がLSI内部に設けられていてもよい。
また、スイッチ151は、通常ONでEMI対策時にOFFにするようにしてもよく、逆に、通常OFFでEMI対策時にONにするようにしてもよく、これらはLSIの設計仕様に応じて適宜選択されるものである。
Further, the structure and arrangement of the control terminal of the
The control terminal may be drawn out of the LSI and controlled by an external control circuit, or a circuit for controlling the control terminal may be provided inside the LSI.
The
次に、EMI対策として、デカップリングコンデンサの容量値Csの設計方法について説明する。
図3、図4、図5は、EMI対策を説明するための図である。
図3は、無線通信の使用帯域を示す図である。
無線通信では、各種の規格により、使用される通信帯域が一般的に決められている。そこで、通信によく使用されるチャンネルの周波数帯域を「干渉を避けたい帯域」(図3中の符号200)として設定する。
このとき、干渉を避けたい帯域200は、周波数ftを中心とし、帯域幅Δftをもつものとして設定する。
なお、周波数の中心ftおよび帯域幅Δftは、通信装置の規格等に基づいて任意に決定すればよい。
Next, a method for designing the capacitance value Cs of the decoupling capacitor will be described as an EMI countermeasure.
3, 4, and 5 are diagrams for explaining EMI countermeasures.
FIG. 3 is a diagram showing a band used for wireless communication.
In wireless communication, a communication band to be used is generally determined by various standards. Therefore, the frequency band of a channel often used for communication is set as a “band to avoid interference” (
At this time, the
The frequency center ft and the bandwidth Δft may be arbitrarily determined based on the communication device standard or the like.
図4は、LSI 100とPCB等の外部要因との共振周波数frが干渉を避けたい帯域200に重なった状態を示す図である。
LSI 100に電流が流れた際に周囲のPCBとの共振によって電磁放射が生じ、その電磁放射の共振周波数をfrとする。
図4のように電磁放射の共振周波数frが干渉を避けたい帯域「ft±Δft」に重なると、通信に影響を与えてしまう。
FIG. 4 is a diagram illustrating a state in which the resonance frequency fr between the
When current flows through the
If the resonance frequency fr of electromagnetic radiation overlaps the band “ft ± Δft” where interference is to be avoided as shown in FIG. 4, communication will be affected.
そこで、図5に示すように、スイッチングキャパシタ150のスイッチ151をON/OFFさせて、デカップリングコンデンサ152により共振周波数frをシフトさせる。
このとき、共振周波数frのシフト量Δfrが適切な大きさであって、共振周波数が干渉を避けたい帯域200の外に出るようにすれば、EMI対策を実現できる。
Therefore, as shown in FIG. 5, the
At this time, if the shift amount Δfr of the resonance frequency fr is an appropriate magnitude and the resonance frequency is out of the
そこで、このような共振周波数frのシフト量Δfrを実現するためのデカップリングコンデンサの容量値Csを決定する方法について説明する。 Therefore, a method for determining the capacitance value Cs of the decoupling capacitor for realizing the shift amount Δfr of the resonance frequency fr will be described.
(デカップリングコンデンサの容量値Csの決定方法)
デカップリングコンデンサの容量値Csを決定する方法について説明する。
デカップリングコンデンサを除いたLSIチップ100内のその他の要素による固定容量値をCfとする。
また、LSIチップ100の外部のインダクタをLとする。
このとき、共振周波数frは次の(式1)で表わされる。
(Method of determining the capacitance value Cs of the decoupling capacitor)
A method for determining the capacitance value Cs of the decoupling capacitor will be described.
A fixed capacitance value by other elements in the
Further, let L be the inductor outside the
At this time, the resonance frequency fr is expressed by the following (Equation 1).
なお、インダクタ成分はLSI 100内部にも存在するが、外部のインダクタに対して相対的に小さく共振周波数への影響は小さいとし、(式1)には組み込んでいない。
Although the inductor component is also present inside the
そして、スイッチングキャパシタ150を用いた共振周波数frのシフトΔfrは次の(式2)で表わされる。
The shift Δfr of the resonance frequency fr using the switching
上記(式2)を変形することにより、以下のように、外部のインダクタLを消去することができる。 By modifying (Equation 2) above, the external inductor L can be eliminated as follows.
さらに式変形すると、次のようになる。 Further formula transformation is as follows.
ここで、共振周波数frと使用帯域の中心周波数ftとの関係を次の式のように仮定する。 Here, the relationship between the resonance frequency fr and the center frequency ft of the use band is assumed as in the following equation.
さらに、図5にて説明したように、共振周波数frを使用帯域の外にシフトさせるため、次の式が成立することが必要である。 Further, as described with reference to FIG. 5, in order to shift the resonance frequency fr out of the use band, the following equation needs to be satisfied.
なお、(式7)では、デカップリングコンデンサ152の容量Csの最小値を見積もるために共振周波数frが使用帯域の中心周波数ftに近い場合を仮定している。
実際のEMI対策において共振周波数frと使用帯域の中心周波数ftとが等しい場合に限定しているわけではない。
In (Equation 7), it is assumed that the resonance frequency fr is close to the center frequency ft of the use band in order to estimate the minimum value of the capacitance Cs of the
In actual EMI countermeasures, it is not limited to the case where the resonance frequency fr is equal to the center frequency ft of the used band.
上記(式6)、(式7)より、デカップリングコンデンサ152の容量Csは、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSIの固定容量値Cf、を用いて次のように見積もることができる。
From the above (Formula 6) and (Formula 7), the capacitance Cs of the
(式10)により、デカップリングコンデンサ152の容量Csは、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSI 100の固定容量値Cf、を用いて求められ、外部要因である例えばPCBやPKGなどについての情報は必要ない。
そして、(式9)によって決定した容量値Csを有するデカップリングコンデンサ152をLSI 100に組み込むことにより、製品製造後にLSI起因のEMI対策を行って干渉を避けたい帯域への電磁干渉を回避することができる。
According to (Equation 10), the capacitance Cs of the
Then, by incorporating a
デカップリングコンデンサの容量値として最小値を用いる場合には、(式9)において等号が成立する場合をとればよい。 When the minimum value is used as the capacitance value of the decoupling capacitor, the case where the equal sign is established in (Equation 9) may be taken.
また、周波数のシフト量Δfrにマージンを持たせた設計とする場合には、(式10)で求められる容量値Csに対して10%ないし20%増の容量値を採用すればよい。
これにより、不要に大きなデカップリングコンデンサを用いなくてよいので、LSIの小型化に影響しないようにできる。
In the case of a design with a margin for the frequency shift amount Δfr, a capacitance value that is 10% to 20% higher than the capacitance value Cs obtained by (Equation 10) may be employed.
This eliminates the need to use an unnecessarily large decoupling capacitor, so that it does not affect the miniaturization of the LSI.
次に、図6のフローチャートを参照してLSI設計からEMI対策までの流れを説明する。
まず、求められる仕様を満たすLSIの設計を行う(ST100)。すなわち、必要なコアロジック回路130やメモリ回路140などの配置等を決定していく。
次に、干渉を避けるべき周波数帯域200の情報を把握する(ST110)。
通信規格等を参照して通信に使用される周波数帯域の中心ftおよび帯域幅Δftを把握し、図3にて説明したように干渉を避けるべき周波数帯域を決定する。
Next, the flow from LSI design to EMI countermeasures will be described with reference to the flowchart of FIG.
First, an LSI that meets the required specifications is designed (ST100). That is, the necessary arrangement of the
Next, the information of the
By referring to the communication standard or the like, the center ft and the bandwidth Δft of the frequency band used for communication are grasped, and the frequency band to avoid interference is determined as described with reference to FIG.
次に、デカップリングコンデンサの容量値Csを決定する(ST120)。すなわち、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSI 100の固定容量値Cf、を用いて上記(式9)により、デカップリングコンデンサ152の容量値Csを決定する。そして、求めた容量値Csを有するデカップリングコンデンサ152とそのスイッチ151とをLSI 100に搭載するように設計する(ST130)。
Next, the capacitance value Cs of the decoupling capacitor is determined (ST120). That is, the capacitance value Cs of the
このように設計したLSI 100を製造し(ST140)、出荷する。すると、これをLSIユーザーが他の部品と組み合わせて製品を製造する(ST150)。
The
ここで、LSI起因の電磁干渉が生じた場合には(ST160:YES)、EMI対策を実行する。すなわち、スイッチ151のコントロール端子に制御信号を与えて、スイッチングキャパシタ150をONまたはOFFに切り替える(ST170)。
これにより、共振周波数frをシフトさせて通信使用帯域への電磁干渉を回避させることができる。
Here, when electromagnetic interference caused by LSI occurs (ST160: YES), EMI countermeasures are executed. That is, a control signal is given to the control terminal of the
As a result, the resonance frequency fr can be shifted to avoid electromagnetic interference in the communication use band.
(実施例1)
次に、具体的な数値例を適用した実施例1を説明する。
本実施例1では、2.4GHz帯を使用するシステムであって、26MHzの帯域幅(2.471GHzから2.497GHz)を利用する無線LAN規格の通信システムを例にする。
ここで、使用周波数(帯域内の任意の周波数値)ftを2.48GHzと設定する。
これらの周波数に関する情報により、(式8)から、Cs/Cf≒0.021となる。
この比率は、デカップリングコンデンサを除いたLSIチップ内の要素が有する固定容量成分(Cf)に対し、最低限その2%程度の容量値をデカップリングコンデンサの容量値(Cs)として設計しておけばよいことを示している。
(Example 1)
Next, Example 1 to which specific numerical examples are applied will be described.
In the first embodiment, a wireless LAN standard communication system using a 26 MHz bandwidth (2.471 GHz to 2.497 GHz), which is a system using the 2.4 GHz band, is taken as an example.
Here, the use frequency (arbitrary frequency value in the band) ft is set to 2.48 GHz.
From information on these frequencies, Cs / Cf≈0.021 from (Equation 8).
This ratio should be designed so that the capacitance value (Cs) of the decoupling capacitor is at least 2% of the fixed capacitance component (Cf) of the elements in the LSI chip excluding the decoupling capacitor. Indicates that it should be.
具体的に、論理設計やレイアウト設計済みのLSIチップ内部の固定容量値Cfが10nFであったとする。
なお、このLSIチップ内部の固定容量値Cfについては、トランジスタの静止容量、配線間容量やウェル容量などから見積もる既存の技術があり、LSI設計段階において、ある程度の予想ができる。すると、本実施例1では、必要とされるデカップリングコンデンサの容量値Csは0.21nFと決まる。
この容量値Cs=0.21Fを最小値として、スイッチングキャパシタ150をLSI内部に搭載すればよい。
Specifically, it is assumed that the fixed capacitance value Cf inside the LSI chip for which logic design or layout design has been completed is 10 nF.
As for the fixed capacitance value Cf inside the LSI chip, there is an existing technique for estimating from a static capacitance of a transistor, a capacitance between wirings, a well capacitance, etc., and a certain degree of prediction can be made at the LSI design stage. Then, in the first embodiment, the required capacitance value Cs of the decoupling capacitor is determined to be 0.21 nF.
The switching
図7は、LSI起因の共振現象によって通信帯域への干渉が起きた場合の対策実施例を示している。
LSI 100を搭載した機器において、共振現象が2.49GHz近辺(想定した使用周波数ft近辺の値の例)で起こった場合、スイッチングキャパシタ150をOFFにする。すなわち、LSI内部の容量値を10.21nFから10nFに変化させることで、共振周波数frを2.51GHzにシフトさせる。
結果として、電磁放射のピークを帯域外に移動させることができる。
ただし、逆に低周波側にシフトさせるといった事象も考えられるため、スイッチングキャパシタの動作パターンはこの限りではない。
FIG. 7 shows a countermeasure implementation example when interference to the communication band occurs due to a resonance phenomenon caused by LSI.
In a device equipped with
As a result, the peak of electromagnetic radiation can be moved out of band.
However, since the phenomenon of shifting to the low frequency side is conceivable, the operation pattern of the switching capacitor is not limited to this.
なお、上記実施例1は、デカップリングコンデンサの容量値Csを最小限に見積もった実施例であり、周波数のシフト量にマージンを持たせた設計(デカップリング容量Csを3%(0.3nF)に設計するなど)にしておくと、より安全なEMI対策を施すことができる。 The first embodiment is an embodiment in which the capacitance value Cs of the decoupling capacitor is estimated to the minimum, and the design is made with a margin for the frequency shift amount (the decoupling capacitance Cs is set to 3% (0.3 nF)). If it is designed, etc., safer EMI countermeasures can be taken.
以上説明したように、本実施形態によれば、製品製造後においてもLSIとその外部要因による共振現象から起こる不慮のEMI問題を回避することができる。そして、デカップリングコンデンサの容量値Csの設計にあたっては、LSI外部の設計情報(PCBや筐体に関する情報)は不要である。
また、ノイズの測定や容量を調整するといった複雑な回路を搭載する必要が無い。これらによって、チップ面積やLSIの消費電力の増大を防ぐことができる。
As described above, according to this embodiment, it is possible to avoid an inadvertent EMI problem caused by a resonance phenomenon caused by an LSI and its external factors even after the product is manufactured. In designing the capacitance value Cs of the decoupling capacitor, design information outside the LSI (information on the PCB and the housing) is not necessary.
Further, it is not necessary to mount a complicated circuit such as noise measurement or capacity adjustment. These can prevent an increase in chip area and LSI power consumption.
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
上記説明では、干渉を避けたい帯域200として、周波数ftを中心とし帯域幅Δftをもつものとして設定したが、ftおよびΔftの取り方は干渉を避けたい帯域を特定できる範囲において適宜変更できる。
例えば、共振周波数を常に高周波の方向にシフトさせることを前提とすれば、ftとしては干渉を避けたい帯域内で任意の低い周波数を選択し、Δftとしては前記ftから高周波側の帯域外に出るように幅を設定すればよい。
Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.
In the above description, the
For example, if it is assumed that the resonance frequency is always shifted in the direction of high frequency, an arbitrary low frequency is selected as ft within a band in which interference is to be avoided, and Δft goes out of the high frequency side from ft. The width may be set as follows.
また、上記の設計方法によるデカップリングコンデンサの容量値Csを決定することや、そのデカップリングコンデンサを有するスイッチングキャパシタ部をLSI内に組み込む設計は、コンピュータによって自動的に実行させてもよい。
この場合、干渉を避けるべき周波数帯域の情報(ft、Δft)の入力を受け付けて、(式9)によりデカップリングコンデンサの容量値Csを算出したうえで、スイッチングキャパシタ部をLSI内に搭載するように設計するプログラムを既知のLSI設計プログラムに付加すればよい。
Further, the determination of the capacitance value Cs of the decoupling capacitor by the above design method and the design in which the switching capacitor unit having the decoupling capacitor is incorporated in the LSI may be automatically executed by a computer.
In this case, the input of frequency band information (ft, Δft) that should avoid interference is received, the capacitance value Cs of the decoupling capacitor is calculated by (Equation 9), and the switching capacitor unit is mounted in the LSI. What is necessary is just to add the program to design to a known LSI design program.
11…第1機器、12…第2機器、13…第3機器、15…LSIチップ、16…電源/GNDプレーン、17…通信システム、100…半導体集積回路(LSI)、110…電源線、120…接地線、130…コアロジック回路、140…メモリ回路、150…スイッチングキャパシタ、151…スイッチ、152…デカップリングコンデンサ、160、170…スイッチングキャパシタ。 11 ... 1st device, 12 ... 2nd device, 13 ... 3rd device, 15 ... LSI chip, 16 ... Power supply / GND plane, 17 ... Communication system, 100 ... Semiconductor integrated circuit (LSI), 110 ... Power supply line, 120 DESCRIPTION OF SYMBOLS ... Ground line, 130 ... Core logic circuit, 140 ... Memory circuit, 150 ... Switching capacitor, 151 ... Switch, 152 ... Decoupling capacitor, 160, 170 ... Switching capacitor.
Claims (8)
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路の設計方法であって、
任意の周波数ftと任意の周波数帯域幅Δftとを用いて干渉を避けるべき周波数帯域を設定し、
前記デカップリングコンデンサの容量値は、前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする半導体集積回路の設計方法。 A plurality of functional block circuits;
A switching capacitor unit having a switch and a decoupling capacitor provided between a power line and a ground line, and a method for designing a semiconductor integrated circuit including
Set a frequency band to avoid interference using an arbitrary frequency ft and an arbitrary frequency bandwidth Δft,
The semiconductor device is characterized in that the capacitance value of the decoupling capacitor is designed so as to shift a resonance frequency fr with an external factor by the frequency bandwidth Δft or more when the switch is turned on or off. Integrated circuit design method.
前記デカップリングコンデンサの容量値Csの下限を、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて決定する
ことを特徴とする半導体集積回路の設計方法。 In the method for designing a semiconductor integrated circuit according to claim 1,
The lower limit of the capacitance value Cs of the decoupling capacitor,
Any frequency ft in the band you want to avoid, and
The width Δft from the ft to the upper limit or lower limit of the band to avoid interference,
A method for designing a semiconductor integrated circuit, comprising: determining a fixed capacitance value Cf based on other elements excluding the decoupling capacitor in the semiconductor integrated circuit.
前記デカップリングコンデンサの容量値Csは、次の式によって決定する
ことを特徴とする半導体集積回路の設計方法。
In the method of designing a semiconductor integrated circuit according to claim 2,
The method of designing a semiconductor integrated circuit, wherein the capacitance value Cs of the decoupling capacitor is determined by the following equation.
前記デカップリングコンデンサの容量値Csは、次の式によって決定する
ことを特徴とする半導体集積回路の設計方法。
In the method of designing a semiconductor integrated circuit according to claim 2,
The method of designing a semiconductor integrated circuit, wherein the capacitance value Cs of the decoupling capacitor is determined by the following equation.
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路であって、
前記デカップリングコンデンサの容量値Csは、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて、
前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする半導体集積回路。 A plurality of functional block circuits;
A switching capacitor unit having a switch and a decoupling capacitor provided between a power supply line and a ground line, and a semiconductor integrated circuit comprising:
The capacitance value Cs of the decoupling capacitor is
Any frequency ft in the band you want to avoid, and
The width Δft from the ft to the upper limit or lower limit of the band to avoid interference,
Based on a fixed capacitance value Cf by other elements excluding the decoupling capacitor in the semiconductor integrated circuit,
When the switch is turned on or off, the semiconductor integrated circuit is designed to shift a resonance frequency fr with an external factor by the frequency bandwidth Δft or more.
前記デカップリングコンデンサの容量値Csは、次の式によって表される
ことを特徴とする半導体集積回路。
In the semiconductor integrated circuit according to claim 5,
The capacitance value Cs of the decoupling capacitor is expressed by the following equation.
前記デカップリングコンデンサの容量値Csは、次の式によって表される
ことを特徴とする半導体集積回路。
In the semiconductor integrated circuit according to claim 5,
The capacitance value Cs of the decoupling capacitor is expressed by the following equation.
前記スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをシフトさせる
ことを特徴とする電磁干渉の対策方法。 In a product incorporating the semiconductor integrated circuit according to any one of claims 5 to 7, when the resonant frequency fr of the semiconductor integrated circuit and an external factor occurs in a frequency band in which the interference should be avoided,
An electromagnetic interference countermeasure method characterized by shifting the resonance frequency fr by turning on or off the switch of the switching capacitor unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148912A JP2011009291A (en) | 2009-06-23 | 2009-06-23 | Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148912A JP2011009291A (en) | 2009-06-23 | 2009-06-23 | Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009291A true JP2011009291A (en) | 2011-01-13 |
Family
ID=43565645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148912A Pending JP2011009291A (en) | 2009-06-23 | 2009-06-23 | Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009291A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853822B2 (en) | 2011-11-22 | 2014-10-07 | Ps4 Luxco S.A.R.L. | Semiconductor device |
WO2015151215A1 (en) * | 2014-03-31 | 2015-10-08 | 富士通セミコンダクター株式会社 | Design support method, design support program, and semiconductor integrated circuit |
US9166560B2 (en) | 2011-11-14 | 2015-10-20 | Nec Corporation | Decoupling circuit and semiconductor integrated circuit |
JP2016115724A (en) * | 2014-12-11 | 2016-06-23 | 株式会社デンソー | Electronic apparatus |
US9480145B2 (en) | 2012-09-12 | 2016-10-25 | Samsung Electronics Co., Ltd. | Apparatus for controlling resonance frequency of device subject to wireless power transmission interference and method thereof |
JP2018006777A (en) * | 2017-10-03 | 2018-01-11 | 株式会社ソシオネクスト | Semiconductor integrated circuit |
WO2019068979A1 (en) * | 2017-10-06 | 2019-04-11 | Psa Automobiles Sa | Electronic device with processing module acting in a configurable manner on a resonance frequency of a ground loop |
US10340686B2 (en) | 2014-12-11 | 2019-07-02 | Denso Corporation | Electronic device |
-
2009
- 2009-06-23 JP JP2009148912A patent/JP2011009291A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166560B2 (en) | 2011-11-14 | 2015-10-20 | Nec Corporation | Decoupling circuit and semiconductor integrated circuit |
US8853822B2 (en) | 2011-11-22 | 2014-10-07 | Ps4 Luxco S.A.R.L. | Semiconductor device |
US9480145B2 (en) | 2012-09-12 | 2016-10-25 | Samsung Electronics Co., Ltd. | Apparatus for controlling resonance frequency of device subject to wireless power transmission interference and method thereof |
WO2015151215A1 (en) * | 2014-03-31 | 2015-10-08 | 富士通セミコンダクター株式会社 | Design support method, design support program, and semiconductor integrated circuit |
JPWO2015151215A1 (en) * | 2014-03-31 | 2017-04-13 | 株式会社ソシオネクスト | Design support method, design support program, and semiconductor integrated circuit |
US9886537B2 (en) | 2014-03-31 | 2018-02-06 | Socionext Inc. | Method of supporting design, computer product, and semiconductor integrated circuit |
JP2016115724A (en) * | 2014-12-11 | 2016-06-23 | 株式会社デンソー | Electronic apparatus |
US10340686B2 (en) | 2014-12-11 | 2019-07-02 | Denso Corporation | Electronic device |
JP2018006777A (en) * | 2017-10-03 | 2018-01-11 | 株式会社ソシオネクスト | Semiconductor integrated circuit |
WO2019068979A1 (en) * | 2017-10-06 | 2019-04-11 | Psa Automobiles Sa | Electronic device with processing module acting in a configurable manner on a resonance frequency of a ground loop |
FR3072229A1 (en) * | 2017-10-06 | 2019-04-12 | Psa Automobiles Sa | ELECTRONIC DEVICE HAVING A PROCESSING MODULE PARAMETERABLY ACTING ON A RESONANCE FREQUENCY OF A MASS LOOP. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011009291A (en) | Method for designing semiconductor integrated circuit, semiconductor integrated circuit, and countermeasure method against electromagnetic interference | |
JP2011151367A (en) | Circuit board laminated module and electronic device | |
JP2008053319A (en) | Semiconductor device | |
JP2005196406A (en) | Method for designing semiconductor integrated circuit with reduced power source noise | |
JP2014027559A (en) | Ebg structure and circuit board | |
US10015878B2 (en) | Decoupling arrangement | |
US11869700B2 (en) | Inductor device | |
TW591359B (en) | Analog/digital hybrid integrated circuit | |
CN102226941A (en) | Control method and apparatus for electronic magnetic interference | |
US7965520B2 (en) | Electronic device with flip module having low height | |
JP2007242745A (en) | Printed circuit board, computer aided design (cad) program, electromagnetic field simulator, circuit simulator, car, semiconductor device, and user guide | |
JP2013030528A (en) | Formed capacitor-embedded multilayer printed wiring board | |
US8600332B2 (en) | Electronic devices having interferers aligned with receiver filters | |
US20120163522A1 (en) | Platform rfi mitigation | |
CN102780486B (en) | Semiconductor circuit | |
US7405919B2 (en) | Electronic circuit having transmission line type noise filter | |
JP5278579B2 (en) | High frequency module and receiver | |
US20120188729A1 (en) | Printed circuit board and manufacturing method thereof | |
CN211880887U (en) | Miniaturized anti-interference frequency source module | |
US10459874B2 (en) | System and method for managing electromagnetic interference for electronic devices | |
US20180069523A1 (en) | Circuitry with a noise attenuation circuit to reduce noise generated by an aggressor circuit | |
JP2015027041A (en) | Oscillator | |
JP2008243896A (en) | Semiconductor integrated circuit | |
JP2008225962A (en) | Electromagnetic failure noise analysis method and semiconductor integrated circuit | |
See et al. | Memory Speed Enhancement via SI/PI Optimization in Constrained Tablet Designs |