JP2011008665A - 情報処理装置 - Google Patents

Abstract

【課題】電源をON状態にしてから実際に起動するまでの期間を短縮できる情報処理装置、またはそのような情報処理装置を備えたデジタルカメラを提供する。
【解決手段】情報処理装置２は、プログラムが入力されることによりプログラムに対する処理を実行する少なくとも二つ以上のCPUと、これらCPUのそれぞれに対応したプログラムが所定の容量以下に分割されて格納されたROM１１１と、ROM１１１から読み出されたプログラムを、このプログラムに対応するCPUに出力されるよう振り分けるBufRAM制御部１１０とを備える。
【選択図】図２

Description

情報処理装置に関する。特にデジタルカメラ等の撮像装置に搭載される情報処理装置に関する。

使用者にとって利便性の高いデジタルカメラの要求が高まっている。例えば、デジタルカメラの電源をON状態にしてから、実際に起動するまでの期間を短縮させることが要求されている。この要求が満たされることにより、使用者はデジタルカメラの電源をON状態にしてから、すぐに撮影動作を実行できるようになる。

例えば、特許文献１は、複数のCPUを備えたデジタルカメラを開示している。複数のCPUの内の一つは、バッテリ等の電源が接続されている限り常に動作状態にある。この動作状態にあるCPUはデジタルカメラのシステムを制御しており、RAMに記憶された起動プラグラムによって、他のCPUを起動する。これにより、デジタルカメラの電源をON状態にしてから実際に起動するまでの期間が短くなるとしている。

特開2006-19832号公報

上記特許文献１のデジタルカメラは、サブCPUがメインCPUを起動するという構成になっている。すなわち、複数のCPUのそれぞれが各自で起動プログラムを読み出して起動するという構成ではない。そのため、特許文献１のデジタルカメラは、すべてのCPUが起動し終わるまでに相応の時間がかかる。

また、上記特許文献１のデジタルカメラは、複数のCPUの内の一つが常に動作状態にあるため、電力の消費量が大きい。同様に、RAMは電源を切断すると内容が消去されてしまうため、これもまた常に電力を供給して動作状態にしておく必要があり、電力の消費量が大きくなる。

本発明は上記課題を鑑みてなされたものであり、電源をON状態にしてから実際に起動するまでの期間を短縮できる情報処理装置、またはそのような情報処理装置を備えたデジタルカメラを提供することを目的とする。

上記課題を解決するために本発明の情報処理装置は、処理対象情報が入力されることにより処理対象情報に対する処理を実行する少なくとも二つ以上の情報処理手段と、情報処理手段のそれぞれに対応した処理対象情報が所定の容量以下に分割されて格納された第一の情報格納手段と、第一の情報格納手段から読み出された処理対象情報を、処理対象情報に対応する情報処理手段に出力されるよう振り分ける振分手段とを備える。

本発明によれば、電源をON状態にしてから実際に起動するまでの期間を短縮できる情報処理装置を提供できる。または、そのような情報処理装置を備えたデジタルカメラを提供できる。

実施の形態１のデジタルカメラ１の構成ブロック図 実施の形態１の情報処理装置の構成ブロック図 実施の形態１のROM１１１のプログラム格納状態の模式図 実施の形態１の情報処理装置の動作フローチャート 実施の形態１の情報処理装置の動作タイミングの模式図 情報処理装置の構成ブロック図 ROM１０１のプログラム格納状態の模式図 情報処理装置の動作フローチャート 情報処理装置の動作タイミングの模式図

〔実施の形態１〕
本発明の情報処理装置２は、電源をON状態にしてから実際に起動するまでの期間を短縮する。本発明の情報処理装置２をデジタルカメラ1に搭載した場合を実施の形態１として、以下図を用いてこれを説明する。

〔１−１．構成〕
本実施の形態１に係る情報処理装置２および、この情報処理装置２を搭載したデジタルカメラ１の構成を説明する。

〔１−１−１．デジタルカメラの構成〕
本実施の形態１に係るデジタルカメラ１の構成を説明する。図１に実施の形態１のデジタルカメラ１の構成ブロック図を示す。

デジタルカメラ１は、被写体像を光学系４００を通してCCDイメージセンサ４０４で撮像する。撮像により作成された画像データは前処理部（AFE）４０５や画像処理部４０６において各種処理を施される。画像データはフラッシュメモリ４１２やメモリカード４１４に保存される。フラッシュメモリ４１２やメモリカード４１４に保存された画像データは、使用者による操作部４１１の操作を受け付けて液晶ディスプレイ（LCD）４０７上に再生表示される。

電源４０９は、デジタルカメラ１を構成する各部に電力を供給する。電源４０９は、使用者の操作を受け付けて、デジタルカメラ１の電力供給状態のON／OFFをスイッチできる。

メインコントローラ４１０は、デジタルカメラ１全体の動作を統括制御する。メインコントローラ４１０は、本実施の形態１に係る情報処理装置２を含む構成によりなる。本実施の形態１に係る情報処理装置２はプログラム等の情報を処理するCPUや、プログラムを格納するROMなどにより構成される。本実施の形態１に係る情報処理装置２の構成の詳細は後述する。

メインコントローラ４１０は、電力が供給されると、撮影等の各種動作を実行する準備として、まずCPUの起動処理を実行する。この動作については詳細を後述する。メインコントローラ４１０は、CPUの起動処理が完了すると、デジタルカメラ１の各部を制御するための主プログラムを実行する。これにより、メインコントローラ４１０は、デジタルカメラ1を構成するシステム全体に必要な電力を供給する。また、メインコントローラ４１０は、光学系４００やCCDイメージセンサ４０４や画像処理部４０６等を撮影動作可能な状態に準備する。

なお、メインコントローラ４１０は、ハードワイヤードな電子回路で構成してもよいし、プログラムを用いたマイクロコンピュータなどで構成してもよい。また、画像処理部４０６などと共に1つの半導体チップで構成してもよい。

フォーカスレンズ４０１は焦点距離の調節に用いられる。ズームレンズ４０２は拡大縮小倍率の調節に用いられる。絞り４０３は絞りの開き具合の調節に用いられる。フォーカスレンズ４０１、ズームレンズ４０２、絞り４０３の動作は駆動装置を介してメインコントローラ４１０により制御される。なお、光学系４００のレンズは何枚から構成されるものでも、何群から構成されるものでもよい。また、光学系４００に光学式手ぶれ補正レンズOIS（Optical Image Stabilizer）（図示せず）を含んでいてもよい。

CCDイメージセンサ４０４は光学系４００を通して集光された光を電気信号へと変換する。CCDイメージセンサ４０４の受光面には多数のフォトダイオードが2次元的に配列されている。被写体からの光は光学系４００を通過したのちにCCDイメージセンサ４０４上の受光面に結像される。そして、被写体からの光は受光面にて光電効果により電荷として蓄えられる。各受光面で蓄えられた電荷は垂直CCDおよび水平CCDによってアンプに転送され、画像信号が生成される。なお本発明においては、CCDイメージセンサ４０４に代えて、例えばCMOSイメージセンサやNMOSイメージセンサなど、他の撮像素子を用いても良い。

前処理部４０５は、CCDイメージセンサ４０４で生成された画像信号に対して、相関二重サンプリング、ゲイン調整等の処理を実行する。また、アナログ形式の画像データからデジタル形式の画像データへの変換を施す。その後、前処理部４０５はRGB信号の画像データを画像処理部４０６に出力する。

画像処理部４０６は、画像データに対して各種の処理を施す。各種処理としては、ガンマ補正、ホワイトバランス補正、YC変換処理、電子ズーム処理、圧縮処理、伸張処理等が挙げられるが、これらに限定されるものではない。また、これらの一部を欠く構成としてもよい。画像処理部４０６は、ハードワイヤードな電子回路で構成してもよいし、プログラムを用いたマイクロコンピュータなどで構成してもよい。またメインコントローラ４１０などとともに１つの半導体チップで構成してもよい。

液晶ディスプレイ４０７は、画像処理部４０６で処理された表示用の画像データに基づく画像を表示する。また、液晶ディスプレイ４０７は、画像の他、デジタルカメラ１の設定条件等を表示可能である。なお本発明は、液晶方式、プラズマ方式、有機EL方式に限定されず、画像データを表示するディスプレイであれば本発明に適用可能である。

バッファメモリ４０８は、画像処理部４０６やメインコントローラ４１０のワークメモリとして機能する記憶手段である。バッファメモリ４０８はDRAM（Dynamic Random Access Memory）などで実現できる。

フラッシュメモリ４１２は、画像データ等を記憶するための内部メモリとして機能する。メインコントローラ４１０は、画像処理部４０６で処理される画像データをフラッシュメモリ４１２に記憶させたり、メモリカード４１４に記憶させたりする。

カードスロット４１３は、メモリカード４１４を着脱可能な接続手段である。カードスロット４１３は、メモリカード４１４を電気的及び機械的に接続可能である。また、カードスロット４１３は、メモリカード１４４を制御する機能を備えてもよい。

メモリカード４１４は、内部にフラッシュメモリ等の記憶部を備えた外部メモリである。メモリカード４１４は、画像処理部４０６で処理される画像データなどのデータを記憶可能である。本実施例では、外部メモリの一例としてメモリカード４１４を示すが、本発明はこれには限らない。例えば、光ディスク等の記憶媒体を外部メモリとしてもよい。

操作部４１１は、デジタルカメラ１の外装に備わっているボタン状やスライド状のもの、あるいは液晶ディスプレイ４０７に触れて操作するタッチパネル式のものを含む。デジタルカメラ１は、使用者による操作部１３０の操作を受け付けて種々の動作を実行する。

〔１−１−２．情報処理装置の構成〕
続いて、本実施の形態１に係る情報処理装置２の構成を説明する。図２に実施の形態１の情報処理装置２の構成ブロック図を示す。

本実施の形態１に係る情報処理装置２は、例えばデジタルカメラ１のメインコントローラ４１０内に搭載される。情報処理装置２は、ROM１１１、半導体チップ９９、主記憶１０７とから構成される。半導体チップ９９は、ROMインタフェース１０２、BufRAM制御部１１０、BufRAM１１、BufRAM１２、CPU１０、CPU２０、内部高速Bus１０３、インタフェース１０６とから構成される。

ROM１１１は、CPU１０やCPU２０の内部初期化処理を実行するための初期化プログラムや、各種の通常処理を実行するための主プログラムを格納している。内部処理化処理は、ＣＰＵが通常処理を実行可能な状態になるための準備をする処理である。通常処理は、デジタルカメラ1を構成するシステム全体に必要な電力を供給したり、撮影動作可能な状態にしたり準備する処理である。

図３はROM111のプログラム格納状態を示す。CPU１０およびCPU２０のそれぞれに対応する初期化プログラムは、所定の容量以下に分割されてROM１１１に格納されている。例えば１６ｋByteごとに分割されて格納されている。そして、プログラムは、CPUがROM111に対して指定アドレスからシーケンシャルに読み出される。このようにシーケンシャルに読み出されるとき、分割されたそれぞれの初期化プログラムは、それぞれのCPUに対応する初期化プログラムが交互に現れるようにROM１１１に格納されている。一方、各CPUに対応した主プログラムは分割されることなくROM１１１に格納されている。主プログラムは、CPUがROM111に対して指定したアドレスからシーケンシャルに読み出される。

ROMインタフェース１０２は、CPUがＲＯＭ１１１に対して指定するアドレスに基づいた初期化プログラムや主プログラムの読み出しを仲介する。ＣＰＵは、ROMインタフェース１０２を介して、上述のとおりROM１１１に対して指定したアドレスからシーケンシャルにプログラムを読み出す。このとき、一般的なROMの高速読み出しモードであるバーストモード、ページモードを利用する。ROMインタフェース１０２を介して、読み出された初期化プログラムや主プログラムは、BufRAM制御部１１０に送られる。

BufRAM制御部１１０は、ROMインタフェース１０２を介して読み出された初期化プログラムを所定の容量ごとにBufRAM１１あるいはBufRAM１２に振り分ける。例えば初期化プログラムが１６ｋByteごとに分割されているとき、ROM111から読み出されてきたプログラムを１６ｋByteごとにBufRAM１１あるいはBufRAM１２に振り分ける。これにより、BufRAM１１はCPU1に対応した初期化プログラムを格納していき、BufRAM１２はCPU2に対応した初期化プログラムを格納していく。

また、BufRAM制御部１１０は、ROMインタフェース１０２を介して読み出された主プログラムを、その主プログラムに対応するBufRAMに振り分ける。読み出した主プログラムを何れのBufRAMに振り分けるかは、読み出しを指示したCPUに従って決定する。

BufRAM１１やBufRAM２１は、ROM１１１から読み出された初期化プログラムや主プログラムを上述のように一時的に格納する。CPU10やCPU２０は、BufRAM１１やBufRAM２１に一時的に格納された初期化プログラムを、内部高速Bus１０３を介して読み出す。また、CPU１０やCPU２０は、BufRAM１やBufRAM12に一時的に格納された主プログラムを、内部高速Bus１０３およびインタフェース１０６を介して主記憶１０７に転送する。主記憶１０７は、それぞれのCPUに対応するプログラムごとに記憶領域を備えている。そして、主記憶１０７に転送された主プログラムは、対応する記憶領域に格納される。

CPU１０やCPU２０は、BufRAM１１やBufRAM２１あるいは主記憶１０７に格納されたプログラムを読み出す。CPU１０やCPU２０は、読み出した初期化プログラムや主プログラムの処理を実行する。CPU１０やCPU２０は、初期化プログラムを処理することにより、自身の起動処理やOS処理を実行する。また、CPU１０や、CPU２０は、主プログラムを処理することにより、デジタルカメラ１のシステム全体の制御や撮影準備等の制御を実行する。

〔１−１−３． 本発明との対応関係 〕
CPU１０やCPU２０は、本発明の情報処理手段の一例である。ROM１１１は、本発明の第一の情報格納手段の一例である。BufRAM制御手段１１０は、本発明における振分手段の一例である。BufRAM１１やBufRAM２１は、本発明の第二の情報格納手段の一例である。初期化プログラムや主プログラムは、本発明の処理対象情報の一例である。情報処理装置２は、本発明の情報処理装置の一例である。

〔１−２．動作〕
続いて、本実施の形態１に係る情報処理装置２の動作を説明する。図４に実施の形態１の情報処理装置２の動作フローチャートを示す。

メインコントローラ４１０は、電力が供給されると、撮影等の各種動作を実行する準備として、まずCPUの起動処理を実行する。

CPU１０およびCPU２０の起動処理について説明する。このとき、CPU１０が他のCPUを代表して、分割された初期化プログラムのそれぞれを読み出す。読み出された初期化プログラムは、上述のようにBufRAM１１あるいはBufRAM２１に振り分けられ格納される。次に、CPU１０は、CPU１０に対応した初期化プログラムを、BufRAM１１に格納された順に順次実行する。このようにしてCPU１０は、内部初期化処理を完了させる（S３２０）。同様に、CPU２０は、CPU２０に対応した初期化プログラムを、BufRAM２1に格納された順に順次実行する。このようにしてCPU２０は、内部初期化処理を完了させる（S３３０）。以上のように、それぞれのCPUは、対応する初期化プログラムを並列的に実行し、内部初期化処理を完了させる。

続いて、CPU１０は、ROM111に格納された主プログラムをBufRAM１１に読み出す。その後、CPU１０は、BufRAM１１に読み出した主プログラムを主記憶１０７に転送する（S３２１）。同様に、CPU２０は、ROM111に格納された主プログラムをBufRAM２１に読み出す。その後、CPU２０は、BufRAM２１に読み出した主プログラムを主記憶１０７に転送する（S３３１）。転送されたそれぞれのCPU対応する主プログラムは、上述のとおり主記憶１０７の対応する記憶領域に格納される。

続いて、CPU１０は、主記憶１０７に一度格納した主プログラムを読み出して実行する。主プログラムは、OS起動のためのプログラムや、デジタルカメラ１の通常処理のためのプログラムを含んでいる。CPU１０は、自身のOS起動を完了させる（S３２２）。CPU１０は、OS起動を完了させた後は、主プログラムに従って通常処理を開始する（S３２３）。通常処理とは、デジタルカメラ1を構成するシステム全体に必要な電力を供給したり、撮影動作可能な状態に準備したりする処理である。同様に、CPU２０は、主記憶１０７に一度格納した主プログラムを読み出して実行する。そして、CPU２０は、自身のOS起動を完了させる（S３３２）。CPU２０は、OS起動を完了させた後は、主プログラムに従って通常処理を開始する（S３３３）。

〔１−３．まとめ〕
図６は、BufRAM制御部１１０がない場合の情報処理装置３の構成ブロック図を示す。図２に示す情報処理装置２と同様の構成には同じ符号を付している。また、図７は、初期化プログラムを所定の容量以下に分割せずにROM１０１に格納した状態を示す。

情報処理装置３において、CPUは、対応する初期化プログラムを格納順に読み出し、実行する。この場合、図８のフローチャートに示すような処理手順となる。CPU１０が他のCPUより先にROM１０１からプログラムを読み出すときを例に説明する。このとき、CPU１０は、ROM１０１からCPU１０に対応する初期化プログラム全体を読み出して実行する。そしてCPU１０は内部初期化処理を終える（S３００）。続いて、CPU１０は、対応する主プログラムおよびCPU２０に対応する初期化プログラムを読み出し、主記憶１０７に転送し、対応する格納領域に格納する（S３０１）。

ここで、CPU２０は処理動作のリセット解除がなされる（S３０２）。そして、CPU２０は、ステップS３０１にて主記憶１０７に転送され格納された、CPU２０に対応する初期化プログラムの読み出しを開始する。CPU２０は初期化プログラムを実行することにより、内部初期化処理を完了させる（S３１０）。続いてCPU２０は、対応する主プログラムをROM１０１から読み出し主記憶１０７に転送する（S３１１）。

ステップS３０２のCPU２０のリセット解除を終えたCPU１０は、主記憶１０７に格納された主プログラムを読み出す。そして、CPU１０は、自身のOS起動を完了し（S３０３）、通常処理を開始する（S３０４）。一方、ステップS３０２のCPU２０のリセット解除を受けて、ステップS３１０およびステップS３１１の動作を終えたCPU２０は、主記憶１０７に格納された主プログラムを読み出す。そして、CPU２０は、自身のOS起動を完了し（S３１２）、通常処理を開始する（S３１３）。

上記のような構成および動作をする情報処理装置３では、図９に示すように、先に初期化プログラムを読み出すCPUは先に起動されるが、後に初期化プログラムを読み出すCPUは後に起動される。そのため、情報処理装置３は、電源をON状態にしてから実際に起動するまでの期間が長くなってしまう。

しかしながら、本実施の形態１の情報処理装置２は、プログラムが入力されることによりプログラムに対する処理を実行する少なくとも二つ以上のCPUと、これらCPUのそれぞれに対応したプログラムが所定の容量以下に分割されて格納されたROM１１１と、ROM１１１から読み出されたプログラムを、このプログラムに対応するCPUに送られるよう振り分けるBufRAM制御部１１０とを備える。これにより、本実施の形態１に係る情報処理装置２は、一個のROMに対して複数個CPUが存在する場合であっても、そのROMに格納されたプログラムの処理を並列的に実行できる。

また、本実施の形態１の情報処理装置２において、ROM１１１に格納された任意のプログラムは、その直前に格納されているプログラムに対応するCPUと異なるCPUに対応している。これにより、CPUがROM上のあるアドレスからプログラムをシーケンシャルに読み出すと、異なるCPUに対応するプログラムが入れ替わり立ち替わり現れる。従って、複数のCPUのそれぞれに対応するプログラムを入れ替わり立ち替わりに読み出すことができる。このため、あるCPUに対応するプログラムをすべて読み出してからでなくとも、他のCPUに対応するプログラムの読み出しを開始できる。

また、本実施の形態１の情報処理装置２において、BufRAM制御部１１１は、分割されたプログラムの容量に応じて、このプログラムを振り分ける。これにより、BufRAM制御部は、ROM１１１から読み出してきたプログラムの容量の大きさを基準にして、そのプログラムに対応するBufRAMにプログラムを振り分けることができる。

また、本実施の形態１の情報処理装置２は、BufRAM制御部１１１により振り分けられたプログラムを一時的に格納し、このプログラムに対応したCPUにプログラムを送るBufRAMを更に備える。これにより、本実施の形態１の情報処理装置２は、CPUのプログラム処理が途切れるようなプログラムの転送速度を緩和する。

また、本実施の形態１の情報処理装置２において、プログラムは、CPUを起動処理するための初期化プログラムである。これにより、本実施の形態１に係る情報処理装置２は、複数のCPUそれぞれに対応する初期化プログラムを並列的に実行し、内部初期化処理を完了することができる。内部初期化処理を終えたCPUは、通常処理の実行を開始できる。そのため、本実施の形態１に係る情報処理装置２は、電力を供給されてからデジタルカメラ１のシステム全体が通常処理を開始するまでの期間を短縮できる。

以上のように、本発明によれば、電源をON状態にしてから実際に起動するまでの期間を短縮できる情報処理装置を提供できる。または、そのような情報処理装置を備えたデジタルカメラを提供できる。
〔他の実施の形態〕
本発明は、上記実施の形態に限られず、種々の方法で実現可能である。例えば、以下の形態が考えられる。

上記において、初期化プログラムは所定の容量以下に分割し、主プログラムは分割しなかった。しかしながら、本発明の情報処理装置２はこれに限定しない。すなわち、主プログラムも所定の容量以下に分割してもよい。

上記において、初期化プログラムを所定の容量として、16kByteの場合を例示したが、本発明の情報処理装置２はこれに限定しない。すなわち、半導体チップ９９内におけるプログラム等の情報の転送能力およびＣＰＵの処理性能に応じた容量にて分割すればよい。

上記では、CPUが２つある場合を説明したが、本発明はこれに限定されない。すなわち、CPUが３つ以上ある場合でも本発明の情報処理装置に適用可能である。

なお、本発明の情報処理装置２は、CPUの起動プログラムの格納場所としてROMを採用したが、本発明はこれに限定されない。すなわち、ROMではなく、RAM等の他の記憶媒体を採用してもよい。但し、RAMは記憶した内容を保持するために、電力を常に供給している必要があり、電力消費が大きくなる。

上記において、BufRAM制御部１１０は、読み出された初期化プログラムを所定の容量ごとにBufRAM１１あるいはBufRAM１２に振り分けた。しかし、本発明の情報処理装置２はこれに限定されない。例えば、対応するCPUが何れかわかるような符号をプログラムに付与しておき、その符号に基づいてプログラムを割り振ってもよい。すなわち、プログラムが対応するCPUへとプログラムを割り振ることができれば本発明の情報処理装置に適用可能である。

上記において、読み出した主プログラムを何れのBufRAMに振り分けるかは、読み出しを指示したCPUに従って決定するとしたが、本発明はこれに限定されない。すなわち、その主プログラムを実行すべきCPUがアクセス可能であるBufRAMに振り分けられればよい。

本発明の情報処理装置はデジタルカメラへの搭載に限定されるものではなく、複数のCPUを有する情報処理装置を備えた電子機器であれば適用することができる。

１ デジタルカメラ
２ 情報処理装置
１０、２０ CPU
１１、２１ BufRAM
９９ 半導体チップ
１０７ 主記憶
１１０ BufRAM制御部
１１１ ROM
４０１ フォーカスレンズ
４０２ ズームレンズ
４０３ 絞り
４０４ CCDイメージセンサ
４０６ 画像処理部
４０７ 液晶ディスプレイ
４０９ 電源
４１０ メインコントローラ

Claims (6)

1. 処理対象情報が入力されることにより前記処理対象情報に対する処理を実行する少なくとも二つ以上の情報処理手段と、
   前記情報処理手段のそれぞれに対応した処理対象情報が所定の容量以下に分割されて格納された第一の情報格納手段と、
   前記第一の情報格納手段から読み出された前記処理対象情報を、前記処理対象情報に対応する情報処理手段に送られるよう振り分ける振分手段と、を備えた、
   情報処理装置。
2. 前記第一の情報格納手段に格納された任意の処理対象情報は、その直前に格納されている処理対象情報に対応する情報処理手段と異なる情報処理手段に対応している、
   請求項１に記載の情報処理装置。
3. 前記振分手段は、前記分割された処理対象情報の容量に応じて、前記処理対象情報を振り分ける、
   請求項１と２のいずれかに記載の情報処理装置。
4. 前記振分手段により振り分けられた処理対象情報を一時的に格納し、前記処理対象情報に対応した情報処理手段に前記処理対象情報を送る第二の情報格納手段と、を更に備える、
   請求項１から３のいずれかに記載の情報処理装置。
5. 前記処理対象情報は、前記情報処理手段を起動処理するためのプログラムである、
   請求項１から４のいずれかに記載の情報処理装置。
6. 請求項１から５のいずれかに記載の情報処理装置を搭載した電子機器。

Images