JP2011008519A - リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 - Google Patents
リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 Download PDFInfo
- Publication number
- JP2011008519A JP2011008519A JP2009151161A JP2009151161A JP2011008519A JP 2011008519 A JP2011008519 A JP 2011008519A JP 2009151161 A JP2009151161 A JP 2009151161A JP 2009151161 A JP2009151161 A JP 2009151161A JP 2011008519 A JP2011008519 A JP 2011008519A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- calculation
- reconfiguration
- ram
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
- G06F9/3897—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1021—Hit rate improvement
Abstract
【解決手段】CPU1と、RAM I/F2と、リコンフィグ演算装置4と、を備えるコンピュータシステムであって、リコンフィグ演算装置は、入力端子31と、出力端子32と、複数のPE33と、接続状態が変更可能なネットワーク34と、RAM I/F2のアドレス空間に配置されたリコンフィグ内蔵RAM14と、制御部31,32と、を備え、演算は、第1の種類の命令と、第2の種類の命令と、を備え、CPU1は、第1の種類の命令をリコンフィグ内蔵RAMの第1アドレスに、変数データを第2アドレスに書き込み、制御部は書き込まれた第1の種類の命令を解読して、複数のPEおよびネットワークを設定し、CPU1は第2の種類の命令の変数データを、リコンフィグ内蔵RAMの固定入力アドレスに書き込み、制御部はそれに応じて複数のPEおよびネットワークを設定する。
【選択図】図2
Description
近年、マイクロプロセッサは、高速の割り込み応答性などの従来通りの要求に加えて、さらに複雑な演算についても高速に実行することが要求されるようになってきた。
特に、制御用マイコンは、一般的に割り込みによる制御および高い応答性を目的として作られているため、リコンフィグ回路を追加するだけで、特別な回路や機構を増やすことなく、複雑な演算を含む処理を高速に実行できるようになる。さらに、上記の実施例の構成によれば、リコンフィグ回路は、汎用のバスを使用しないため、制御用マイコンの割り込みの応答性が低下することもない。
(付記1)
CPUと、RAMインターフェースと、前記RAMインターフェースのアドレス空間に配置されるRAMと、コンフィグレーションデータに基づいて演算機能を動的に変更可能なリコンフィグ演算装置と、を備えるコンピュータシステムであって、
前記リコンフィグ演算装置は、
入力端子と、
出力端子と、
クロックに同期してそれぞれの演算処理を行う複数のプロセッサエレメントと、
前記入力端子と前記出力端子と前記複数のプロセッサエレメントの入力ポートおよび出力ポートとの間を接続し、接続状態が変更可能なプロセッサ間ネットワークと、
前記RAMインターフェースのアドレス空間に配置され、前記CPUが、前記リコンフィグ演算装置で実行する演算に関係するデータを書き込み、前記リコンフィグ演算装置で実行した演算結果が書き込まれるリコンフィグ内蔵RAMと、
前記CPUが前記リコンフィグ内蔵RAMの所定アドレスに前記演算に関係するデータを書き込むと、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを対応した演算処理を行う状態に設定して前記演算を開始するように制御する制御部と、を備え、
前記演算は、第1の種類の命令と、第2の種類の命令と、を備え、
前記CPUは、前記第1の種類の命令を前記リコンフィグ内蔵RAMの第1の所定アドレスに、前記第1の種類の命令の変数データを前記リコンフィグ内蔵RAMの第2の所定アドレスに書き込み、
前記制御部は、前記第1の所定アドレスに書き込みが行われると、書き込まれた前記第1の種類の命令を解読して、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記演算命令に対応した演算処理を行う状態に設定し、
前記CPUは、前記第2の種類の命令の変数データを、前記リコンフィグ内蔵RAMの前記第1および第2の所定アドレス以外の固定入力アドレスに書き込み、
前記制御部は、前記固定入力アドレスに書き込みが行われると、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令に対応した演算処理を行う状態に設定することを特徴とするコンピュータシステム。
前記第2の種類の命令は、複数の特定演算命令を備え、
前記リコンフィグ内蔵RAMの前記固定入力アドレスは、前記複数の特定演算命令に対応して複数の特定入力固定アドレスを備え、
前記CPUは、前記複数の特定演算命令を、対応する前記リコンフィグ内蔵RAMの前記複数の特定固定入力アドレスに書き込む付記1に記載のコンピュータシステム。
前記制御部は、前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みが行われると、前記リコンフィグ演算装置が前記第1の種類の命令を実行中であるか判定し、実行中でなければ前記第2の種類の命令をただちに実行し、実行中であれば、前記リコンフィグ演算装置で前記第2の種類の命令が並行して実行可能であるか判定し、並行して実行可能であれば前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令を並行して行う状態に設定し、並行して実行可能でなければ実行中の前記第1の種類の命令の終了後前記第2の種類の命令をただちに実行する付記1または2に記載のコンピュータシステム。
前記リコンフィグ演算装置は、
前記第1の種類の命令の演算結果を、前記リコンフィグ内蔵RAMの第3の所定アドレスに書き込み、
前記第2の種類の命令の演算結果を、前記リコンフィグ内蔵RAMの固定出力アドレスに書き込む付記1から3のいずれかに記載のコンピュータシステム。
前記リコンフィグ演算装置は、前記CPUによる前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みに対する受取を、前記第2の種類の命令の演算結果を前記リコンフィグ内蔵RAMの固定出力アドレスに書き込んだ後出力する付記4に記載のコンピュータシステム。
前記複数のプロセッサエレメントは、前記特定演算命令の演算を単独で実行可能であるプロセッサエレメントを含む付記2に記載のコンピュータシステム。
前記複数のプロセッサエレメントは、異なる前記特定演算命令の演算を単独で実行するように変更可能であるプロセッサエレメントを含む付記2に記載のコンピュータシステム。
入力端子と、
出力端子と、
クロックに同期してそれぞれの演算処理を行う複数のプロセッサエレメントと、
前記入力端子と前記出力端子と前記複数のプロセッサエレメントの入力ポートおよび出力ポートとの間を接続し、接続状態が変更可能なプロセッサ間ネットワークと、
複数の演算をそれぞれ実行するように、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを変更するためのコンフィグレーションデータを記憶するメモリと、
実行する演算に関係するデータが書き込まれ、実行した演算結果が書き込まれるリコンフィグ内蔵RAMと、
前記リコンフィグ内蔵RAMの所定アドレスに前記演算に関係するデータが書き込まれると、前記コンフィグレーションデータに基づいて前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを対応した演算処理を行う状態に設定して前記演算を開始するように制御する制御部と、を備え、
前記演算は、第1の種類の命令と、第2の種類の命令と、を備え、
前記第1の種類の命令は前記リコンフィグ内蔵RAMの第1の所定アドレスに、前記第1の種類の命令の変数データは前記リコンフィグ内蔵RAMの第2の所定アドレスに書き込まれ、
前記制御部は、前記第1の所定アドレスに書き込みが行われると、書き込まれた前記第1の種類の命令を解読して、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記演算命令に対応した演算処理を行う状態に設定し、
前記第2の種類の命令の変数データは、前記リコンフィグ内蔵RAMの前記第1および第2の所定アドレス以外の固定入力アドレスに書き込まれ、
前記制御部は、前記固定入力アドレスに書き込みが行われると、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令に対応した演算処理を行う状態に設定する、演算機能を動的に変更可能なリコンフィグ演算装置。
前記第2の種類の命令は、複数の特定演算命令を備え、
前記リコンフィグ内蔵RAMの前記固定入力アドレスは、前記複数の特定演算命令に対応して複数の特定入力固定アドレスを備え、
前記複数の特定演算命令は、対応する前記リコンフィグ内蔵RAMの前記複数の特定固定入力アドレスに書き込まれる付記8に記載のリコンフィグ演算装置。
前記制御部は、前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みが行われると、前記第1の種類の命令を実行中であるか判定し、実行中でなければ前記第2の種類の命令をただちに実行し、実行中であれば、前記第2の種類の命令が並行して実行可能であるか判定し、並行して実行可能であれば前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令を並行して行う状態に設定し、並行して実行可能でなければ実行中の前記第1の種類の命令の終了後前記第2の種類の命令をただちに実行する付記8または9に記載のリコンフィグ演算装置。
前記第1の種類の命令の演算結果は、前記リコンフィグ内蔵RAMの第3の所定アドレスに書き込まれ、
前記第2の種類の命令の演算結果は、前記リコンフィグ内蔵RAMの固定出力アドレスに書き込まれる付記8から10のいずれかに記載のリコンフィグ演算装置。
前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みに対する受取を、前記第2の種類の命令の演算結果を前記リコンフィグ内蔵RAMの固定出力アドレスに書き込んだ後出力する付記11に記載のリコンフィグ演算装置。
前記複数のプロセッサエレメントは、前記特定演算命令の演算を単独で実行可能であるプロセッサエレメントを含む付記9に記載のリコンフィグ演算装置。
前記複数のプロセッサエレメントは、異なる前記特定演算命令の演算を単独で実行するように変更可能であるプロセッサエレメントを含む付記9に記載のリコンフィグ演算装置。
2 RAMインターフェース(I/F)
3 SRAM
4 リコンフィグ回路(装置)
5 周辺インターフェース(I/F)
6 外部RAM
7A−7N 周辺機器
11 演算エレメント
12 制御ブロック
13 リコンフィグシーケンサ
14 リコンフィグ内蔵SRAM
21 演算ユニット&ネットワーク21
22 コンフィグデータメモリ
31 入力ポート31
32 出力ポート32
33 プロセッサエレメント(PE)
34 ネットワーク34
Claims (10)
- CPUと、RAMインターフェースと、前記RAMインターフェースのアドレス空間に配置されるRAMと、コンフィグレーションデータに基づいて演算機能を動的に変更可能なリコンフィグ演算装置と、を備えるコンピュータシステムであって、
前記リコンフィグ演算装置は、
入力端子と、
出力端子と、
クロックに同期してそれぞれの演算処理を行う複数のプロセッサエレメントと、
前記入力端子と前記出力端子と前記複数のプロセッサエレメントの入力ポートおよび出力ポートとの間を接続し、接続状態が変更可能なプロセッサ間ネットワークと、
前記RAMインターフェースのアドレス空間に配置され、前記CPUが、前記リコンフィグ演算装置で実行する演算に関係するデータを書き込み、前記リコンフィグ演算装置で実行した演算結果が書き込まれるリコンフィグ内蔵RAMと、
前記CPUが前記リコンフィグ内蔵RAMの所定アドレスに前記演算に関係するデータを書き込むと、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを対応した演算処理を行う状態に設定して前記演算を開始するように制御する制御部と、を備え、
前記演算は、第1の種類の命令と、第2の種類の命令と、を備え、
前記CPUは、前記第1の種類の命令を前記リコンフィグ内蔵RAMの第1の所定アドレスに、前記第1の種類の命令の変数データを前記リコンフィグ内蔵RAMの第2の所定アドレスに書き込み、
前記制御部は、前記第1の所定アドレスに書き込みが行われると、書き込まれた前記第1の種類の命令を解読して、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記演算命令に対応した演算処理を行う状態に設定し、
前記CPUは、前記第2の種類の命令の変数データを、前記リコンフィグ内蔵RAMの前記第1および第2の所定アドレス以外の固定入力アドレスに書き込み、
前記制御部は、前記固定入力アドレスに書き込みが行われると、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令に対応した演算処理を行う状態に設定することを特徴とするコンピュータシステム。 - 前記第2の種類の命令は、複数の特定演算命令を備え、
前記リコンフィグ内蔵RAMの前記固定入力アドレスは、前記複数の特定演算命令に対応して複数の特定入力固定アドレスを備え、
前記CPUは、前記複数の特定演算命令を、対応する前記リコンフィグ内蔵RAMの前記複数の特定固定入力アドレスに書き込むことを特徴とする請求項1に記載のコンピュータシステム。 - 前記制御部は、前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みが行われると、前記リコンフィグ演算装置が前記第1の種類の命令を実行中であるか判定し、実行中でなければ前記第2の種類の命令をただちに実行し、実行中であれば、前記リコンフィグ演算装置で前記第2の種類の命令が並行して実行可能であるか判定し、並行して実行可能であれば前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令を並行して行う状態に設定し、並行して実行可能でなければ実行中の前記第1の種類の命令の終了後前記第2の種類の命令をただちに実行することを特徴とする請求項1または2に記載のコンピュータシステム。
- 前記リコンフィグ演算装置は、
前記第1の種類の命令の演算結果を、前記リコンフィグ内蔵RAMの第3の所定アドレスに書き込み、
前記第2の種類の命令の演算結果を、前記リコンフィグ内蔵RAMの固定出力アドレスに書き込むことを特徴とする請求項1から3のいずれか1項に記載のコンピュータシステム。 - 前記リコンフィグ演算装置は、前記CPUによる前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みに対する受取を、前記第2の種類の命令の演算結果を前記リコンフィグ内蔵RAMの固定出力アドレスに書き込んだ後出力することを特徴とする請求項4に記載のコンピュータシステム。
- 前記複数のプロセッサエレメントは、前記特定演算命令の演算を単独で実行可能であるプロセッサエレメントを含むことを特徴とする請求項2に記載のコンピュータシステム。
- 前記複数のプロセッサエレメントは、異なる前記特定演算命令の演算を単独で実行するように変更可能であるプロセッサエレメントを含むことを特徴とする請求項2に記載のコンピュータシステム。
- 入力端子と、
出力端子と、
クロックに同期してそれぞれの演算処理を行う複数のプロセッサエレメントと、
前記入力端子と前記出力端子と前記複数のプロセッサエレメントの入力ポートおよび出力ポートとの間を接続し、接続状態が変更可能なプロセッサ間ネットワークと、
複数の演算をそれぞれ実行するように、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを変更するためのコンフィグレーションデータを記憶するメモリと、
実行する演算に関係するデータが書き込まれ、実行した演算結果が書き込まれるリコンフィグ内蔵RAMと、
前記リコンフィグ内蔵RAMの所定アドレスに前記演算に関係するデータが書き込まれると、前記コンフィグレーションデータに基づいて前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを対応した演算処理を行う状態に設定して前記演算を開始するように制御する制御部と、を備え、
前記演算は、第1の種類の命令と、第2の種類の命令と、を備え、
前記第1の種類の命令は前記リコンフィグ内蔵RAMの第1の所定アドレスに、前記第1の種類の命令の変数データは前記リコンフィグ内蔵RAMの第2の所定アドレスに書き込まれ、
前記制御部は、前記第1の所定アドレスに書き込みが行われると、書き込まれた前記第1の種類の命令を解読して、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記演算命令に対応した演算処理を行う状態に設定し、
前記第2の種類の命令の変数データは、前記リコンフィグ内蔵RAMの前記第1および第2の所定アドレス以外の固定入力アドレスに書き込まれ、
前記制御部は、前記固定入力アドレスに書き込みが行われると、前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令に対応した演算処理を行う状態に設定する、ことを特徴とする演算機能を動的に変更可能なリコンフィグ演算装置。 - 前記第2の種類の命令は、複数の特定演算命令を備え、
前記リコンフィグ内蔵RAMの前記固定入力アドレスは、前記複数の特定演算命令に対応して複数の特定入力固定アドレスを備え、
前記複数の特定演算命令は、対応する前記リコンフィグ内蔵RAMの前記複数の特定固定入力アドレスに書き込まれることを特徴とする請求項8に記載のリコンフィグ演算装置。 - 前記制御部は、前記第2の種類の命令の変数データの前記固定入力アドレスへの書き込みが行われると、前記第1の種類の命令を実行中であるか判定し、実行中でなければ前記第2の種類の命令をただちに実行し、実行中であれば、前記第2の種類の命令が並行して実行可能であるか判定し、並行して実行可能であれば前記複数のプロセッサエレメントおよび前記プロセッサ間ネットワークを前記第2の種類の命令を並行して行う状態に設定し、並行して実行可能でなければ実行中の前記第1の種類の命令の終了後前記第2の種類の命令をただちに実行することを特徴とする請求項8または9に記載のリコンフィグ演算装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151161A JP5785357B2 (ja) | 2009-06-25 | 2009-06-25 | リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 |
US12/795,462 US9146896B2 (en) | 2009-06-25 | 2010-06-07 | Computer system including reconfigurable arithmetic device with network of processor elements |
US14/868,296 US10824423B2 (en) | 2009-06-25 | 2015-09-28 | Computer system including reconfigurable arithmetic device with network of processor elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151161A JP5785357B2 (ja) | 2009-06-25 | 2009-06-25 | リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011008519A true JP2011008519A (ja) | 2011-01-13 |
JP5785357B2 JP5785357B2 (ja) | 2015-09-30 |
Family
ID=43382044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151161A Active JP5785357B2 (ja) | 2009-06-25 | 2009-06-25 | リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US9146896B2 (ja) |
JP (1) | JP5785357B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013128578A1 (ja) * | 2012-02-28 | 2013-09-06 | 株式会社安川電機 | 制御装置および制御装置の制御方法 |
JPWO2013128578A1 (ja) * | 2012-02-28 | 2015-07-30 | 株式会社安川電機 | 制御装置および制御装置の制御方法 |
WO2019059153A1 (ja) * | 2017-09-25 | 2019-03-28 | Necスペーステクノロジー株式会社 | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10298455B2 (en) * | 2015-09-14 | 2019-05-21 | Ricoh Company, Ltd. | Data processing system, data processing control apparatus, and data processing control method |
US10191881B2 (en) * | 2016-06-06 | 2019-01-29 | Hewlett Packard Enterprise Development Lp | Modifications to a stream processing topology during processing of a data stream |
JP6713410B2 (ja) * | 2016-11-21 | 2020-06-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
CN106933510B (zh) * | 2017-02-27 | 2020-01-21 | 华中科技大学 | 一种存储控制器 |
JP7038608B2 (ja) | 2018-06-15 | 2022-03-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2022040721A (ja) * | 2020-08-31 | 2022-03-11 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置、及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
JP2007094847A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | リコンフィグ可能な集積回路装置 |
WO2007074583A1 (ja) * | 2005-12-27 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な演算器を持つプロセッサ |
WO2008142767A1 (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp. | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5915123A (en) * | 1997-10-31 | 1999-06-22 | Silicon Spice | Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements |
US6349363B2 (en) * | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
JP2006302132A (ja) | 2005-04-22 | 2006-11-02 | Yaskawa Electric Corp | 信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路 |
US8966223B2 (en) * | 2005-05-05 | 2015-02-24 | Icera, Inc. | Apparatus and method for configurable processing |
JP2007133456A (ja) | 2005-11-08 | 2007-05-31 | Hitachi Ltd | 半導体装置 |
US9564902B2 (en) * | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8122229B2 (en) * | 2007-09-12 | 2012-02-21 | Convey Computer | Dispatch mechanism for dispatching instructions from a host processor to a co-processor |
JP4962305B2 (ja) * | 2007-12-26 | 2012-06-27 | 富士通セミコンダクター株式会社 | リコンフィギュラブル回路 |
US8205066B2 (en) * | 2008-10-31 | 2012-06-19 | Convey Computer | Dynamically configured coprocessor for different extended instruction set personality specific to application program with shared memory storing instructions invisibly dispatched from host processor |
-
2009
- 2009-06-25 JP JP2009151161A patent/JP5785357B2/ja active Active
-
2010
- 2010-06-07 US US12/795,462 patent/US9146896B2/en active Active
-
2015
- 2015-09-28 US US14/868,296 patent/US10824423B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
JP2007094847A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | リコンフィグ可能な集積回路装置 |
WO2007074583A1 (ja) * | 2005-12-27 | 2007-07-05 | Matsushita Electric Industrial Co., Ltd. | 再構成可能な演算器を持つプロセッサ |
WO2008142767A1 (ja) * | 2007-05-21 | 2008-11-27 | Renesas Technology Corp. | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013128578A1 (ja) * | 2012-02-28 | 2013-09-06 | 株式会社安川電機 | 制御装置および制御装置の制御方法 |
JPWO2013128578A1 (ja) * | 2012-02-28 | 2015-07-30 | 株式会社安川電機 | 制御装置および制御装置の制御方法 |
WO2019059153A1 (ja) * | 2017-09-25 | 2019-03-28 | Necスペーステクノロジー株式会社 | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 |
US11249753B2 (en) | 2017-09-25 | 2022-02-15 | Nec Space Technologies, Ltd. | Processor element, programmable device, and processor element control method |
Also Published As
Publication number | Publication date |
---|---|
US10824423B2 (en) | 2020-11-03 |
JP5785357B2 (ja) | 2015-09-30 |
US20160092213A1 (en) | 2016-03-31 |
US9146896B2 (en) | 2015-09-29 |
US20100332795A1 (en) | 2010-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5785357B2 (ja) | リコンフィグ演算装置を備えるコンピュータシステムおよびリコンフィグ演算装置 | |
CN107408036B (zh) | 用户级分叉与结合处理器、方法、系统和指令 | |
US8880855B2 (en) | Dual register data path architecture with registers in a data file divided into groups and sub-groups | |
US9524237B2 (en) | Data processing device and semiconductor intergrated circuit device for a bi-endian system | |
EP0511674A2 (en) | Single chip microcomputer | |
JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
JPH10254696A (ja) | プロセッサ及び情報処理装置 | |
JP2001092662A (ja) | プロセッサコア及びこれを用いたプロセッサ | |
EP3685275B1 (en) | Configurable hardware accelerators | |
JPH05100948A (ja) | 2乗演算を実行する速度改良型データ処理システム及びその方法 | |
KR100272622B1 (ko) | 데이타 처리장치 | |
US6986028B2 (en) | Repeat block with zero cycle overhead nesting | |
JP4073721B2 (ja) | データ処理装置 | |
WO2014202825A1 (en) | Microprocessor apparatus | |
US8402260B2 (en) | Data processing apparatus having address conversion circuit | |
KR19980018071A (ko) | 멀티미디어 신호 프로세서의 단일 명령 다중 데이터 처리 | |
TW202119215A (zh) | 共用代碼之系統與代碼共用方法 | |
JP2006018411A (ja) | プロセッサ | |
JP3839068B2 (ja) | 半導体集積回路装置 | |
Wang | ARMv8 Architecture and Programming | |
JP4758538B2 (ja) | データ処理装置および制御方法 | |
KR100599539B1 (ko) | 태스크 엔진 기반의 재구성가능 디지털 신호 프로세서 | |
JP4322284B2 (ja) | シングルチップマイクロコンピュータ | |
JP4382076B2 (ja) | データ処理装置 | |
JP2014063510A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130927 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131022 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131025 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140815 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5785357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |