JP2011007897A - Electrophoretic display apparatus - Google Patents
Electrophoretic display apparatus Download PDFInfo
- Publication number
- JP2011007897A JP2011007897A JP2009149359A JP2009149359A JP2011007897A JP 2011007897 A JP2011007897 A JP 2011007897A JP 2009149359 A JP2009149359 A JP 2009149359A JP 2009149359 A JP2009149359 A JP 2009149359A JP 2011007897 A JP2011007897 A JP 2011007897A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrophoretic display
- partition wall
- display device
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
Abstract
Description
本発明は、電気泳動表示装置に関する。 The present invention relates to an electrophoretic display device.
従来、電気泳動表示装置としては、マイクロ隔壁構造の電気泳動方式を適用した電気泳動表示装置が知られている(例えば特許文献1参照)。このような電気泳動表示装置100は、例えば、図8に示すように、表示面をなす対向基板101と、対向基板101に対向配置された薄膜トランジスタ基板102とが設けられている。薄膜トランジスタ基板102における対向基板100に対向する内面には、マトリクス状に配列された複数の画素電極103と、画素電極103の周囲を囲って当該画素電極103に図示しない薄膜トランジスタを介して電気的に接続された信号線(走査ライン、データライン)104とが設けられている。各信号線104には、対向基板101に向けて立設する断面視略台形状の隔壁105が形成されており、この隔壁105により各画素電極103の上側領域が、隣接する画素電極103の上側領域から隔たれることになる。
一方、対向基板101における薄膜トランジスタ基板102に対向する内面には、複数の画素電極103に対向配置された対向電極106が設けられている。
Conventionally, as an electrophoretic display device, an electrophoretic display device to which an electrophoretic method having a micro partition wall structure is applied is known (for example, see Patent Document 1). For example, as shown in FIG. 8, the
On the other hand, on the inner surface of the
これら対向基板101、薄膜トランジスタ基板102及び隔壁105により形成された空間内には、溶媒107が充填されている。溶媒107には、プラス帯電の黒粒子108と、マイナス帯電の白粒子109とが複数分散されている。
A space formed by the
そして、対向電極106の電圧を、画素電極103よりも高くすると、白粒子109が対向電極106側に移動するとともに黒粒子108が画素電極103側に移動して、表示面では白色が表示されることになる(例えば図8に示す状態)。逆に対向電極106の電圧を、画素電極103よりも小さくすると、白粒子109が画素電極103側に移動するとともに黒粒子108が対向電極106側に移動して、表示面では黒色が表示されることになる。これを各画素毎に行うことで、表示面に所定の図形や文字が描画されるのである。
When the voltage of the
ここで、電気泳動表示装置100を製造する際においては、薄膜トランジスタ基板102の内面に、画素電極103、信号線104及び薄膜トランジスタを形成した後に、隔壁105を形成する。その後、薄膜トランジスタ基板102の内面に、粒子108,109が分散された溶媒107を流し込み、その上に対向電極106が形成された対向基板101を重ね合わせる。このような製造工程であるために、製造上どうしても、隔壁103の上面に粒子108,109が残留してしまうといった問題があった。隔壁103の上面に粒子108,109が残留したままであると、表示したい色とは反対の色の粒子(図8においては黒粒子108a)が画素間に存在しているために、コントラスト比を低下させてしまう一因となっていた。
このため、本発明の課題は、コントラスト比の低下を抑制した電気泳動表示装置を提供することである。
Here, when the
For this reason, the subject of this invention is providing the electrophoretic display device which suppressed the fall of contrast ratio.
以上の課題を解決するため、請求項1記載の発明に係る電気泳動表示装置は、
所定の間隔で対向配置された第一の基板及び第二の基板と、
前記第一の基板に設けられた第一の電極と、
前記第二の基板に設けられた第二の電極と、
前記第一の基板及び前記第二の基板の間に配置されて、第一の電極を囲うように立設された隔壁と、を備え、
複数個の粒子が分散された溶媒が前記隔壁に囲まれた領域に充填された電気泳動表示装置であって、
前記第一の基板に形成された前記隔壁は、前記第二の基板に対向する前記隔壁の面が、凸状の曲面に形成されていることを特徴としている。
In order to solve the above problems, an electrophoretic display device according to the invention of
A first substrate and a second substrate arranged to face each other at a predetermined interval;
A first electrode provided on the first substrate;
A second electrode provided on the second substrate;
A partition wall disposed between the first substrate and the second substrate and erected so as to surround the first electrode, and
An electrophoretic display device in which a solvent in which a plurality of particles are dispersed is filled in a region surrounded by the partition wall,
The partition formed on the first substrate is characterized in that the surface of the partition facing the second substrate is formed in a convex curved surface.
請求項2記載の発明は、請求項1に記載の電気泳動表示装置において、
前記隔壁における凸状の曲面が、対向する前記一方の基板に当接していることを特徴としている。
The invention described in
The convex curved surface of the partition wall is in contact with the one of the opposing substrates.
請求項3記載の発明は、請求項1に記載の電気泳動表示装置において、
前記隔壁における凸状の曲面が、対向する前記一方の基板に所定の間隔を空けるように形成されていることを特徴としている。
The invention described in claim 3 is the electrophoretic display device according to
The convex curved surface of the partition wall is formed so as to have a predetermined interval between the one substrate facing each other.
請求項4記載の発明は、請求項3に記載の電気泳動表示装置において、
前記隔壁における凸状の曲面と、対向する前記一方の基板との間隔は、前記2種類の粒子のうち、小さい方の粒子の直径よりも小さく設定されていることを特徴としている。
The invention according to claim 4 is the electrophoretic display device according to claim 3,
An interval between the convex curved surface of the partition and the one substrate facing each other is set to be smaller than the diameter of the smaller one of the two types of particles.
請求項5記載の発明は、請求項1〜4のいずれか一項に記載の電気泳動表示装置において、
前記複数個の粒子は表面の極性と色が異なる2種類の粒子であることを特徴としている。
The invention according to claim 5 is the electrophoretic display device according to any one of
The plurality of particles are two types of particles having different surface polarities and colors.
請求項6記載の発明は、請求項5に記載の電気泳動表示装置において、
前記2種類の粒子は、黒色粒子と白色粒子とであることを特徴としている。
The invention described in claim 6 is the electrophoretic display device according to claim 5,
The two types of particles are black particles and white particles.
請求項7記載の発明は、請求項5又は6に記載の電気泳動表示装置において、
前記溶媒は、前記2種類の粒子より低誘電率の分散媒であることを特徴としている。
The invention according to claim 7 is the electrophoretic display device according to claim 5 or 6,
The solvent is a dispersion medium having a lower dielectric constant than the two kinds of particles.
請求項8記載の発明は、請求項1〜7のいずれか一項に記載の電気泳動表示装置において、
前記第一の基板にマトリクス状に配列させて設けられた、前記第一の電極としての複数の画素電極と、
前記複数の画素電極のそれぞれに個別に電気的に接続されるように、前記第一の基板に設けられた複数の薄膜トランジスタと、
前記複数の薄膜トランジスタの行方向に延びるように前記第一の基板に設けられた走査ラインと、
前記複数の薄膜トランジスタの列方向に延びるように前記第一の基板に設けられ、前記走査ラインとともに前記画素電極を個別に囲み、前記複数の薄膜トランジスタに接続されたデータラインと、
前記第二の基板に、前記画素電極に対向して設けられた、前記第二の電極としての対向電極とを備え、
前記隔壁は、前記画素電極からなる複数の画素を個別に分離するため、前記走査ライン及び前記データライン上に立設していることを特徴としている。
The invention according to claim 8 is the electrophoretic display device according to any one of
A plurality of pixel electrodes as the first electrode provided in a matrix on the first substrate;
A plurality of thin film transistors provided on the first substrate so as to be individually electrically connected to each of the plurality of pixel electrodes;
A scanning line provided on the first substrate so as to extend in a row direction of the plurality of thin film transistors;
A data line provided on the first substrate so as to extend in a column direction of the plurality of thin film transistors, individually surrounding the pixel electrodes together with the scanning lines, and connected to the plurality of thin film transistors;
The second substrate is provided with a counter electrode as the second electrode provided to face the pixel electrode,
The partition wall is erected on the scanning line and the data line in order to individually separate a plurality of pixels including the pixel electrode.
請求項9記載の発明は、請求項8に記載の電気泳動表示装置において、
前記隔壁に対応させて前記第一の基板上に反射防止膜が形成され、前記隔壁と前記反射防止膜との間の層に前記配線が形成されていることを特徴としている。
The invention according to claim 9 is the electrophoretic display device according to claim 8,
An antireflection film is formed on the first substrate so as to correspond to the partition, and the wiring is formed in a layer between the partition and the antireflection film.
本発明によれば、コントラスト比の低下を抑制した電気泳動表示装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the electrophoretic display device which suppressed the fall of contrast ratio can be provided.
以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。 The best mode for carrying out the present invention will be described below with reference to the drawings. However, although various technically preferable limitations for carrying out the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.
図1は本実施形態の電気泳動表示装置の要部構成を模式的に示した断面図である。この図1に示すように電気泳動表示装置1には、対向基板10と、上面60bが凸状の曲面に形成されている隔壁60により、対向基板10に所定の間隔で対向配置された薄膜トランジスタ基板20とが設けられている。この対向基板10が第二の基板であり、薄膜トランジスタ基板20が第一の基板である。対向基板10と薄膜トランジスタ基板20との間には、図示しない枠状のシール材により空間が形成されており、隔壁60をスペーサーとして一対の基板10,20間に空間が形成されている。この空間には、黒色粒子71と白色粒子72とが分散された溶媒70が封入されている。
FIG. 1 is a cross-sectional view schematically showing a main configuration of the electrophoretic display device of the present embodiment. As shown in FIG. 1, the
対向基板10は、例えばガラス基板から形成されている。対向基板10における薄膜トランジスタ基板20に対向する内面には対向電極11が積層されている。対向電極11は例えばITO(Indium Tin Oxide;錫ドープ酸化インジウム)から形成されている。
The
溶媒70には、表面の極性と色とが異なる2種類の粒子が複数分散されている。2種類の粒子のうち、1種類は例えばカーボンからなるプラス帯電の黒粒子71であり、他の1種類は例えばTiO2(酸化チタン)からなるマイナス帯電の白粒子72である。ここで、黒粒子71の直径は5.0μm以下であり、白粒子72の直径は0.3μm以下である。そして、溶媒70としては、黒粒子71、白粒子72よりも低誘電率の分散媒が用いられている。
In the solvent 70, a plurality of two types of particles having different surface polarities and colors are dispersed. Of the two types of particles, one type is a positively charged
次に、薄膜トランジスタ基板20について図2及び図3を参照して詳細に説明する。図3は薄膜トランジスタ基板20の要部構成を示す透過平面図である。なお、図2は、図3におけるII−II断面図である。
Next, the thin
まず、図3を参照して、薄膜トランジスタ基板20の平面的な構造について説明する。薄膜トランジスタ基板20はガラス等から形成されており、この上面には複数の走査ライン22及び複数のデータライン23が互いに交差するように形成されている。この場合、複数の走査ライン22は行方向に延びて設けられ、複数のデータライン23は列方向に延びて設けられている。
First, a planar structure of the thin
薄膜トランジスタ基板20上において走査ライン22とデータライン23とで囲まれた各領域内には一部が切り欠かれた略方形状の画素電極24が設けられている。これにより、薄膜トランジスタ基板20上に、複数の画素電極24がマトリクス状に配列される。各画素電極24の切欠部241には、スイッチング素子としての薄膜トランジスタ25が配置されている。この薄膜トランジスタ25を介して、画素電極24が走査ライン22及びデータライン23に電気的に接続されている。
On each thin
そして、走査ライン22及びデータライン23上には、対向基板10に向けて立設する隔壁60が形成されている。この隔壁60により、画素電極24からなる複数の画素が個別に分離されることになる。
A
また、薄膜トランジスタ基板20上には複数の補助容量ライン26が設けられている。補助容量ライン26は、画素電極24の図における下辺を除く3辺に重なるように形成されている。
A plurality of
次に、薄膜トランジスタ基板20の断面構造について説明する。
図2に示すように、対向基板10に対向する薄膜トランジスタ基板20の内面には、CrO2(酸化クロム)からなる反射防止膜80が走査ライン22及びデータライン23のそれぞれに対向するように形成されている。この反射防止膜80は、走査ライン22及びデータライン23が形成される領域よりも拡幅に形成されている。なお、反射防止膜80は、CrO2以外にも、例えば感光性ブラックポリイミド等の感光性樹脂から形成されていてもよい。
Next, a cross-sectional structure of the thin
As shown in FIG. 2, an
また、薄膜トランジスタ基板20の内面側には、その所定の箇所にCr(クロム)等からなるゲート電極29及び当該ゲート電極29に接続された走査ライン22が形成されている。ゲート電極29及び走査ライン22は反射防止膜80上に形成される。ゲート電極29は、薄膜トランジスタ25をなす箇所に配置されている。また、薄膜トランジスタ基板20の内面側における他の所定の箇所には、Cr等からなるゲート配線29aと、ゲート配線29aを覆うITO(酸化インジウムスズ)等からなる補助容量ライン26とが形成されている。ゲート配線29aは、反射防止膜80上に形成されていて、補助容量ライン26は、これらゲート配線29a及び反射防止膜80の両者を覆うように形成されている。
そして、薄膜トランジスタ基板20には、ゲート電極29、走査ライン22及び補助容量ライン26を覆うように、例えば酸化シリコン又は窒化シリコン等からなるゲート絶縁膜30が形成されている。これにより、ゲート電極29がゲート絶縁膜30の下層側に配置されることになる。
On the inner surface side of the thin
In addition, a
ゲート絶縁膜30の上面におけるゲート電極29上方には、例えば真性アモルファスシリコン等の半導体からなる半導体薄膜31が形成されている。この半導体薄膜31の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜32が設けられている。チャネル保護膜32の上面両側及びその両側における半導体薄膜31の上面にはn型アモルファスシリコン等からなるオーミックコンタクト層33,34が設けられている。
A semiconductor
オーミックコンタクト層33,34の上面には、例えばCrからなるソース電極35及びドレイン電極36が設けられている。これによりゲート絶縁膜30の上層側にソース電極35及びドレイン電極36が配置されることになる。ここで、薄膜トランジスタ25は、逆スタガ型であり、ゲート電極29、ゲート絶縁膜30、半導体薄膜31、チャネル保護膜32、オーミックコンタクト層33,34、ソース電極35及びドレイン電極36により構成されている。
On the upper surfaces of the ohmic contact layers 33 and 34, a
また、ゲート絶縁膜30の上面におけるデータライン23の形成領域にも、例えば真性アモルファスシリコン等の半導体からなる半導体薄膜37が形成されている。半導体薄膜37の上面には、n型アモルファスシリコン等からなるオーミックコンタクト層38が設けられている。そしてオーミックコンタクト層38の上面には、クロム等からなるドレイン膜39が形成されている。このドレイン膜39がデータライン23をなす。
A semiconductor
そして、薄膜トランジスタ25や、データライン23の上層側には、これら薄膜トランジスタ25及びデータライン23を覆うように酸化シリコン等からなる層間絶縁膜としてのオーバーコート膜50が形成されている。このオーバーコート膜50におけるソース電極35の上面にはコンタクトホール40が形成されている。具体的には、コンタクトホール40は、ソース電極35におけるチャネル保護膜32から離間した部分の上面に対して形成されている。
An
オーバーコート膜50の上面における所定の箇所には、図2及び図3に示すように、ITO等からなる透明性の画素電極24が、コンタクトホール40を介してソース電極35と補助容量ライン26とを電気的に接続するように形成されている。
As shown in FIGS. 2 and 3, a
そして、薄膜トランジスタ基板20には、走査ライン22及びデータライン23上から対向基板10に向けて立設する隔壁60が、例えば感光性アクリル等の感光性樹脂により形成されている。隔壁60の底辺部60aは、走査ライン22及びデータライン23を覆うように、これらライン22,23の幅よりも拡幅に形成されている。また、隔壁60は、上部に向かうほど徐々に幅が狭くなるテーパー形状に形成されている。そして、隔壁60の上面60b、すなわち対向基板10に対向する面は、凸状の曲面に形成されている。そして、隔壁60の上面60bの先端は、対向基板10に当接している。
In the thin
次に、電気泳動表示装置1の製造方法について図4〜図6を参照して説明する。
まず、図4(a)に示す通り、薄膜トランジスタ基板20の内面に対して、所定箇所に酸化クロムを成膜し、反射防止膜80を形成する。
そして、図4(b)に示す通り、反射防止膜80の所定箇所に、Crを成膜して、ゲート電極29、走査ライン22及びゲート配線29aを形成する。
Next, a manufacturing method of the
First, as shown in FIG. 4A, a chromium oxide film is formed at a predetermined position on the inner surface of the thin
Then, as shown in FIG. 4B, Cr is deposited at a predetermined location of the
その後、図4(c)に示す通り、ゲート配線29aを覆うようにITOを成膜して、補助容量ライン26を形成する。
次いで、図4(d)に示す通り、ゲート電極29、走査ライン22及び補助容量ライン26を覆うように、例えば酸化シリコン又は窒化シリコン等を成膜して、ゲート絶縁膜30を形成する。ゲート絶縁膜30の形成後には、その上面に真性アモルファスシリコン31aを成膜する。さらに、真性アモルファスシリコン31aの形成後は、その上面の所定箇所に、窒化シリコン等を成膜してチャネル保護膜32を形成する。
Thereafter, as shown in FIG. 4C, an ITO film is formed so as to cover the
Next, as shown in FIG. 4D, for example, silicon oxide or silicon nitride is formed to cover the
また、図5(a)に示す通り、周知のエッチング法等を用いて真性アモルファスシリコン31aの不要な部分を除去し、半導体薄膜31、37を形成する。除去後においては、所定箇所にn型アモルファスシリコン等を成膜して、オーミックコンタクト層33,34,38を形成し、そのオーミックコンタクト層33,34,38上にCrを成膜して、ソース電極35、ドレイン電極36及びドレイン膜39を形成する。これにより、薄膜トランジスタ25及びデータライン23が形成される。
Further, as shown in FIG. 5A, unnecessary portions of the intrinsic
図5(b)に示す通り、薄膜トランジスタ25及びデータライン23の上層側に、酸化シリコン等を成膜し、オーバーコート膜50を形成する。その後、オーバーコート膜50の所定箇所を周知のエッチング法により除去し、コンタクトホール40を形成する。
そして、図5(c)に示す通り、オーバーコート膜50の上面における所定の箇所に、ITOを成膜して画素電極24を形成する。
As shown in FIG. 5B, an
Then, as shown in FIG. 5C, ITO is formed at a predetermined location on the upper surface of the
薄膜トランジスタ基板20が完成すると、薄膜トランジスタ基板20上に隔壁60を形成する。具体的には、図6に示す隔壁用フィルム61を用いて隔壁60を形成する。図6では各層が剥離した状態を示しているが、実際には隔壁用フィルム61は、支持フィルム62、レジストフィルム63及びカバーフィルム64が積層されて形成されている。例えば、支持フィルム62はPET等の樹脂フィルムから形成されていて、カバーフィルム64はOPP等の樹脂フィルムから形成されている。そして、レジストフィルム63は、隔壁60をなす感光性アクリル等の感光性樹脂により形成されていて、一方の面に支持フィルム62が貼付され、他方の面にカバーフィルム64が貼付されている。
この隔壁用フィルム61を用いて隔壁60を形成するには、まずカバーフィルム64を剥がして、薄膜トランジスタ基板20上にレジストフィルム63を貼り合わせる。その状態のままレジストフィルム63を露光し、感光性アクリルを薄膜トランジスタ基板20の所定位置に転写する。転写後、支持フィルム62を剥がしてから、レジストフィルム63を現像して、薄膜トランジスタ基板20に転写された以外の部分を除去する。そして、薄膜トランジスタ基板20上に転写された感光性アクリルに対してポストベークを施し、密着性を高めることで、図2に示すように隔壁60が形成される。
なお、隔壁60の上面60bを凸となる曲面にするには、隔壁60の形成時に、オーバー露光或いはオーバーエッチングを施すことで、隔壁60の上部の角が除去されて上面60bが凸となる曲面となる。
When the thin
In order to form the
In addition, in order to make the
隔壁60の形成後においては、黒粒子71、白粒子72が複数分散された溶媒70を、隔壁60により囲まれた複数の領域に注入する。ここで、溶媒70の注入時に、隔壁60上に載りそうな黒粒子71、白粒子72は、隔壁60の上面60bの曲面に沿って下方に流れていく。これにより、隔壁60の上部に残存する粒子量が低減される。
注入後、対向電極11と画素電極24とが対向するように対向基板10を薄膜トランジスタ基板20上に配置し、図示しない枠状のシール材により貼接し、封止する。ここでも、溶媒70の注入時に、隔壁60上に載った黒粒子71、白粒子72は、隔壁60と対向基板10の内面を当接する過程おいて、曲面60bに沿って排除され、黒粒子71よりも粒子径が小さな白粒子72が僅かに隔壁60の上面60bの曲面の先端部分と対向基板10の間に挟持されて残るに過ぎない。これにより、隔壁60と対向基板10が当接する(図1参照)。
After the
After the implantation, the
次に、本実施形態の電気泳動表示装置1の作用について説明する。なお、電気泳動表示装置1においては、表示面が薄膜トランジスタ基板20の外面20aとなっており、視認する方向は図1における矢印方向となる。
そして、対向電極11の電圧を、画素電極24よりも高くすると、白粒子72が対向電極11側に移動するとともに黒粒子71が画素電極24側に移動して、表示面では黒色が表示されることになる(例えば図1に示す状態)。逆に対向電極11の電圧を、画素電極24よりも小さくすると、白粒子72が画素電極24側に移動するとともに黒粒子71が対向電極11側に移動して、表示面では白色が表示されることになる。これを各画素毎に行うことで、表示面に所定の図形や文字が描画されるのである。
Next, the operation of the
When the voltage of the
ところで、上述したように製造後においては隔壁60の上面60bに黒粒子71及び白粒子72がほとんど残存していないが、図1に示すように僅かではあるものの隔壁60の上面60bに黒粒子71、白粒子72が残存してしまって、対向基板10に挟まれた状態となっている。この電気泳動表示装置1においては、薄膜トランジスタ基板20の外面20aが表示面となっているために、表示したい色とは反対の色の粒子(図1においては白粒子72)が画素間にあったとしても、当該粒子が表示面から観察されることを防止し、コントラスト比の低下を防止することができる。
なお、一般的に薄膜トランジスタ基板20の外面20aを表示面とした場合は、走査ライン22やデータライン23が鏡面反射を生じてしまって、映り込みが激しくなってしまう。このため、本実施形態の電気泳動表示装置1では、走査ライン22及びデータライン23と、薄膜トランジスタ基板20との間に、反射防止膜80が走査ライン22及びデータライン23に重なるように介在しているので、表示面側から視認したとしても、前述した映り込みを防止することができる。
By the way, as described above, the
In general, when the
以上のように、本実施形態によれば、映り込みを抑えつつ、コントラスト比の低下を防止可能な電気泳動表示装置1を提供することができる。
As described above, according to the present embodiment, it is possible to provide the
また、走査ライン22及びデータライン23が形成される領域よりも反射防止膜80が拡幅に形成されているので、走査ライン22及びデータライン23に位置ズレがあったとしても、確実に反射防止膜80で表示面側を覆うことができる。
In addition, since the
また、隔壁60の上面60bと対向基板10とが当接しているので、隔壁60の上面60b上に粒子71,72が残存しにくくなり、対向基板10と薄膜トランジスタ基板20の間隔が一定に保たれるので、画素同士のコントラストむらを抑えることができる。
Further, since the
なお、本発明は上記実施形態に限らず適宜変更可能である。
例えば、本実施形態では、隔壁60の上面60bと対向基板10とが当接している場合を例示して説明したが、隔壁60の上面60bと対向基板10とが所定の間隔を空けていてもよい。この場合、隔壁60の上面60bと対向基板10との間隔は、2種類の粒子71,72のうち、小さい方の粒子(本実施形態では白粒子72)の直径よりも小さく設定されていることが好ましい。これにより、隔壁60の上面60b上に粒子71,72が残存しにくくなり、コントラスト比の低下をより抑えることができる。所定の間隔を空けるには、隔壁60の高さより大きな所定の粒子径のスペーサー(ビーズ等)をシール剤に混合すればよい。
Note that the present invention is not limited to the above embodiment, and can be modified as appropriate.
For example, in the present embodiment, the case where the
また、本実施形態では、対向基板10及び薄膜トランジスタ基板20がガラス基板から形成されている場合を例示して説明したが、これら基板10,20の少なくとも一方を例えばPET基板等のフレキシブル基板から形成してもよい。例えば、対向基板10がフレキシブルな基板である場合を考えると、対向基板10の撓みによって隔壁60と対向基板10との間に流路が開いてしまう。これは、電気泳動表示装置を立てかけたときに顕著に発生する現象である。この現象時においては、図8に示すように従来の電気泳動表示装置100では、隔壁105の上部に、流路となる隙間より粒子径が大きい黒粒子108aが大量に残存してしまい、黒表示ムラやスジが発生してしまう問題があった。しかしながら、本実施形態の電気泳動表示装置1であると、図1に示すように隔壁60の上面60bが凸となる曲面であるので、粒子71,72自体が隔壁60の上部の画素間に残存しにくくなっている。これにより、一対の基板10,20の少なくとも一方がフレキシブルな基板から形成された場合であっても、黒表示ムラやスジの発生を抑制することができる。
そして、対向基板10及び薄膜トランジスタ基板20の両者がフレキシブル基板から形成されていると、表示部分全体がフレキシブルな電気泳動表示装置に対しても、黒表示ムラや黒いスジの発生を抑制することができる。
In the present embodiment, the case where the
If both the
そして、本実施形態の電気泳動表示装置1では、表示面が薄膜トランジスタ基板20の外面20aである場合を例示したが、例えば図7に示す電気泳動表示装置1Aのように表示面を対向基板10の外面10aとしてもよい。こうした場合においても、隔壁60と対向基板10との間に粒子71,72がほとんど残存していないために、表示したい色とは反対の色の粒子(図7においては黒粒子71)が画素間に存在しにくくなる。したがって、対向基板10の外面10aを表示面としたとしても、コントラスト比の低下を抑制することができる。さらに、対向基板10の外面10aを表示面とした場合には、走査ライン22やデータライン23が裏面側となるために、これらライン22,23の鏡面反射を考慮する必要もなくなる。つまり、反射防止膜80を省略することができ、製造コストを削減することが可能となる。
In the
1 電気泳動表示装置
10 対向基板(第二の基板)
10a 外面
11 対向電極(第二の電極)
20 薄膜トランジスタ基板(第一の基板)
20a 外面
22 走査ライン
23 データライン
24 画素電極(第一の電極)
25 薄膜トランジスタ
26 補助容量ライン
29 ゲート電極
29a ゲート配線
30 ゲート絶縁膜
31 半導体薄膜
31a 真性アモルファスシリコン
32 チャネル保護膜
33,34 オーミックコンタクト層
35 ソース電極
36 ドレイン電極
37 半導体薄膜
38 オーミックコンタクト層
39 ドレイン膜
40 コンタクトホール
50 オーバーコート膜
60 隔壁
60a 底辺部
60b 上面(凸状の曲面)
61 隔壁用フィルム
62 支持フィルム
63 レジストフィルム
64 カバーフィルム
70 溶媒
71 黒粒子
72 白粒子
80 反射防止膜
241 切欠部
1
10a
20 Thin film transistor substrate (first substrate)
20a
25
61 Film for
Claims (9)
前記第一の基板に設けられた第一の電極と、
前記第二の基板に設けられた第二の電極と、
前記第一の基板及び前記第二の基板の間に配置されて、第一の電極を囲うように立設された隔壁と、を備え、
複数個の粒子が分散された溶媒が前記隔壁に囲まれた領域に充填された電気泳動表示装置であって、
前記第一の基板に形成された前記隔壁は、前記第二の基板に対向する前記隔壁の面が、凸状の曲面に形成されていることを特徴とする電気泳動表示装置。 A first substrate and a second substrate arranged to face each other at a predetermined interval;
A first electrode provided on the first substrate;
A second electrode provided on the second substrate;
A partition wall disposed between the first substrate and the second substrate and erected so as to surround the first electrode, and
An electrophoretic display device in which a solvent in which a plurality of particles are dispersed is filled in a region surrounded by the partition wall,
The electrophoretic display device, wherein the partition wall formed on the first substrate has a convex curved surface on the surface of the partition wall facing the second substrate.
前記複数の画素電極のそれぞれに個別に電気的に接続されるように、前記第一の基板に設けられた複数の薄膜トランジスタと、
前記複数の薄膜トランジスタの行方向に延びるように前記第一の基板に設けられた走査ラインと、
前記複数の薄膜トランジスタの列方向に延びるように前記第一の基板に設けられ、前記走査ラインとともに前記画素電極を個別に囲み、前記複数の薄膜トランジスタに接続されたデータラインと、
前記第二の基板に、前記画素電極に対向して設けられた、前記第二の電極としての対向電極とを備え、
前記隔壁は、前記画素電極からなる複数の画素を個別に分離するため、前記走査ライン及び前記データライン上に立設していることを特徴とする請求項1〜7のいずれか一項に記載の電気泳動表示装置。 A plurality of pixel electrodes as the first electrode provided in a matrix on the first substrate;
A plurality of thin film transistors provided on the first substrate so as to be individually electrically connected to each of the plurality of pixel electrodes;
A scanning line provided on the first substrate so as to extend in a row direction of the plurality of thin film transistors;
A data line provided on the first substrate so as to extend in a column direction of the plurality of thin film transistors, individually surrounding the pixel electrodes together with the scanning lines, and connected to the plurality of thin film transistors;
The second substrate is provided with a counter electrode as the second electrode provided to face the pixel electrode,
8. The partition wall according to claim 1, wherein the partition wall is erected on the scan line and the data line in order to individually separate a plurality of pixels including the pixel electrode. 9. Electrophoretic display device.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149359A JP4831211B2 (en) | 2009-06-24 | 2009-06-24 | Electrophoretic display device |
KR1020100056020A KR20100138762A (en) | 2009-06-24 | 2010-06-14 | Electrophoretic displaying apparatus |
US12/820,287 US8111449B2 (en) | 2009-06-24 | 2010-06-22 | Electrophoretic displaying apparatus |
TW099120180A TWI456327B (en) | 2009-06-24 | 2010-06-22 | Electrophoretic displaying apparatus |
CN2010102163861A CN101930147B (en) | 2009-06-24 | 2010-06-23 | Electrophoretic displaying apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009149359A JP4831211B2 (en) | 2009-06-24 | 2009-06-24 | Electrophoretic display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011007897A true JP2011007897A (en) | 2011-01-13 |
JP4831211B2 JP4831211B2 (en) | 2011-12-07 |
Family
ID=43564670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009149359A Expired - Fee Related JP4831211B2 (en) | 2009-06-24 | 2009-06-24 | Electrophoretic display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4831211B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004272199A (en) * | 2003-02-18 | 2004-09-30 | Fuji Xerox Co Ltd | Rib for image display medium, method for manufacturing the same, and image display medium using the same |
JP2005221520A (en) * | 2004-02-03 | 2005-08-18 | Toshiba Corp | Electrophoretic display device |
JP2008139519A (en) * | 2006-11-30 | 2008-06-19 | Brother Ind Ltd | Display medium and device |
JP2009223094A (en) * | 2008-03-18 | 2009-10-01 | Brother Ind Ltd | Display device and display rewriting method in display device |
-
2009
- 2009-06-24 JP JP2009149359A patent/JP4831211B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004272199A (en) * | 2003-02-18 | 2004-09-30 | Fuji Xerox Co Ltd | Rib for image display medium, method for manufacturing the same, and image display medium using the same |
JP2005221520A (en) * | 2004-02-03 | 2005-08-18 | Toshiba Corp | Electrophoretic display device |
JP2008139519A (en) * | 2006-11-30 | 2008-06-19 | Brother Ind Ltd | Display medium and device |
JP2009223094A (en) * | 2008-03-18 | 2009-10-01 | Brother Ind Ltd | Display device and display rewriting method in display device |
Also Published As
Publication number | Publication date |
---|---|
JP4831211B2 (en) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8427737B2 (en) | Electrophoretic display device | |
JP5604481B2 (en) | Horizontal electric field type liquid crystal display device | |
JP5571759B2 (en) | Liquid crystal display element and manufacturing method thereof | |
KR101335276B1 (en) | Array substrat, display panel having the same and fabricating of display panel | |
KR100949507B1 (en) | Liquid crystal display device | |
KR20100138762A (en) | Electrophoretic displaying apparatus | |
JP4004672B2 (en) | Substrate for liquid crystal display device and manufacturing method thereof | |
JP5156517B2 (en) | Liquid crystal display | |
US9235085B2 (en) | Liquid crystal display device | |
JP2005242297A (en) | Liquid crystal display and its manufacturing method | |
US8665413B2 (en) | Thin film transistor array panel, liquid crystal display, and manufacturing method thereof | |
JP2009104108A (en) | Liquid crystal display device and electronic apparatus | |
JP2004272012A (en) | Display apparatus | |
KR20130030975A (en) | Liquid crystal display device | |
KR101832270B1 (en) | Liquid crystal display device and method of fabricating thereof | |
KR20140086395A (en) | Liquid crystal display device and Method for manufacturing the same | |
JP2008216607A (en) | Liquid crystal display device | |
KR20130049108A (en) | Liquid crystal display device having multi column spacer | |
TWI707174B (en) | Display panel | |
JP2010026237A (en) | Liquid crystal display | |
JP2008009273A (en) | Liquid crystal display | |
JP2001092378A (en) | Active matrix substrate | |
JP2010044136A (en) | Liquid crystal display panel | |
JP4831211B2 (en) | Electrophoretic display device | |
WO2010079540A1 (en) | Liquid-crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |