JP2010530150A

JP2010530150A - 信号処理システム

Info

Publication number: JP2010530150A
Application number: JP2010507004A
Authority: JP
Inventors: アンドリュー・マーク・ビショップ; チオク・ケン・レオン
Original assignee: Astrium Ltd
Current assignee: Airbus Defence and Space Ltd
Priority date: 2007-05-10
Filing date: 2008-05-06
Publication date: 2010-09-02
Also published as: WO2008139219A3; EP2143214A2; US20100259433A1; CA2685443A1; WO2008139219A2; RU2009145693A

Abstract

本発明は、多数の狭帯域アナログ入力又は出力信号の処理に必要とされるデジタル信号プロセッサの実装に関する。アナログ処理では、（重複しない周波数帯域を有した）複数のアナログ信号を１つの合成信号に合成し、１つのＡＤＣに送る。これらの信号は異なるソースから届いたものであり、従来の実装では個別のコンバータを使用していた。アナログ信号処理がデジタル信号プロセッサの外部で使用され、かつデジタル処理が内部で使用されることによって、元のアナログ信号は、個別のコンバータが使用される場合と同一の形式でデジタル領域に再構成される。同様の技術がＤ／Ａ変換インタフェースに適用できる。デジタル合成動作では、複数のデジタル副帯域信号を１つの合成信号に合成する。この動作は、信号をアナログ領域への変換のために１つのＤＡＣに入力し、続いて、複数のアナログ信号への分離のためにアナログ分配デバイスに入力するより前に行われる。

Description

本発明は、信号処理技術、特に、アナログ信号とデジタル信号とのインタフェースを行う信号処理システムに関する。

デジタル信号処理は、通信システムからマルチメディアＰＣまで、多様な技術の基礎となる。デジタル処理は高速、正確、かつ信頼性が高いので、好ましくは、信号の処理は、デジタル領域で実行される。デジタル信号処理チップ、すなわち、デジタル信号処理に要求されるタイプの動作のために特別に設計されたアーキテクチャを備えた専用マイクロプロセッサの導入によって、デジタル信号処理技術は、より広範な用途に使用できるようになった。大抵の場合、関心のある入力信号は、元はアナログ電流又は電圧の形式であり、デジタル信号処理技術が適用される前にデジタル形式へと変換されなければならない。同様に、デジタル信号プロセッサからの出力信号はデジタル値であり、そのようなデジタル値は、さらなる使用又は解析の前に、高い頻度で、アナログ形式への再変換を必要とする。典型的に、そのようなデジタル領域への又はデジタル領域からの信号の変換は、アナログ−デジタル（Ａ／Ｄ）及びデジタル−アナログ（Ｄ／Ａ）コンバータによって実行される。これらは、アナログ領域とデジタル領域とのインタフェースにおける信号処理経路に欠くことのできないリンクを形成する。

アナログ−デジタルコンバータ（ＡＤＣ）及びデジタル−アナログコンバータ（ＤＡＣ）は、いろいろなサイズ、複雑さ、及び、精度又は分解能を有し、これらの因子のそれぞれは、根底にある用途の特定の要求に依存する。異なるアーキテクチャは、異なる要求に適する。シリアルアナログ−デジタルアーキテクチャは、低電力・低分解能から非常に高い分解能の量子化まで、アナログ−デジタル変換において最も広い範囲の性能を発揮する。パラレルアナログ−デジタルアーキテクチャは、アナログ信号毎の最も早い量子化速度を提供する。パイプラインアナログ−デジタルコンバータは、画像作成及び高速イーサネット（登録商標）などの高速用途によく用いられるＡＤＣアーキテクチャとなっている。とはいえ、ＡＤＣ及びＤＡＣ技術の進歩はＡＤＣ及びＤＡＣの速度及び正確さを高めたが、これには、しばしば、多数の構成要素と高い電力消費とが費やされる。

これより、図１ａ及び図１ｂを参照して、受信機及び送信機システムに用いられるアナログ信号とデジタル信号とのインタフェースを行う従来の信号プロセッサを説明する。図１ａは、人工衛星の受信機システム１０の構成図を示す。しかしながら、上記システムは、基地局の受信機に適用されてもよい。ＲＦフロントエンドは、送信されたＲＦ信号を受信するように構成されたＮ個のアンテナ素子１２_１…１２_Ｎを具備する。各素子は、既知のように低雑音増幅器（ＬＮＡ）（図示せず）に接続されており、受信したＲＦ信号の増幅が行われる。増幅された各素子信号は、ダウンコンバージョンモジュール１４_１…１４_Ｎに送られ、局部発振器（図示せず）からの個々の信号を用いて、中間周波数（ＩＦ）又はベースバンドへの変換が実行される。共通の局部発振器周波数ｆ_ＬＯの使用に起因して、ダウンコンバータ１４_１…１４_Ｎによって生成された個々のＩＦ又はベースバンド信号Ｓ_ＩＦ１…Ｓ_ＩＦｎは、すべて同一の周波数帯を占有する。次いで、各ＩＦ信号Ｓ_ＩＦ１…Ｓ_ＩＦＮは、Ｎ個のアナログ−デジタルコンバータ１６_１…１６_Ｎのうちの対応するセットを用いて、デジタル信号へと変換され、デジタル信号プロセッサ１８に送られ、チャネリゼーション、ビーム形成、及びチャネル合成等の適切な処理が実行される。続いて、Ｍ個の出力信号Ｓ_Ｄ１…Ｓ_ＤＭが、Ｍ個のデジタル−アナログコンバータ２０_１…２０_Ｍのうちの対応するセットに送られることによって、アナログ形式への変換が行われ、アップコンバータモジュール２２_１…２２_Ｍ一式でＲＦ周波数にアップコンバートされて、１つ以上のダウンリンクアンテナ２４_１…２４_Ｍに送られる。

図１ｂは、加入者ユニットの従来の送信機システム３０の構成図を示す。送信機システムは、ダウンコンバージョンモジュール３２を具備しており、局部発振器（図示せず）からの個々の信号を用いて、１つ以上のＲＦ送信信号Ｓ_ＲＦの中間周波数（ＩＦ）への変換が実行される。次いで、（複数の）ＩＦ信号Ｓ_ＩＦが、Ａ／Ｄコンバータ３４によってデジタル信号Ｓ_Ｄへと変換され、デジタル信号処理ブロック３６へ送られ、チャネル合成、ビーム形成、及びチャネリゼーションなどの技術が実行される。ＤＳＰ３６の出力におけるＮ個のデジタルチャネル信号Ｓ_Ｄ１…Ｓ_ＤＮが、Ｎ個のＤ／Ａコンバータ３８_１…３８_Ｎのうちの対応するセットでＮ個のアナログ信号に変換され、個々のアンテナ素子４２_１…４２_Ｎによって送信される前に、アップコンバータモジュール４０_１…４０_Ｎ一式でＩＦにアップコンバートされる。

故に、上記の従来の受信機及び送信機システムでは、受信機からダウンコンバートされたＩＦ又はベースバンド周波数信号のそれぞれは、別々のアナログ−デジタルコンバータで処理され、同時に、送信機では、送信される信号から取り出されたデジタル化された信号のそれぞれは、別々のデジタル−アナログコンバータ（ＤＡＣ）で処理される。例えば、オンボード衛星通信システムなどの大型信号処理システムの実装において、この構成は、数百かつ潜在的には数千のコンバータの使用を伴う可能性がある。そのような多数のコンバータに関連した電力消費は、システム全体の電力消費の大部分を占めるおそれがある。

過去１０年の間、ＡＤＣ／ＤＡＣ技術の発展によって、多数の要因による処理された帯域幅の典型的な増大と共に、より高い性能のデバイスがもたらされたが、電力消費は相対的に高いままである。同期間に、集積回路技術の発展によって、多数の要因による帯域幅の増大に加えて、同様の要因による電力消費の削減がもたらされた。これは、ＡＤＣ／ＤＡＣの電力消費が、全電力消費の割合に従って増大しており、多くのシステムにおいて、しばしば、全電力の３０％程度を占めることを意味する。さらに、もたらされる回路の複雑さは好ましくない。

複数のより低い帯域幅のＡＤＣを使用して、より高い帯域幅の信号をデジタル化することが知られている。例えば、１００ＭＨｚの入力アナログ信号をデジタル化したいが、５０ＭＨｚで動作するＡＤＣだけしか利用できない場合、２つのＡＤＣを同時に使用し、サンプリングタイムをオフセットすることによって１００ＭＨｚのサンプリングレートを提供する。それによって、各ＡＤＣは、完全なデータストリームを作成する交番サンプルの生成は別として、１／１００ＭＨｚ周期でサンプリングを行う。その後のデジタル処理は、２つのＡＤＣからのデータサンプルを交互配置することによって元の信号を再構築するために、かつ、選択的に、２つの異なるデバイスを使用したことによって生じたあらゆる誤りを除去するために必要とされる。いくつかの市販のＡＤＣは、その中に複数のタイム−インターリーブドＡＤＣ機能を含み、それによって、多数の簡易な低帯域幅機能ブロックを用いて、広い帯域幅をカバーできる。

また、コンバータの時間多重化によって、２つ以上の信号間で１つのＡＤＣを共有することが知られている。しかしながら、インタフェースにおいて要求されるコンバータの総数は減少したが、そのようなコンバータ及び関連する多重化コンポーネントは複雑となり、各多重化信号で使用されるサンプリングレートが減少するに従って効率が落ちる。

時に、バンドパスサンプリングによるダウンコンバージョンが、受信機中のアンテナにより近いデジタル化を達成するために使用される。しかしながら、これは制限を有している。ＡＤＣ入力のアナログ帯域幅は、サンプリングされる信号の周波数帯を取り扱うために十分でなければならず、かつ中心周波数は、信号が正しくキャプチャされることを保証するように、ＡＤＣのサンプリングレートにマッチしなければならない。また、サンプリングされる信号は、十分に帯域制限されていなければならず、それによって、サンプリング過程は、エイリアシングに起因する過剰な雑音を加えることがない。ＡＤＣにおけるサンプリングクロックのクロックジッタの影響は、周波数と共に増大し、これらのＲＦ周波数において、ベースバンドをはるかに超える大きさとなる。中央周波数及び帯域幅の制限は、サンプリングレートは典型的に各用途のために選択される必要があるので、汎用デジタル信号プロセッサを設計することはより困難であるということを意味する。

本発明の１つの目的は、少なくとも部分的に、上記問題のうちの１つ以上を克服する信号処理システムを提供することにある。

本発明の別の目的は、電力消費を抑えたアナログ及び／又はデジタルインタフェースを具備した信号処理システムを提供することにある。

本発明のさらに別の目的は、デジタル信号処理アナログインタフェースの複雑さを減少させることにある。

本発明は、信号処理システムに属し、システムは、各チャネルが所定の周波数副帯域に関連した信号を取り扱うように構成された、信号を受信するための複数の入力チャネルと、各チャネルからの信号を合成して合成信号を形成するように構成された加算システムと、合成信号をアナログ領域からデジタル領域に又はデジタル領域からアナログ領域に変換するように構成された変換手段と、変換手段の出力を処理して複数の出力信号を取り出すように構成された処理手段とを具備する。

第１の好適な実施態様において、各入力チャネルは、多素子アンテナの異なる素子から信号を受信するように構成され、かつ処理手段によって取り出された複数の出力信号は、ビーム形成によって合成される。好ましくは、加算システムは、複数のチャネル信号を加算して１つの合成広帯域信号を形成するように構成されたアナログコンバイナであり、かつ変換手段は、後続のデジタル信号処理のために、合成広帯域信号を変換するように構成された１つのアナログ−デジタルコンバータである。複数のアナログ信号を一緒に合成することによって、デジタル領域への変換のために１つのＡＤＣが使用され、かつ個々の信号は、より高速かつより効率の良いデジタル処理の一環として分割される。これは、デジタル信号プロセッサへの接続が少ないという点で有利であり、デジタル処理に固有の繰り返し可能性（repeatability）に起因して、全処理効率が向上する。

第２の好適な実施態様において、処理手段は、多素子アンテナの異なる素子によって送信される複数の出力信号を取り出すように構成され、かつ複数の入力チャネルは、ビーム形成によって生成された複数のデジタル信号を受信するように構成される。好ましくは、加算システムは、複数のデジタルチャネル信号を加算して１つの合成広帯域信号を形成するように構成されたデジタルコンバイナであり、かつ変換手段は、後続のアナログ領域での処理のために、合成広帯域信号を変換するように構成された１つのデジタル−アナログコンバータである。また、複数のデジタル信号を一緒に合成することによって、アナログ領域への変換のために１つのＤＡＣが使用され、先に記載した従来の送信機システムとは対照的に、送信される信号から取り出した複数のデジタル化された信号のそれぞれは、個別のデジタル−アナログコンバータ（ＤＡＣ）によって処理される。

これらの実施態様のどちらにおいても、多素子アンテナの異なる素子から受信した又は異なる素子に送信される複数の信号は、同一帯域の所定の周波数副帯域及び中央周波数に関連している。

第１の好適な実施態様において、処理手段は、変換された合成広帯域信号を複数のデジタル信号に分割するように構成されたデジタルデマルチプレクサであり、各デジタル信号は、複数の入力副帯域信号のうちの１つを表す。特に、周波数逆多重化動作は、合成チャネル信号を複数の副帯域信号に分けるように好適に実行され、各副帯域信号は、合成サンプルレートの１／ｎ部分である。好適には、システムは、各入力チャネルの信号をＲＦからベースバンド周波数にダウンコンバートするように構成された複数のダウンコンバータモジュールをさらに具備し、各ダウンコンバータモジュールは、関連するミキサに異なる周波数局部発振器周波数を提供するように構成される。

第２の好適な実施態様において、処理手段は、変換された合成広帯域信号を複数のアナログ副帯域信号に分割するように構成されたアナログ分岐手段である。好適には、システムは、各出力チャネルの信号をベースバンド周波数からＲＦにアップコンバートするように構成された複数のアップコンバータモジュールをさらに具備し、各アップコンバータモジュールは、関連するミキサに異なる周波数局部発振器周波数を提供するように構成される。

どちらの好適な実施態様においても、変換手段は、複数のコンバータから成ってよく、各コンバータは、複数のアンテナ素子のうちの特定のサブセットに関連した信号を取り扱うように構成される。

衛星通信システムで使用される従来の受信機システムを表した構成図である。加入者ユニットで使用される従来の送信機システムの構成図である。衛星通信システムで使用するためにフェーズドアレイアンテナの受信機に組み込まれた場合の本発明の一実施形態によるアナログ信号をデジタル信号にインタフェースする信号プロセッサを概略的に表した図である。アンテナシステムの送信機に組み込まれた場合の本発明の別の実施形態によるデジタル−アナログインタフェースを概略的に表した図である。

これより、添付の図面を参照して本発明の実施形態を説明する。

図２を参照して、衛星通信システムでの使用のためにフェーズドアレイアンテナに組み込まれた場合の本発明の第１実施形態を説明する。フェーズドアレイ受信システムは、二次元アンテナアレイを形成するように構成されたＮ個の複数のアンテナ素子５０_１…５０_Ｎを具備する。簡潔化のために図２にはそのような素子が４つ図示されているが、当然ながら、Ｎはシステムの要求に応じて任意の数であってよい。アレイの４つのアンテナ素子のそれぞれは、特定の周波数副帯域（Ｓ_ＲＦ１…Ｓ_ＲＦ４）の異なる無線周波数（ＲＦ）信号を受信して、対応する電気信号に変換するように構成されている。各副帯域は、（典型的に、移動通信に使用される）４０ＭＨｚの等しい帯域幅を有している。４つの副帯域信号のそれぞれは、増幅され、フィルタされ、かつ一連の４つのダウンコンバータ５２_１…５２_４を通過して、ＲＦからベースバンド周波数へのダウンコンバージョンが実行される。この例では、各ダウンコンバータモジュール５２_１…５２_４は、そのミキサに異なる周波数の局部発振器周波数ＬＯ_ｆ１…ＬＯ_ｆ４を提供するように構成されている。それによって、ミキサによって生成された個々のベースバンド信号Ｓ_ＢＢ１…Ｓ_ＢＢ４は、異なる周波数副帯域（ＢＢ_１…ＢＢ_４）をそれぞれ占有する。次いで、４つのダウンコンバートされた副帯域信号Ｓ_ＢＢ１…Ｓ_ＢＢ４は、アナログコンバイナ５４において互いに足し合わされ、少なくとも１６０ＭＨｚの合成帯域幅を有した１つの合成帯域幅信号Ｃ＝Ｓ_ＢＢｆ１＋Ｓ_ＢＢｆ２＋…＋Ｓ_ＢＢｆ４を形成する。次いで、この合成信号Ｃは、１つのアナログ−デジタルコンバータ（ＡＤＣ）５６を用いてデジタル信号に変換される。ナイキストの定理によれば、合成信号を処理するためには、ＡＤＣ５６は、少なくとも３２０ＭＨｚのサンプリングレートを用いなければならない。得られたデジタル信号は、デジタル信号プロセッサ（ＤＳＰ）５８に送られる。

デジタル信号プロセッサ５８内で、信号は、特定の用途又はシステム要求に応じて、いくつかの異なるアルゴリズムのうちの１つを用いて処理される。実行され得る最も単純なデジタル処理は、Ｎ通りのデマルチプレクサであり、それによって、Ｎ個に分かれたデジタル信号一式が生成される。各デジタル信号は、複数の入力副帯域信号のうちの１つを表す。あるいは、入力副帯域のそれぞれは、一連のより狭い周波数チャネルに分割され、異なる方向又は異なる送信デバイスから届いたさまざまな通信信号に対応するために、異なる指向性ベクトルを用いて個別のビームを形成するように、全アンテナ素子からの信号にビーム形成処理が実行される。当然ながら、さまざまな処理アルゴリズムが、特定のシステム要求に応じてデジタル信号プロセッサに適用されてよい。この態様は、本発明の範疇にはない。ひとたびデジタル領域内に入れば、信号処理は、繰り返し可能であり、明確であり、かつ本質的に、Ｎ個の個別の入力に比べて、Ｎ倍の帯域幅を有した１つの入力に対するいかなる重大な外部処理も引き起こさない。

故に、複数のアナログ信号を一緒に合成することによって、１つのＡＤＣがデジタル領域への変換のために使用されてよく、より高速かつより効率の良いデジタル処理の一環として、個々の信号が分離される。これは、デジタル信号プロセッサへのわずかな接続しか存在せず、かつ、デジタル処理の固有の繰り返し可能性に起因して、全処理効率が向上するという点で有利である。本技術は、ダウンコンバージョンの間、副帯域毎に異なるＬＯ周波数を必要としない。これは、周波数依存効果（例えば、振幅及び位相誤差）を増大させるとともに、ＡＤＣにおいて、複数のより低い帯域幅信号に要求されるサンプリングレートに比べて、より高いサンプリングレートを必要とする。しかしながら、より多く必要とされるアナログ−デジタルコンバータの数の削減によってもたらされるすべての利点が、大多数の用途においてこれらの影響を相殺する。

また、当然のことながら、アンテナアレイは、各サブアレイ素子からの合成信号を変換するために使用される個別のＡＤＣと共に、複数のサブアレイ素子を具備してよい。

図３を参照してこれから説明するように、同様の技術は、デジタル−アナログ変換インタフェースにも適用可能である。図１ｂを参照して先に記載した通り、送信しようとする１つ以上の入力信号Ｓは、ダウンコンバータ６２によってＩＦにダウンコンバートされ、Ａ／Ｄコンバータ６４によってＰ個のデジタル信号に変換され、かつ、処理のために、デジタル信号処理ブロック６６に送られる。この場合もやはり、システムの要求に応じて、さまざまなアルゴリズムがデジタル信号プロセッサ６６に適用されてよい。最も単純な例では、周波数多重化などのデジタル合成動作６８が実行されて、Ｐ個の副帯域信号Ｓ_Ｄ１，Ｓ_Ｄ２，…Ｓ_ＤＰをＰ倍のサンプリングレートを有した１つの合成信号Ｃ＝Ｓ_Ｄ１＋Ｓ_Ｄ２＋…＋Ｓ_ＤＰに合成する。合成デジタル信号は、アナログ領域への変換のために、１つのデジタル−アナログコンバータ（ＤＡＣ）７０に送られ、かつＰ個のアナログ信号Ｓ_Ａ１，Ｓ_Ａ２，…Ｓ_ＡＰへの分岐のために、アナログ分岐デバイス７２に送られる。Ｐ個のアナログ信号Ｓ_Ａ１，Ｓ_Ａ２，…Ｓ_ＡＰは、複数のアップコンバータ７４_１…７４_Ｐに送られ、局部発振器によって提供された信号を用いたミキシングによって、ミキサ内の適切な送信搬送波ＲＦ周波数へアップコンバートされる。次いで、得られたＰ個のＲＦ信号一式（すなわち、ＲＦ_１，ＲＦ_２，…，ＲＦ_Ｐ）は、別々の増幅器（図示せず）によって増幅され、別々のアンテナ素子７６_１…７６_Ｐによって送信される。

記載された実施形態では、等しい帯域幅の副帯域が使用されたが、当然ながら、異なる帯域幅の副帯域が使用されてもよい。また、当然のことながら、本発明の技術は、少数の広帯域幅コンバータに置換されてよい多数の低帯域幅コンバータの使用を標準的に必要とするいかなる用途にも関係するとともに、いかなる帯域制限入力信号にも適用できる。例えば、本技術は、２つのベースバンド信号を有するステレオオーディオ信号に適用できる。しかしながら、複数の信号のうちの１つの周波数シフトが必要とされ、それによって、同一のベースバンド周波数範囲内での重複がなくなる。次いで、２つの信号は足し合わされ、合成信号がＡＤＣに送られる。ＡＤＣは、複数の信号のうちの１つに必要とされるサンプリングレートの２倍のサンプリングレートで動作する。すべての応用例において、ｎ個の信号が合成された場合には、複数の信号のうちの少なくともｎ−１個が、周波数シフトされなければならない。

要約すれば、本発明は、多数の狭帯域アナログ入力又は出力信号を処理することが要求されるデジタル信号プロセッサの実装に関する。本発明は、アナログ処理が（重複しない周波数帯域を有した）複数のアナログ信号を合成信号へ合成するように実行されるという点において有利である。合成信号は、１つのアナログ−デジタルコンバータに送られる。それらの信号は、異なるソースから届いたものであり、従来の実装では、個別のコンバータを使用していた。アナログ信号処理がデジタル信号プロセッサの外部で使用され、かつデジタル処理が内部で使用されることによって、個別のコンバータが使用される場合と同一の形式で、元のアナログ信号をデジタル領域に再構成できる。

５０_１，５０_Ｎアンテナ素子
５２_１，５２_Ｎダウンコンバータモジュール
５４アナログコンバイナ
５６アナログ−デジタルコンバータ（ＡＤＣ）
５８デジタル信号プロセッサ（ＤＳＰ）
６２ダウンコンバータ
６４アナログ−デジタルコンバータ
６６デジタル信号処理ブロック
６８デジタルコンバイナ
７０デジタル−アナログコンバータ（ＤＡＣ）
７２アナログ分岐デバイス
７４_１，７４_２，７４_Ｐアップコンバータモジュール
７６_１，７６_２，７６_Ｐアンテナ素子

Claims

各チャネルが所定の周波数副帯域に関連した信号を取り扱うように構成された、信号を受信するための複数の入力チャネルと、
各チャネルからの信号を合成して合成信号を形成するように構成された加算システムと、
合成信号をアナログ領域からデジタル領域に又はデジタル領域からアナログ領域に変換するように構成された変換手段と、
変換手段の出力を処理して複数の出力信号を取り出すように構成された処理手段と
を具備することを特徴とする信号処理システム。
各入力チャネルが、多素子アンテナの異なる素子から信号を受信するように構成されることを特徴とする請求項１に記載の信号処理システム。
処理手段によって取り出された複数の出力信号が、ビーム形成によって合成されることを特徴とする請求項１又は２に記載の信号処理システム。
処理手段が、多素子アンテナの異なる素子によって送信される複数の出力信号を取り出すように構成されることを特徴とする請求項１に記載の信号処理システム。
複数の入力チャネルが、ビーム形成によって生成された複数のデジタル信号を受信するように構成されることを特徴とする請求項１又は４に記載の信号処理システム。
多素子アンテナの異なる素子から受信した複数の信号は、同一帯域の所定の周波数副帯域及び中央周波数に関連していることを特徴とする請求項２に記載の信号処理システム。
多素子アンテナの異なる素子によって送信される複数の信号は、同一帯域の所定の周波数副帯域及び中央周波数に関連していることを特徴とする請求項４に記載の信号処理システム。
加算システムが、複数のチャネル信号を加算して１つの合成広帯域信号を形成するように構成されたアナログコンバイナであり、
変換手段が、後続のデジタル信号処理のために、合成広帯域信号を変換するように構成された１つのアナログ−デジタルコンバータであることを特徴とする請求項１、２、３、又は６に記載の信号処理システム。
加算システムが、複数のデジタルチャネル信号を加算して１つの合成広帯域信号を形成するように構成されたデジタルコンバイナであり、
変換手段が、後続のアナログ領域での処理のために、合成広帯域信号を変換するように構成された１つのデジタル−アナログコンバータであることを特徴とする請求項１、４、５、又は７に記載の信号処理システム。
処理手段が、変換された合成広帯域信号を複数のデジタル信号に分割するように構成されたデジタルデマルチプレクサであり、
各デジタル信号は、複数の入力副帯域信号のうちの１つを表すことを特徴とする請求項２、３、６、又は８に記載の信号処理システム。
処理手段が、変換された合成広帯域信号を複数のアナログ副帯域信号に分割するように構成されたアナログ分岐手段であることを特徴とする請求項４、５、７、又は９に記載の信号処理システム。
各入力チャネルの信号をＲＦからベースバンド周波数にダウンコンバートするように構成された複数のダウンコンバータモジュールをさらに具備し、
各ダウンコンバータモジュールは、関連するミキサに異なる周波数局部発振器周波数を提供するように構成されていることを特徴とする請求項２又は６に記載の信号処理システム。
各出力チャネルの信号をベースバンド周波数からＲＦにアップコンバートするように構成された複数のアップコンバータモジュールをさらに具備し、
各アップコンバータモジュールは、関連するミキサに異なる周波数局部発振器周波数を提供するように構成されていることを特徴とする請求項４又は７に記載の信号処理システム。
デジタル処理が、周波数逆多重化動作を実行することによって、合成チャネル信号を複数の副帯域信号に分割するように構成され、
各副帯域信号は、合成サンプルレートの１／ｎ部分であることを特徴とする請求項１０に記載の信号処理システム。
デジタルコンバイナが、周波数多重化動作を実行することによって、複数のチャネル副帯域信号をｎ倍のサンプルレートを有した１つの合成信号に合成するように構成されることを特徴とする請求項９に記載の信号処理システム。
変換手段が、複数のコンバータから成り、
各コンバータは、複数のアンテナ素子のうちの特定のサブセットに関連した信号を取り扱うように構成されていることを特徴とする請求項２、４、６、又は７に記載の信号処理システム。