JP2010521061A - ドープされたナノ粒子系半導体接合 - Google Patents

ドープされたナノ粒子系半導体接合 Download PDF

Info

Publication number
JP2010521061A
JP2010521061A JP2009550855A JP2009550855A JP2010521061A JP 2010521061 A JP2010521061 A JP 2010521061A JP 2009550855 A JP2009550855 A JP 2009550855A JP 2009550855 A JP2009550855 A JP 2009550855A JP 2010521061 A JP2010521061 A JP 2010521061A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
nanoparticles
doped
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009550855A
Other languages
English (en)
Other versions
JP2010521061A5 (ja
Inventor
ブライアン カーエン，キース
Original Assignee
イーストマン コダック カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーストマン コダック カンパニー filed Critical イーストマン コダック カンパニー
Publication of JP2010521061A publication Critical patent/JP2010521061A/ja
Publication of JP2010521061A5 publication Critical patent/JP2010521061A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

電子デバイスにおいて使用するためのドープされた半導体接合およびそのような接合を製造する方法が開示される。該接合は、第一のドープされた半導体層が第一の極性を有し、該第一の層が融合した半導体ナノ粒子を含むように、ドナーまたはアクセプターをドープされた、基材の上の第一の多結晶性半導体層；および、該半導体接合を形成するように、該第一の半導体層と接触する、基材の上の第二の層、を含む。
【選択図】図４

Description

本発明は、ナノ粒子を含むドープされた半導体接合、およびそのような接合を製造する方法に関係する。
様々な半導体デバイス、例えばバイポーラトランジスタ、整流ダイオード、発光ダイオード(LED)、レーザー、光センサー、太陽電池およびその他は、それらを操作するために、ドープされた半導体接合の形成を必要とする。今日使用されているほとんどの半導体デバイスは、無機および有機の両方とも、部分的にまたは完全に高価な真空付着プロセスを使って形成される。低コスト製造プロセスを見つけるための努力が続いているが、今まで、デバイス性能は市場のニーズに対しては不十分のままである。したがって、半導体デバイスにおいて使用するための高品質で無機系のドープされた半導体接合を形成する低コスト技術に対する要求が存在する。
一般に、n-型およびp-型の両材料は、電荷輸送材料と呼ばれることがあり、そのような材料を含むデバイスの層は電荷輸送層と呼ばれることがある。n-型材料は概して、余分な伝導帯電子を有し、それ自体は電子輸送材料と呼ばれることもある。また、n-型半導体は、そこでの電気伝導が主に電子の移動による半導体である。p-型材料は概して、余分な正孔を有し、それ自体は正孔輸送材料と呼ばれることもある。また、ｐ-型半導体は、そこでの電気伝導が主に正の正孔の移動による半導体である。電荷輸送層のドーピングレベルは概して、その層が金属と接触しているときに最大となるように設定される（オーム接触を形成する際の助けとなるため）。アノードまたはカソードと接触している層のケースでは、電荷輸送層は概して接触層と呼ばれることもある。
半導体ダイオードデバイスは１８００年代後半以来使用されている。ほとんどの現代のダイオード技術は、半導体p-n接合、すなわちp-型およびn-型半導体間の接触に基づいている。また一方、多くのタイプの電子機器は、より低コストのドープされた半導体接合から利益を得る。
光起電デバイスの分野では、電流デバイスが半導体材料、例えば結晶シリコン、ガリウムヒ素、またはそれに類するもの、の薄い層を利用し、ｐ−ｎ接合を組み込んで、太陽エネルギーを直流に変換する。これらのデバイスは特定の用途において有用であるが、それらの効果はいくらか限定されており、もたらされる変換効率は、例えば太陽エネルギーから電力へは概して１０〜２０％より少し良いくらいである。デバイス構造に対する膨大に金のかかる改良を通じて、これらのデバイスの効率も改良されてきているが、これらのデバイスの相対的な非効率性は、それらの相対的に高いコストと相まって、消費者市場において太陽電気が広く受け入れられることを妨げている。その代わりに、このようなシステムは、従来型発電による電気が入手不可能な場所で、または従来型発電による電気をそれを必要とするところに送電するためのコストが光起電システムのコストにほぼ匹敵する場所で、主に使用されている。
現在の光起電技術に関する問題にも関わらず、太陽電気の使用を拡張しようとする要求がなお存在する。特に、向上したエネルギー変換効率、低減された製造コスト、より大きな自由度または妥当な耐久性または長寿命のうちの一つ以上を有する、改善された光起電電池に対する要求が一般に存在する。実際には、米国特許７，０８７，８３２号に記載されるように、Ｓｃｈｅｒらは、光起電デバイスで使用するためのポリマーバインダーにおいてコーティング可能なナノ粒子の使用について開示している。しかしながら、これらのデバイスの性能は報告されておらず、このような混合光活性層の導電性はポリマー性バインダーの高い抵抗性のために低くなると予想される。これらのハイブリッド吸収層を有するデバイスの性能の例は、ＡＭ１．５励起の下で、概ね１．５％の効率である（Ｊ．Ｌｉｕら，ＪＡＣＳ １２６，６５５０（２００４））。最近では、全ての無機溶液で処理された太陽電池を、ＣｄＳｅおよびＣｄＴｅ量子ロッドなの粒子から形成したが、１５分間４００℃でそのフィルムを焼結させた後でも、その効率はやはり３％の非常に低い効率であった（Ｉ．Ｇｕｒら，Ｓｃｉｅｎｃｅ ３１０，４６２（２００５））。間違いなく、低効率の主因は、ドーピングが不足しているために、フィルムが絶縁体である（焼結後であっても）ことによって生じている。ＣｄＴｅおよびＣｕＩｎ１−ｘＧａｘＳｅ２−ｙＳ（ＣＩＧＳＳ）両太陽電池の場合、窓層は概してｎ−ＣｄＳである（Ｎ．Ｇ．Ｄｈｅｒｅら，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ２３，１２０８（２００５））。ドープされたおよびドープされていない両形態のＣｄＳが、このデバイス中で使用されており、好ましい付着技術は化学浴付着（ＣＢＤ）である。溶液処理技術であるけれども、ＣＢＤはウェハー全体を浴（これは酸性でも塩基性でもよい）に数時間の間浸すことを含む。また、このプロセスは開始材料を使用する点で非効率的である。引用された光起電デバイスについて要約すると、その半導体接合の全てまたは一部のいずれかが低コストプロセスによって製造されている。しかしながら、結果として得られる光起電性能が基準以下であるか、またはその付着プロセスが大きな欠点を有している。
図１は、ｐｉｎダイオードをベースとする典型的な先行技術のＬＥＤデバイス１０５の概略を示す。全てのデバイス層が、基板１００上に付着している。基板１００の上は、ｐ−接触層１１０、ｐ−輸送層１２０、本来的に備わっているエミッタ層１３０、ｎ−輸送層１４０、およびｎ−接触層１５０である。アノード１６０は、ｐ−接触層１１０を伴って、オーム接触を作り、一方カソード１７０は、ｎ−接触層１５０を伴って、オーム接触を作る。当該技術分野で周知のように、ＬＥＤ構造は概してドープされたｎ−およびｐ−型輸送層、およびさらに大量にドープされたｎ−およびｐ−型接触層を含む。それらはいくつかの異なる目的の役に立つ。これらの半導体がドープされると、半導体にオーム接触を形成することが容易になる。このエミッタ層は概して本来的にドープされているかまたは軽くドープされているので、ドープされた輸送層にオーム接触を作ることはかなり容易である。表面プラズモン効果の結果として（Ｋ．Ｂ．Ｋａｈｅｎ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７８，１６４９（２００１））、エミッタ層に隣接する金属層を有すると、エミッタ効率の損失をもたらす。その結果、このエミッタ層は十分に厚い（少なくとも１５０ｎｍ）輸送層によって金属接触から間隔を空けることが有利である。次に、このエミッタ層に容易に電荷を注入出来るだけでなく、そのキャリアーが漏洩してこのエミッタ層から出て行くことを防ぐこともする輸送層を利用することが、有利である。結果として、この輸送層は、このデバイス層の最大バンドギャップを有することになる。当該技術分野で周知のように、自己補正効果の結果として、広いバンドギャップの半導体を高水準でドーピングすることは困難である。その結果、これらの層にオーム接触を形成することは、困難であることが分かる。結果として、そのバンドギャップが輸送層のそれよりも低いデバイスには接触層を加えることが有利である。これらの利点の他に、この輸送層はまたオーム加熱硬化を低減し（これはレーザーデバイスにとって非常に重要なことがある）、対応するn-またはp-フェルミ準位をより大きく分離することにつながる(これもレーザー、pinダイオード、および光起電デバイスを支援する)。上記の議論は、ドープされた半導体接合を作る能力を有することは、多くの半導体電子デバイスに関して多大な利益をもたらすことを説明している。
ＬＥＤデバイスは、１９６０年代初めから製造されており、現在も広範囲の消費者および商業的用途における使用のために製造されている。このＬＥＤを含む層は慣習的に、それを成長させるために金属有機化学気相堆積（ＭＯＣＶＤ）のような超高真空技術を必要とする結晶性半導体材料、に基づいている。また、その層は概して、欠陥のない層を形成するために、ほぼ格子整合した基板上で成長することが必要である。これらの結晶系無機ＬＥＤは、高輝度（高伝導性を有する層に起因する）、長寿命、良好な環境安定性、および良好な外部量子効率という利点を有する。この輸送層の高伝導性は、高い移動度（そのフィルムの結晶の性質に起因する）、およびドナーおよびアクセプターを伴って結晶層を容易にドープする能力に由来する。これらの利点の全てをもたらす結晶性半導体層を使用することは、多数の不利益にもつながる。主要なものは、高い製造コスト、同一チップから多色出力を創り出すことが難しいこと、および高コストで硬質の基板を必要とすることである。
低コストＬＥＤを形成する方法は、有機発光ダイオード（ＯＬＥＤ）の導入を伴って、１９８０年代に始まった（Ｔａｎｇら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５１，９１３（１９８７））。これらのデバイス用の輸送層は、結晶性ＬＥＤで使用されるものに比べて、抵抗が高い（１０８オーム−ｃｍ）。これらの層をドーピングすることにおける最近の試みは、１０４〜１０６オーム−ｃｍの範囲の層抵抗をもたらした（Ｊ．Ｈｕａｎｇら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８０，１３９（２００２））。しかしながら、これらのドーパントの多くは不安定であり、その抵抗は概ね０．１オーム−ｃｍという結晶性ＬＥＤの値よりもはるかに高い。抵抗性の層を利用することの結果は、オーム加熱に苦しむこと、オーム接触を作ることが困難であること、およびデバイスの駆動電流が限定されるのでデバイスの全体的な輝度も限定されること、である。
上記の例は、より高性能の半導体デバイスが結晶性半導体材料から製造可能であるが、高製造コストという欠点を伴うことを説明している。有機材料を利用することにより製造コストを低減する試みは、低性能デバイスをもたらし、その仕様は市場の要求からかなり不足していることがある（例えば、有機系光起電デバイス）。結晶性半導体材料のコストを低減させるための２つのアプローチは、非晶質または多結晶無機半導体材料のいずれかを利用することであるが、両アプローチとも周知の欠点を有する。非晶質Ｓｉから形成されたデバイスのケースをとると、薄いフィルムトランジスタおよび光起電 (PV) デバイスの両方とも、低い移動度（およびＰＶに関するステーブラー‐ロンスキ効果）のせいでかなり性能が下がる。多結晶系デバイスの性能は、スパッタリングおよびＣＢＤのようなプロセスから形成されるデバイスを伴って、改善される。しかしながら、前述したとおり、スパッタリングは高コストの真空系付着プロセスであり、ＣＢＤは、化学浴であるが、付着時間が長く、それが開始材料を使用する点で非効率である。
低コスト半導体デバイスを作るための最新の方法は、無機半導体ナノ粒子から層を形成することである。半導体輸送層において使用するためのこれらの結晶性粒子のすべての利点を得るために、そのナノ粒子はドープされ（その本来備わっているキャリアー濃度を増すため）且つその表面に有機配位子（これは電荷輸送を妨害する）を欠いていなければならない。発光および磁性特性を修正するためにコロイド状ナノ粒子をドーピングすることに関する多くのレポートがあるが（Ｓ．Ｃ．Ｅｒｗｉｎら，Ｎａｔｕｒｅ ４３６，９１（２００５））、ナノ粒子のキャリアー濃度を修正することをテーマとした非常に限定的な研究が存在している（Ｄ．Ｙｕら，Ｓｃｉｅｎｃｅ ３００，１２７７（２００３））。Ｙｕらの研究では（Ｄ．Ｙｕら，Ｓｃｉｅｎｃｅ ３００，１２７７（２００３））、ナノ粒子 フィルムをドープしているが、そのドーピングは高真空の、付着後、真空蒸発プロセスを通してカリウムを添加することによって行っている。概して、ドナーまたはアクセプター濃度を修正するための不純物原子を加えることなく、ナノ粒子はその絶縁性の有機配位子をアニーリングプロセスによってはぎ取られるとしても、その結果として得られるナノ粒子は限定された伝導性を有する（Ｉ．Ｇｕｒら，Ｓｃｉｅｎｃｅ ３１０，４６２（２００５））。結果として、これらのナノ粒子を組み込む対応する半導体接合は、基準以下の性能特性を持つことになるだろう。
本発明により、以下を含んでなる、電子デバイスにおいて使用するためのドープされた半導体接合が提供される：
(a)第一のドープされた半導体層が第一の極性を有し、該第一の層は融合した半導体ナノ粒子を含むように、ドナーまたはアクセプターをドープされた、基材の上の第一の多結晶性半導体層；および
(b)該半導体接合を形成するように、該第一の半導体層と接触する、基材の上の第二の層。
このドープされた半導体接合は、以下を含んでなる方法によって形成される：
(a)第一のドープされた半導体層が第一の極性を有し、該第一の層が半導体ナノ粒子を含むように、ドナーまたはアクセプターをドープされた第一の多結晶性半導体層を基材の上で形成し；
(b)該第一の半導体層と接触する第二の層を基材の上で形成して、該半導体接合を形成し;および
(c)該第二の層を形成する前または後のいずれかで、該付着した第一の層をアニーリングすること。
本発明は、ドープされた無機系のナノ粒子を採用して、様々な電子デバイスで使用するための、ドープされた半導体接合を創り出す。このドープされたナノ粒子は、ｉｎサイチュ（ｉｎ−ｓｉｔｕ）またはエクスサイチュ（ｅｘ−ｓｉｔｕ）のドーピングプロセスのいずれかによって形成可能である。このドープされたナノ粒子層から得られる半導体接合は、ドープされていないナノ粒子を組み込んでいる同じような接合に比較すると、向上した性能を示す。ナノ粒子を用いて、ドープされた半導体接合を形成するための能力と、ナノ粒子系電子工学が本来的に有する低コスト特性とを組み合わせると、結果として低コスト無機半導体デバイスをもたらし、これはドープされた多結晶系デバイスを示す性能特性を有する。
本発明の一つの利点は、ナノ粒子から構成された、ドープされた半導体接合を形成する単純な方法を可能にすることである。この半導体ナノ粒子は、インサイチュまたはエクスサイチュドーピングプロセスのいずれかによってドープされる。インサイチュドーピング手順の場合、そのコロイド状ナノ粒子の合成成長プロセスの間に、ドーパント材料が添加される。エクスサイチュドーピング手順の場合、デバイス層は、半導体およびドーパント材料ナノ粒子の混合物を表面にコーティングすることによって形成され、ここでアニーリングが行われて、その半導体ナノ粒子を融合し、且つドーパント材料原子がドーパント材料ナノ粒子からその融合した半導体ナノ粒子ネットワークに拡散することを可能にする。無機ナノ粒子で構成された半導体接合は、概して高抵抗であり、このことはこれらの接合が低コストであるにもかかわらず、これらの接合を組み込んだデバイスの有用性を制限する。インサイチュまたはエクスサイチュのいずれかでドープされた無機ナノ粒子を組み込んだ、ドープされた半導体接合を形成することによって、良好なデバイス性能を維持しつつ、低コストで半導体接合デバイスを製造することが可能である。ドープされた半導体接合は、ｎ−型およびｐ−型フェルミ準位の分離を高めること、オーム加熱を低減すること、およびオーム接触の形成を助けることによってデバイス性能を支援する。ドープされた半導体接合を無機ナノ粒子から形成することによって、デバイス層をスピンコーティング、ドロップキャスティング、またはインクジェットのような、低コストプロセスによって、付着させることが可能である。結果として得られるナノ粒子系デバイスは、柔軟な基材を含む、一連の基材上にも形成することが可能である。
先行技術の無機発光デバイスの概略側面を示す。 コロイド状無機ナノ粒子の概略を示す。 インサイチュでドープされた量子細線（quantum wire）ナノ粒子の概略を示す。 半導体およびドーパント材料ナノ粒子を含むエクスサイチュでドープされた半導体電荷輸送層の概略を示す。 ドープされた半導体接合の概略を示す。 ドープされたＣｄＳｅ量子細線について、フィルム抵抗を二点プローブ測定したときの、ＩＶ反応を示す。 ｎ−ＣｄＳｅ：ｐ−Ｓｉダイオードデバイスについての、ＩＶ反応曲線を示す。 Ｃｕ−ドープされたＺｎＴｅについて、フィルム抵抗を二点プローブ測定したときの、ＩＶ反応を示す。 ｐ−ＺｎＴｅ：ｎ−Ｓｉダイオードデバイスについての、ＩＶ反応曲線を示す。 ｐ−ＺｎＴｅ：ｎ−ＣｄＳｅ：ｎ−Ｓｉダイオードデバイスについての、ＩＶ反応曲線を示す。
良好な性能を有するだけでなく、低コストでもあり、且つ任意の基板上に付着されることができる半導体電子デバイスを形成することが、望ましい。ドープされた半導体接合の用の構築要素としてドープされたコロイド系ナノ粒子を使用すると、これらの利点をもたらす半導体電子デバイスが結果としてもたらされる。典型的なコロイド状無機ナノ粒子２０５が図２に示される。この図では、その無機ナノ粒子２０５が、半導体または金属のコア２００から構成され、コアの表面には有機配位子２１０が結合している。有機配位子２１０は、結果として得られるコロイド状分散体（無機ナノ粒子２０５および適当な溶媒）に安定性を与える。図２に示される無機ナノ粒子２０５は球状の形状であるが、ナノ粒子は量子ロッドおよび細線から、テトラポッドおよび他の多数重なって繋げられたナノ粒子までに及ぶ形状に合成されることが可能であり、これは量子閉じ込め効果を示す。
半導体フィルムは多数の方法でドープされることができる。それらのいくつかは、外的プロセス（エクスサイチュ）、すなわち、層を含む材料が成長または合成された後にドーピングを行うものである。例えば、イオンインプランテーションによっておよび拡散プロセスによって、外的なドナーおよびアクセプターを層に導入可能である。（Ｐ．Ｊ．Ｇｅｏｒｇｅら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６６，３６２４（１９９５））拡散プロセスの場合、ドーパント材料のための源は、固体源（層表面の上の金属）、液体源（適当な金属イオンを含む）、および蒸気源（例えば、昇華している金属源を含む閉管拡散物）であってもよい。半導体産業は、外的ドーピング手順を行うという長い歴史を有するが、それらは別のプロセス工程、例えば拡散プロセスが完了した後に固体拡散物を除去することを含む。ドナーおよびアクセプターを生成するための別の方法は、自然欠陥を作ることによる。化合物半導体では、それらは適当な過圧条件下で層をアニーリングすることによって生成可能である。概して、この方法は好ましくない。好ましいドーピングのやり方はインサイチュドーピングと呼ばれ、これは、材料合成の間にドナーまたはアクセプターが材料中に導入される場合に生じる。結晶性半導体の場合、インサイチュドーピングは非常にうまくいっており、特に超高真空プロセス、例えばＭＯＣＶＤおよび分子ビームエピタキシー（ＭＢＥ）を使用するときにうまくいっている。
無機ナノ粒子２０５へインサイチュドーピングを適用することは、それに関する多数のやりがいある問題を有する。第一の問題は、ドーピングレベルが概して１０４〜１０５の範囲に１部であり、一方４ｎｍ球状ナノ粒子は約１０００の原子を含むことである。（Ｃ．Ｂ．Ｍｕｒｒａｙら，ＪＡＣＳ １１５，８７０６（１９９３））結果として、ナノ粒子の多くはドーパント原子３１０を含まない。この状況は問題を引き起こす、というのは、ナノ粒子の大部分がドープされないと、それらのナノ粒子は抵抗が高く、そのことは高抵抗のデバイス層を結果的にもたらす。この問題を解決する唯一の方法は、個々のナノ粒子の特性が除去されるように、ナノ粒子を一緒に焼結することである。別の問題は、閃亜鉛鉱のような或る結晶構造の場合、ナノ粒子に不純物原子を組み込むことは困難であると示されていることである。（Ｓ．Ｃ．Ｅｒｗｉｎら，Ｎａｔｕｒｅ４３６，９１（２００５））
これらの問題を処理するための一戦略は、量子細線３００をドーピングプラットフォームとして使用することである（図３参照）。量子細線３００は、１〜２０ｎｍの直径を有し、１〜１０μｍの長さを伴う。３ｎｍの直径および１μｍの長さを有する量子細線３００のケースをとると、それは概ね３×１０５の原子を含む。上述したこの典型的なドーピングレベルの場合、各々の量子細線３００は、多くの不純物原子を含み、それゆえに妥当な伝導特性を示すことがほのめかされる。結晶構造問題に関して、多くの化合物半導体の量子細線３００は、対応する点（例えばＣｄＳｅ）が閃亜鉛鉱型構造であるのにもかかわらず、ウルツ鉱型構造を示す（Ｎ．Ｐｒａｄｈａｎら，Ｎａｎｏ Ｌｅｔｔｅｒｓ ６，７２０（２００６））。
コロイド状量子細線３００は、いくつかの異なるプロセスによって成長可能である。より大きな直径を有する量子細線３００は、溶液−液体−固体法（Ｈ．Ｙｕら，ＪＡＣＳ １２５，１６１６８（２００３））、およびナノポーラステンプレート法（Ｄ．Ｊ．Ｐｅｎａら，Ｊ．Ｐｈｙｓ．Ｃｈｅｍ Ｂ １０６，７５５８（２００２））によって成長可能である。より小さな直径（これはより低い温度で融合可能であるゆえに好ましい）を有するコロイド状量子細線３００は、配向接着アプローチ（ｏｒｉｅｎｔｅｄ ａｔｔａｃｈｍｅｎｔ ａｐｐｒｏａｃｈ）によって、成長可能である。このアプローチは、存在している球形ナノ粒子を所定の結晶方向に沿って接着することによって、量子細線３００を生成するという現象によるものであるので、そのように名付けられている。この接着するナノ粒子は、別の反応であらかじめ成長することもでき（Ｚ．Ｔａｎｇら，Ｓｃｉｅｎｃｅ ２９７，２３７（２００２））、またこの配向接着プロセスの間に成長させることもできる（Ｎ．Ｐｒａｄｈａｎら，Ｎａｎｏ Ｌｅｔｔｅｒｓ ６，７２０（２００６））。
インサイチュでドープされた半導体ナノ粒子３０５を形成するプロセスを説明するために、この半導体ナノ粒子２０５はＩＩ−ＶＩ化合物とされる。これを列ＩＩＩ元素、例えばＡｌ、Ｇａ、およびＩｎでドーピングすると、結果としてＩＩ−ＶＩ半導体のｎ−型ドーピングが得られる。ｎ−型ドーパント原子３１０のための適当な化学的前駆体を選択する際に、それがカチオン前駆体の反応性に合致していることが好ましい。例えば、このカチオンがＣｄであり、その前駆体が酢酸カドミウムである場合、適当に合致したドーパント原子３１０前駆体は、酢酸インジウムである。今までの我々の実験では、このドーパント原子３１０前駆体は、カチオン前駆体と同時に添加した、しかしながら、当該技術分野で周知なように、ドーパント原子３１０前駆体は、量子細線３００の成長の合間に加えてもよく、または連続的に滴下することもできる。異なる反応性を有するカチオンおよびドーパント原子３１０前駆体を選択することも、うまく実行可能であることに留意すべきである。置換型のドーパントに関する３つのケースは、カチオンを置換するアクセプター（例えば、ＩＩ−ＶＩ化合物に対するＬｉ)、アニオンを置換するドナー(例えば、ＩＩ−ＶＩ化合物に対するＣｌ)およびアニオンを置換するアクセプター(例えば、ＩＩ−ＶＩ化合物に対するＮ)である。これらの３つのケースのそれぞれにおいて、ドーパント前駆体の反応性およびカチオン/アニオン前駆体の反応性の間に、類似の考慮すべき事項が成り立つ。最終的に、無機ナノ粒子２０５は、量子細線３００である上に、別の種であってもよい、ただしそれらの原子サイズが、ナノ粒子あたりに２以上のドーパント種を平均して含むようなサイズである場合に限る。あり得るナノ粒子の種は、分岐ナノ結晶および他の多数重なって繋げられたナノ粒子であり、これは量子閉じ込め効果を示す。
一般に、ドープされた半導体層を構成する材料は、ＩＩ−ＶＩ、ＩＩＩ−Ｖ、ＩＶ−ＶＩ、またはＩＶ型半導体材料から選択することができる。特定のＩＶ型半導体材料は、Ｓｉ、Ｇｅ、およびＳｎである。特定のＩＩＩ−Ｖ型半導体材料は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、およびＡｌＳｂ；ＧａＮ、ＧａＰ、ＧａＡｓ、およびＧａＳｂ；ならびにＩｎＮ、ＩｎＰ、ＩｎＡｓ、およびＩｎＳｂである。特定のＩＩ−ＶＩ型半導体材料は、ＺｎＳ、ＺｎＳｅ、およびＺｎＴｅ；ＣｄＳ、ＣｄＳｅ、およびＣｄＴｅ；ならびにＨｇＳ、ＨｇＳｅ、およびＨｇＴｅである。特定のＩＶ−ＶＩ型半導体材料は、ＰｂＳ、ＰｂＳｅ、およびＰｂＴｅである。これらの様々な半導体材料は、以下の材料によってインサイチュドープされることができる。ＩＶ型半導体の場合、ドーパント原子３１０はＩＩＩまたはＶ族材料から選択可能である。ＩＩＩ−Ｖ型半導体の場合、ドーパント原子３１０はＩＩａ、ＩＩｂ、ＩＶ、またはＶＩ族材料から選択可能である。ＩＩ−ＶＩ型半導体の場合、ドーパント原子３１０はＩａ、Ｉｂ、ＩＩＩ、Ｖ、またはＶＩＩ族材料から選択可能である。ＩＶ−ＶＩ型半導体の場合、ドーパント原子３１０はＩＩＩ、Ｖ、またはＶＩＩ族材料から選択可能である。
上述したとおり、ドープされた半導体層を形成するための別の方法は、エクスサイチュドーピング手順を採用することである。低コストの、ナノ粒子系、エクスサイチュドーパント拡散プロセスについて以下に説明される（図４参照）。そのドーパント原子３１０を源から半導体層４３０の外部に拡散させるかわりに、ドーパント材料ナノ粒子４２０を形成し、且つ半導体ナノ粒子４１０とともに共分散させ、結果としてそのドーパント原子３１０のための拡散源が半導体層４３０の内側になる。このやり方で、半導体層４３０の内側の各ドーパント材料ナノ粒子４２０は、ドーパント原子３１０の内部源として働く。半導体４１０およびドーパント材料４２０ナノ粒子を含む半導体層４３０上で、二組のアニーリングが行われる。低めの温度のアニーリング（２２０℃未満）は、絶縁有機配位子２１０をボイルオフするために使用される。高めの温度のアニーリング（２５０〜５００℃）は、半導体ナノ粒子４１０を融合するために使用され、連続的な半導体層をもたらし、且つ同時にドーパント原子３１０がドーパント材料ナノ粒子４２０から連続的な半導体層へ拡散することを引き起こし、適当なドーパントを提供し、結果としてエクスサイチュでドープされた半導体層４００が形成される。ドーパント原子３１０のための内部源を有することは、従来の方法を超えたいくつかの利点を伴う：１）ドーパントを拡散させるために別々のアニーリング工程を必要としない、なぜなら半導体ナノ粒子４１０を融合する間にそれが起こるからである；２）一度そのアニーリングを行えば、拡散源を付着させそしてそれを取り除くために、特別で且つコストのかかるプロセス工程を必要としない；および３）拡散がより速く且つより低い温度で行われる、なぜなら拡散源がナノ粒子であり、半導体母材が最初は多孔質であり（融合プロセスの間に多孔性でなくなっていく）、そして拡散源が半導体母材全体に分布される（移動する距離が少なくてすむ）からである。図４は、量子ロッドまたは細線である半導体ナノ粒子４１０の形状を示しているが、それは量子サイズ効果を示す任意のコロイド状ナノ粒子であってよく、量子ドット、量子ロッド、分岐量子ロッド、テトラポッド、および任意の他の多数重なって繋げられたナノ粒子を含み、これは量子閉じ込め効果を示す。同じように、図４は量子ドットであるドーパント材料ナノ粒子４２０を示すが、それは任意のコロイド状ナノ粒子であってもよく、単一でまたは多数重なって繋げられているかのいずれかであり、これは量子閉じ込め効果を示す。
概して、このエクスサイチュでドープされた半導体層４００を有する半導体ナノ粒子４１０は、ＩＩ−ＶＩ、ＩＩＩ−Ｖ、ＩＶ−ＶＩまたはＩＶ型半導体材料から選択される。具体的なＩＶ型半導体は、Ｓｉ、ＧｅおよびＳｎである。具体的なＩＩＩ−Ｖ型半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、およびＡｌＳｂ；ＧａＮ、ＧａＰ、ＧａＡｓ、およびＧａＳｂ；ならびにＩｎＮ、ＩｎＰ、ＩｎＡｓ、およびＩｎＳｂである。具体的なＩＩ−ＶＩ半導体は、ＺｎＳ、ＺｎＳｅ、およびＺｎＴｅ；ＣｄＳ、ＣｄＳｅ、およびＣｄＴｅ、ＨｇＳ、ＨｇＳｅ、およびＨｇＴｅである。具体的なＩＶ−ＶＩ半導体はＰｂＳ、ＰｂＳｅ、およびＰｂＴｅである。これらの半導体は、周知のドナーおよびアクセプター原子の組でドープすることが可能である。本発明の低コストのエクスサイチュドーピングプロセスの場合、ドーパント原子３１０の選択は、単にそれらの原子から構成されるナノ粒子か、またはそれらの原子の殻で覆われたナノ粒子を合成することができるという要件によって、限定される。したがって、一般的なドナーとアクセプターのリストは、僅かに減って、室温での物質の状態が金属または半導体のいずれかである元素だけを含むことになる。この制限があっても、ＩＩ−ＶＩ、ＩＩＩ−Ｖ、ＩＶ−ＶＩおよびＩＶ型半導体材料は、以下のドーパント原子のリストを用いて、本発明のエクスサイチュドーピングプロセスによってドープ可能である。ＩＶ型半導体の場合、ドーパント原子３１０は、ＩＩＩまたはＶ族原料から選択可能である。ＩＩＩ−Ｖ型半導体の場合、ドーパント原子３１０はＩＩａ、ＩＩｂ、ＩＶ、またはＶＩ族材料から選択可能である。ＩＩ−ＶＩ型半導体の場合、ドーパント原子３１０はＩａ、Ｉｂ、ＩＩＩ、またはＶ族材料から選択可能である。ＩＶ−ＶＩ型半導体の場合、ドーパント原子３１０はＩＩＩ、またはＶ族材料から選択可能である。このリストから見ることができるとおり、ＶＩＩ族ドーパントは除外されている、なぜならそれらは室温で気体だからである。
コロイド状半導体ナノ粒子４１０は、当該技術において周知の化学的方法によって製造される。典型的な合成ルートは、分子前駆体を高温で配位系溶媒（ｃｏｏｒｄｉｎａｔｉｎｇ ｓｏｌｖｅｎｔ）において分解すること（Ｃ．Ｂ．Ｍｕｒｒａｙら，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｓｃｉ． ３０，５４５（２０００））、ソルボサーマル法（Ｏ．ＭａｓａｌａおよびＲ．Ｓｅｓｈａｄｒｉ，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｒｅｓ．３４，４１（２００４））、および停滞沈殿（ａｒｒｅｓｔｅｄ ｐｒｅｃｉｐｉｔａｔｉｏｎ）（Ｒ．Ｒｏｓｓｅｔｔｉら，Ｊ．Ｃｈｅｍ．Ｐｈｙｓ．８０，４４６４（１９８４））である。
このコロイド状ドーパント材料ナノ粒子４２０も当該技術分野で周知の化学的方法によって製造される。上述したように、このドーパントは金属原子（たとえばＭｇ、Ｃｕ、Ｚｎ、またはＩｎ）または半導体原子（たとえばＳｉ、Ｇｅ、またはＴｅ）のいずれかであってもよい。Ａｕ、Ａｇ、およびＣｕの金属ナノ粒子ならびにＳｉおよびＧｅの半導体ナノ粒子のコロイド合成が、Ｍａｓａｌａらによって再検討されている（Ｏ．ＭａｓａｌａおよびＲ．Ｓｅｓｈａｄｒｉ，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｒｅｓ．３４，４１（２００４））。Ａｌナノ粒子のコロイド合成はＪｏｕｅｔらによって議論されている（Ｒ．Ｊ．Ｊｏｕｅｔら，Ｃｈｅｍ．Ｍａｔｅｒ．１７，２９８７（２００５））。
半導体ナノ粒子４１０およびドーパント材料ナノ粒子４２０を成長させると、エクスサイチュでドープした半導体層４００を形成するためには、次にそれらの混合分散体を形成し、その分散体を表面に付着させることが有利である。典型的な半導体中のドーパント濃度は、１０４〜１０６に一部の範囲である。しかしながら、不完全なドーパント原子の活性化が通常は生じることが分かっている。結果として、混合分散体における半導体原子に対するドーパント材料原子の割合は、通常は１０４〜１０６に一部の範囲よりもずっと高くなり、時には１０３〜１０２に一部程度の範囲になる。実際には、特定のドーパント（ドープされた半導体層のための導電性効果）活性を得るための適当な比率は実験によって決定される必要がある。
当該技術分野で周知のように、ナノ粒子フィルムを形成するための３つの低コスト技術は、スピンコーティング、ドロップキャスティング、およびインクジェットによって、無機ナノ粒子２０５のコロイド状分散体を付着することである。無機ナノ粒子２０５をドロップキャスティングするための一般的な溶媒は、ヘキサン：オクタンの９：１混合物である（Ｃ．Ｂ．Ｍｕｒｒａｙら，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｓｃｉ． ３０，５４５（２０００））。これらの有機配位子２１０は、無機ナノ粒子２０５が非分極性溶媒で溶解するように、選択されなければならない。そのようなものとして、炭化水素系の尾部を有する有機配位子が良好な選択であり、例えば、アルキルアミンである。当該技術分野で周知の手順を使うと、成長手順に由来する配位子（例えば、トリオクチルホスフィン酸化物）を、最適の有機配位子と交換可能である（Ｃ．Ｂ．Ｍｕｒｒａｙら，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｓｃｉ． ３０，５４５（２０００））。無機ナノ粒子２０５のコロイド状分散体をスピンコーティングする場合、溶媒の要件は、スピニングプロセス中に、それらが付着表面上に容易に広がり、且つ溶媒がほどほどの速度で蒸発することである。アルコール系極性溶媒が良好な選択であることが分かっており、例えば、エタノールのような低沸点アルコールを、ブタノール−ヘキサノール混合物または１−プロパノールのようなより高い沸点のアルコールと組み合わせると、良好なフィルム形成を結果として得られる。相応して、配位子交換を、有機配位子２１０を(無機ナノ粒子２０５に)接着するために利用可能であり、その有機配位子の尾部は極性溶媒に溶解する；ピリジンは好適な配位子の一例である。
これらの３つの付着プロセスの結果として得られる、（インサイチュまたはエクスサイチュプロセスのいずれかによって）ドープされた半導体層は抵抗を有する、というのは非伝導性有機配位子２１０がインサイチュでドープされた半導体ナノ粒子３０５または半導体ナノ粒子４１０を分離するからである。ドープされた半導体層の伝導性を向上させるためには、ドープされた半導体層を不活性雰囲気または真空下のいずれかでアニーリングする結果として、インサイチュでドープされた半導体ナノ粒子３０５、または半導体４１０およびドーパント材料４２０ナノ粒子、のいずれかに付着した有機配位子２１０が蒸発することが好ましい。低沸点（２００℃未満）を有するように有機配位子２１０を選択することによって、それらはアニーリングプロセス中にフィルムから蒸発させることが可能であり（Ｃ．Ｂ．Ｍｕｒｒａｙら，Ａｎｎｕ．Ｒｅｖ．Ｍａｔｅｒ．Ｓｃｉ． ３０，５４５（２０００））、そこではアニーリング温度が２２０℃未満である。その結果、非分極性溶媒を伴うドロップキャスティングにより形成されたフィルムの場合、より短い鎖状１級アミン、例えばヘキシルアミン、が好ましい；極性溶媒を伴うスピンコーティング二より形成されたフィルムの場合、ピリジンが好ましい配位子である。
有機配位子２１０をボイルオフするためのアニーリング工程の後、ドープされた半導体層は抵抗性のままである、というのは無機ナノ粒子２０５間の接続性は乏しく、電子と正孔はナノ粒子の表面状態によってトラップされ得るからである。この接続性が乏しいという問題は、ナノ粒子がそのバルク対応物に比べてずっと低い温度で溶融するという効果を利用することによって、低減される（Ａ．Ｎ．Ｇｏｌｄｓｔｅｉｎら，Ｓｃｉｅｎｃｅ ２５６，１４２５（１９９２））。その結果、焼結プロセスを促進するためにインサイチュでドープされた半導体ナノ粒子３０５および半導体ナノ粒子４１０の両方が５ｎｍ未満の直径を有することが望ましく、好ましくは１〜３ｎｍである。典型的なアニーリング温度は、２５０℃〜５００℃である。このアニーリングは環状炉または高速熱アニール装置のいずれかで実行可能であり、そこでは様々なガス（例えば、窒素、アルゴン、酸素、水素、またはフォーミングガス）が所望する結果物に応じて使用可能である。当該技術分野で周知のように、ドープされた半導体層をアニーリングするために他の加熱装置も使用可能である。表面状態によるトラッピングも、焼結プロセスによって部分的に軽減されるが、典型的なアニーリング後も多くの表面状態はそのままである。
エクスサイチュドーピングプロセスに関して、昇温した温度での第二アニーリングは、追加的な目的の役に立つ。すなわち、半導体ナノ粒子４１０が融合し且つ連続的な半導体層を形成することを引き起こすばかりでなく、同時にドーパント原子３１０がドーパント材料ナノ粒子４２０からその連続的な半導体層に拡散して適当なドーピングを提供することを引き起こし、結果としてエクスサイチュドープされた半導体層４００が形成される。エクスサイチュドーピングプロセスの利点の一つは、ドーパント原子３１０の拡散が、連続する半導体層を形成するための半導体ナノ粒子４１０の融合と同時に起こることである。
最もシンプルなケースでは、ドープされた半導体接合５００はｐ−ｎホモ接合である。このｐ−ｎホモ接合に加えて、接合はｐ−ｐ接合、ｎ−ｎ接合、ｐ−ｉ接合（ここで、iは本来備わっている半導体のことをいう）、ｎ−ｉ接合であってもよい。接合は、半導体/金属接合(ショットキー接合)、または半導体/絶縁体接合であってもよい。この接合は、２つの異なる半導体材料の接合（ヘテロ接合）、ドープされたまたはドープされていない半導体に対するドープされた半導体、または異なるドーパント濃度を有する領域間の接合であってもよい。この接合を含むデバイス層はＩＶ、ＩＩ−ＶＩ、ＨＩ−Ｖ、およびＩＶ−ＶＩ型半導体材料の任意の組み合わせであってもよく、例えば、ｐ−型ＩＩ−ＶＩおよびｎ−型ＩＩＩ−Ｖから形成されたｐ−ｎ接合である。これらの単一材料の可能性に加えて、これらの半導体材料の組み合わせがデバイス層のために使用されてもよい。一例は、ＩＩ−ＶＩおよびＩＩＩ−Ｖ半導体材料から構成されるｎ−層である。
ドープされた半導体接合５００の第一の半導体層５１０は、インサイチュまたはエクスサイチュドーピングプロセスのいずれか（またはその二つの組み合わせ）を用いて形成可能である。しかしながら、ドープされた、ナノ粒子系、多結晶半導体接合層を創るために、インサイチュまたはエクスサイチュのいずれでもない、他の可能性のあるプロセスが実行可能である。ドープされた半導体接合５００を形成するための、典型的な手順は、第一の半導体層５１０（ｎ−またはｐ−型極性）を基材１００上に付着することである。基材１００は、硬質（rigid）または柔軟（flexible）のいずれであってもよく、透明または不透明のいずれであってもよく、および絶縁性または導電性のいずれであってもよい。基材１００を清浄にするための、標準的な半導体手順が続けられ、その後ナノ粒子系分散体をコーティングする。上述したとおり、無機ナノ粒子２０５を含む分散体を、ドロップキャスティング、スピンコーティング、またはインクジェットのような低コスト手順によって、不活性条件下または大気条件下のいずれかで、付着することができる。このコーティングプロセスは、一つまたは二つのアニーリング工程のいずれかが続けられる。２２０℃未満の温度での低温アニーリングは、有機配位子２１０および有機溶剤を蒸発させ、一方で第一半導体層５１０をその上に追加的な付着をするのに好適なものにする。そこで、第二の高温アニーリング（２５０〜５００℃）を実施するか、またはこの接合の第二の層５２０を付着する。この接合の第二の層５２０を付着する前に、第一の半導体層５１０の表面を清浄にするための、標準的な半導体手順が続けられる。この付着が空気中で行われる場合、次の追加的な周知の工程は、第一の半導体層５１０から表面酸化物を除去することを必要とする。
上述したとおり、この接合の第二の層５２０は、ドープされた半導体層、ドープされていない（おそらく本来的な）半導体層、金属、または絶縁体のいずれであってもよい。第二の層５２０が半導体である場合、その極性は第一の半導体層５１０と同一または異なるっていてもよい。第二の層５２０が半導体である場合、そのとき、それは第一の半導体層５１０の材料と同一（ホモ接合）または異なる材料（ヘテロ接合）であってもよい。第二の層５２０が半導体である場合、そのとき、その半導体は、非晶質、多結晶、または結晶性半導体のいずれかを付着させるための多くの周知のプロセスを用いて形成可能である。これらの手順のいくつかは、ＭＢＥ、ＭＯＣＶＤ、化学浴付着、スパッタリング、熱蒸発、化学気相付着、プラズマ増強化学気相付着、および閉空間昇華である。第二の層５２０も、第一の半導体層５１０を形成するために使用したナノ粒子系プロセスによって形成可能である。当該技術分野で周知のとおり、最初に第二の層５２０を基材に付着し、続いて第一の半導体層５１０を付着してもよい。また、第二の層５２０が基材であってもよい。第二の層５２０がインサイチュまたはエクスサイチュドーピングプロセスのいずれか（またはその二つの組み合わせ）によって形成される場合、その付着後に、その接合は低温アニーリング（２２０℃未満）、次に高温アニーリング（２５０〜５００℃）にかけられることを必要とする。
以下の例は、本発明をさらに理解するためのものとして提示されるが、本発明を限定するものとして解釈されるべきではない。
例１
この例では、ドープされた半導体接合５００を、Ｉｎでインサイチュドーピングしたｎ−ＣｄＳｅ層とｐ−Ｓｉ基材の間に形成した。このｐ−Ｓｉ基材は、約５Ω−ｃｍの抵抗を有する。ドープされていないＣｄＳｅ量子細線３００を、ＰｒａｄｈａｎらのドープされていないＣｄＳｅナノ細線のための手順（Ｎ．Ｐｒａｄｈａｎら，Ｎａｎｏ Ｌｅｔｔｅｒｓ ６，７２０（２００６））に基づく手順により形成した。我々のバージョンでは、カドミウム前駆体は酢酸カドミウムであり、インジウム前駆体はインジウム酢酸水和物であり、そしてＳｅ前駆体はセレノ尿素である。この合成では、等モル量（１．２７×１０-４モル）の酢酸カドミウムおよびセレノ尿素を使用した。この試験により、Ｉｎモル濃度がカドミウムモル濃度の０．１％であるときに、ドープされたＣｄＳｅ層の抵抗が最小になることが明らかにされた。成長のための配位溶媒（coordinating solvent）はオクチルアミン（ＯＡ）であり、それは使用前に３０分間３０℃で脱ガスした。
カドミウム前駆体を形成するために、乾燥箱内の小さなガラスビンにおいて、０．０３ｇの酢酸カドミウムを４ｍｌＯＡに加えた。一定の回転をさせながら、緩やかにこの混合物を加熱した後、溶液を５〜１０分で透明にした。インジウム前駆体を形成するために、インジウム酢酸水和物を乾燥箱内の小さなガラスビン中のＯＡに加えて、６．２×１０−４Ｍ溶液を作製した。一定の回転をさせながら、緩やかに加熱した後、この混合物は５〜１０分で透明になった。０．１％のインジウム前駆体をカドミウム前駆体溶液に加えるために、２００μｌの６．２×１０−４Ｍ溶液をカルシウム前駆体溶液とともに三ツ口フラスコに加えた。次に、三ツ口フラスコはシュレンクライン上に室温で配置し、その内容物に３サイクルの排気を行い、アルゴン再充填を続けた。この３回目のサイクルの後、フラスコ内容物を１２０℃にした。Ｓｅ前駆体を調製するために、乾燥箱内の小さなガラスビンにおいて０．０１６ｇのセレノ尿素を５５０μｌのＯＡに加えた。緩やかな加熱と連続的な攪拌の後、この溶液を１０分で透明にした。このセレノ尿素溶液をシリンジに移し、１２０℃の前記三ツ口フラスコに注入した。フラスコ中の内容物は、注入して数秒内に深い赤色になった。ゆっくりした攪拌下で、ドープされたＣｄＳｅ量子細線３００の成長を４〜６時間１２０℃で続け、最後に１４０℃で２０分間アニーリングをした。ドープされた細線の発光（緑−黄）は室内光ではっきりと可視できたが、典型的なＣｄＳｅ量子ドットよりは輝きが少なかった。
０．１％Ｉｎドーピングした量子細線粗溶液を形成した後、溶媒としてアルコールを伴って分散体を作った。より具体的には、概ね１〜２ｍｌの粗溶液を、遠心分離管中の３ｍｌのトルエンおよび１０ｍｌのメタノールに加えた。数分間の遠心分離の後、その上澄みは透明になった。それをデカントし、３〜４ｍｌのピリジンを加えた。プラグがピリジン中に直ぐに溶解して、透明な溶液を作った。ＯＡ有機配位子２１０をピリジン有機配位子２１０と交換するために、この溶液を２４時間連続的に攪拌しながら８０℃で加熱した。次に、過剰なピリジンの一部が真空によって除去され、次に概ね１３ｍｌのヘキサンをこのピリジン溶液に加えた。透明な分散体を得るために、次に、この溶液を遠心分離し、上澄みをデカントし、および、１−プロパノールとエタノールの混合物をそのプラグに加えた。
ｐ−Ｓｉを伴うｐ−ｎダイオードデバイスを形成するために、約１９ｍｍの正方形のｐ−Ｓｉ片を、アセトン、メタノール、および水ですすいで清浄にし、次に窒素で吹いて乾燥させた。次に、これらを５：１の緩衝化したＨＦで３０秒間エッチングし（表面酸化物を除去するため）、次いで水ですすぎ、窒素で吹いて乾燥させた。エッチング工程の後に、このｐ−Ｓｉ片を迅速に熱蒸発器に入れた。１０−６Ｔｏｒｒの真空レベルに達した後、１００ｎｍのＡｌをｐ−Ｓｉ片の裏側に付着させた。
ドープされた量子細線分散体をｐ−Ｓｉ片の表側にドロップキャスティングするまえに、ｐ−Ｓｉ片をもう一度アセトン、メタノールおよび水ですすいで清浄にし、次に、これらを５：１の緩衝化したＨＦで３０秒間エッチングした。エッチング工程の後に、このｐ−Ｓｉ片を迅速に乾燥箱に入れ、清浄にした表のＳｉ表面での酸化物形成を防いだ。ｐ−Ｓｉ片の上への分散体のドロップキャスティングの後、そのダイオードを環状炉（アルゴンが流れている）において３０分間１６０℃でアニーリングし（ピリジン配位子をボイルオフするため）、続いて、ドープされたＣｄＳｅ量子線の間でおよびｐ−Ｓｉ表面上で、そのドープされたＣｄＳｅ量子線を焼結させるために、４５分間３００℃にした。次に、ｎ−ＣｄＳｅフィルム表面上にシャドウマスクを介して接触金属を熱蒸発させた。金属蒸発の前に、そのフィルムをアセトン、メタノールおよび水ですすいで清浄にし、窒素で吹いて乾燥させた。蒸発させた金属（付着オーダーのもの）は、５０ｎｍのＩｎ、４０ｎｍのＣｒ、および３５０ｎｍのＡｕであった。インジウムは、ＣｄＳｅに対して周知のオーム接触であり、一方Ａｕはそのオーム接触をプローブ測定するときに役立つように付着させた。これらの金属は、概ね１０−６Ｔｏｒｒの真空レベルで付着させた。次に、この接触を、２４０℃で５分間、アルゴンを流しながら、環状炉でアニーリングした。
また、ホウケイ酸ガラスにこのフィルムを付着することによって、オーム接触が付着した金属とドープされたＣｄＳｅフィルムの間に形成されることも確認された。図６は、フィルム表面上の隔てられた金属接触間でなされた２点プローブ測定のＩＶ特性を示す。オーム接触形成に関する証拠は、ＩＶの軌跡が、正及び負の電流に対する大きなダイナミックレンジに渡って線形であることである。この測定は、Ｋｅｉｔｈｌｅｙ ６２２０精密電流源およびＫｅｉｔｈｌｅｙ ６５１４電位計の組み合わせを使用して、行った。図６から導かれる抵抗は、４．８Ｇオームである。この結果及び他のサンプルに関して４点プローブ技術によって行った結果を組み合わせると、ドープされたＣｄＳｅフィルムについての平均フィルム抵抗値は１．８×１０５オーム−ｃｍと結論づけられる。
最終的に、ｎ−ＣｄＳｅ：ｐ−ＳｉデバイスについてＩＶ曲線を作成した。図７は、代表的なＩＶ反応曲線を示す。この図では、記号がデータであり、実線がデータに対する近似である。この曲線は、起動電圧が約０．３Ｖであることを示す。−１６Ｖの電圧では、逆電流が−５０μＡである。このダイオードの順方向バイアス直列抵抗は約２５０オームである。
例２
この例では、ドープされた半導体接合５００を、Ｃｕでエクスサイチュドーピングしたｐ−ＺｎＴｅ層とｎ−Ｓｉ基材の間に形成した。このｎ−Ｓｉ基材は、約５Ω−ｃｍの抵抗を有する。ドープされていないＺｎＴｅ半導体ナノ粒子４１０を、ＺｎＳｅ球状ドットを形成するために一般的に使用される手順を適用することにより合成した（Ｍ．Ａ．Ｈｉｎｅｓら、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｂ１０２，３６５５（１９９８））。より具体的には、４ｇの乾燥し脱ガスしたヘキサデシルアミン（ＨＤＡ）を三つ口フラスコに入れて加熱し、アルゴン下で、シュレンクライン上で２９０℃にした。Ｔｅ前駆体については、トリオクチルフォスフィン（ＴＯＰ）中Ｔｅの０．２５Ｍ溶液（ＴＯＰＴｅと呼ばれる）を、真空下でＴｅ粉末とＴＯＰの混合物を、３〜４時間、活発に撹拌しながら、１９０℃で加熱することによって形成した。結果として得られた溶液は透明で、且つ緑−黄色の外観を有していた。乾燥箱の中で、シリンジに０．４ｍモルのジエチル亜鉛（ヘキサン溶液中の１Ｍジエチル亜鉛に由来）、１．６ｍモルのＴＯＰＴｅ、および２．０ｍｌの追加のＴＯＰを充填した。このシリンジ内容物は、三ツ口フラスコに迅速に注入され、その溶液は活発に撹拌されていた。室温のＺｎ／Ｔｅストック溶液に注入した結果として、反応温度は急速に約２５℃下がった。それを、オレンジ−赤発行ＺｎＴｅナノ結晶（室内光で見ることができる）を形成するために、１０分間２６５℃で維持した。ＺｎＴｅ粗溶液の蛍光スペクトルが図４に示される。ＺｎＴｅ量子ドット粗溶液の紫外−可視（ＵＶ−ＶＩＳ）吸収スペクトルは、このドットが明確な室温第一励起子吸収ピークを約４３０ｎｍに有することを示す。
銅ナノ粒子の形成のために、Ｈａｍｂｒｏｃｋらの文献の手順（Ｊ．Ｈａｍｂｒｏｃｋら，Ｃｈｅｍ．Ｃｏｍｍｕｎ．６９（２００２））を続けて行った。この手順における、銅前駆体種は銅アルコキシドであった。銅アルコキシドを形成するために、Ｓｉｎｇｈらの合成プロセス（Ｊ．Ｖ．Ｓｉｎｇｈら，Ｚ．Ａｎｏｒｇ．Ａｌｌｇ．Ｃｈｅｍ．４７７，２３５（１９８１））を、以下の手順に応じて修正した。５００ｍＬ丸底フラスコにマグネティックステアラーバーおよびビグリューカラムを装備した。このフラスコに５０ｍＬのＮ，Ｎ−ジメチルアミノ−２−プロパノール、２５０ｍｌのトルエンおよび２．０ｇ（０．０１６モル）の銅メトキシドを加えた。この混合物を加熱し還流した。４時間、６５〜１００℃で、この溶媒を窒素加圧下で蒸留し、この溶媒の残りを真空下で蒸留した。残った濃色の残余分を高真空下で乾燥し、その後で乾燥箱に移動させ、そこでは昇華ボートに配置した。この残余分を昇華させて、３．０ｇの濃紫色の結晶を得た（６４％収率）。
Ｈａｍｂｒｏｃｋら（Ｊ．Ｈａｍｂｒｏｃｋら，Ｃｈｅｍ．Ｃｏｍｍｕｎ．６８（２００２））を受けて、脱ガスしたオクチルアミン中の銅アルコキシドの０．３Ｍ溶液を調整した(それはダークブラウンだった)。次に、７ｇのＨＤＡ(乾燥され且つ脱ガスしたもの)を三ツ口フラスコに入れ、シュレンクライン上で３００℃まで加熱（窒素下）した。このＨＤＡを３００℃で活発に撹拌しながら、０．３Ｍ銅前駆体溶液４ｍｌを三ツ口フラスコに迅速に注入した。銅前駆体溶液を注入すると、その反応混合物は急速に濃赤色に変化した。注入後、フラスコ内容物を２２５℃に冷却し、そこでは３０分攪拌したままにした。この銅粗製溶液の紫外−可視吸収スペクトルは、この銅ナノ粒子プラズモンピークが約５６５ｎｍにあることを示し、Ｈａｍｂｒｏｃｋら（Ｊ．Ｈａｍｂｒｏｃｋら，Ｃｈｅｍ．Ｃｏｍｍｕｎ．６８（２００２））の結果と一致している。ＴＥＭは、この銅ナノ粒子が、６〜１２ｎｍの範囲の粒径を有する球状であることを示した。
ＺｎＴｅおよびＣｕナノ粒子を形成した後で、溶媒としてアルコールを伴って分散体を作った。ＺｎＴｅナノ粒子の場合、約１〜２ｍｌの粗製溶液を、遠心分離管中の３ｍｌのトルエンおよび１０ｍｌのメタノールに加えた。数分間の遠心分離の後、その上澄みは透明になった。それをデカントし、３〜４ｍｌのピリジンを加えた。プラグがピリジン中に直ぐに溶解して、透明な溶液を作った。ＴＯＰおよびＨＤＡ有機配位子２１０をピリジン有機配位子２１０と交換するために、この溶液を２４時間連続的に攪拌しながら８０℃で加熱した。次に、過剰なピリジンの一部が真空によって除去され、次に約１３ｍｌのヘキサンをこのピリジン溶液に加えた。透明な分散体を得るために、次に、この溶液を遠心分離し、上澄みをデカントし、および、１−プロパノールとエタノールの混合物をそのプラグに加えた。Ｃｕナノ粒子の場合、アミン有機配位子２１０をピリジン有機配位子２１０と交換して、１プロパノール中の分散体を創るために、類似の手順を続けた。
ＣｕドープされたＺｎＴｅ層を形成するために、ＺｎＴｅ対Ｃｕナノ粒子が適当な比率の混合分散体が形成されなければならない。このＣｕドープされたＺｎＴｅ層の抵抗を最小にするために、様々な比率のＺｎＴｅ対Ｃｕナノ粒子が試みられた。最良の結果は、ＺｎＴｅ対Ｃｕナノ粒子の比率が約３５：１の混合分散体の場合に得られた。
ＣｕドープされたＺｎＴｅフィルムをｎ−Ｓｉ基材に形成する前に、追加の試験をドープされていないＺｎＴｅおよびＣｕナノ粒子について行った。ＺｎＴｅナノ粒子の場合、対応するアルコール系分散体は、予め清浄にされたホウケイ酸ガラスに空気中でスピンコーティングした。アルゴンを流している環状炉を用いて、このナノ粒子系フィルムを１６０℃で３０分アニーリングし（ピリジン配位子をボイルオフするため）、次に３００℃で３０分間アニーリングした（ＺｎＴｅナノ粒子を焼結するため）。このフィルムのＸ線回折分析は、それが立方晶ＺｎＴｅであることを明らかにした。この（１１１）ピークにシェラ−（Scherrer）の式を適用すると、このＺｎＴｅの平均結晶サイズが３．４ｎｍであることが明らかになった。Ｃｕナノ粒子の場合、高伝導性の金属フィルムが形成可能であることを確かめるために、対応するフィルムを作製した。Ｃｕは空気中で急速に酸化するので、Ｃｕ分散体は、予め清浄にしたホウケイ酸ガラスに乾燥箱の内部でドロップキャスティングした。アルゴンを流している環状炉を用いて、このＣｕフィルムを１６０℃で３０分アニーリングし、次に３００℃で３０分間アニーリングした。次に、このアニーリングしたＣｕフィルムの抵抗を測定するために、２点プローブ測定を行った。これらのプローブチップが１ｃｍ離れている場合に、測定された抵抗は約１０オームだった。バルク金属フィルム（約２〜３オーム）ほど低くはないが、結果として得られたフィルム抵抗は充分に低く、このナノ粒子が金属性であること、およびこのフィルムが望ましくない有機混入物資を有意な量では含まないことを確認した。
次に、ｐ−ＺｎＴｅ：ｎ−Ｓｉダイオードを形成した。ＣｕおよびＺｎＴｅナノ粒子の混合分散体をドロップキャスティングするための準備において、１９ｍｍ正方形のｎ−Ｓｉ片を清浄（およびエッチング）し、その裏側に１００ｎｍのＡｌを付着させ、およびその後その表側を清浄（およびエッチング）するために、例１で議論したような、同様の手順を続けた。Ｃｕの空気感応性のために、ドロップキャスティングは乾燥箱中で行った。アルゴンを流している環状炉を用いて、このダイオードを１６０℃で３０分アニーリングし（ピリジン配位子をボイルオフするため）、次に４５０℃で３０分間続けた（ＺｎＴｅナノ粒子間およびｎ−Ｓｉ表面上にＺｎＴｅナノ粒子を焼結するため）。ダイオードのＩＶ特性の測定を可能にするために、オーム接触（正２ｍｍ正方形）をＣｕドープされたＺｎＴｅフィルムの表面上に接触マスクを介して付着させた。この金属（付着オーダーのもの）は、１５０ｎｍのＰｄ（スパッタリングしたもの）および３００ｎｍのＡｇ（熱蒸発したもの）で構成される。パラジウムは、ＺｎＴｅに対して周知のオーム接触であり、一方Ａｇはそのオーム接触をプローブ測定するときに役立つように付着させた。金属蒸発の前に、このフィルムをアセトン、メタノール、および水で洗浄し、次に窒素を吹いて乾燥させた。この接触を、２４０℃で５分間、アルゴンを流しながら、環状炉でアニーリングした。
また、ホウケイ酸ガラスにこのフィルムを付着することによって、付着した金属とＣｕドープされたＺｎＴｅフィルムの間にオーム接触が形成されることも測定された。図８は、フィルム表面上の隔てられた金属接触間でなされた２点プローブ測定のＩＶ特性を示す。オーム接触形成に関する証拠は、ＩＶの軌跡が、正及び負の電流に対して線形であることである。この測定は、Ｋｅｉｔｈｌｅｙ ６２２０精密電流源およびＫｅｉｔｈｌｅｙ ６５１４電位計の組み合わせを使用して、行った。図８から導かれる抵抗は、０．４６Ｇオームである。この結果及び他のサンプルに関して４点プローブ技術によって行った結果を組み合わせると、ＣｕドープされたＺｎＴｅフィルムについての平均フィルム抵抗値は３．８×１０４オーム−ｃｍと結論づけられる。
最終的に、ｐ−ＺｎＴｅ：ｎ−ＳｉデバイスについてＩＶ曲線を作成した。図９は、代表的なＩＶ反応曲線を示す。この図では、記号がデータであり、実線がデータに対する近似である。この曲線は、起動電圧が約０．３Ｖであることを示す。−１０．１Ｖの電圧では、逆電流が−２０μＡである。このダイオードの順方向バイアス直列抵抗は約１９０オームである。
例３
最後の例では、ドープされた半導体接合５００を、Ｃｕでエクスサイチュドープされたｐ−ＺｎＴｅ層とＩｎでインサイチュドープされたｎ−ＣｄＳｅ層の間に形成した。ｎ−ＣｄＳｅの接触を簡単にするために、ガラスの代わりにｎ−Ｓｉに付着させた。したがって、全体のダイオード構造は、ｐ−ＺｎＴｅ：ｎ−ＣｄＳｅ：ｎ−Ｓｉであった。ＣｕドープされたＺｎＴｅ層とＩｎドープされたＣｄＳｅ層の両方は、それぞれ、例２および１のために使用したのと同じ分散体を使用して形成した。１９ｍｍ正方形ｎ−Ｓｉ片から開始し、同様の手順（例１および２参照）を続けて、Ａｌ金属をｎ−Ｓｉの裏側に適用し、および両方のナノ粒子系分散体をドロップキャスティングした。半導体表面での酸化物形成を防ぐために、全てのドロップキャスティングは乾燥箱中で行った。混合したＣｕおよびＺｎＴｅ分散体をｎ−ＣｄＳｅフィルム表面にドロップキャスティングする前に、フィルム表面をアセトンおよびメタノールで洗浄した。Ｉｎ−ドープされたｎ−ＣｄＳｅフィルム付着の後、ダイオードを例１で記載したようにアニーリングし；Ｃｕ−ドープされたｐ−ＺｎＴｅフィルム付着後に、ダイオードを例２で記載したようにアニーリングした。Ｐｄ／Ａｇを付着しおよびアニーリングするための、例２で記載された手順を続けて、ｐ−ＺｎＴｅにオーム接触を適用した。
ｐ−ＺｎＴｅ：ｎ−ＣｄＳｅ：ｎ−ＳｉデバイスについてＩＶ曲線を作成した。図１０は、代表的なＩＶ反応曲線を示す。この図では、記号がデータであり、実線がデータに対する近似である。この曲線は、起動電圧が約０．６５Ｖであることを示す。−１６Ｖの電圧では、逆電流が−５００ｎＡである。このダイオードの順方向バイアス直列抵抗は約１８３オームである。
手短にいえば、これらの３つの全ての例は、ドープされたナノ粒子系ダイオードデバイスが、低コスト手順によって製造可能であり、且つ良好な性能特性を有する多結晶半導体接合を創り出すことを、示している。
部品リスト
１００ 基板
１０５ 発光ダイオードデバイス
１１０ ｐ−接触層
１２０ ｐ−輸送層
１３０ 本来的に備わっているエミッタ層
１４０ ｎ−輸送層
１５０ ｎ−接触層
１６０ アノード
１７０ カソード
２００ 半導体コア
２０５ 無機ナノ粒子
２１０ 有機配位子
３００ 量子細線
３０５ インサイチュでドープされた半導体ナノ粒子
３１０ ドーパント原子
４００ エクスサイチュでドープされた半導体層
４１０ 半導体ナノ粒子
４２０ ドーパント材料ナノ粒子
４３０ 半導体層
５００ ドープされた半導体接合
５１０ 第一の半導体層
５２０ 第二の層

Claims (23)

  1. 電子デバイスにおいて使用するためのドープされた半導体接合を製造する方法であって、
    (a)第一のドープされた半導体層が第一の極性を有し、該第一の層が半導体ナノ粒子を含むように、ドナーまたはアクセプターをドープされた第一の多結晶性半導体層を基材の上で形成し；
    (b)該第一の半導体層と接触する第二の層を基材の上で形成して、該半導体接合を形成し;および
    (c)該第二の層を形成する前または後のいずれかで、該付着した第一の層をアニーリングすること、
    を含んでなる、方法。
  2. 該第一または第二の層が最初に形成される、請求項１に記載の方法。
  3. 該半導体が、ＩＶ、ＩＩＩ−Ｖ、ＩＩ−ＶＩ、またはＩＶ−ＶＩ型半導体材料から選択される、請求項１に記載の方法。
  4. 該半導体がＩＩ−ＶＩ型化合物であり、且つ該ドーパントが、Ｉａ、Ｉｂ、ＩＩＩ、Ｖ、またはＶＩＩ族材料である、請求項３に記載の方法。
  5. 該半導体がＩＩＩ−Ｖ型化合物であり、且つ該ドーパント原子がＩＩａ、ＩＩｂ、ＩＶ、またはＶＩ族材料である、請求項３に記載の方法。
  6. 該半導体がＩＶ型材料であり、且つ該ドーパント原子がＩＩＩまたはＶ族材料である、請求項３に記載の方法。
  7. 該半導体がＩＶ−ＶＩ型材料であり、且つ該ドーパント原子がＩＩＩ、Ｖ、またはＶＩＩ族材料である、請求項３に記載の方法。
  8. 該第二の層が、ドープされた若しくはドープされていない半導体、または金属である、請求項１に記載の方法。
  9. 該第二の層が、第二の極性を有する半導体である、請求項８に記載の方法。
  10. 該第二の層がナノ粒子から形成される、請求項１に記載の方法。
  11. 該半導体接合が、ホモ接合、ヘテロ接合、またはショットキー接合である、請求項１に記載の方法。
  12. 該第二の層が該基材である、請求項１に記載の方法。
  13. 該第一の層が、ドナーまたはアクセプターをインサイチュまたはエクスサイチュでドープされる、請求項１に記載の方法。
  14. 該インサイチュでドープされた第一の層が、
    (a)コロイド溶液において表面有機配位子を有するインサイチュでドープされた半導体ナノ粒子を成長させ;
    (b)該インサイチュでドープされた半導体ナノ粒子を該表面に付着させ；
    (c)該インサイチュでドープされた半導体ナノ粒子の表面から該有機配位子がボイルオフするように、該付着したインサイチュでドープされた半導体ナノ粒子を第一アニーリングし；および
    (d)該付着したインサイチュでドープされた半導体ナノ粒子を第二アニーリングし、それにより、連続的なドープされた半導体層が形成されるように、該インサイチュでドープされた半導体ナノ粒子が融合されること、
    を含む、請求項１３に記載の方法。
  15. 該第一アニーリングが、２２０℃未満の温度で行われる、請求項１４に記載の方法。
  16. 該第二アニーリングが、２５０℃〜５００℃の間の温度で行われる、請求項１４に記載の方法。
  17. 該エクスサイチュでドープされた第一の層が、
    (a)コロイド溶液において表面有機配位子を有する半導体ナノ粒子の第一の組を成長させ;
    (b)コロイド溶液において表面有機配位子を有するドーパント材料ナノ粒子の第二の組を成長させ;
    (c)該半導体ナノ粒子の第一の組と該ドーパント材料ナノ粒子の第二の組の混合物を該基材に付着させ、そこではドーパント材料ナノ粒子より多くの半導体ナノ粒子が存在し；
    (d)該ナノ粒子の第一および第二の組の表面から該有機配位子がボイルオフするように、該付着したナノ粒子の混合物を第一アニーリングし；および
    (e)該半導体ナノ粒子が融合して連続的な半導体層を形成し、且つ該ドーパント材料原子が該ドーパント材料ナノ粒子から該連続的な半導体層に拡散してエクスサイチュでドープされた半導体輸送層を提供するように、該付着した混合物を第二アニーリングすること、
    を含む、請求項１３に記載の方法。
  18. 該第一アニーリングが、２２０℃未満の温度で行われる、請求項１７に記載の方法。
  19. 該第二アニーリングが、２５０℃〜５００℃の間の温度で行われる、請求項１７に記載の方法。
  20. 該第一の半導体層が第一および第二アニーリングにかけられる、請求項１に記載の方法。
  21. 該第一アニーリングが、２２０℃未満の温度で行われる、請求項２０に記載の方法。
  22. 該第二アニーリングが、２５０℃〜５００℃の間の温度で行われる、請求項２０に記載の方法。
  23. 電子デバイスにおいて使用するためのドープされた半導体接合であって、
    (a)第一のドープされた半導体層が第一の極性を有し、該第一の層は融合した半導体ナノ粒子を含むように、ドナーまたはアクセプターをドープされた、基材の上の第一の多結晶性半導体層；および
    (b)該半導体接合を形成するように、該第一の半導体層と接触する、基材の上の第二の層、を含んでなるドープされた半導体接合。
JP2009550855A 2007-02-26 2007-12-10 ドープされたナノ粒子系半導体接合 Pending JP2010521061A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/678,734 US7605062B2 (en) 2007-02-26 2007-02-26 Doped nanoparticle-based semiconductor junction
PCT/US2007/025208 WO2008105863A1 (en) 2007-02-26 2007-12-10 Doped nanoparticle-based semiconductor junction

Publications (2)

Publication Number Publication Date
JP2010521061A true JP2010521061A (ja) 2010-06-17
JP2010521061A5 JP2010521061A5 (ja) 2011-12-22

Family

ID=39358059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009550855A Pending JP2010521061A (ja) 2007-02-26 2007-12-10 ドープされたナノ粒子系半導体接合

Country Status (6)

Country Link
US (1) US7605062B2 (ja)
EP (1) EP2115780A1 (ja)
JP (1) JP2010521061A (ja)
CN (1) CN101611496B (ja)
TW (1) TW200847244A (ja)
WO (1) WO2008105863A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128105A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 半導体ナノ粒子分散体、光電変換素子および撮像装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7785657B2 (en) * 2006-12-11 2010-08-31 Evident Technologies, Inc. Nanostructured layers, method of making nanostructured layers, and application thereof
US20090014423A1 (en) * 2007-07-10 2009-01-15 Xuegeng Li Concentric flow-through plasma reactor and methods therefor
EP2143145A2 (en) * 2007-05-03 2010-01-13 Innovalight, Inc. Method of forming group iv semiconductor junctions using laser processing
US8968438B2 (en) * 2007-07-10 2015-03-03 Innovalight, Inc. Methods and apparatus for the in situ collection of nucleated particles
US8471170B2 (en) 2007-07-10 2013-06-25 Innovalight, Inc. Methods and apparatus for the production of group IV nanoparticles in a flow-through plasma reactor
US20090053878A1 (en) * 2007-08-21 2009-02-26 Maxim Kelman Method for fabrication of semiconductor thin films using flash lamp processing
US20110031452A1 (en) * 2007-11-28 2011-02-10 Todd Krauss Nanoparticles Having Continuous Photoluminescence
US8986511B1 (en) * 2009-10-14 2015-03-24 U.S. Department Of Energy Visible light photoreduction of CO2 using heterostructured catalysts
US9372283B2 (en) * 2009-11-13 2016-06-21 Babak NIKOOBAKHT Nanoengineered devices based on electro-optical modulation of the electrical and optical properties of plasmonic nanoparticles
KR20120085331A (ko) * 2009-11-25 2012-07-31 이 아이 듀폰 디 네모아 앤드 캄파니 ＣＺＴＳ／Ｓｅ 전구체 잉크 및 얇은 ＣＺＴＳ／Ｓｅ 필름과 ＣＺＴＳ／Ｓｅ-계 광전지의 제조 방법
US8530883B2 (en) * 2010-03-11 2013-09-10 Light-Based Technologies Incorporated Manufacture of quantum dot-enabled solid-state light emitters
US8813857B2 (en) 2011-02-17 2014-08-26 Baker Hughes Incorporated Annulus mounted potential energy driven setting tool
US9318628B2 (en) * 2011-05-20 2016-04-19 The University Of Chicago Mid-infrared photodetectors
WO2014169170A1 (en) 2013-04-12 2014-10-16 The Board Of Trustees Of The University Of Illinois Inorganic and organic transient electronic devices
KR102024161B1 (ko) * 2014-01-06 2019-09-23 나노코 테크놀로지스 리미티드 카드뮴이 없는 양자점 나노입자
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US11088147B2 (en) 2019-06-26 2021-08-10 Micron Technology, Inc. Apparatus with doped surfaces, and related methods with in situ doping
WO2024055246A1 (en) * 2022-09-15 2024-03-21 China Triumph International Engineering Co., Ltd. Method for manufacturing a copper-free cdte based thin film solar cell device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232010A (ja) * 2001-02-07 2002-08-16 Sony Corp 表示装置およびその製造方法
WO2005071764A1 (ja) * 2004-01-23 2005-08-04 Hoya Corporation 量子ドット分散発光素子およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537000A (en) * 1994-04-29 1996-07-16 The Regents, University Of California Electroluminescent devices formed using semiconductor nanocrystals as an electron transport media and method of making such electroluminescent devices
US6521541B2 (en) * 2000-08-23 2003-02-18 California Institute Of Technology Surface preparation of substances for continuous convective assembly of fine particles
WO2004023527A2 (en) * 2002-09-05 2004-03-18 Nanosys, Inc. Nanostructure and nanocomposite based compositions and photovoltaic devices
US7294449B1 (en) * 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
WO2005094271A2 (en) 2004-03-25 2005-10-13 The Regents Of The University Of California Colloidal quantum dot light emitting diodes
GB2441666B (en) 2005-04-25 2010-12-29 Univ Arkansas Doped semiconductor nanocrystals and methods of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232010A (ja) * 2001-02-07 2002-08-16 Sony Corp 表示装置およびその製造方法
WO2005071764A1 (ja) * 2004-01-23 2005-08-04 Hoya Corporation 量子ドット分散発光素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128105A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 半導体ナノ粒子分散体、光電変換素子および撮像装置

Also Published As

Publication number Publication date
CN101611496A (zh) 2009-12-23
CN101611496B (zh) 2012-11-28
TW200847244A (en) 2008-12-01
WO2008105863A1 (en) 2008-09-04
EP2115780A1 (en) 2009-11-11
US20080206972A1 (en) 2008-08-28
US7605062B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
US7605062B2 (en) Doped nanoparticle-based semiconductor junction
JP5171848B2 (ja) エクスサイチュドープされたナノ粒子半導体輸送層
TWI420572B (zh) 摻雜奈米粒子半導體電荷傳送層
US8361823B2 (en) Light-emitting nanocomposite particles
US7615800B2 (en) Quantum dot light emitting layer
CN100361320C (zh) 含p型掺杂剂的氧化锌膜及其制造方法
Ghosh et al. Fabrication of the SnS/ZnO heterojunction for PV applications using electrodeposited ZnO films
US20110240099A1 (en) Photovoltaic nanowire device
EP1563547B1 (en) Nanostructure, electronic device having such nanostructure and method of preparing nanostructure
US20110073835A1 (en) Semiconductor nanocrystal film
TW200541070A (en) Semiconductor material and semiconductor element using the same
US20110076839A1 (en) Making films composed of semiconductor nanocrystals
US7355213B2 (en) Electrode material and semiconductor element
Chang et al. Growth and Photoelectric Properties of Twinned ZnSe $ _ {\bm {1-x}} $ Te $ _ {\bm x} $ Nanotips
US20130126892A1 (en) P-Type Amorphous GaNAs Alloy as Low Resistant Ohmic Contact to P-Type Group III-Nitride Semiconductors

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022