JP2010510591A5 - - Google Patents

Download PDF

Info

Publication number
JP2010510591A5
JP2010510591A5 JP2009537409A JP2009537409A JP2010510591A5 JP 2010510591 A5 JP2010510591 A5 JP 2010510591A5 JP 2009537409 A JP2009537409 A JP 2009537409A JP 2009537409 A JP2009537409 A JP 2009537409A JP 2010510591 A5 JP2010510591 A5 JP 2010510591A5
Authority
JP
Japan
Prior art keywords
solver
parallel
graph
support
merged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009537409A
Other languages
English (en)
Other versions
JP4707760B2 (ja
JP2010510591A (ja
Filing date
Publication date
Priority claimed from US11/602,092 external-priority patent/US7543266B2/en
Application filed filed Critical
Publication of JP2010510591A publication Critical patent/JP2010510591A/ja
Publication of JP2010510591A5 publication Critical patent/JP2010510591A5/ja
Application granted granted Critical
Publication of JP4707760B2 publication Critical patent/JP4707760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (13)

  1. 制約ソルバ処理を容易にする、コンピュータによって実施されるシステムであって、
    計算スレッドの入力ソルバ状態を1セットのサポートグラフとして表すためのブックキーピングコンポーネントであって、前記入力ソルバ状態は、前記計算スレッドに作用している並列ソルバから受け取られる、ブックキーピングコンポーネントと
    前記1セットのサポートグラフの、少なくとも2つの入力グラフを対ごとに併合し、前記計算スレッドの最終状態を表す併合済みグラフにするためのマージコンポーネントと、
    前記併合済みグラフ内で完全性を生み出す制約伝播のための伝播コンポーネントと
    を備え、
    前記伝播コンポーネントは、中間の仮定を変更することなしに、より以前の仮定を直接変更するために、前記制約伝播の一部として、非辞書式バックトラックを容易にし、前記伝播コンポーネントは、並列SATソルバである前記並列ソルバに関して、前記併合済みグラフの制約伝播中に、複数の学習済み制約を加え、
    前記マージコンポーネントによって併合される、入力の1セットを表すサポートグラフは、競合のないサポートグラフであることを特徴とするシステム。
  2. 前記ブックキーピングコンポーネントは、前記計算スレッドに作用している並列ブール充足可能性(SAT)ソルバから前記入力ソルバ状態を受け取ることを特徴とする請求項1に記載のシステム。
  3. 前記ブックキーピングコンポーネントは、前記計算スレッドに作用している並列制約充足問題(CSP)ソルバから前記入力ソルバ状態を受け取ることを特徴とする請求項1に記載のシステム。
  4. 前記CSPソルバが、評価の束Aおよび1組の値Dに従って定義され、ただしDおよびAは同じ集合であることを特徴とする請求項に記載のシステム。
  5. 前記マージコンポーネントは、前記入力ソルバ状態を、Lock−freeの形で前記併合済みグラフに併合することを特徴とする請求項1に記載のシステム。
  6. 制約伝播プロセス中に推測値に基づいて可変の割当てを推論する、学習および推理コンポーネントをさらに備えることを特徴とする請求項1に記載のシステム。
  7. 前記入力ソルバ状態は、前記計算スレッドに作用している2つの並列SATソルバからのものであり、前記マージコンポーネントは、n個の新しい、異なるリテラルを、L完全、K整合の演繹グラフの、n個のコピーのそれぞれに加えるのを容易にし、ただしnは正の整数であることを特徴とする請求項1に記載のシステム。
  8. 制約ソルバ処理の、コンピュータによって実施される方法であって、
    計算スレッドの入力ソルバ状態を1セットのサポートグラフとして表すステップと、
    並列ソルバの、計算スレッドの処理に関連するソルバ状態に関連する前記サポートグラフを受け取るステップと
    同じリテラルを有するノードを併合するために、前記並列ソルバのそれぞれからのサポートグラフを切り詰めるステップと
    前記サポートグラフを対ごとに併合し、前記計算スレッドの最終状態を表す併合済みグラフにするステップと、
    中間の仮定を変更することなしに、より以前の仮定を直接変更するために、制約伝播の一部として、非辞書式バックトラックを利用する制約を伝播することによって前記併合済みグラフの完全性を解決するステップと、
    並列SATソルバである並列ソルバに関して、前記併合済みグラフの制約伝播中に、複数の学習済み制約を加えるステップと、
    前記併合済みグラフを競合のないものにするために、前記併合済みグラフの、競合するリテラルを処理するステップと
    を含むことを特徴とする方法。
  9. 同じリテラルを有するノードに従って対ごとに併合するために前記サポートグラフを切り詰めるステップをさらに含むことを特徴とする請求項に記載の方法。
  10. 前記並列ソルバのそれぞれの前記サポートグラフを同時に操作するステップをさらに含むことを特徴とする請求項に記載の方法。
  11. ある競合するリテラルを、1組の競合するリテラルからなくするステップと、
    前記組の残りの競合するリテラルを、新しい演繹グラフのための仮定として指定するステップと
    をさらに含むことを特徴とする請求項に記載の方法。
  12. 前記並列ソルバはブールSATソルバであることを特徴とする請求項に記載の方法。
  13. コンピュータによって実施されるソルバシステムであって、
    計算スレッドの入力ソルバ状態を1セットのサポートグラフとして表すための、コンピュータによって実施される手段と、
    計算スレッドの処理に関連する並列ソルバ状態を表す前記サポートグラフを並列CSPソルバから受け取るための、コンピュータによって実施される手段と
    前記並列CSPソルバのそれぞれからのサポートグラフを切り詰めるための、コンピュータによって実施される手段と
    前記サポートグラフを対ごとに併合し併合済みグラフにするための、コンピュータによって実施される手段と
    前記併合済みグラフ内の競合をなくし、前記計算スレッドの最終状態を表す、競合のない併合済みグラフを出力するための、コンピュータによって実施される手段と
    中間の仮定を変更することなしに、より以前の仮定を直接変更するために、制約伝播の一部として、非辞書式バックトラックを利用する制約を伝播することによって前記併合済みグラフの完全性を解決するための、コンピュータによって実施される手段と、
    並列SATソルバである並列ソルバに関して、前記併合済みグラフの制約伝播中に、複数の学習済み制約を加えるための、コンピュータによって実施される手段と
    を備えることを特徴とするシステム。
JP2009537409A 2006-11-20 2007-11-19 並列化制約充足問題ソルバにおけるLock−free状態併合 Active JP4707760B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/602,092 US7543266B2 (en) 2006-11-20 2006-11-20 Lock-free state merging in parallelized constraint satisfaction problem solvers
US11/602,092 2006-11-20
PCT/US2007/085149 WO2008064185A1 (en) 2006-11-20 2007-11-19 Lock-free state merging in parallelized constraint satisfaction problem solvers

Publications (3)

Publication Number Publication Date
JP2010510591A JP2010510591A (ja) 2010-04-02
JP2010510591A5 true JP2010510591A5 (ja) 2010-12-02
JP4707760B2 JP4707760B2 (ja) 2011-06-22

Family

ID=39418265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537409A Active JP4707760B2 (ja) 2006-11-20 2007-11-19 並列化制約充足問題ソルバにおけるLock−free状態併合

Country Status (8)

Country Link
US (1) US7543266B2 (ja)
EP (1) EP2084615B1 (ja)
JP (1) JP4707760B2 (ja)
KR (1) KR101432328B1 (ja)
CN (1) CN101542460B (ja)
CA (1) CA2668121C (ja)
IL (1) IL197775A (ja)
WO (1) WO2008064185A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7987352B2 (en) * 2007-11-30 2011-07-26 Intel Corporation Booting with sub socket partitioning
US20100057647A1 (en) * 2008-09-04 2010-03-04 Microsoft Corporation Accommodating learned clauses in reconfigurable hardware accelerator for boolean satisfiability solver
CN101685408B (zh) * 2008-09-24 2013-10-09 国际商业机器公司 多个线程并行访问共享数据结构的方法及装置
US20100169618A1 (en) * 2008-12-30 2010-07-01 Microsoft Corporation Identifying concurrency control from a sequential proof
US8346704B2 (en) * 2009-05-13 2013-01-01 Microsoft Corporation Controlled constraint sharing in parallel problem solvers
US9031890B2 (en) * 2010-08-04 2015-05-12 Sherwin Han Inverse function method of boolean satisfiability (SAT)
CN102467583B (zh) * 2010-10-29 2014-07-23 国际商业机器公司 追踪不确定信号的方法和装置
US8413091B2 (en) 2011-04-22 2013-04-02 International Business Machines Corporation Enhancing redundancy removal with early merging
US8589327B2 (en) 2011-04-22 2013-11-19 International Business Machines Corporation Efficiently determining boolean satisfiability with lazy constraints
US8738554B2 (en) 2011-09-16 2014-05-27 International Business Machines Corporation Event-driven universal neural network circuit
US8874498B2 (en) 2011-09-16 2014-10-28 International Business Machines Corporation Unsupervised, supervised, and reinforced learning via spiking computation
US8799199B2 (en) 2011-12-14 2014-08-05 International Business Machines Corporation Universal, online learning in multi-modal perception-action semilattices
US8626684B2 (en) 2011-12-14 2014-01-07 International Business Machines Corporation Multi-modal neural network for universal, online learning
US8676866B2 (en) * 2012-03-19 2014-03-18 Sap Ag Computing canonical hierarchical schemas
CN104395900B (zh) 2013-03-15 2017-08-25 北京未名博思生物智能科技开发有限公司 序列比对的空间计数运算方法
CN105190632B (zh) 2013-04-04 2018-06-05 韩小文 构造非确定性(np)图灵机的多项式方法
US9311429B2 (en) 2013-07-23 2016-04-12 Sap Se Canonical data model for iterative effort reduction in business-to-business schema integration
FI20135946L (fi) * 2013-09-23 2015-03-24 Procomp Solutions Oy Rinnakkainen ratkaisun muodostaminen
US11481468B2 (en) * 2014-06-03 2022-10-25 Qualcomm Technologies, Inc. Systems and methods for solving unrestricted incremental constraint problems
US9418137B2 (en) * 2014-08-29 2016-08-16 Sherwin Han Database without structured query language
US9424103B2 (en) * 2014-09-30 2016-08-23 Hong Kong Applied Science and Technology Research Institute Company Limited Adaptive lock for a computing system having multiple runtime environments and multiple processing units
US10540477B2 (en) * 2016-05-02 2020-01-21 Siemens Industry Software Nv Space modeling language for the generation of engineering designs
CN106201988A (zh) * 2016-08-03 2016-12-07 桂林电子科技大学 一种重构高性能目标阵列的方法
KR20200083048A (ko) * 2018-12-31 2020-07-08 삼성전자주식회사 폴링 시간을 예측하는 뉴럴 네트워크 시스템 및 이를 이용한 뉴럴 네트워크 모델 처리 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918621A (en) 1986-08-13 1990-04-17 Intellicorp, Inc. Method for representing a directed acyclic graph of worlds using an assumption-based truth maintenance system
JPH0789220B2 (ja) * 1987-05-28 1995-09-27 富士写真フイルム株式会社 版材焼付装置
US5276775A (en) 1990-12-07 1994-01-04 Texas Instruments Inc. System and method for building knowledge-based applications
JPH0785748B2 (ja) * 1991-08-06 1995-09-20 三郎 狩野 ゴルフ場のピンに付設する標示体
US5469367A (en) * 1994-06-06 1995-11-21 University Technologies International Inc. Methodology and apparatus for modular partitioning for the machine design of asynchronous circuits
JPH10275084A (ja) * 1997-03-31 1998-10-13 Toshiba Corp 制約充足問題の解決装置及び解決方法、システム構築装置及び構築方法
US6038392A (en) * 1998-05-27 2000-03-14 Nec Usa, Inc. Implementation of boolean satisfiability with non-chronological backtracking in reconfigurable hardware
US6684359B2 (en) * 2000-11-03 2004-01-27 Verisity Ltd. System and method for test generation with dynamic constraints using static analysis
US7085748B2 (en) * 2001-02-16 2006-08-01 International Business Machines Corporation Hyper-arc consistency in a contraint satisfaction network
US7418369B2 (en) 2001-09-07 2008-08-26 The Trustees Of Princeton University Method and system for efficient implementation of boolean satisfiability
US7203917B2 (en) * 2003-04-07 2007-04-10 Nec Laboratories America, Inc. Efficient distributed SAT and SAT-based distributed bounded model checking
US7089220B2 (en) * 2003-06-24 2006-08-08 Palo Alto Research Center Incorporated Complexity-directed cooperative problem solving
US7171393B2 (en) 2003-07-22 2007-01-30 International Business Machines Corporation Solving constraint satisfaction problems using variable-range hopping
US7194710B2 (en) 2004-03-23 2007-03-20 Fujitsu Limited Scheduling events in a boolean satisfiability (SAT) solver
GB0407260D0 (en) 2004-03-31 2004-05-05 Ibm Accelerated solution of constraint satisfaction problems by partioning of the variable space
US7370296B2 (en) 2004-05-25 2008-05-06 International Business Machines Corporation Modeling language and method for address translation design mechanisms in test generation
TW200622904A (en) 2004-08-12 2006-07-01 Sandbridge Technologies Inc Method for recognition of acyclic instruction patterns

Similar Documents

Publication Publication Date Title
JP2010510591A5 (ja)
JP6773970B2 (ja) 情報処理装置、イジング装置及び情報処理装置の制御方法
EP2084615B1 (en) Lock-free state merging in parallelized constraint satisfaction problem solvers
CN107016110B (zh) 结合Spark平台的OWLHorst规则分布式并行推理算法
Kaufman et al. Scaling in critical random Boolean networks
Mittermayr et al. Timing analysis of concurrent programs
Amini et al. Bootstrap percolation in inhomogeneous random graphs
Kaviya et al. Mean-square exponential stability of impulsive conformable fractional stochastic differential system with application on epidemic model
Pini et al. Bribery in voting with soft constraints
Stepanov Construction of activation functions for wavelet neural networks
CN104794010B (zh) 一种系统内信息交互优化方法
Lambert et al. Solving the balanced academic curriculum problem with an hybridization of genetic algorithm and constraint propagation
JP6044691B2 (ja) 論理推論システム、計算学習装置および論理推論方法
Szymczak et al. Graph grammar based Petri net controlled direct solver algorithm
CN106656464A (zh) 基于幂指数可调的攻击成本下复杂网络边攻击方法
Osuna et al. A note on the existence and construction of Dulac functions
Luo et al. A new class of robust and predefined-time consensus protocol based on noise-tolerant ZNN models
Rajah et al. Feedback control laws to ensure generalized mutual exclusion constraints in a network of partially observable timed event graphs
Xiao et al. An improved exact algorithm for undirected feedback vertex set
Vajda et al. Combining logical and algebraic techniques for natural style proving in elementary analysis
Pathak et al. Simulating growth dynamics in complex adaptive supply networks
Abdelbar et al. Recurrent neural networks with backtrack-points and negative reinforcement applied to cost-based abduction
Moghaddam et al. A parallel approach to the fractional time delay model for predicting the spread of COVID-19
Apt et al. Social network games with obligatory product selection
Prasad Sistla et al. Parameterized verification of linear networks using automata as invariants