JP2010508501A - 光電子読取りヘッド - Google Patents

光電子読取りヘッド Download PDF

Info

Publication number
JP2010508501A
JP2010508501A JP2009533947A JP2009533947A JP2010508501A JP 2010508501 A JP2010508501 A JP 2010508501A JP 2009533947 A JP2009533947 A JP 2009533947A JP 2009533947 A JP2009533947 A JP 2009533947A JP 2010508501 A JP2010508501 A JP 2010508501A
Authority
JP
Japan
Prior art keywords
read head
photodetector
light emitting
array
scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009533947A
Other languages
English (en)
Other versions
JP5619421B2 (ja
Inventor
ジョン ウエストン ニコラス
デイビッド マッケンドリック アレクサンダー
ピーター カール ジョン
フィリップ イブ デスミュリ マルク
マクファーランド ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renishaw PLC
Original Assignee
Renishaw PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renishaw PLC filed Critical Renishaw PLC
Publication of JP2010508501A publication Critical patent/JP2010508501A/ja
Application granted granted Critical
Publication of JP5619421B2 publication Critical patent/JP5619421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/26Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
    • G01D5/32Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
    • G01D5/34Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
    • G01D5/347Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells using displacement encoding scales
    • G01D5/34707Scales; Discs, e.g. fixation, fabrication, compensation
    • G01D5/34715Scale reading or illumination devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262Photo-diodes, e.g. transceiver devices, bidirectional devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Transform (AREA)

Abstract

スケール読取り装置の読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは格子整合半導体化合物中に製造されている読取りヘッド。

Description

本発明は、スケール(scale)に対する変位を検出するために使用される光電子エンコーダ読取りヘッド(opto−electronic encoder readhead)に関する。具体的には、本発明は、光電子構成要素の統合(integration)およびレイアウト(layout)に関する。
一般に、光電子スケール読取り装置(opto−electronic scale reading apparatus)は、互いに対して移動可能なスケールと読取りヘッドとを含む。スケールは、表面にスケールマーキング(scale marking)を含み、読取りヘッドは、スケールを照明する光源と、光、スケールおよび読取りヘッド内に配置された他の光学デバイス間の相互作用によって生み出された光パターンを検出し、それによってスケールと読取りヘッドの相対運動を決定する検出器とを有する。
2つの部品の相対変位を測定する知られている1つのタイプの光電子スケール読取り装置が、インデックス格子(index grating)と、アナライザ格子(analyser grating)と、スケールを照明する手段と、電気信号が生成される感光要素(photo sensitive element)とを含む読取りヘッドによって走査される反射スケール目盛り(reflective scale graduation)を含む3格子システム(three grating system)である。スケールは、インデックス格子を通して読取りヘッドによって照明され、アナライザ平面に干渉縞を発生させる。読取りヘッドとスケールの相対運動によってこの縞がアナライザ格子を横切って移動すると、アナライザ格子上の所与の点において光強度の変調が起こる。特許文献1は、アナライザ格子の後ろに配置された光検出器(photo detector)の上にモアレ縞(Moire fringe)パターンが生成される、前記格子システムのこのような一実施形態を開示している。この光検出器は、周期的に変化する4つの移相(直角位相法では通常90度)電気信号を生成するように知られている態様で構成され、これらの電気信号から、前記相対運動の大きさおよび変位が決定される。前記方法の例が特許文献2、3および4に記載されている。同様の方法が特許文献5および6に記載されており、これらの文献にはそれぞれ、X軸方向とY軸方向の両方の変位検出、および回転ディスク上のスケールの変位検出が開示されている。
特許文献7は、光源(LED)、光検出器およびいくつかの電子構成要素を共通のホウケイ酸ガラス基板上に統合してコンパクトな構造を達成するために、チップオングラス(chip−on−glass)(COG)技術を使用する光学エンコーダを開示している。
このガラスキャリヤ(carrier)基板は、スケールに面した下面の研磨されたステンレス鋼帯に、3格子システムが使用されるようにエッチングされた格子を有する。光学走査ユニットは、光電子チップ支持基板上の適当にエッチングされた空洞内に組み立てられたLEDおよび光検出器と、光検出器から出力された信号を処理する特定用途向けIC(ASIC)とを含む。次いで、この光学基板およびASICはフリップチップ(flip−chip)技法を使用してガラス基板に組み付けられる。
特許文献2は、発光要素でできた基板の表面に受光部が形成された読取りヘッドを含む光電子エンコーダを開示している。発光要素から発射された光は主スケールの基準格子によって反射され、受光部に達する。発光要素上に規則的な間隔で形成された受光部分は、発光サイド側の格子として機能する。受光部自体が格子として形成されるため、受光部は検出側の格子としても機能する。
英国特許第1,504,691号明細書 米国特許第5,155,355号明細書 米国特許第5,302,820号明細書 米国特許第6,481,115号明細書 米国特許第6,476,405号明細書 米国特許第5,661,296号明細書 米国特許出願公開第2004/0189984号明細書 欧州特許出願公開第1106972A1号明細書 米国特許第5,886,352号明細書 米国特許出願公開第2006/0283035号明細書
本発明は、スケール読取り装置の読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは格子整合半導体化合物中に製造されている読取りヘッドを提供する。
光源および光検出器のアレイを形成した格子整合半導体化合物は基板上に配置することができる。基板は、光検出器要素および光源が製造された半導体化合物と格子整合させることができる。
光源は、基板の表面へのエピタキシ構造の追加によって半導体化合物中に製造された少なくとも1つの発光構造を含むことができる。光源と光検出器要素のアレイは、エピタキシ構造の別々の層に配置することができる。光源は、前記基板への少なくとも1つの量子井戸構造ならびに障壁およびコンタクト層の追加によって半導体化合物中に製造された少なくとも1つの発光構造を含むことができる。少なくとも1つの量子井戸構造は、光検出器が光検出器のピークレスポンシビティの60%以内にある波長の光を発射するように構成することができる。
1.好ましくは、読取りヘッドは少なくとも1つの格子を含み、前記少なくとも1つの格子は、前記光検出器要素上と光源要素上のうちの一方または両方に統合される。読取りヘッドがスケール読取り装置中で使用されているとき、少なくとも1つの格子は、格子整合半導体化合物のスケールに隣接した側に配置することができる。
格子整合半導体化合物はIII−V族とすることができ、例えば、格子整合半導体化合物はインジウムリンまたはガリウムヒ素を含むことができる。格子整合半導体化合物は3元または4元化合物とすることができる。光源および光検出器のアレイを形成した格子整合半導体は基板上に配置することができ、基板はインジウムリンを含む。
格子整合半導体化合物は半導体の単結晶を含むことができる。
一実施形態では、読取りヘッドがスケール読取り装置中で使用されているときに、基板のスケールに隣接していない側に電気コンタクトが配置される。
読取りヘッドからの光出力信号を生成する発光要素を配置することができる。発光要素は、格子整合半導体化合物と統合することができる。読取りヘッドからの信号を光伝送する光ファイバを配置することができる。
光検出器要素のアレイは2次元アレイとして配置することができる。検出器要素のアレイは、斜めストライプパターンまたはシェブロンパターンとして配置することができる。好ましくは、同様の位相の信号を出力する複数の光検出器要素が共通に電気接続される。
2.一実施形態では、読取りヘッドが、前記光検出器要素のアレイからの異なるフィーチャの検出用の少なくとも1つの追加の光検出器要素を含む。少なくとも1つの追加の光検出器要素は、格子整合半導体化合物と統合することができる。読取りヘッドは、前記光源からの異なるフィーチャの照明用の少なくとも1つの追加の発光要素を含むことができる。発光要素は、格子整合半導体化合物と統合することができる。一実施形態では、前記追加の発光要素の中心と前記追加の光検出器要素の中心とを結ぶ軸が、前記読取りヘッドとスケールの相対運動の方向に対して実質的に垂直である。
読取りヘッドの一実施形態は、光線を発生させる光源を含む光電子チップと、光源によって照明されるインデックス格子であって、スケールに入射する光線を発生させる2次光源アレイの役目を果たし、読取り可能な光線を少なくとも1つの回折次数の縞に回折させる間隔を置いて配置された一連の反射線と不透明な非反射線とによって画定されたインデックス格子(一代替法は、格子フィーチャの高さが使用中の波長の4分の1の奇数倍だけ異なる、信号の建設的および破壊的な干渉を引き起こす位相格子を使用する方法である)と、読取りヘッドとスケールの間の変位の関数である速度で縞を光変調に変換するアナライザ格子と、サブセル内のセットとして分割され、繰返しパターンとしてインタリーブされた感光要素のアレイであって、所与のセットの出力が共通に接続された感光要素のアレイとを含む。次いで、この統合されたフォトニック(photonic)デバイスを、フリップチップボンディングまたはワイヤボンディングなどの知られているボンディング技法を使用して、いくつかの処理電子回路を収容した基板(例えばASIC、ガラスキャリヤまたはセラミック回路板)に、光学要素を遮ることなくボンディングすることができる。パッケージを密封して、外部要素に対する保護を提供するために、光学窓がこのチップおよびASICを覆う。パッケージ化された読取りヘッドは、スケールに対して移動して、前記相対運動の大きさおよび方向を決定することができる出力信号を生成する。
本発明に基づく大幅に縮小されたフットプリント、したがって向上した読取りヘッドのコンパクトさに対する前提条件は、光学構成要素、すなわち光源、光検出器および格子を、共通の半導体基板上にモノリシックに統合することである。他の利点は、十分に確立されたリソグラフィ技法を使用して、これらの光学要素の上に、インデックス格子とアナライザ格子が同時に製造されることである。その結果、ウェーハ上の全てのチップに対する1ステップの位置合せ手順で、数百ないし数千のデバイスを同時に位置合せすることができる。したがって、特許文献7の場合のように、光源および光検出器を格子パターンに別々に位置合せする必要性が排除され、このことは、処理時間の短縮、スループットの向上および労働コストの低減を可能にする。
本発明によれば、第1の走査配置において、少なくとも1つの発光要素のそばに、少なくとも1つの光検出器サブセルが配置される。それぞれのサブセルユニットは少なくとも2つの感光要素を含む。個々の検出器要素の上へのアナライザ格子の空間的に画定された割当てによって、移相された信号が生成される。同様の位相の信号を出力する検出器要素が共通に電気接続され、これらの検出器要素を電気増幅によって調整してもよい。本発明のコンパクトさに加え、光検出器要素の数を増やすことによって、測定スケール上に現れるダストなどの汚染物質粒子の不利な影響が、結果として生じる出力信号にほとんど及ばないという別の利点が生じる。これは、信号が、多数の位置の検出器要素から集められたものであるためである。
モノリシックに統合された光電子回路読取りヘッドの好ましい一実施形態では、基準パルス検出および任意選択で基準マーカ照明を実行するために、光検出器サブセルユニットの外側に、追加の検出器要素および任意選択で追加の光源が配置される。代替実施形態は、少なくとも1つのサブセルユニットを、基準検出器要素に置き換える。画定された位置にある測定スケール格子上の基準マーキングが、基準光検出器要素のところに基準パルス信号を生成するために使用される。コード化されたさまざまなマーキングを使用して、スケールの絶対位置を提供することができる。
(ASIC上での電気処理後の)結合された位相信号は下流の評価ユニットへの転送を要求する。これは、フレックスフラットケーブル、リボンケーブルまたは従来のケーブルおよびワイヤボンディングを使用して実行することができる。このような方法の欠点には、構成要素およびケーブルがかさばること、バルクに寄与する多くのワイヤおよび関連ボンド位置が必要となること、ならびにフットプリントが大きくなることが含まれる。一般に、ワイヤは、個別にボンディングされ、または自動化された工作機械を使用することによってボンディングされる。個別のボンディングは、時間がかかり、労働集約的であり、したがってコストが高く、それぞれのボンド位置での正確な位置合せが必要となり、工作機械によるボンディングでは間接費が大きくなりうる。したがって、本発明の他の有利な実施形態では、これらの信号が光ファイバによって評価ユニットに伝達される。スケールを照明する手段、感光要素および光学格子を共通の半導体基板に手段を構築するだけでなく、光検出器サブセルアレイの外側のチップの縁に別の発光要素が構築され、本発明に従って、モノリシック統合によってコンパクトなデバイスを維持する。光検出器要素によって生成され、結合され、電子的に処理された信号に対応する多重化された信号が前記発光要素に送られる。前記発光要素の出力は光ファイバに結合され、評価ユニットに送信される。
光ファイバで信号を伝送することは、前述の従来法に比べ、伝送された信号が電磁干渉を受けにくいという他の利点を提供する。このことはさらに、銅ケーブルによって読取りヘッドへの電力だけを供給すればよいことを意味する。したがって、一例として、遮蔽されてない電力ケーブルと組み合わせた安価なプラスチック光ファイバを使用することができ、遮蔽されてない電力ケーブルは、遮蔽電気ケーブルに比べて軽量で小径なので、本発明の目的に役立つ。
光電子読取りヘッドのコンパクトさをさらに向上させることができる。好ましい他の実施形態では、処理電子回路の一部を、ASICから移し、記載された電気光学構成要素とともに、単一の半導体チップの上にモノリシックに統合することができる。続いて、これに応じてASICのサイズが低減される。さらに、処理電子回路の統合は、より短い経路長およびインタフェースの除去の結果として電気雑音が低減するという追加の利点を提供する。
当業者には、本発明を、特許文献8に記載されている直線および2次元(2D)直線測定装置と特許文献9に記載されている回転測定装置の両方で使用することができることが理解される。これらの文献は参照によって本明細書に含まれる。格子の周期は、本明細書に記載された周期だけに限定されないこと、および前述の規則に従う限り異なる目盛り周期を適用可能であることも理解される。さらに、適当な格子設計は、光検出器の非反復パターンの使用またはインタリーブされていない光検出器の使用を可能にするであろう。
次に、添付図面を参照して、本発明の実施形態を例を挙げてより詳細に説明する。
本発明の実施形態1の主要部分を示す断面図である。 第2の好ましい実施形態の断面図である。 第3の好ましい実施形態の断面図である。 第4の好ましい実施形態の断面図である。 第5の好ましい実施形態の断面図である。 共面のコンタクトを有する発光要素と感光要素の統合を強調した、基板発光型光電子チップの構造を示す図1の拡大詳細図である。 共面のコンタクトを有する発光要素と感光要素の統合を強調した、基板発光型光電子チップの構造を示す図1の拡大詳細図である。 面発光型光電子チップの構造を示す図2および3の拡大詳細図である。 面発光型光電子チップの構造を示す図2および3の拡大詳細図である。 光電子チップとチップキャリヤ(例えばASIC、ガラスまたはセラミック)との間の相互接続を強調した図1および3の拡大図である。 光検出器要素レイアウトの第1の実施形態を示す図である。 光検出器要素レイアウトの第1の実施形態を示す図である。 光検出器要素レイアウトの第2の実施形態を示す図である。 光検出器要素レイアウトの第3の実施形態を示す図である。 光検出器要素レイアウトの第4の実施形態を示す図である。 光検出器要素レイアウトの第5の実施形態を示す図である。 光検出器要素レイアウトの第6の実施形態を示す図である。 本発明の基準マーカ実施態様の第1の実施形態の全体レイアウトを示す図である。 図15のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。 図15のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。 本発明の基準マーカ実施態様の第2の実施形態の全体レイアウトを示す図である。 図17のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。 図17のインクリメンタルスケール読取り要素の格子構造の詳細を示す図である。 (a)及び(b)は図15および17のレイアウトに対して適当な基準光検出器格子の2つのオプションを示す図である。 図19の検出器格子に対して適当なインクリメンタルスケール内の基準マーカフィーチャを示す図である。 図19の検出器格子に対して適当なインクリメンタルスケール内の基準マーカフィーチャの第2の実施形態を示す図である。 本発明の基準マーカ実施態様の第3の実施形態の全体レイアウトを示す図である。 図20のレイアウトに対して適当な基準光検出器の詳細レイアウトを示す図である。 図22の検出器レイアウトに対して適当なインクリメンタルスケール内の基準マーカフィーチャを示す図である。
描かれた図面の尺度は一律ではない。示された寸法は全て単に表示のため(indicative)である。
以下では、本発明に基づく光電子読取りヘッドが、直線、2D直線または回転測定システムとともに使用される例示的な実施形態に基づいて説明される。しかしながら、大幅な変更なしに、本発明に基づく読取りヘッドを、目盛りスケール(graduated scale)ベースの他の測定システム内で使用することもできる。
図1は、本発明のエンコーダ読取りヘッドの第1の実施形態の部分断面を示す概略図である。光電子チップ1は、共通の(例えばIII−V族)半導体4内、この好ましい実施形態ではインジウムリン(InP)内に標準半導体製造技法によって製造された発光ダイオード2と感光要素3とを含む。発光ダイオードおよび感光要素とは反対側の光電子チップ1の表面には、標準リソグラフィ技法を使用して、インデックス格子5およびアナライザ格子6が製造される。光電子チップ1は、適当な基板(例えば特定用途向けIC(ASIC)、ガラスキャリヤ、または低温共焼成セラミック技術(Low Temperature Co−Fired Ceramic Technology)セラミック回路板)7にフリップチップボンディングされ、基板7には導電トレースも製造される。ASIC7は、フォトダイオードから出力された信号を電気的に増幅する電子回路などのいくつかの処理電子回路8と、外界へ信号を伝達する一編のワイヤ9とを含む。
光電子チップ1の上にはガラス保護キャップ10が固定される。発光ダイオード2から発射された光線11は、光電子チップ1の下面に向かう方向に、InP基板4が透明に見えるよう波長1300nmで伝搬する。光電子チップ1は以後、基板発光型光電子チップ(substrate emitting opto−electronic chip)として知られる。光線11は基板4を通過し、インデックス格子5と相互作用し、その後、ガラス保護キャップ10を通過して反射スケール格子12に達する。光線は、アナライザ格子6を通って再び光電子チップ1内へ反射され、その結果、感光要素3の上にモアレ縞パターンが生成され、検出される。感光要素3はこの光を電気信号に変換し、この電気信号は、フリップチップボンド13を介してASIC7上の処理電子回路8に渡される。信号は次いで、ワイヤ9によって下流の評価ユニットに伝達される。
この実施形態では基板4としてInPが使用されるが、基板4は必ずしもInPに限定されず、GaAsまたはGaNなどの他の半導体材料、あるいは発光体および検出器に対するエピタキシプロセスならびに選択された半導体材料系と整合する他の基板を使用することもできる。また、発光ダイオード2から発射される光の波長は、基板4が透明に見えるように選択されなければならない。この実施形態では、インデックス格子構造およびアナライザ格子構造が、限定はされないが、ウェーハの下面に付着させた金の中に、標準リソグラフィ技法または他の技法を使用して製造される。あるいは、基板4の下面に直接に格子をエッチングすることもできる。
これらの光学構成要素、すなわち発光要素2、光検出器3および光学格子5、6の統合は、全体サイズ、フットプリント(footprint)、重量およびコストの低減に役立つ。コスト低減に主に貢献するのは、ウェーハ全体にわたって、光電子チップ1ごとに、全ての格子5、6を、それぞれの発光要素2および全ての光検出器3に、1回の処理ステップで系統的に位置合せすることができ、それによって、これらの構成要素を個々に配置し、位置合せする必要性を排除し、そうすることで時間および労力を節約することができる本発明の能力である。
図2は、本発明のエンコーダ読取りヘッドの第2の好ましい実施形態の部分断面を示す概略図である。第1の実施形態中の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
光電子チップ14は、格子整合半導体(lattice matched semiconductor)(例えばIII−V族)4内に標準半導体製造技法によって製造された発光ダイオード15と感光要素16とを含む。光学要素15、16上には、標準リソグラフィ技法を使用して、インデックス格子5およびアナライザ格子6が直接に製造される。光電子チップ14は、適当な基板(例えばASIC、ガラスキャリヤまたはセラミック回路板)7に、金ワイヤボンド17を使用した導電トラッキング(tracking)によってワイヤボンディングされる。ASIC7は、フォトダイオードから出力された信号を電気的に増幅する電子回路などのいくつかの処理電子回路8と、外界へ信号を伝達する一編のワイヤ9とを含む。
光電子チップ14の上にはガラス保護キャップ10が固定される。発光ダイオード15から発射された光線11は、チップの上面からガラスキャップ10に向かう方向に、波長1300nmで伝搬する。この文脈では、伝搬の方向が、図1に示された光電子チップ1とは反対であり、この伝搬は以後、面発光型光電子チップ(surface emitting opto−electronic chip)として知られる。光線11はインデックス格子5と相互作用し、その後、ガラス保護キャップ10を通過して反射スケール格子12に達する。光線は、スケールからガラスキャップ10およびアナライザ格子6を通って光電子チップ14内へ再び反射され、その結果、感光要素15の上にモアレ縞パターンが生成され、検出される。感光要素15はこの光を電気信号に変換し、ワイヤボンド17を介してASIC7上の処理電子回路8に渡される。信号は次いで、ワイヤ9によって下流の評価ユニットに伝達される。
この実施形態では基板4としてInPが使用されるが、基板4は必ずしもInPに限定されず、GaAsまたはGaNなどの他の材料、あるいは発光体および検出器に対するエピタキシプロセスならびに選択された半導体材料系と整合する他の基板を使用することもできる。発光ダイオード15から発射された光の波長はもはや基板4を通過せず、そのため、基板4の光透過特性によって波長スペクトルの範囲は限定されない。この実施形態では、インデックス格子およびアナライザ格子構造5、6が、限定はされないが、発光ダイオード15および感光要素16の表面に付着させた金の中に、標準リソグラフィ技術または他の技法を使用して製造される。
図3は、本発明のエンコーダ読取りヘッドの第3の実施形態の部分断面を示す概略図である。第1および第2の実施形態中の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
光電子チップ14は、フリップチップボンディングにも適しており、この好ましい実施形態では、電鋳によって形成された金バンプ(bump)18aを使用して、ガラス保護キャップ10上に光電子チップ14が、チップオングラス(CoG)配置として直接にフリップチップボンディングされる。標準リソグラフィ技法を使用してガラス保護キャップ10上に製造された予め画定されたボンドパッドおよび導電トラック19が、第2のバンプボンドセット18bを介した光電子チップ14とASIC7の間の電気接続を提供する。ASIC7は、光電子チップ14とASIC7の間の十分なクリアランス(clearance)を保証し、同時に本発明の範囲に含まれるコンパクトな読取りヘッドを維持するより大きなバンプ18、18bを使用して光電子チップ14の上にボンディングされる。下流の評価ユニットに信号を転送するためのワイヤ接続9がASIC上に示されているが、わずかな変更のみで、この接続を容易にガラス基板10上に配置することができる。
当業者には、ワイヤボンディング、フリップチップボンディング、他のボンディング技法およびそれらの組合せに対してさまざまな取付けオプションが使用可能であり、わずかな変更のみで本発明に適用することができることが理解される。さらに、記載された光学読取りヘッドの構成は例示が目的であり、本明細書に詳述された構成に必ずしも限定されないことが理解される。例えば図3の場合のようにガラス10にフリップチップボンディングされた光電子チップ14は、エポキシ接着剤を使用して光電子チップ14と背中合わせに取り付けられたASIC7を有することもできる。次いでワイヤボンドを使用して、ASICをガラス10上のボンドパッドに接続し、したがって光電子チップ14との相互接続を提供することができる。
本発明の他の有利な実施形態では、信号転送用のワイヤ接続9の代わりに、図4に示されているような光ファイバ20が使用される。第1の実施形態の要素に対応する要素は、図4に変更された最初の図1から3と同じ符号によって指示されており、それらの説明は省略される。この有利な実施形態は追加の発光構造の構築を必要とし、この好ましい実施形態では端発光型(edge emitting)レーザダイオード21が構築される。変更によって発光の方向を制御することができ、図4に示された方向は単に例示目的であることが理解される。光検出器3によって生成された電気信号はASIC7上の処理電子回路8に渡され、共通の信号が結合される。処理された信号は次いで、位相差を維持するように多重化されて端発光型ダイオード21に送られる。端発光型ダイオード21の出力は光ファイバ20に結合されて、外界へ送信される。前記端発光型ダイオード21は、共通の半導体基板4上に光電子構成要素をモノリシック(monolithic)に統合することによってコンパクトな構造を維持するという本発明の目的に従って製造される。
この場合もASIC7上で信号が処理されるが、信号を適当に組み合わせ、それらの信号を、信号の直角位相性を保存するように多重化してレーザダイオード21に送ることによって、多数のワイヤ接続9が1本の光ファイバ20に置き換えられる。したがって、最大15のワイヤボンド位置の必要性が、V溝(V−groove)などの単一のファイバ位置合せトレンチ22によって置き換えられるため、光電子チップ1、14のフットプリントのわずかな拡大はASIC7のフットプリントの縮小によって補償される。これはさらに、パッケージ化された読取りヘッド内の全体的な空間の節約を低コストで導入する。さらに、光ファイバで伝送される信号は電磁干渉を受けにくく、光ファイバは、従来の銅ケーブルに比べて軽量、柔軟で、低コストである。レーザダイオードを使用して信号を伝送する目的に使用することができるいくつかの異なる多重化技法がある。それらの技法については本明細書ではこれ以上論じない。
概略図4は単に例示が目的であり、追加の光源の製造および光ファイバ(1つまたは複数)の使用は、基板発光型光電子チップ1との使用だけに限定されず、面発光型光電子チップ14および本発明の範囲に含まれる面発光型光電子チップ14の変更物にも等しく適用できることも理解される。
図5は、本発明の有利な他の実施形態の部分断面を示す概略図である。以前の実施形態の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。この図は例示が目的であり、そのため、信号転送用の光ファイバまたはワイヤ接続の包含は省略したが、これらの両方の接続が等しく適用可能である。
この実施形態では、処理電子回路の一部23がASIC7から移され、前記光電子チップ1、14上にモノリシックに統合される。電気接続は、チップ上または基板上で、あるいはバイアボンド(via bond)18と導電トラッキング19の組合せによって実施される。図5は面発光方式を示しているが、前記処理電子回路を基板発光型チップ1とモノリシックに統合することも等しく適用可能であることに留意されたい。
この場合もやはり、光電子チップ1、14のフットプリントをわずかに増大させる妥協は、ASIC7のフットプリントの低減によって補償される。さらに、図4に記載された、出力信号をファイバ20で光転送するための、前記レイアウトジオメトリに基づく追加の光源を、前記統合された処理電子回路23とともに製造してもよい。前記統合された電子回路23は本明細書に記載された位置に限定されず、使用される製造技法によって決定される光電子チップ1、14の構造内のさまざまな位置およびレベルに配置することができることを当業者は理解されたい。本発明によれば、前記構成は、基板発光型光電子チップ1と面発光型光電子チップ14の両方に整合することも理解される。
これらの光学構成要素、すなわち発光要素2、15、光検出器3、16、光学格子5、6および電子回路23を単一のチップ上に統合することは、全体サイズ、フットプリント、重量およびコストの低減に役立つ。コスト低減に主に貢献するのは、ウェーハ全体にわたって、光電子チップ1、14ごとに、全ての格子5、6を、それぞれの発光要素2、15および全ての光検出器3、16に、単一の処理ステップで系統的に位置合せすることができ、それによって、これらの構成要素を個々に配置し、位置合せする必要性を排除し、そうすることで時間および労力を節約することができる本発明の能力である。この手段によって、発光要素、光検出器および関連格子の位置合せが、いくつかのデバイス上で同時に達成される。次いでこのウェーハを、個々の光電子チップにダイシングすることができ、個々の光電子チップは、読取りヘッドとして機能するために、それらの構成格子などへの追加の位置合せステップを必要としない。
図6aは、発光ダイオード2と感光要素3とを含む光電子チップ1の構造を示す図1の拡大詳細図である。金属有機相蒸気エピタキシ(metal organic phase vapour epitaxy)(MOPVE)付着技法を使用して、InP基板4上にエピタキシ構造32が付着され、エピタキシ構造32は、発光領域25および感光領域29の接合部を形成する光学活性領域を間に挟む2つのn型層24、31およびp型領域26を含む。n型層およびp型層は、金付着28から形成された金属膜電極によって電気的に接続され、n型およびp型層上の必要な位置だけへの適当な接触を保証するために、分離層27が付着される。
光電子チップ1の発光部25および感光部29は、エピタキシ構造32内の異なる高さに位置する。ASIC(7、図1)への有効なフリップチップボンディングのためには、平坦化されたボンドパッドセットが必要である。これは、発光領域2の最上部のp型コンタクト電極28bへの金コンタクトポスト(post)30の精密に制御された電鋳によって達成される。それぞれの発光要素2、15の上に形成されたコンタクトポスト30は、その構成要素のヒートシンクの働きもし、フリップチップボンディングのための大きな接触表面領域を提供する。
コンタクト電極28およびコンタクトポスト30の表面は、フリップチップボンディングに適するように調製される。この図には示されていないが、図4には符号7として示されているASICボード(またはサブマウント)上に、n型コンタクトバンプ13aおよびp型コンタクトバンプは13bが形成される。これらのバンプは、熱圧着(thermo−compression bonding)技法を使用してフリップチップボンディングされた電気めっきされた金ポストである。このフリップチップボンディング組立てはこれらの技法に限定されず、他の材料、ならびにはんだバンピング、リフロープロセスなどのバンピング法および接続法も適用可能であることを当業者は理解するであろう。発光および検出は、光電子チップ1の下面を通して起こるため、全てのバンプ13a、13bを上面に配置することは、光路を暗くすることなくボンディングを実行することができることを意味する。
図6bは、InP基板に格子整合させた半導体材料に基づくエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造32内の発光活性領域2は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって複数の量子井戸構造33を形成することによって形成されることを当業者は理解するであろう。本発明によれば、量子井戸構造は、低い電流要求、高い量子効率、低い光損失、高い光パワーなど、伝統的なpn接合に優る利点を提供する。この薄い量子井戸層は、電子および正孔を空間的に閉じ込め、結果的に、非常に狭い範囲に量子化されたエネルギーレベルを与える。量子井戸構造の層厚を慎重に制御することによって、活性領域から発射される光のエネルギーレベル、したがって波長を選択することができる。本出願では、感光要素のピーク光レスポンシビティ(peak optical responsivity)が量子井戸の調整によって可能な範囲に収まるように、発光波長が選択される。これによってデバイスの全体効率をかなり向上させることができるため、このことは、バルク発光構造に優る、このタイプの発光構造を使用することの他の重大な利点を提供する。したがって、このタイプの発光構造は、動作に必要な電力を低減させ、熱効果を低下させ、デバイス寿命を延ばす。このエピタキシ構造は示された構造に限定されず、半導体材料、基板材料、量子井戸の数、層厚および発光波長に対する変更は、本発明の範囲を超えないことが理解される。
図7は、その光電子チップの構造に基づく図2の拡大詳細図である。図6の光電子チップは、発光が最初に、基板発光型光電子チップ配置の基板を透過して伝搬する構造を利用するが、図2に示された光電子チップ14は、表面発光能力のために感光要素16よりも上に配置された発光要素15を含む。
MOPVE付着技法を使用してInP基板の上にエピタキシ構造36が付着され、エピタキシ構造36は、発光領域34および感光領域35a、35bの接合部を形成する光学活性領域を間に挟む対極に置かれた2つのp型層37a、37bおよびn型層38を含む。
図7bは、InP基板に基づくエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造36内の発光活性領域34は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって量子井戸構造33を形成することによって形成されることを当業者は理解するであろう。
図7Aに示されているように、発光要素15は感光領域35bの上に位置する。発光活性領域の直下に位置する感光領域35bは、本発明の文脈における光検出器を構成しない。発光領域34および感光部35bは、p型層37b内の分離トレンチ39によって、光検出器位置を構成する感光領域35aから分離される。しかしながら、p型層37bへの適当な接続が実施されたときには、発光領域34の直下に位置する感光領域35bを使用して発光領域を監視することができる。発光領域34の直下に位置する感光領域35bはさらに、発光領域で生成され、発光領域の直上の格子5を通過しない光を吸収する極めて重要な目的に寄与する。この光が吸収されず、または別の方法で遮断されない場合、この光は、光ガイドとして有効に機能し、この迷光を、スケール12によって変調されることなく光検出器位置35aへ導きうる基板4に入り込む。この光は、全ての光検出器チャネルの定常的な背景照明となり、AC信号に対する望ましくないDCオフセットを構成することとなり、このことは、増幅器設計を複雑にする要因となる可能性があり、または光検出器領域全体を飽和させる可能性がある。したがって、発光領域と基板の間に検出器領域を介在させることは、面発光型実施形態において非常に有益である。
好ましい実施形態は、エピタキシ構造に対してInP格子整合系、ならびにその関連3元(InGaAs)および4元化合物(InGaAsP)を使用するが、当業者にとっては、適当に格子整合させることができる他の半導体においてこれらの実施形態を実現することも等しく有効であることに留意されたい。この例には、GaAs、およびAlGaAs、AlGaInPなどの関連格子整合化合物、ならびにGaN、およびGaInNなどの関連格子整合化合物が含まれる。さらに、特にGaN系において、それ自体は結晶格子整合されていないサファイア、炭化シリコンおよびシリコンなどの基板上にエピタキシ構造を付着させることも知られている。好ましい実施形態に対するこのような変形も本発明の範囲を逸脱しない。
図7Aを参照すると、面発光型光電子チップ14の発光部34および感光部35aは、エピタキシ構造36内の異なる高さに位置する。有効なフリップチップボンディングのためには、平坦化されたボンドパッドセットが好ましい。これは、精密に制御されたバンプの電鋳を使用してその差を埋め合わせることによって達成することができる。示されているように、バンプは、光電子チップの上40aから40d、またはキャリヤガラスもしくはASIC基板の上40eに形成することができ、あるいはこの両方を組み合わせることができる。ASICをガラスに接続する図5のバンプ18bはこの図には示されていない。ワイヤボンディングは平坦化されたボンドパッドセットを必要としないため、この技法が使用されるときには高さの調整は不要である。
さらに、面発光型光電子チップ14のこの好ましい実施形態では、対応する光学構成要素の上にインデックス格子5およびアナライザ格子6が直接に製造される。したがって、格子メタライゼーションはさらに、より大きな表面積を覆う対極の領域へのコンタクトを提供し、所与の構成要素に対する導電経路を改良する。
この好ましい実施形態では、バンプが、ASICとガラスキャリヤ基板の両方に形成された電鋳された金ピラー(pillar)である。これらのボンドは熱圧着技法を使用して形成される。しかしながら、このフリップチップボンディング組立てはこれらの技法に限定されず、他の材料、ならびにはんだバンピング、リフロープロセスなどのバンピング法および接続法も適用可能であることを当業者は理解するであろう。
図7bは、InPに格子整合させた半導体材料に基づく、面発光型光学チップ14のエピタキシ構造の一例の追加の詳細を示す。エピタキシ構造36内のLED15は、低い電子バンドギャップを有するいくつかの非常に薄い層を、より高い電子バンドギャップを有する材料層間に成長させ、したがって複数の量子井戸構造33を形成することによって形成されることを当業者は理解するであろう。本発明によれば、量子井戸構造は、低い電流要求、高い量子効率、低い光損失、高い光パワーなど、伝統的なpn接合に優る利点を提供する。この薄い量子井戸活性層は、電子および正孔を空間的に閉じ込め、結果的に、非常に狭い範囲に量子化されたエネルギーレベルを与える。量子井戸構造の層厚を慎重に制御することによって、活性領域から発射される光のエネルギーレベル、したがって波長を選択することができる。本出願では、感光要素のピーク光レスポンシビティ(peak optical responsivity)が量子井戸の調整によって可能な範囲に収まるように、発光波長が選択される。これによってデバイスの全体効率をかなり向上させることができるため、このことは、このタイプの発光構造を使用することの他の重大な利点を提供する。したがって、このタイプの発光構造は、動作に必要な電力を低減させ、熱効果を低下させ、デバイス寿命を延ばす。このエピタキシ構造は示された構造に限定されず、半導体材料、量子井戸の数、層厚および発光波長に対する変更は、本発明の範囲を超えないことが理解される。
図1から7に詳細に示されているように、バンプは、さまざまな配置の光電子チップ1、14、ASIC7およびガラスキャップ10を接合するために形成される。図8は、前記バンプ13、18を強調した拡大図である。これらのバンプ13、18は部品をボンディングする手段を提供するだけでなく、組み立てられたそれぞれの部品に形成された導電トラック19とともに使用されたときに、電気的な相互接続も提供する。それぞれの部品(光電子チップ1、14、ASIC7および/またはガラスキャップ10)のリアルエステート(real estate)上のトラック19の相互接続および配置をこのように共用することは、極めてコンパクトな配置の実現を可能にする。
さらに、フリップチップボンディングの場合にバンプ13、18の高さによって生じる光電子チップ1、14と基板の間の孤立した空間を、適当なアンダーフィル(underfill)を使用して埋めることができる。アンダーフィルは、ボンディングされた構造の機械的完全性を向上させることができ、したがってバンプの信頼性を向上させることができる。あるいは、フリップチップボンディングプロセスと一緒に導電アンダーフィル接着剤を使用することもできる。
図9は、その好ましい実施形態内で使用される光検出器レイアウトの第1の実施形態を示す。第1の実施形態の要素に対応する要素は、図9に変更された最初の図1から図8と同じ符号によって指示されており、それらの説明は省略される。本発明の走査ユニットは、チップ上で、適当な共通信号を、接続トラック19によって部分的に1つに接続する。アナライザ格子5の空間的に画定された配置に関係した共通電気信号は最終的に全てASIC7上で結合され、そのため、前記実施形態において接続が示されていない場合には、それぞれの実施形態において、ASIC7への適当なボンディングおよびASIC7上での適当なトラッキングが、共通信号の結合を完了させることが理解される。
図9aは、フォトダイオードレイアウト配置の第1の好ましい実施形態を示す。フォトダイオードはABCDアレイ41として配置され、ABCDアレイ41はさらに、等間隔に配置された16個の感光要素を含む4×4のサブセル(subcell)ユニット44(図9b)として配置される。中心に位置する発光ダイオード2、15およびコンタクト柱43の両側に3反復ずつ、計6反復がこの配置を完成させる。図9bは1つのサブセルユニット44の拡大図を示す。示された実施形態では、正方形のフォトダイオードがテーパの付いた角を有し、完全に正方形のフォトダイオードを有する同じレイアウトに比べて、斜めのトラックと隣接するフォトダイオードとの間の製造の正確さにおけるより緩やかな公差を可能にし、同時に高い感度を依然として提供する。本発明に基づくこの実施形態および前記実施形態のこのようなジオメトリは、本明細書に記載された形状および寸法に限定されないことが理解される。
文字ABCDは、光線11と格子5、6、12との相互作用によって生成され、その特定のフォトダイオードによって検出される移相された信号を表す。それぞれの光検出器サブセル44の上にアナライザ格子6を適当に配置すると、明暗の縞を生成し、したがって関連した電気信号を生成する。これらの電気信号は、それぞれのサブセルユニット44内で最初のABCDアレイ41aから最後のアレイ41dへ移動するにつれて右側へずれる。このようにずらすことによって、それらのそれぞれの信号の結合に使用可能なフットプリントを利用して、検出された同様の信号間に、斜めの相互接続トラック19bを配置することが可能になる。レイアウトを犠牲にすることなしに、またはフットプリントをさらに拡張することなしにトラック19を配置することができない場合、電気信号は、図8に示されているようにフリップチップバンプ13、18を介して、または図2に示されているようにワイヤボンド17を介してASIC7上のトラックに渡される。これらのボンドは、光検出器ダイオード41上に直接に、または所定のボンド位置42上に形成される。さらに、コンパクトさを維持するための光電子チップ1、14のフットプリント内のASIC7上の追加のトラックは、処理電子回路へ導かれる前にそれぞれの同様の信号が結合されることを保証する。
本発明によれば、図9aの実施形態は、4つのそれぞれの位相ごとに24個、合計96個の感光要素を有する。数多くの位置から信号を集めることは、光路上の障害となっているダストなどの汚染物質粒子の不利な影響が、結果として生じる出力信号にほとんど影響を及ぼさないことを意味する。
光電子チップ1、14の全体サイズは2mm2である(光ファイバ20および統合電子回路23を含む実施形態では2.5mm2まで広げることができる)。これらの寸法は、製造時に使用可能な処理能力によっていくぶん限定され、これらの能力が向上するにつれて小さくすることができる。
図10は、本発明のフォトダイオードレイアウトに基づく第2の有利な実施形態を示す。第1の実施形態の要素に対応する要素は同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、本発明の好ましい配置に基づく基板発光型または面発光型の追加の発光要素45が、第1の発光要素2、15の隣に配置され、これらの2つの発光要素に対する1つの入力電圧を低下させることができるように直列に接続される。発光要素2、15、45のそばに配置された複数の光検出器サブセル44の全体にわたって均一な光分布を保証するため、これらの発光デバイスは光電子チップ1、14の中心から等距離に配置される。
追加の発光要素45は、反射スケール格子12に向かって発光する元の発光要素、2、15と全く同じに振舞う。追加の発光要素45は、全てのABCDアレイ41内のそれぞれの光検出器要素で受け取られる光パワーを増大させ、その結果、より強い電気信号を生成させる。フォトダイオードで受け取られる光パワーを増大させるために、本発明の光電子チップ寸法の制限内で、発光要素をさらに導入することができることを理解されたい。本発明によれば、発光要素2、15、45のジオメトリは本明細書に詳細に記載されたジオメトリだけに限定されないことも理解されたい。
図11は、本発明に基づく第3の有利な実施形態を示す。第1および第2の実施形態の要素に対応する要素は、図9および10と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、中心に位置する発光要素2、15の左側46aおよび右側46bに、2つの追加の光検出器サブセルユニット46が配置され、その結果、中心に位置する発光要素2、15が、8反復のフォトダイオードサブセルユニット44によって取り囲まれる。可能な場合、共通信号を生成するサブセルユニット44内の光検出器は、斜めトラック19bおよび追加の周囲トラック19aによって結合される。共通信号の完全な結合はASIC7上で完了する。
追加のサブセルユニット46はそれぞれ全体の有効検出面積を大きくし、検出器によって生成される光電流の量を増大させる。これはさらに、追加された8つの検出器位置を提供し、ダストまたはダートなどの光路上の障害の結果としての信号の損失に対するセンサ不感受性(insensitivity)を向上させる。
図12は、本発明の有利な他の実施形態を示す。以前の実施形態の要素に対応する要素は、図9から11と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、フォトダイオード間の相互接続の問題が、相互接続トラックと対応するフォトダイオードの両方を1つのエンティティに統合することによって解決される。それぞれのABCDアレイを含むフォトダイオードは、斜めの領域(以前の実施形態ではトラック19bが使用されたところ)の全体を占有し、斜傾検出器配置47をとる。アレイは、発光要素2、15、45の両側で4回ずつ、計8回繰り返される。これらのダイオードは、与えられた同じフットプリント上の全体面積が増大され、それによって使用可能な光検出器面積1mm2あたりより多くの光電流が生成され、したがって光検出器3、16によって生成される電気信号の強度が増大するようなジオメトリを有する。全ての関連ABCD位相信号に寄与するダイオード16の面積は等しい。この場合も、信号の最終的な結合は、光検出器の直上のボンド、13、17、18に続く、または予め画定された位置42のASIC7上で実施される。
したがって、以前の実施形態と同じ複数の位置で信号が依然として有効に検出されるため、この実施形態は、発光要素2、15、45、スケール12および光検出器3、16間の光路上のシングルラインスケール欠陥(single line scale defect)と同様のロバストネス(robustness)を有する。
裏面位置合せプロセスを使用したインデックス格子5およびアナライザ格子6の位置合せは、格子の直線(X−Y)位置合せ公差が図9から図11の前記実施形態に比べてはるかに大きいため、ここでは取るに足らない問題である。角度公差は同じだが、これは容易に達成される。
図13は、本発明のフォトダイオードレイアウトに基づく有利な実施形態を示す。第1の実施形態の要素に対応する要素は、図13に変更された最初の図12と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、発光源2、15、45の片側の斜め光検出器ストリップ48の一方のセットが裏返されて、シェブロン(shevron)型のレイアウトを生成する。このレイアウトは、斜め検出器ストリップと同じ方向を有する欠陥に対する不感受性を向上させて、両側のフォトダイオードを完全に排除するのではなく、片側のフォトダイオードだけを完全に排除するようにする。
図14は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第1の実施形態の要素に対応する要素は、図14に変更された図9から13と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、追加の検出器要素である基準検出器49が、基準パルス検出を実行するために、光検出器サブセルユニット44の外側の、発光ダイオード2、15、45の側の空スペースに配置される。画定された位置にある測定スケール格子12上の基準マーキングは、基準検出器要素49のところに基準パルス信号を生成する。コード化されたさまざまなマーキングを使用して、スケール12上の絶対位置情報を提供することができる。与えられたそれぞれのフォトダイオード配置ごとに基準検出器の位置は異なり、この位置はこの領域、および本明細書に詳細に記載された以下の実施形態に限定されないことが理解される。
図15は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第1の実施形態の要素に対応する要素は、図15に変更された図9から14と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、インクリメンタルスケール(incremental scale)発光ダイオード2、15の片側に追加の基準マーカ発光ダイオード50があり、反対側に基準マーカ検出器51がある。基準マーク検出器51は、それらの活性領域の上に実質的に同一の不透明マスクおよび透明マスクを有し、それぞれの基準マーク光検出器が投影されたパターンとの自己相関を実行するように、前記マスクは実質的に、スケール上の基準マークパターンの拡大形態である。それぞれの光検出器が、スケールに対する読取りヘッドのわずかに異なる位置で出力されたパルスを生成するように、2つの基準マーク光検出器51は、矢印52によって示された読取りヘッドとスケールの相対運動の方向に、互いに対してわずかにずらされている。これらの2つのパルスは電子的に処理されて、固有の基準パルスが生成される。基準マーク発光ダイオード50、基準マーク検出器51およびスケール上の対応する基準マークパターンの詳細な性能が特許文献10に記載されている。
図16aは、表示寸法(indicative dimension)を有するインデックス格子パターン53を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。図16bは、表示寸法を有するインクリメンタルスケール光検出器のアナライザ格子パターン54を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。この図に記載されたアナライザ格子パターンは、単に例示目的の図15および16によって記載されたフォトダイオードアレイレイアウトに対応する上部54aおよび下部54bを有する。格子線の角度は、この格子とインデックス格子およびスケールによって形成された回折パターンとの間に形成されるモアレ縞パターンが光検出器41、47、48と理想的に平行になるように選択される。アナライザ格子の金属線が隣接する光検出器要素間の隙間をまたぐところでは、前記光検出器間の電気的な分離を維持するために、これらの金属線が中断されている。
アナライザ格子の線を中断する必要性は、隣接する光検出器要素間の電気的な分離を維持するため、面発光型光電子チップ14にだけ当てはまることが理解される。他のなんらかの手段によって(例えば基板発光型光電子チップを使用して)隣接する光検出器要素間の分離を達成できる場合には、アナライザ格子の金属線を中断する必要はない。さらに、この実施形態および前記実施形態に詳述された基準格子パターン、基準光源および基準光検出器は例示が目的であり、本明細書に詳述されたものに限定されないことが理解される。実際、本発明に従ってより多くの基準マークスキームを使用することができる。
図17は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。第1の実施形態の要素に対応する要素は、図17に変更された最初の図9から15と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、基準マーク発光ダイオード55および基準マーク光検出器56が、矢印57によって示された読取りヘッドとスケールの間の相対運動の方向に対して実質的に垂直な軸上にある。これは、読取りヘッドとスケールの間のピッチ(pitch)角の誤りに対する基準マークの感度を低減させるが、読取りヘッドとスケールの間のロール(roll)角誤りおよびヨー(yaw)角誤りに対しては、前記実施形態(図15)の場合と実質的に同じ感度を維持する。
図18aは、表示寸法を有するインデックス格子パターン58を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。図18bは、表示寸法を有するインクリメンタルスケール光検出器のアナライザ格子パターン59を示す。分かりやすくするため規則的な格子パターンの一部だけが示されている。この図に記載されたアナライザ格子パターンは、相対運動の方向に対して垂直な方向に走る軸の右側に1つ59aと左側に1つ59b、図17によって記載されたフォトダイオードアレイレイアウトに対応する2つの部分を有し、このアナライザ格子パターンは単に例示目的である。前記実施形態の要素に対応する要素は、図18に変更された最初の図16と同じ符号によって指示されており、それらの説明は省略される。
図19は、表示寸法を含む、基準マーク光検出器51、56の活性領域上の基準マーク不透明/透明マスクパターン60の好ましい2つの実施形態を示す。図19aは4ビット自己相関オプションを示し、図19bは7ビット自己相関オプションを示す。図20は、スケール61上の基準マークパターンの対応する好ましい実施形態を示す。基準マーク光検出器60の上のマスクパターンの透明領域60aはスケールの反射領域61aに対応し、基準マーク光検出器の上のマスクパターンの不透明領域60bはスケールの非反射領域61bに対応する。基準マーク発光ダイオード50、55からの光線の発散を考慮するため、読取りヘッドとスケールの相対運動の方向のスケール61上の基準マークパターンのサイズは、光検出器60の活性領域の上のマスクパターンの対応する寸法よりも小さい。基準マーク光検出器60の上のマスクパターンは、それぞれのフィーチャが、インクリメンタル発光ダイオード2、15、インデックス格子5およびスケール12からの光線の相互作用によって形成される縞パターンの整数倍であり、それによって基準マーク光検出器51、56を前記縞パターンに対して不感受性にするような対応するサイズを有する。
図21は、スケール62上の基準マークパターンの他の有利な実施形態を示す。前記実施形態の要素に対応する要素は、図21に変更された最初の図20と同じ符号によって指示されており、それらの説明は省略される。この実施形態では、前の実施形態では非反射領域であった領域が、スケールパターンの継続を含む領域62aに置き換えられる。スケールが、フィーチャの高さが、基準マーク発光ダイオード51、55によって発射された光の波長の4分の1の奇数倍だけ異なる位相格子の形態をとるとき、基準マーク発光ダイオードからの光線は、ゼロ次反射のエネルギーが最小化されるように回折され、その結果、読取りヘッドがスケール上の基準マークフィーチャの近くにあるときに、基準マーク光検出器の近くに基準マークパターンの拡大像が形成される。この手段によって、基準マーカの領域におけるインクリメンタル信号に対する破壊(disruption)が低減される。
図22は、前記のそれぞれの実施形態に適用可能な、本発明のフォトダイオードレイアウトに基づく他の有利な実施形態を示す。以前の実施形態の要素に対応する要素は、図22に変更された最初の図9から17と同じ符号によって指示されており、それらの説明は省略される。
この実施形態では、基準マーク光検出器63の長軸に平行で、前記基準マーク光検出器63間の間隔と実質的に同様の幅の光のストライプを形成するように設計されたゾーンプレート(zone plate)を、スケール上の基準マークフィーチャが形成する。図23は、表示寸法を含む基準マーク光検出器63の好ましい実施形態を示す。図24は、表示寸法を含むスケール64上のゾーンプレートの好ましい実施形態を示す。
基準マーク光検出器63からの出力されるパルスは以前の基準マーク51、56のパルスとは異なるが、それらを実質的に同様の方法で電子的に処理して、固有の基準パルスを生成することができる。
基準マーカおよび基準マーカ検出器の使用は示された実施形態だけに限定されず、本発明の全ての実施形態およびそれらの変形形態に適用可能であることが理解される。本発明によれば、光電子チップ1、14の特定のレイアウト配置に従うように、前記基準マーカ検出器の形状および寸法を容易に変更することができることも理解される。
検出器レイアウトを詳細に記載した好ましいそれぞれの実施形態は、図1から図8によって記載された好ましい実施形態内で使用するのに適している。図9から図14によって記載されたフォトダイオードレイアウト配置を詳細に記載した実施形態では、発光要素が直径300μmの円形であり、フォトダイオードが、30μmの隙間、または100μmおよびさまざまな長さの斜めのストリップによって離隔された100μm×100μmの正方形である。しかしながら、本発明のレイアウト配置は、図15、17および22に詳細に記載されたLEDジオメトリによって示された寸法および形状に限定されないことが理解される。
以上に説明した実施形態は、直線スケールおよび読取りヘッドに関するが、本発明は、他のスケールおよび読取りヘッドシステム、例えば回転および2次元システムにも適用可能であることが理解される。
また、本発明の好ましい実施形態を説明したが、それらの実施形態にさまざまな変更を加えることができること、および添付の請求項の範囲は、本発明の範囲に含まれる全ての変更をカバーすることが意図されていることも理解される。
以上に説明した実施形態は、複雑で費用のかかる位置合せおよび配置手順の必要性を排除する小型、軽量のデバイスを生み出し、性能向上を保証する、モノリシックにマイクロ統合された光学、電気および光電気構成要素を有する光学エンコーダ読取りヘッドを提供する。

Claims (29)

  1. スケール読取り装置の読取りヘッドであって、光源と、光検出器要素のアレイとを含み、前記光源および光検出器要素のアレイは格子整合半導体化合物中に製造されていることを特徴とする読取りヘッド。
  2. 前記光源および光検出器要素のアレイを形成した前記格子整合半導体化合物は基板上に配置されていることを特徴とする請求項1に記載の読取りヘッド。
  3. 前記基板は、前記光検出器要素および光源が製造された前記半導体化合物と格子整合していることを特徴とする請求項2に記載の読取りヘッド。
  4. 前記光源は、前記基板の表面へのエピタキシ構造の追加によって半導体化合物中に製造された少なくとも1つの発光構造を含むことを特徴とする請求項2または3に記載の読取りヘッド。
  5. 前記光源と前記光検出器要素のアレイは、前記エピタキシ構造の別々の層に位置していることを特徴とする請求項4に記載の読取りヘッド。
  6. 前記光源は、前記基板への少なくとも1つの量子井戸構造ならびに障壁およびコンタクト層の追加によって半導体化合物中に製造された少なくとも1つの発光構造を含むことを特徴とする請求項2から4のいずれかに記載の読取りヘッド。
  7. 前記少なくとも1つの量子井戸構造は、前記光検出器が前記光検出器のピークレスポンシビティの60%以内にある波長の光を発射するように構成されていることを特徴とする請求項6に記載の読取りヘッド。
  8. 前記読取りヘッドは少なくとも1つの格子を含み、前記少なくとも1つの格子は、前記光検出器要素上と前記光源要素上のうちの一方または両方に統合されていることを特徴とする請求項1から7のいずれかに記載の読取りヘッド。
  9. 前記読取りヘッドがスケール読取り装置中で使用されているとき、前記少なくとも1つの格子は、前記格子整合半導体化合物のスケールに隣接した側に配置されていることを特徴とする請求項8に記載の読取りヘッド。
  10. 前記格子整合半導体化合物はIII−V族であることを特徴とする請求項1から9のいずれかに記載の読取りヘッド。
  11. 前記格子整合半導体化合物はインジウムリン化合物を含むことを特徴とする請求項10に記載の読取りヘッド。
  12. 前記格子整合半導体化合物はガリウムヒ素化合物を含むことを特徴とする請求項10に記載の読取りヘッド。
  13. 前記格子整合半導体化合物は3元または4元化合物であることを特徴とする請求項10から12のいずれかに記載の読取りヘッド。
  14. 前記光源および光検出器のアレイを形成した前記格子整合半導体は基板上に配置されており、前記基板はインジウムリンを含むことを特徴とする請求項10から12のいずれかに記載の読取りヘッド。
  15. 前記格子整合半導体化合物は半導体の単結晶を含むことを特徴とする請求項1から14のいずれかに記載の読取りヘッド。
  16. 前記読取りヘッドがスケール読取り装置中で使用されているときに、前記基板の前記スケールに隣接していない側に電気コンタクトが配置されていることを特徴とする請求項2〜14のいずれかに記載の読取りヘッド。
  17. 前記読取りヘッドからの光出力信号を生成する発光要素が配置されていることを特徴とする請求項1から16のいずれかに記載の読取りヘッド。
  18. 前記発光要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項17に記載の読取りヘッド。
  19. 前記読取りヘッドからの信号を光伝送する光ファイバが配置されていることを特徴とする請求項1から18のいずれかに記載の読取りヘッド。
  20. 前記光検出器要素のアレイは2次元アレイとして配置されていることを特徴とする請求項1から19のいずれかに記載の読取りヘッド。
  21. 前記光検出器要素のアレイは斜めストライプパターンとして配置されていることを特徴とする請求項1から20のいずれかに記載の読取りヘッド。
  22. 前記光検出器要素のアレイはシェブロンパターンとして配置されていることを特徴とする請求項1から21のいずれかに記載の読取りヘッド。
  23. 同様の位相の信号を出力する複数の光検出器要素が共通に電気接続されていることを特徴とする請求項1から22のいずれかに記載の読取りヘッド。
  24. 前記読取りヘッドは、前記光検出器要素のアレイからの異なるフィーチャの検出用の少なくとも1つの追加の光検出器要素を含むことを特徴とする請求項1から23のいずれかに記載の読取りヘッド。
  25. 前記少なくとも1つの追加の光検出器要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項24に記載の読取りヘッド。
  26. 前記読取りヘッドは、前記光源からの異なるフィーチャの照明用の少なくとも1つの追加の発光要素を含むことを特徴とする請求項1から25のいずれかに記載の読取りヘッド。
  27. 前記発光要素は、前記格子整合半導体化合物と統合されていることを特徴とする請求項26に記載の読取りヘッド。
  28. 前記追加の発光要素の中心と前記追加の光検出器要素の中心とを結ぶ軸は、前記読取りヘッドとスケールの相対運動の方向に対して実質的に垂直であることを特徴とする請求項26または27に記載の読取りヘッド。
  29. 前記光源は、前記光検出器要素のアレイの少なくとも1つの光検出器要素に隣接していることを特徴とする請求項1から28のいずれかに記載の読取りヘッド。
JP2009533947A 2006-10-28 2007-10-29 光電子読取りヘッド Active JP5619421B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0621487.8A GB0621487D0 (en) 2006-10-28 2006-10-28 Opto-electronic read head
GB0621487.8 2006-10-28
PCT/GB2007/004116 WO2008053184A1 (en) 2006-10-28 2007-10-29 Opto electronic read head

Publications (2)

Publication Number Publication Date
JP2010508501A true JP2010508501A (ja) 2010-03-18
JP5619421B2 JP5619421B2 (ja) 2014-11-05

Family

ID=37546147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533947A Active JP5619421B2 (ja) 2006-10-28 2007-10-29 光電子読取りヘッド

Country Status (6)

Country Link
US (1) US20100072456A1 (ja)
EP (1) EP2087321B1 (ja)
JP (1) JP5619421B2 (ja)
CN (1) CN101529212B (ja)
GB (1) GB0621487D0 (ja)
WO (1) WO2008053184A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535695A (ja) * 2010-08-19 2013-09-12 エレスタ・リレイズ・ゲーエムベーハー 絶対位置を決定するための位置測定デバイス及び方法
JP2017032555A (ja) * 2015-07-30 2017-02-09 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mit Beschrankter Haftung エンコーダ
JP2022500646A (ja) * 2018-09-12 2022-01-04 レニショウ パブリック リミテッド カンパニーRenishaw Public Limited Company 測定装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973941B2 (en) * 2007-07-24 2011-07-05 Mitutoyo Corporation Reference signal generating configuration for an interferometric miniature grating encoder readhead using fiber optic receiver channels
US8723103B2 (en) * 2011-11-08 2014-05-13 Mitutoyo Corporation Optical encoder readhead configured to block stray light with dummy vias
US9287204B2 (en) 2012-12-20 2016-03-15 Stats Chippac, Ltd. Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form
CN106104212A (zh) * 2013-10-01 2016-11-09 瑞尼斯豪公司 位置测量编码器
CN105814408B (zh) * 2013-10-01 2018-06-12 瑞尼斯豪公司 编码器设备和编码器读头
ES2602579T3 (es) * 2014-10-30 2017-02-21 Fagor, S. Coop. Dispositivo optoelectrónico y método asociado
US9562793B2 (en) 2014-11-17 2017-02-07 Mitutoyo Corporation Illumination portion for an optical encoder
US9689715B2 (en) 2015-05-19 2017-06-27 Mitutoyo Corporation Light source array used in an illumination portion of an optical encoder
US10670431B2 (en) 2015-09-09 2020-06-02 Renishaw Plc Encoder apparatus that includes a scale and a readhead that are movable relative to each other configured to reduce the adverse effect of undesirable frequencies in the scale signal to reduce the encoder sub-divisional error
JP6893819B2 (ja) * 2017-04-06 2021-06-23 株式会社ミツトヨ エンコーダ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879250A (en) * 1988-09-29 1989-11-07 The Boeing Company Method of making a monolithic interleaved LED/PIN photodetector array
US5302820A (en) * 1991-11-06 1994-04-12 Renishaw Transducer Systems Limited Opto-electronic scale reading apparatus having an array of elongate photo-sensitive elements and a periodic light pattern
US20060092047A1 (en) * 2004-11-01 2006-05-04 Ng Kean F Low-cost absolute linear optical encoder

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155355A (en) * 1991-04-25 1992-10-13 Mitutoyo Corporation Photoelectric encoder having a grating substrate with integral light emitting elements
US5450392A (en) * 1992-05-01 1995-09-12 General Instrument Corporation Reduction of interchannel harmonic distortions in an analog and digital signal multiplex
JP3196459B2 (ja) * 1993-10-29 2001-08-06 キヤノン株式会社 ロータリーエンコーダ
GB9522491D0 (en) * 1995-11-02 1996-01-03 Renishaw Plc Opto-electronic rotary encoder
GB2315594B (en) * 1996-07-22 2000-08-16 Cambridge Display Tech Ltd Sensing device
US5926493A (en) 1997-05-20 1999-07-20 Sdl, Inc. Optical semiconductor device with diffraction grating structure
DE29805392U1 (de) * 1998-03-25 1999-08-05 Heidenhain Gmbh Dr Johannes Optoelektronische Baugruppe
IL141536A (en) * 1998-08-21 2005-07-25 Olivier M Parriaux Device for measuring translation, rotation or velocity via light beam interference
DE19859670A1 (de) 1998-12-23 2000-06-29 Heidenhain Gmbh Dr Johannes Abtastkopf und Verfahren zu dessen Herstellung
AU2996400A (en) * 1999-03-01 2000-09-21 Sensors Unlimited Inc. Doped structures for improved ingaas performance in imaging devices
DE19917950A1 (de) 1999-04-21 2000-10-26 Heidenhain Gmbh Dr Johannes Integrierter optoelektronischer Dünnschichtsensor und Verfahren zu dessen Herstellung
GB9924331D0 (en) 1999-10-15 1999-12-15 Renishaw Plc Scale reading apparatus
GB9928483D0 (en) 1999-12-03 2000-02-02 Renishaw Plc Opto-electronic scale reading apparatus
US6608360B2 (en) * 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
DE10116599A1 (de) 2001-04-03 2003-02-06 Heidenhain Gmbh Dr Johannes Optische Positionsmesseinrichtung
US20030022414A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Structure and method for fabricating anopto-electronic device having an electrochromic switch
US7485845B2 (en) * 2005-12-06 2009-02-03 Mitutoyo Corporation Photoelectric encoder capable of effectively removing harmonic components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879250A (en) * 1988-09-29 1989-11-07 The Boeing Company Method of making a monolithic interleaved LED/PIN photodetector array
US5302820A (en) * 1991-11-06 1994-04-12 Renishaw Transducer Systems Limited Opto-electronic scale reading apparatus having an array of elongate photo-sensitive elements and a periodic light pattern
US20060092047A1 (en) * 2004-11-01 2006-05-04 Ng Kean F Low-cost absolute linear optical encoder

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535695A (ja) * 2010-08-19 2013-09-12 エレスタ・リレイズ・ゲーエムベーハー 絶対位置を決定するための位置測定デバイス及び方法
JP2013539019A (ja) * 2010-08-19 2013-10-17 エレスタ・リレイズ・ゲーエムベーハー 位置測定デバイス
JP2017032555A (ja) * 2015-07-30 2017-02-09 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mit Beschrankter Haftung エンコーダ
JP2022500646A (ja) * 2018-09-12 2022-01-04 レニショウ パブリック リミテッド カンパニーRenishaw Public Limited Company 測定装置

Also Published As

Publication number Publication date
EP2087321A1 (en) 2009-08-12
CN101529212B (zh) 2013-08-28
CN101529212A (zh) 2009-09-09
US20100072456A1 (en) 2010-03-25
EP2087321B1 (en) 2017-06-07
JP5619421B2 (ja) 2014-11-05
GB0621487D0 (en) 2006-12-06
WO2008053184A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
JP5619421B2 (ja) 光電子読取りヘッド
US6603114B1 (en) Scanning head comprising a semiconductor substrate with a blind hole containing a light source
EP0577088B2 (en) Displacement information detection apparatus
JP5198434B2 (ja) 光学式エンコーダ
JP4803641B2 (ja) 光学式エンコーダ
US5534693A (en) Optical displacement detection apparatus employing diffraction gratings and a reference position sensor located on the scale
US7649168B2 (en) Triple grating optical encoder and modified triple grating optical encoder for displacement detection
JP4476682B2 (ja) 光電式エンコーダ
JP2007298522A (ja) 位置測定装置
US6610975B2 (en) Optical encoder
JP4834141B2 (ja) 光電式エンコーダ
JP4722838B2 (ja) 集積回路装置の光学的位置合わせのための方法および装置
EP1528367A2 (en) Sensor head of reflective optical encoder
US6043482A (en) Scanning unit with a printed circuit for an optical position-measuring apparatus
US6794638B2 (en) Photoelectric encoder having improved light-emitting and photoreceptive sections
WO2020112850A1 (en) Optical encoder system with shaped light source
EP1614998A1 (en) Sensor head of reflective optical encoder
JP2005049345A (ja) 光学式変位センサ
JP4244125B2 (ja) 光電式エンコーダ
US7053361B2 (en) Projection encoder with moving side gratings and fixed side gratings
JP2010243323A (ja) 光学式エンコーダ
JP4880132B2 (ja) 光電式エンコーダ
JP4265928B2 (ja) 光電式エンコーダ
JP2690681B2 (ja) フォトダイオードアレイ及びこれを用いた光電式エンコーダ
TW200424502A (en) Optical encoder

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250