JP2010267096A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2010267096A JP2010267096A JP2009118153A JP2009118153A JP2010267096A JP 2010267096 A JP2010267096 A JP 2010267096A JP 2009118153 A JP2009118153 A JP 2009118153A JP 2009118153 A JP2009118153 A JP 2009118153A JP 2010267096 A JP2010267096 A JP 2010267096A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- information processing
- processing apparatus
- voltage
- dimms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】検知部13は、SPD12にアクセスして、メモリ情報を取得し、メモリ4の装着状況を検知する。制御部14は、メモリ4の装着状況に基づいて、メモリ4が正しく装着されているか否かを判断する。メモリ4が正しく装着されている場合、制御部14は、装着されているメモリ4が利用可能であるか否かを判断する。メモリ4が利用可能な場合、電圧供給装置1は、装着されているメモリ4に対して、メモリ4に応じた動作電圧を供給する。メモリ4が利用不可能な場合あるいはメモリ4が誤装着の場合、電圧供給装置1は、メモリ4に対する動作電圧を供給しない。
【選択図】図1
Description
2 制御装置
3 CPU
4 メモリ
5 表示部
10 DDR2 DIMM
11 DDR3 DIMM
12 SPD
13 検知部
14 制御部
15 ソケット
16 検知ピン
17 GNDピン
Claims (10)
- 複数のメモリを装着可能な情報処理装置であって、装着されたメモリに動作電圧を供給する電圧供給装置と、メモリの装着に応じて電圧供給装置を制御する制御装置とを備え、制御装置は、メモリの装着状況を検知する検知部を有し、制御装置は、メモリが正しく装着されているとき、動作電圧を供給し、メモリが正しく装着されていないとき、動作電圧を供給しないように、電圧供給装置を制御することを特徴とする情報処理装置。
- 検知部は、装着されたメモリの種類を識別し、電圧供給装置は、メモリの種類に応じた動作電圧を供給することを特徴とする請求項1記載の情報処理装置。
- 制御装置は、1種類のメモリが検知されたとき、正しく装着されていると判断し、複数種類のメモリが検知されたとき、あるいはメモリが装着されていないことが検知されたとき、正しく装着されていないと判断することを特徴とする請求項1または2記載の情報処理装置。
- 検知部は、装着されたメモリの動作周波数を検知し、制御装置は、メモリの動作周波数に基づいて、利用可能なメモリであるかを確認し、電圧供給装置は、メモリが利用可能であるとき、動作電圧を供給し、メモリが利用可能でないとき、動作電圧を供給しないことを特徴とする請求項1〜3のいずれかに記載の情報処理装置。
- メモリが正しく装着されているが、利用可能なメモリでないとき、制御装置は、装置全体のリセットを禁止することを特徴とする請求項4記載の情報処理装置。
- メモリを装着するためのソケットが設けられ、ソケットは、メモリの有無に応じた検出信号を出力し、検知部は、ソケットからの検出信号に基づいて装着状況を検知することを特徴とする請求項1〜5のいずれかに記載の情報処理装置。
- メモリに、メモリに関する情報を記憶した記憶素子が搭載され、検知部は、記憶素子からメモリに関する情報を取得して、メモリの装着状況を検知することを特徴とする請求項1〜5のいずれかに記載の情報処理装置。
- 制御装置は、メモリの装着状況を報知することを特徴とする請求項1〜7のいずれかに記載の情報処理装置。
- 制御装置は、メモリの装着状況に応じて異なる表示で報知することを特徴とする請求項8記載の情報処理装置。
- 制御装置は、スピーカにより音で報知することを特徴とする請求項8記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118153A JP2010267096A (ja) | 2009-05-15 | 2009-05-15 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118153A JP2010267096A (ja) | 2009-05-15 | 2009-05-15 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267096A true JP2010267096A (ja) | 2010-11-25 |
Family
ID=43364009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118153A Pending JP2010267096A (ja) | 2009-05-15 | 2009-05-15 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010267096A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012132020A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
JP2017512326A (ja) * | 2014-02-19 | 2017-05-18 | インテル・コーポレーション | 複数のメモリ技術をサポートするプラットフォームを提供する装置、システムおよび方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153253A (ja) * | 1997-08-07 | 1999-02-26 | Mitsubishi Electric Corp | メモリモジュール基板及びメモリモジュール基板を搭載した機器 |
JP2001117815A (ja) * | 1999-10-20 | 2001-04-27 | Toshiba Corp | 情報処理装置及び情報処理装置のメモリ制御方法 |
JP2008293096A (ja) * | 2007-05-22 | 2008-12-04 | Shinko Electric Ind Co Ltd | メモリインタフェースおよびメモリシステム |
-
2009
- 2009-05-15 JP JP2009118153A patent/JP2010267096A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1153253A (ja) * | 1997-08-07 | 1999-02-26 | Mitsubishi Electric Corp | メモリモジュール基板及びメモリモジュール基板を搭載した機器 |
JP2001117815A (ja) * | 1999-10-20 | 2001-04-27 | Toshiba Corp | 情報処理装置及び情報処理装置のメモリ制御方法 |
JP2008293096A (ja) * | 2007-05-22 | 2008-12-04 | Shinko Electric Ind Co Ltd | メモリインタフェースおよびメモリシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012132020A1 (ja) * | 2011-03-31 | 2012-10-04 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
JPWO2012132020A1 (ja) * | 2011-03-31 | 2014-07-24 | 富士通株式会社 | 情報処理システム、システム管理装置、集積回路 |
JP2017512326A (ja) * | 2014-02-19 | 2017-05-18 | インテル・コーポレーション | 複数のメモリ技術をサポートするプラットフォームを提供する装置、システムおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492049B (zh) | 記憶體模組狀態指示方法及裝置 | |
EP2183749B1 (en) | Enhanced write abort mechanism for non-volatile memory | |
US9268392B2 (en) | Information processing apparatus, control method therefor, and storage medium | |
US9275527B2 (en) | Controller | |
US10223217B2 (en) | Information processing device, method for booting information processing device, and non-transitory recording medium | |
US7966486B2 (en) | Computer system with dual basic input output system and operation method thereof | |
US20080148109A1 (en) | Implicating multiple possible problematic components within a computer system using indicator light diagnostics | |
JP6415210B2 (ja) | 情報処理装置及び情報処理装置の故障検知方法 | |
JP2017527921A (ja) | デバイスのモードを制御する方法および装置 | |
CN105718248B (zh) | 片上系统和用于片上系统端口功能初始化的方法和装置 | |
US20160337530A1 (en) | Information processing apparatus that controls display at time of occurrence of abnormality, method of controlling the same, and storage medium | |
JP5119947B2 (ja) | 情報処理装置 | |
JP4886558B2 (ja) | 情報処理装置 | |
WO2015183476A1 (en) | System and method and for selecting boot configuration using near field communication | |
US20170337066A1 (en) | Computer and controlling method thereof | |
JP5976074B2 (ja) | コンピュータシステム及びその動作方法 | |
JP2010267096A (ja) | 情報処理装置 | |
JP6003171B2 (ja) | 電子機器 | |
TWI602059B (zh) | 伺服器節點關機技術 | |
CN114168395A (zh) | 芯片上电控制方法、控制装置及存储介质 | |
US9021242B2 (en) | Boot determining method of electronic device having one or more storage disks in a low temperature environment | |
US6792561B1 (en) | Apparatus and method for controlling access to expansion memory for a computer system | |
TWI796260B (zh) | 主機裝置 | |
KR101746434B1 (ko) | 다중 감지 기능을 갖는 대기 전력 차단 방법 | |
JP4400726B2 (ja) | センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130319 |