JP2010266585A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2010266585A JP2010266585A JP2009116492A JP2009116492A JP2010266585A JP 2010266585 A JP2010266585 A JP 2010266585A JP 2009116492 A JP2009116492 A JP 2009116492A JP 2009116492 A JP2009116492 A JP 2009116492A JP 2010266585 A JP2010266585 A JP 2010266585A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- signal
- dram
- display device
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】装置内部の温度に応じてDRAMに対するアクセス制御を適切に実行することが可能な表示装置の提供を目的とする。
【解決手段】DRAMに記憶されたデーターを使用して駆動を行う表示装置において、DRAMと接続して同DRAMに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、電力を供給するための電源回路と、電源回路の温度を電圧値として検出する温度検出部と、温度検出部の検出値が所定の値を外れる場合は、メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有する。
【選択図】図1
【解決手段】DRAMに記憶されたデーターを使用して駆動を行う表示装置において、DRAMと接続して同DRAMに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、電力を供給するための電源回路と、電源回路の温度を電圧値として検出する温度検出部と、温度検出部の検出値が所定の値を外れる場合は、メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有する。
【選択図】図1
Description
本発明は、DRAMと接続可能な表示装置に関し、特に、DRAMにアクセスするための信号の出力タイミングを変化させることが可能な表示装置に関する。
従来、DRAM等のメモリーと接続可能な表示装置が開示されている。例えば、演算部は、インターフェースを介して取得したデーター、又はプログラムをこのメモリーに記憶し、以後このメモリーをワークテーブルとして所定の処理を実行する。
上記したメモリーは、その駆動が装置内部の温度に影響されることがある。例えば、コンデンサーによりデーターを保持するDRAMにおいては、このコンデンサーの電圧を保持するためにセルフリフレッシュを行う必要がある。一方、装置内部の温度に起因して、このDRAMのセルフリフレッシュが効果的に行われない場合があり、この課題を解決するために装置内部の温度に応じた最適なセルフリフレッシュを行う装置が開示されている(例えば、特許文献1−5参照)。
メモリーに対するアクセス制御は、同期信号を用いて制御されている。即ち、同期信号の立ち上がり又は立下りに同期させて、コマンド信号及びデーター信号をメモリーに送信することでメモリーに対するアクセスを制御している。また、メモリーの記憶領域の大容量化に伴い、メモリーに対するアクセス速度を向上させるために、同期信号の立ち上がり及び立下り周期にそれぞれ同期させて信号を送受信することで、アクセス速度を向上させるDDR2RAMも市販化されている。
上記したメモリーに対するアクセス制御においても、DRAMにおける温度依存性に起因して、アクセス制御が適切に実施されない場合があった。
本発明は、上記課題にかんがみてなされたもので、装置内部の温度に応じてDRAMに対するアクセス制御を適切に実行することが可能な表示装置の提供を目的とする。
上記課題を解決するために、本発明では、DRAMに記憶されたデーターを使用して駆動を行う表示装置において、前記DRAMと接続して同DRAMに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、電力を供給するための電源回路と、前記電源回路の温度を電圧値として検出する温度検出部と、前記温度検出部の検出値が所定の値を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有する構成としてある。
上記のように構成された発明では、DRAMに記憶されたデーターを使用して駆動を行う表示装置において、メモリー制御部は、DRAMと接続して同DRAMに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備え、電源回路は、表示装置の各部に電力を供給し、温度検出部は、電源回路の温度を電圧値として検出し、制御部は、温度検出部の検出値が所定の範囲である場合は、メモリー制御部に対して信号の同期を調整させず、温度検出部の検出値が所定の値を外れる場合は、メモリー制御部の位相制御部に対して各信号の同期調整を実行させる。
そのため、温度依存性があるメモリーに対しても、装置内部の温度に応じて同期調整を行うため、適切にアクセス制御を実行することができる。
そのため、温度依存性があるメモリーに対しても、装置内部の温度に応じて同期調整を行うため、適切にアクセス制御を実行することができる。
また、温度検出部の具体的な構成の一例として、前記温度検出部は、サーミスターにより構成されてもよい。
上記のように構成された発明では、サーミスターにより周辺温度を検出するため、簡易な構成により温度検出部を具体化することができる。
上記のように構成された発明では、サーミスターにより周辺温度を検出するため、簡易な構成により温度検出部を具体化することができる。
そして、DRAMの一例として、前記DRAMは、DDR2RAMであってもよい。
上記のように構成された発明では、DDR2RAMを備える表示装置に対して本発明を適応することができる。
上記のように構成された発明では、DDR2RAMを備える表示装置に対して本発明を適応することができる。
更に、温度検出部の具体的な構成の一例として、前記温度検出部は、前記電源回路における前記制御部に電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記制御部に接続されて構成される構成としてもよい。
また、位相制御部がアクセス制御を調整する具体的な構成の一例として、前記位相制御部は、前記メモリー制御部から出力されるライト信号又はリード信号の位相を変化させて同期を調整する構成としてもよい。
そして、位相制御部が同期を調整する具体的な構成の一例として、前記位相制御部は、前記ライト信号又はリード信号の位相を設定するためのパラメーターを保持しており、前記パラメーターを変更する構成としてもよい。
更に、本発明の他の局面として、DRAMに記憶されたデーターを使用して駆動を行う表示装置において、前記DRAMに記憶されたデーター用いて所定の処理を行なうメインコントローラーと、前記メインコントローラーと前記DRAMとの間に介在して、前記メインコントローラーによる前記DRAMに対するアクセスを制御するとともに、同アクセスの際に出力されるライト信号又はリード信号の位相を変化させて同期を調整する位相制御部を備えるメモリー制御部と、前記メインコントローラーに電力を供給するための電源回路と、前記電源回路における前記メインコントローラーに電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記メインコントローラーに接続された温度検出部と、を有し、前記メインコントローラーは、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲である場合は、前記メモリー制御部に対して信号の同期を調整させず、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる構成としてもよい。
以上説明したように本発明によれば、温度依存性があるメモリーに対しても、適切にアクセス制御を実行することができる。
また請求項2にかかる発明によれば、簡易な構成により温度検出部を具体化することができる。
そして請求項3にかかる発明によれば、DDR2RAMを備える表示装置に対して本発明を適応することができる。
また請求項2にかかる発明によれば、簡易な構成により温度検出部を具体化することができる。
そして請求項3にかかる発明によれば、DDR2RAMを備える表示装置に対して本発明を適応することができる。
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
1.第1の実施形態:
2.第2の実施形態:
3.その他の実施形態:
1.第1の実施形態:
2.第2の実施形態:
3.その他の実施形態:
1.第1の実施形態:
図1は、第1の実施形態に係る表示装置100を説明するブロック図である。表示装置100は、以下の要部を備えて構成されている。メインコントローラー(制御部)80は、表示装置100における主たる制御を実行する。より具体的には、入力IF91を介して取得された映像データーに対する信号処理や、各部の駆動を統一的に制御する。このとき、メインコントローラーは、DRAM30をワークエリアとして所定の処理を行う。また、メモリー制御部70は、DRAM30とメインコントローラー80との間に介在して、同DRAM30に対するアクセスを制御する。また、表示パネル92は、メインコントローラー80により出力された映像データーを用いて映像を表示する。更に、電源回路50は、各部に対して電力を供給する。
図1は、第1の実施形態に係る表示装置100を説明するブロック図である。表示装置100は、以下の要部を備えて構成されている。メインコントローラー(制御部)80は、表示装置100における主たる制御を実行する。より具体的には、入力IF91を介して取得された映像データーに対する信号処理や、各部の駆動を統一的に制御する。このとき、メインコントローラーは、DRAM30をワークエリアとして所定の処理を行う。また、メモリー制御部70は、DRAM30とメインコントローラー80との間に介在して、同DRAM30に対するアクセスを制御する。また、表示パネル92は、メインコントローラー80により出力された映像データーを用いて映像を表示する。更に、電源回路50は、各部に対して電力を供給する。
上記構成の表示装置100では、入力IF91を介して表示装置100に取得された映像データーは、メインコントローラー80によりDRAM30に記憶された後、このDRAM30上で所定の処理を施される。このとき、メモリー制御部70は、メインコントローラー80とDRAM30との間のアクセスを同期信号に同期させつつ制御する。
更に、本実施形態に係る表示装置100では、電源回路50の温度を電圧値として検出する温度検出部40を有し、電源回路50の周辺温度を温度検出信号として、メインコントローラー80に送信する。そのため、メインコントローラー80は、上記温度検出信号を受信して、メモリー制御部70に対してメモリー制御における各信号の位相を調整させる。即ち、メインコントローラー80は、メモリー制御部70に対して、装置内部の温度変化によって発生する各信号の同期の乱れを調整させ、最適なアクセス制御を実行させる。以下に、表示装置100の構成をより詳細に説明する。
図2は、本実施形態に係る表示装置100の要部を説明するためのブロック構成図である。メインコントローラー80は、以下の要部を備えて構成される。CPU81は、メインコントローラー80における主たる制御を実行する。また、I/Oコントローラー82は、入力IF91を制御し、映像データー等をメインコントローラー80に受け入れる。そして、映像処理部83は、DRAM30に記憶される映像データーに対して画像処理を実行する。また、A/D変換部85は、温度検出部40から送信された電源回路50の温度を示す温度検出信号をデジタルデーターに変換し、CPU81にバス86を通じて出力する。
ROM84には、CPU81が所定の処理を実行するためのプログラムが記憶されている。CPU81は、所定のオペレーションシステム下で、上記プログラムを実行することで、A/D変換部85から送信された温度検出信号に応じて、メモリー制御部70にパラメーターの更新を実行させる機能を実現する。
メモリー制御部70は、RAMI/F61とバス62を介して接続されている。また、メモリー制御部70は、以下の要部を備えて構成されている。コントローラー72は、DRAM30にデーターを読み出させるためのリード信号、DRAM30にデーターを記憶させるためのライト信号、及びデーターを、前記バス62を介してDRAM30に送信する。位相制御部71は、メモリー71aに複数のパラメーターを保持しており、このパラメーターを参照することで、リード信号及びライト信号の位相を変化させる。ここで、位相制御部71は、表示装置100の出荷時に予め設定されたデフォルトのパラメーターを参照するよう設定されている(以下、位相制御部が参照するパラメーターを参照パラメーターと記載する)。
本実施形態では、位相制御部71が保持するパラメーターは、電源回路の温度毎にその値が設定されており、位相制御部71は、メインコントローラー80から送信される制御信号に応じて、参照パラメーターを変更する。
RAMI/F61は、DRAM30を表示装置100に対して着脱可能であって、アクセス可能に接続させる。バス62は、制御信号を送信するためのコントロールバス62aと、DRAM30の記憶領域を指定するアドレスバス62bと、データーを送信するためのデータバス62cと、で構成されている。メモリー制御部70は、リード信号、又はライト信号をコントロールバス62aを通じてDRAM30に送信し、データバス62cを通じて送信されるデーターの書き込み又は読み出しを実行させる。また、コントロールバス62aを通じて送信されるリード信号及びライト信号は、メモリー制御部70内部で生成される同期信号に同期して送信される。
本実施形態に係るDRAM30は、DDR2RAMにより構成され、メモリー制御部70内部で生成される同期信号の立ち上がり及び立下り周期に同期して、リード信号及びライト信号を受信することができる。
図3は、位相制御部71によるライト信号の位相変化を説明するためのイメージ図である。図3では、ライト信号のみを例示して説明を行うが、リード信号に対しても同様である。また、図3では、位相制御部71は、同期信号の立ち上がり及び立ち下り周期に同期するライト信号の立ち上がり周期を、パラメーターを変更することにより周期:aだけ遅延させて出力させている。
図4は、本実施形態に係る電源回路50を説明する図である。図3に示すように、電源回路50は、整流回路51と、平滑化回路52と、スイッチングトランス53とを、備えて構成されている。また、スイッチングトランス53の二次側回路54は、メインコントローラー80のCPU81を駆動させる3.3Vの電圧を生成する。
本発明に係る温度検出部40は、サーミスター40aと、サーミスター40aの出力側をプルアップ接続する抵抗:R1とで構成されている。また、サーミスター40aは、入力側で二次側回路54の3.3ボルト出力ライン54aに並列に接続され、出力側でメインコントローラー80のA/D変換部85に接続されている。
図5は、メインコントローラー80のA/D変換部85に入力される信号の波形と、電源回路50周辺の温度との関係を説明するためのグラフである。電源回路内50の周辺温度が低い場合(T0〜T1)は、サーミスター40aは高抵抗として働くので、A/D変換部85に3.3Vを分圧して生成した温度検出信号:Vdetは入力されない。一方、周辺温度が高くなると(T1〜T4)、サーミスター40aの内部抵抗が下がり、A/D変換部85に温度検出信号:Vdetが入力される。
温度検出信号:Vdetは、サーミスター40aが検出した電源回路50の温度に応じて規定される電圧値を備える信号であり、メインコントローラー80のCPU81は、A/D変換部85を介して、この温度検出信号:Vdetから、電源回路50の温度を検出する。ここで、電源回路50は、スイッチングトランス53等発熱部位を多く備えて構成されているため、この電源回路50の温度を検出することで、装置内部の温度を近似的に検出することが可能となる。
図6は、本発明に係る処理を説明するためのフローチャートである。以下図6を参照しつつ、メインコントローラー80におけるメモリー制御部70のチューニングを説明する。
A/D変換部85を通じてCPU81が温度検出信号:Vdetを受信すると(ステップS110)、CPU81は、レジスター81aのフラグを参照する(ステップS120)。ここで、CPU81が参照する「フラグ」とは、メモリー制御部70における前回のチューニング結果を反映するためにCPU81のレジスター81aに記憶される情報である。即ち、レジスター81aにフラグとして「1」が記憶されている場合は、前回のチューニングにおいて、参照パラメーターを変更したことを意味している。一方、レジスター81aにフラグとして「0」が記憶されている場合は、前回のチューニングにおいて、参照パラメーターはデフォルトのままであることを意味している。
レジスター81aにフラグとして「0」が記憶されている場合(ステップS130)、CPU81は、温度検出信号:Vdetが示す温度が、一定の範囲に収まるか否かを判断する(ステップS140)。ここで、CPU81は、温度検出信号:Vdetが示す検出温度:Tdetを、メモリー制御部70がデフォルトのパラメーターで正常に機能することができる下限の温度:T1と、上限の温度:T2との間に収まるか否かを判断する。
ステップS140において、T1<Tdet<T2である場合は、CPU81は、レジスター81aのフラグを更新して(ステップS190)処理を終了する。ここで、参照パラメーターはデフォルトのままであるため、CPU81はフラグを「0」に維持する。
また、レジスター81aにフラグとして「0」が記憶され(ステップS130)、また、検出温度:Tdetが、一定の範囲に収まらない場合は(ステップS140)、CPU81は、メモリー制御部70に対して参照パラメーターを変更させるための制御信号を出力する(ステップS150)。ここで、制御信号は、検出温度:Tdetを示す情報と、CPU81のフラグ値を含んで構成されている。
メモリー制御部70のコントローラー72は、上記制御信号を受信すると、位相制御部71に対して、参照パラメーターを検出温度:Tdet及びフラグ値に相当するパラメーターに更新させる。
そして、ステップS130で、レジスター81aにフラグとして「1」が記憶されている場合は、CPU81は、検出温度:Tdetが、一定の範囲に収まるか否かを判断する(ステップS160)。ここで、フラグ値が「1」である場合は、メモリー制御部70の位相制御部71の参照パラメーターはデフォルトのものから変更されており、T1<Tdet<T2となる場合は、参照パラメーターをデフォルトのパラメーターに変更する必要が生じる。
ステップS150で検出温度:Tdetが、一定の範囲に収まる場合は、CPU81は、メモリー制御部70に対して参照パラメーターをデフォルトのパラメーターに戻すよう制御信号を出力する(ステップS170)。
更に、ステップS150で検出温度:Tdetが、一定の範囲に収まらない場合は、CPU81は、メモリー制御部70に対して参照パラメーターを検出温度:Tdetに相当するパラメーターに変更するよう制御信号を出力する。以後、位相制御部71は、変更後の参照パラメーターを用いて、DRAM30に対するアクセス制御を実行する。以上、第1の実施形態を説明した。
2.第2の実施形態:
上記した第1の実施形態では、温度検出部40が検出した温度に応じて、メモリー制御部70から出力される信号の位相を調整するパラメーターを変更することにより同期を調整した。しかしながら、位相制御部71を、PLL(Phase Locked Loop)回路により構成し、リード信号及びライト信号から、同期信号に同期した新たな信号を生成する構成としてもよい。
上記した第1の実施形態では、温度検出部40が検出した温度に応じて、メモリー制御部70から出力される信号の位相を調整するパラメーターを変更することにより同期を調整した。しかしながら、位相制御部71を、PLL(Phase Locked Loop)回路により構成し、リード信号及びライト信号から、同期信号に同期した新たな信号を生成する構成としてもよい。
図7は、第2の実施形態に係る表示装置100の要部を説明するためのブロック構成図である。図7に示すメインコントローラー80は、温度検出信号から出力される温度検出信号:Vdetの値に応じて、メモリー制御部70に対して位相制御部71を駆動させるか否かの切り替え信号を送信する。例えば、温度検出信号:Vdetが示す検出温度:Vdetが一定の範囲に収まらない場合は、まず、メインコントローラー80は、メモリー制御部70に対して切り替え信号を送信する。そして、メモリー制御部70は、この切り替え信号により位相制御部(PLL回路)71を駆動させてコントローラー72から同期信号に同期するよう新たなライト信号及びリード信号を生成する。以上、第2の実施形態を説明した。
3.その他の実施形態:
本発明は様々な変形例が存在する。
例えば、メインコントローラー80とメモリー制御部70とが別々のブロックとして存在することは一例であり、メインコントローラー80内部にメモリー制御部70を実装する構成であってもよい。
本発明は様々な変形例が存在する。
例えば、メインコントローラー80とメモリー制御部70とが別々のブロックとして存在することは一例であり、メインコントローラー80内部にメモリー制御部70を実装する構成であってもよい。
また、温度検出部40が実装される位置は一例であり、温度検出部が他の位置に実装されていてもよい。
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
40…温度検出部、40a…サーミスター、50…電源回路、51…整流回路、52…平滑化回路、53…スイッチングトランス、54…二次側回路、54a…3.3ボルト出力ライン、62…バス、62a…コントロールバス、62b…アドレスバス、62c…データバス、70…メモリー制御部、71…位相制御部、71a…メモリー、72…コントローラー、80…メインコントローラー、81…CPU、81a…レジスター、82…I/Oコントローラー、83…映像処理部、84…ROM、85…A/D変換部、86…バス、91…入力IF、92…表示パネル、100…表示装置
Claims (7)
- DRAMに記憶されたデーターを使用して駆動を行う表示装置において、
前記DRAMと接続して同DRAMに対するアクセスを制御するとともに、同アクセスにおける信号の同期を調整する位相制御部を備えるメモリー制御部と、
電力を供給するための電源回路と、
前記電源回路の温度を電圧値として検出する温度検出部と、
前記温度検出部の検出値が所定の値を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させる制御部と、を有することを特徴とする表示装置。 - 前記温度検出部は、サーミスターを備えて構成されることを特徴とする請求項1に記載の表示装置。
- 前記DRAMは、DDR2RAMであることを特徴とする請求項1又は請求項2のいずれかに記載の表示装置。
- 前記温度検出部は、前記電源回路における前記制御部に電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記制御部に接続されて構成されることを特徴とする請求項2又は請求項3のいずれかに記載の表示装置。
- 前記位相制御部は、前記メモリー制御部から出力されるライト信号又はリード信号の位相を変化させて同期を調整することを特徴とする請求項1〜請求項4のいずれか一項に記載の表示装置。
- 前記位相制御部は、前記ライト信号又はリード信号の位相を設定するためのパラメーターを保持しており、前記パラメーターを変更することで同期を調整することを特徴とする請求項5に記載の表示装置。
- DRAMに記憶されたデーターを使用して駆動を行う表示装置において、
前記DRAMに記憶されたデーター用いて所定の処理を行なうメインコントローラーと、
前記メインコントローラーと前記DRAMとの間に介在して、前記メインコントローラーによる前記DRAMに対するアクセスを制御するとともに、同アクセスの際に出力されるライト信号又はリード信号の位相を変化させて同期を調整する位相制御部を備えるメモリー制御部と、
前記メインコントローラーに電力を供給するための電源回路と、
前記電源回路における前記メインコントローラーに電力を供給する供給ラインに並列に接続されたサーミスターと、このサーミスターの出力側でプルアップ接続された抵抗とを備え、前記サーミスターの出力側が前記メインコントローラーに接続された温度検出部と、を有し、
前記メインコントローラーは、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲である場合は、前記メモリー制御部に対して信号の同期を調整させず、前記サーミスターの出力側から出力された信号の電圧値が所定の温度範囲を外れる場合は、前記メモリー制御部の位相制御部に対して各信号の同期調整を実行させることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116492A JP2010266585A (ja) | 2009-05-13 | 2009-05-13 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116492A JP2010266585A (ja) | 2009-05-13 | 2009-05-13 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010266585A true JP2010266585A (ja) | 2010-11-25 |
Family
ID=43363622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116492A Pending JP2010266585A (ja) | 2009-05-13 | 2009-05-13 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010266585A (ja) |
-
2009
- 2009-05-13 JP JP2009116492A patent/JP2010266585A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5499165B2 (ja) | 温度補償適応型電圧スケーラ(avs)システムおよび方法 | |
KR101143488B1 (ko) | 내부 클럭 주파수 제어 회로 및 이를 이용하는 반도체 메모리 장치 | |
JP5139666B2 (ja) | 輝度調整装置および輝度調整方法 | |
US8593897B2 (en) | Memory controller, semiconductor storage device, and memory system including the memory controller and the semiconductor storage device for outputting temperature value in low power consumption mode | |
JP2014219489A (ja) | 表示ドライバic | |
US10268257B2 (en) | Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP2011175619A (ja) | 内部クロックとコマンドとの間のタイミング調整方法、半導体メモリ装置及びメモリシステム | |
JP2009081523A (ja) | タイミング調整装置 | |
JP6098418B2 (ja) | 信号制御回路、情報処理装置及びデューティ算出方法 | |
JP2010266585A (ja) | 表示装置 | |
JP2013257920A (ja) | メモリコントローラ、揮発性メモリの制御方法及びメモリ制御システム | |
US9419599B2 (en) | Semiconductor integrated circuit, apparatus including semiconductor integrated circuit, and method for controlling clock signal in semiconductor integrated circuit | |
JP6167855B2 (ja) | 信号制御回路、情報処理装置及び信号制御方法 | |
JP2006072597A (ja) | データ処理装置及びデータ処理方法 | |
JP2006164357A (ja) | 半導体装置及び電子機器 | |
JP2006240130A (ja) | 印刷装置のコントローラ | |
JP5919918B2 (ja) | メモリ制御装置及びマスクタイミング制御方法 | |
JP4622723B2 (ja) | クロック信号供給装置、印刷装置及びクロック信号供給プログラム | |
JP2006099676A (ja) | メモリ制御装置 | |
JP2011061666A (ja) | インピーダンス調整装置、インピーダンス調整方法 | |
JP5332671B2 (ja) | メモリ制御装置及びその制御信号出力タイミングの調整方法 | |
JP2008210436A (ja) | 内部クロック発生回路を備えた半導体記憶装置 | |
JP2011158976A (ja) | メモリ制御装置 | |
JP2015191097A (ja) | 画像表示装置及び画像表示制御方法 | |
JP2013152677A (ja) | 情報処理装置及びその起動制御方法 |