JP2010262959A - Forming method of wiring pattern - Google Patents

Forming method of wiring pattern Download PDF

Info

Publication number
JP2010262959A
JP2010262959A JP2009110329A JP2009110329A JP2010262959A JP 2010262959 A JP2010262959 A JP 2010262959A JP 2009110329 A JP2009110329 A JP 2009110329A JP 2009110329 A JP2009110329 A JP 2009110329A JP 2010262959 A JP2010262959 A JP 2010262959A
Authority
JP
Japan
Prior art keywords
wiring
photosensitive
pattern
paste
paste layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009110329A
Other languages
Japanese (ja)
Inventor
Naoko Aizawa
直子 相澤
Hideaki Oe
秀明 大江
Tetsuya Kanekawa
哲也 金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009110329A priority Critical patent/JP2010262959A/en
Publication of JP2010262959A publication Critical patent/JP2010262959A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress and prevent a filling defect of a photosensitive wiring paste layer to a recess of an imprint mold and occurrence of collapse and peeling of a wiring pattern in the wet etching (phenomenon) process and to efficiently form the highly precise wiring pattern. <P>SOLUTION: A forming method of the wiring pattern includes the process for forming the photosensitive wiring paste layer 2, the process for depressing the imprint mold 3 having an uneven pattern 17 to the photosensitive wiring paste layer 2 and the process for removing a non-photosensitive part of the photosensitive wiring paste layer 2 by wet etching and forming the wiring pattern corresponding to the uneven pattern of the imprint mold. Thickness tp of the photosensitive wiring paste layer 2 is regulated in a range of a following formula (1). Formula (1) 6 μm+(V/S)<tp<20 μm+(V/S). However tp: thickness of the photosensitive wiring paste layer, S: an area of a paste transfer region, V: a volume of a recess in a region which is brought into contact with the photosensitive wiring paste layer in the uneven pattern. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、配線パターンの形成方法に関し、詳しくは、表面に凹凸パターンが形成されたインプリントモールドを用いた光インプリント法により配線パターンを形成する方法に関する。   The present invention relates to a method for forming a wiring pattern, and more particularly to a method for forming a wiring pattern by an optical imprint method using an imprint mold having a concavo-convex pattern formed on the surface thereof.

近年、種々の電子部品の製造工程において、微細なパターンを形成する方法として、光インプリント方法が用いられるに至っている。   In recent years, an optical imprint method has been used as a method for forming a fine pattern in various electronic component manufacturing processes.

このような光インプリント方法を用いた半導体装置の製造方法として、図20(a)〜(d)に示すように、凹部101a、凸部101bを有する凹凸パターン110を備え、凸部101bに遮光膜101cが施されたモールド101(図20(a))を、基板103上に配設されたネガ型のフォトレジスト(被転写材)102に押し付け、照射光107をモールド101を通じてフォトレジスト102に選択的に照射(図20(b))した後、フォトレジスト102を現像することによりフォトレジスト102の照射光107が照射されていない領域(残膜)102a(図20(c))を除去することにより、フォトレジスト102をパターニングしてレジストパターン102b(図20(d))を形成する工程を備えた半導体装置の製造方法が提案されている。   As a method of manufacturing a semiconductor device using such an optical imprinting method, as shown in FIGS. 20A to 20D, a concavo-convex pattern 110 having a concave portion 101a and a convex portion 101b is provided, and the convex portion 101b is shielded from light. The mold 101 (FIG. 20A) provided with the film 101 c is pressed against a negative photoresist (transfer material) 102 disposed on the substrate 103, and the irradiation light 107 is applied to the photoresist 102 through the mold 101. After selectively irradiating (FIG. 20B), the photoresist 102 is developed to remove the region (residual film) 102a (FIG. 20C) that is not irradiated with the irradiation light 107 of the photoresist 102. Thus, a method of manufacturing a semiconductor device including a step of patterning the photoresist 102 to form a resist pattern 102b (FIG. 20D) has been proposed. That.

すなわち、この方法では、凸部101bに遮光膜101cを施した光透過型のモールド101を採用し、光硬化樹脂としてネガ型のフォトレジスト102を組み合わせてレジストパターン102bを形成するとともに、凸部101bに形成した遮光膜101cにより、モールド101を押し付けた後の、フォトレジスト102(レジストパターン)の未感光部(残膜)を除去することにより、微細パターンの形成を可能にしている。   That is, in this method, a light transmissive mold 101 having a light shielding film 101c on the convex portion 101b is employed, and a resist pattern 102b is formed by combining a negative photoresist 102 as a photo-curing resin, and the convex portion 101b. By removing the unexposed portion (residual film) of the photoresist 102 (resist pattern) after the mold 101 is pressed by the light-shielding film 101c formed in (1), a fine pattern can be formed.

しかしながら、上述のような光インプリント方法においては、
(1)例えば、図21に示すように、被転写材202(レジストパターン形成用のフォトレジストや、配線パターン形成用の感光性配線ペーストなど)の厚みが薄いと、モールド201の凹部201aへの被転写材202の充填不良が生じ、パターン202aに欠陥202bを発生する場合があることが知られている。
However, in the optical imprint method as described above,
(1) For example, as shown in FIG. 21, when the material to be transferred 202 (photoresist for forming a resist pattern, photosensitive wiring paste for forming a wiring pattern, etc.) is thin, It is known that a defective filling of the transfer material 202 may occur and a defect 202b may occur in the pattern 202a.

(2)また、被転写材202の厚みが厚いと、図22(a)に示すように、インプリントモールドをプレスした後の残膜202cの厚みが厚くなる。そして、光インプリント法によるパターン形成の場合、残膜202cの厚みが厚いほど残膜202cを除去するための現像時間が長くなり、パターン202aを構成する被転写材202が現像液により変質したり、パターン202aの下部における未感光部202dの溶解(図22(b)参照)が進行しすぎたりするという問題点がある。
また、パターン202aの下部における未感光部202dの溶解がさらに進行すると、パターン202aが不安定になり,パターン202aが微細配線パターンであるような場合、倒壊や剥がれが発生するという問題点がある。なお、配線パターン形成用の導体ペーストは光が透過しにくく、硬化深度が浅いため、いわゆるサイドエッチが発生しやすく、問題が発生しやすい。
(2) If the transfer material 202 is thick, the residual film 202c after the imprint mold is pressed becomes thick as shown in FIG. In the case of pattern formation by the photoimprint method, the thicker the remaining film 202c, the longer the development time for removing the remaining film 202c, and the transferred material 202 constituting the pattern 202a is altered by the developer. There is a problem in that dissolution of the unexposed portion 202d in the lower portion of the pattern 202a (see FIG. 22B) proceeds excessively.
Further, when the dissolution of the unexposed portion 202d in the lower portion of the pattern 202a further proceeds, the pattern 202a becomes unstable, and when the pattern 202a is a fine wiring pattern, there is a problem that collapse or peeling occurs. In addition, since the conductive paste for forming the wiring pattern is difficult to transmit light and has a shallow curing depth, so-called side etching is likely to occur and problems are likely to occur.

(3)さらに、フォトレジストや感光性配線ペーストなどの被転写材の最適厚みにはパターン依存性があり、パターン形状が変更になるたびに条件出しが必要になり、生産性が悪いという問題点がある。   (3) In addition, the optimum thickness of the material to be transferred, such as photoresist and photosensitive wiring paste, has a pattern dependency, and it is necessary to determine the conditions every time the pattern shape is changed, resulting in poor productivity. There is.

特開2003−272998号公報JP 2003-272998 A

本発明は、上記課題を解決するものであり、インプリントモールドの凹部への感光性配線ペースト層の充填不良や、ウェットエッチング(現像)工程での配線パターンの倒壊や剥がれの発生を抑制、防止するとともに、パターン形状が変更された場合などにおける条件出しの手間などを軽減することが可能で、精度の高い配線パターンを効率よく形成することが可能な配線パターンの形成方法を提供することを目的とする。   The present invention solves the above problems, and suppresses and prevents the filling failure of the photosensitive wiring paste layer into the recesses of the imprint mold and the occurrence of collapse or peeling of the wiring pattern in the wet etching (development) process. In addition, an object of the present invention is to provide a method of forming a wiring pattern that can reduce the time required for setting conditions when the pattern shape is changed and can efficiently form a highly accurate wiring pattern. And

上記課題を解決するため、本発明の配線パターンの形成方法は、
感光性配線ペーストを塗布して感光性配線ペースト層を形成する工程と、
所定の凹凸パターンを有し、凸部表面に遮光膜が形成されたインプリントモールドを、前記感光性配線ペースト層に押し付け、前記インプリントモールドを通して前記感光性配線ペースト層に光照射する工程と、
前記感光性配線ペースト層の光硬化していない未感光部をウェットエッチングにより除去することにより所定の配線パターンを形成する工程と
を備えた配線パターンの形成方法であって、
前記感光性配線ペースト層の厚みtpを、下記の式(1)の範囲に規定することを特徴としている。
6μm+(V/S)<tp<20μm+(V/S)……(1)
ただし、
tp:感光性配線ペースト層の厚み、
S:ペースト転写領域の面積、
V:前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積
In order to solve the above problems, a method for forming a wiring pattern of the present invention includes:
Applying a photosensitive wiring paste to form a photosensitive wiring paste layer; and
A step of pressing an imprint mold having a predetermined concavo-convex pattern and having a light-shielding film formed on the surface of the convex portion against the photosensitive wiring paste layer, and irradiating the photosensitive wiring paste layer with light through the imprint mold;
Forming a predetermined wiring pattern by removing a non-light-cured unexposed portion of the photosensitive wiring paste layer by wet etching, and a wiring pattern forming method comprising:
The thickness tp of the photosensitive wiring paste layer is defined in the range of the following formula (1).
6 μm + (V / S) <tp <20 μm + (V / S) (1)
However,
tp: the thickness of the photosensitive wiring paste layer,
S: area of paste transfer region,
V: Volume of the concave portion in the region of the concave / convex pattern in contact with the photosensitive wiring paste layer

なお、上記の式(1)における、ペースト転写領域の面積:S、および、凹部の体積Vについて、以下に、図を参照しつつ説明する。
まず、式(1)におけるペースト転写領域の面積Sは、インプリントモールド3の凹凸パターン17の形成された領域と感光性配線ペースト層2が配設された領域の互いに対応する領域の面積である。
また、式(1)における凹部の体積Vは、図18(a)に示すように、インプリントモールド3の凹凸パターン17の形成された領域が,感光性配線ペーストの塗布領域,すなわち、感光性配線ペースト層2の平面面積よりも大きい場合には、インプリントモールド3の下面側の凹凸パターン17の、感光性配線ペースト層2に対向する領域に存在するすべての凹部5aの体積の合計であり、図18(a)では、凹部5a1および凹部5a2の体積の合計値となる。なお、感光性配線ペースト層2に対向する領域より外側の凹部5aの体積は、式(1)におけるV(凹部の体積)には含まれない。
The area of the paste transfer region: S and the volume V of the recess in the above formula (1) will be described below with reference to the drawings.
First, the area S of the paste transfer region in the formula (1) is an area of a region corresponding to the region where the uneven pattern 17 of the imprint mold 3 is formed and the region where the photosensitive wiring paste layer 2 is disposed. .
Further, as shown in FIG. 18A, the volume V of the concave portion in the formula (1) is a region where the uneven pattern 17 of the imprint mold 3 is formed, that is, a photosensitive wiring paste application region, that is, a photosensitive property. When it is larger than the plane area of the wiring paste layer 2, it is the total volume of all the concave portions 5 a existing in the region facing the photosensitive wiring paste layer 2 of the concave-convex pattern 17 on the lower surface side of the imprint mold 3. In FIG. 18 (a), the total volume of the recesses 5a 1 and 5a 2 is obtained. Note that the volume of the concave portion 5a outside the region facing the photosensitive wiring paste layer 2 is not included in V (the volume of the concave portion) in Expression (1).

一方、図18(b)に示すように、インプリントモールド3の凹凸パターン17の形成された領域が,感光性配線ペーストの塗布領域,すなわち、感光性配線ペースト層2の平面面積よりも小さい場合、上記式(1)におけるV(凹部の体積)は、インプリントモールド3の下面側の凹凸パターン17の形成領域内に存在するすべての凹部5aの体積の合計であり、図18(b)では、中央側の凹部5a1、5a2と、周縁側の凹部5a3,5a4の体積の合計値となる。言い換えると、上記式(1)におけるV(凹部の体積)は、中央側の凹部(完全凹部)5a1、5a2と、周縁側の凹部(不完全凹部)5a3,5a4のそれぞれの体積の合計値となる。 On the other hand, as shown in FIG. 18B, the region where the uneven pattern 17 of the imprint mold 3 is formed is smaller than the region where the photosensitive wiring paste is applied, that is, the planar area of the photosensitive wiring paste layer 2. In the above formula (1), V (the volume of the concave portion) is the sum of the volumes of all the concave portions 5a existing in the formation region of the concave / convex pattern 17 on the lower surface side of the imprint mold 3, and in FIG. The sum of the volumes of the central recesses 5a 1 and 5a 2 and the peripheral recesses 5a 3 and 5a 4 is obtained. In other words, V (volume of the recess) in the above formula (1) is the volume of each of the center-side recesses (complete recesses) 5a 1 and 5a 2 and the peripheral recesses (incomplete recesses) 5a 3 and 5a 4. The total value of

また、本発明の配線パターンの形成方法は、
複数の配線パターンが絶縁層を介して積層された多層構造を有する配線パターンの形成方法であって、
(a)請求項1に記載の方法により配線パターンを形成する工程と、
(b)前記配線パターンを覆うように絶縁層を形成する工程と、
(c)前記絶縁層上に請求項1に記載の方法により配線パターンを形成する工程と
を備えていることを特徴としている。
Further, the method for forming a wiring pattern of the present invention includes
A method of forming a wiring pattern having a multilayer structure in which a plurality of wiring patterns are laminated via an insulating layer,
(a) forming a wiring pattern by the method according to claim 1;
(b) forming an insulating layer so as to cover the wiring pattern;
and (c) forming a wiring pattern on the insulating layer by the method according to claim 1.

本発明においては、前記感光性配線ペーストがAgを主成分とするものであることが望ましい。   In the present invention, it is desirable that the photosensitive wiring paste is mainly composed of Ag.

本発明の配線パターンの形成方法は、感光性配線ペースト層を形成する工程と、インプリントモールドを、感光性配線ペースト層に押し付け、インプリントモールドを通して感光性配線ペースト層に光照射する工程と、感光性配線ペースト層の未感光部をウェットエッチングにより除去して配線パターンを形成する工程とを備えた配線パターンの形成方法において、感光性配線ペースト層の厚みtpを、下記の式(1):
6μm+(V/S)<tp<20μm+(V/S)……(1)
(ただし、tp:感光性配線ペースト層の厚み、S:ペースト転写領域の面積、V:前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積)
の要件を満たす範囲に規定しているので、インプリントモールドの凹部への充填不良や、現像(ウェットエッチング)工程での配線パターンの倒壊による、配線の形成不良を抑制、防止することが可能になる。
The wiring pattern forming method of the present invention includes a step of forming a photosensitive wiring paste layer, a step of pressing the imprint mold against the photosensitive wiring paste layer, and irradiating the photosensitive wiring paste layer with light through the imprint mold, In the method for forming a wiring pattern comprising a step of forming a wiring pattern by removing an unexposed portion of the photosensitive wiring paste layer by wet etching, the thickness tp of the photosensitive wiring paste layer is expressed by the following formula (1):
6 μm + (V / S) <tp <20 μm + (V / S) (1)
(Where tp is the thickness of the photosensitive wiring paste layer, S is the area of the paste transfer region, and V is the volume of the recess in the region of the concavo-convex pattern in contact with the photosensitive wiring paste layer).
Therefore, it is possible to suppress and prevent poor wiring formation due to poor filling of the imprint mold recesses and collapse of the wiring pattern during the development (wet etching) process. Become.

すなわち、感光性配線ペースト層の厚みを適正な厚みとすることにより、インプリントモールドをプレスして光照射した後の現像工程において、配線パターンの下部における未感光部が溶解しすぎることによる配線パターンの倒壊や剥がれなどの発生を抑制、防止して、微細な配線パターンを形成する場合にも高精度で、信頼性の高い配線パターンを形成することが可能になる。   That is, by setting the thickness of the photosensitive wiring paste layer to an appropriate thickness, in the development process after pressing the imprint mold and irradiating with light, the wiring pattern due to excessive dissolution of the unexposed portion below the wiring pattern It is possible to suppress and prevent the occurrence of collapse and peeling, and to form a highly reliable and highly reliable wiring pattern even when a fine wiring pattern is formed.

また、本発明によれば、形成すべき配線パターンが変更になった場合における、感光性配線ペースト層の最適厚みなどの条件出しの工数を低減することが可能になり、生産性を向上させることが可能になる。   In addition, according to the present invention, it is possible to reduce the man-hours for setting conditions such as the optimum thickness of the photosensitive wiring paste layer when the wiring pattern to be formed is changed, thereby improving productivity. Is possible.

なお、本発明においては、感光性配線ペースト層の厚み(tp)が、tp>6μm+(V/S)の要件を満たすことにより、インプリントモールドの凹部への充填不良の発生を抑制、防止することが可能になる。
また、感光性配線ペースト層の厚み(tp)が、tp<20μm+(V/S)の要件を満たすことにより、現像(ウェットエッチング)工程における、感光性配線ペースト層の未感光部の溶解による配線の倒壊や剥がれの発生を抑制、防止することが可能になる。
In the present invention, the thickness (tp) of the photosensitive wiring paste layer satisfies the requirement of tp> 6 μm + (V / S), thereby suppressing or preventing the occurrence of defective filling in the recesses of the imprint mold. It becomes possible.
Further, when the thickness (tp) of the photosensitive wiring paste layer satisfies the requirement of tp <20 μm + (V / S), wiring due to dissolution of the unexposed portion of the photosensitive wiring paste layer in the development (wet etching) step It is possible to suppress or prevent the occurrence of collapse or peeling.

なお、感光性配線ペースト層の厚み(tp)が、tp<6μm+(V/S)の場合には、凹部への感光性配線ペースト層の充填不良が発生する。
また、感光性配線ペースト層の厚み(tp)が、20μm+(V/S)<tpの場合は現像(ウェットエッチング)の工程で、感光性配線ペースト層の未感光部が溶解し,配線パターンの形状不良が発生する。
In addition, when the thickness (tp) of the photosensitive wiring paste layer is tp <6 μm + (V / S), defective filling of the photosensitive wiring paste layer into the concave portion occurs.
Further, when the thickness (tp) of the photosensitive wiring paste layer is 20 μm + (V / S) <tp, the unexposed portion of the photosensitive wiring paste layer is dissolved in the development (wet etching) process, and the wiring pattern Form defects occur.

なお、本発明の上記式(1)は、例えば、図19(a)に模式的に示すように、ペースト転写領域の面積Sと、インプリントモールド3の凹部5aの体積Vの関係である、V/Sの値が大きい場合から,図19(b)に模式的に示すように、V/Sの値が小さい場合にまで成り立つことが確認されている。   In addition, the said Formula (1) of this invention is the relationship between the area S of a paste transfer area | region, and the volume V of the recessed part 5a of the imprint mold 3, as typically shown to Fig.19 (a), for example. It has been confirmed that this holds true from when the value of V / S is large to when the value of V / S is small, as schematically shown in FIG.

また、本発明の配線パターンの形成方法は、(a)請求項1に記載の方法により配線パターンを形成する工程と、(b)前記配線パターンを覆うように絶縁層を形成する工程と、(c)前記絶縁層上に請求項1に記載の方法により配線パターンを形成する工程とを備えているので、複数の配線パターンが絶縁層を介して積層された多層構造を有する配線パターンを効率よく、しかも確実に形成することができる。   The wiring pattern forming method of the present invention includes (a) a step of forming a wiring pattern by the method according to claim 1, (b) a step of forming an insulating layer so as to cover the wiring pattern, c) forming a wiring pattern by the method according to claim 1 on the insulating layer, so that the wiring pattern having a multilayer structure in which a plurality of wiring patterns are stacked via the insulating layer can be efficiently obtained. In addition, it can be reliably formed.

また、感光性配線ペーストがAgを主成分とするものである場合、これを用いて形成された低抵抗配線を備えた特性の良好な電子部品を、歩留まりよく経済的に製造することができる。   In addition, when the photosensitive wiring paste is mainly composed of Ag, an electronic component having a good characteristic including a low resistance wiring formed using the photosensitive wiring paste can be manufactured economically with a high yield.

本発明の実施例1のインプリント方法を実施するのに用いた、基板上に感光性配線ペースト層を配設してなる被成型体の構成を示す図である。It is a figure which shows the structure of the to-be-molded body which has arrange | positioned the photosensitive wiring paste layer on the board | substrate used for implementing the imprint method of Example 1 of this invention. 本発明の実施例1のインプリント方法を実施するのに用いたインプリントモールドの構成を示す図である。It is a figure which shows the structure of the imprint mold used in order to implement the imprint method of Example 1 of this invention. 図1の被成型体にインプリントモールドをプレスしている状態を概念的に示す図である。It is a figure which shows notionally the state which is pressing the imprint mold to the to-be-molded body of FIG. 被成型体にインプリントモールドをプレスする際の詳しい構成を示す図である。It is a figure which shows the detailed structure at the time of pressing the imprint mold to a to-be-molded body. 図4のインプリント工程が終了した後の露光工程を示す図である。It is a figure which shows the exposure process after the imprint process of FIG. 4 is complete | finished. 図5の露光工程の終了後にインプリントモールドを除去した状態を示す図である。It is a figure which shows the state which removed the imprint mold after completion | finish of the exposure process of FIG. 未硬化膜(残膜)を現像により除去して得た配線パターンを示す図である。It is a figure which shows the wiring pattern obtained by removing an uncured film (residual film) by development. 本発明の他の実施例(実施例2)のインプリント方法を実施するのに用いた被成型体の構成を示す図である。It is a figure which shows the structure of the to-be-molded body used in order to implement the imprint method of the other Example (Example 2) of this invention. 図8の被成型体にインプリントモールドをプレスしている状態を示す図である。It is a figure which shows the state which is pressing the imprint mold to the to-be-molded body of FIG. 実施例2における、インプリント後の1層目の配線用導電ペーストへの露光工程を示す図である。In Example 2, it is a figure which shows the exposure process to the electrically conductive paste for wiring of the 1st layer after the imprint. 図10の露光工程の終了後にインプリントモールドを除去した状態を示す図である。It is a figure which shows the state which removed the imprint mold after completion | finish of the exposure process of FIG. 未硬化膜(残膜)を現像により除去して得た配線パターンを示す図である。It is a figure which shows the wiring pattern obtained by removing an uncured film (residual film) by development. 2層目の絶縁パターンを形成する工程を示す図である。It is a figure which shows the process of forming the insulating pattern of the 2nd layer. 2層目の絶縁パターンにビアホール用貫通孔を形成した状態を示す図である。It is a figure which shows the state which formed the through-hole for via holes in the insulating pattern of the 2nd layer. 最上層(3層目)の絶縁パターンへの露光工程を示す図である。It is a figure which shows the exposure process to the insulating pattern of the uppermost layer (3rd layer). 図15の露光工程の終了後にダイシングして個々のチップに分割した状態を示す図である。FIG. 16 is a diagram showing a state in which dicing is performed and divided into individual chips after completion of the exposure process of FIG. 15. 本発明の実施例2にかかる方法により製造された積層電子部品(積層型コイル部品)の構成を模式的に示す図である。It is a figure which shows typically the structure of the multilayer electronic component (multilayer coil component) manufactured by the method concerning Example 2 of this invention. ペースト転写領域の面積Sと凹部の体積Vを説明するための図であって,(a)はインプリントモールドの凹凸パターンの形成された領域が,感光性配線ペーストの塗布領域よりも大きい場合の、ペースト転写領域の面積Sと凹部の体積Vを説明する図であり、(a)はインプリントモールドの凹凸パターンの形成された領域が,感光性配線ペーストの塗布領域よりも小さい場合の、ペースト転写領域の面積Sと凹部の体積Vを説明する図である。It is a figure for demonstrating the area S of a paste transcription | transfer area | region, and the volume V of a recessed part, (a) is a case where the area | region in which the uneven | corrugated pattern of the imprint mold was formed is larger than the application | coating area | region of the photosensitive wiring paste. FIG. 4 is a diagram for explaining an area S of a paste transfer region and a volume V of a recess, where (a) is a paste when the region where the uneven pattern of the imprint mold is formed is smaller than the region where the photosensitive wiring paste is applied. It is a figure explaining the area S of a transfer area | region, and the volume V of a recessed part. (a)はペースト転写領域の面積Sとインプリントモールドの凹部の体積Sの関係であるV/Sの値が大きい場合を模式的に示す図、(b)はペースト転写領域の面積Sとインプリントモールドの凹部の体積Sの関係であるV/Sの値が小さい場合を模式的に示す図である。(a) is a diagram schematically showing a case where the value of V / S, which is the relationship between the area S of the paste transfer region and the volume S of the concave portion of the imprint mold, is large, and (b) is a diagram showing the area S of the paste transfer region and the imprint mold area. It is a figure which shows typically the case where the value of V / S which is the relationship of the volume S of the recessed part of a print mold is small. 従来の光インプリント方法を示す図である。It is a figure which shows the conventional optical imprint method. 光インプリント方法において、被転写材(レジストパターン形成用のフォトレジストや、配線パターン形成用の感光性配線ペーストなど)の厚みが薄い場合の問題点を説明する図である。In the optical imprint method, it is a figure explaining the problem when the thickness of the material to be transferred (photoresist for forming a resist pattern, photosensitive wiring paste for forming a wiring pattern, etc.) is thin. (a)はインプリントモールドをプレスした後の残膜の厚みが厚くなった状態を示す図、(b)は残膜の厚みが厚い場合に生じる問題点を説明する図である。(a) is a figure which shows the state where the thickness of the residual film after pressing the imprint mold became thick, (b) is a figure explaining the problem which arises when the thickness of a residual film is thick.

以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。   Embodiments of the present invention will be described below to describe the features of the present invention in more detail.

(1)まず、図1に示すように、基板1へ感光性配線ペーストを下記の式(1)の範囲の厚み(tp)となるように塗布して、感光性配線ペースト層2を備えた被成型体10を形成する。
6μm+(V/S)<tp<20μm+(V/S)……(1)
tp:感光性配線ペースト層の厚み、
S :ペースト転写領域の面積、
V :インプリントモールドの凹凸パターンの、感光性配線ペースト層と接する領域(パターン転写領域)の凹部の体積
なお、感光性配線ペーストとしては、熱可塑性を有する感光性導電ペースト、例えば感光性Agペーストを使用する。
塗布方法としては、例えば、印刷などの方法を用いることができる。
(1) First, as shown in FIG. 1, a photosensitive wiring paste was applied to a substrate 1 so as to have a thickness (tp) in the range of the following formula (1). A molding object 10 is formed.
6 μm + (V / S) <tp <20 μm + (V / S) (1)
tp: the thickness of the photosensitive wiring paste layer,
S: area of paste transfer region,
V: Volume of the recess in the region (pattern transfer region) in contact with the photosensitive wiring paste layer of the uneven pattern of the imprint mold Note that, as the photosensitive wiring paste, a photosensitive conductive paste having thermoplasticity, for example, a photosensitive Ag paste Is used.
As a coating method, for example, a method such as printing can be used.

(2)それから、インプリントモールド3(図2)を、図3に示すように、下面側の凹凸パターン形成面4が、感光性配線ペースト層2と対向するように重ね合わせ、100℃に加熱しながら5MPaの圧力で感光性配線ペースト層2に押し付ける(プレスする)。   (2) Then, the imprint mold 3 (FIG. 2) is overlaid so that the concave-convex pattern forming surface 4 faces the photosensitive wiring paste layer 2 as shown in FIG. While pressing (pressing) the photosensitive wiring paste layer 2 with a pressure of 5 MPa.

なお、インプリントモールド3としては、図2に示すように、例えば1.5mm厚の石英をRIEで加工することにより形成され、凹部5aと凸部5bからなる所望の凹凸パターン17(例えば段差50μm以上)を有し、凸部5bの先端にNi膜などの遮光性を有する膜(遮光膜)16が形成されたものを用いた。   As shown in FIG. 2, the imprint mold 3 is formed by processing, for example, 1.5 mm thick quartz by RIE, and a desired concavo-convex pattern 17 having a concave portion 5a and a convex portion 5b (for example, a step of 50 μm). And a film having a light-shielding property (light-shielding film) 16 such as a Ni film is used.

なお、ここでは、100℃に加熱しながら5MPaの圧力でインプリントモールド3を感光性配線ペースト層2にプレスするようにしているが、このときの加熱温度は感光性配線ペースト層2(に含まれる樹脂)のガラス転移温度(Tg)以上で、かつ感光性配線ペースト層2(に含まれる樹脂)が熱硬化しない温度範囲であればよい。Tgが室温以下であれば、室温でプレスしてもよい。   Here, the imprint mold 3 is pressed onto the photosensitive wiring paste layer 2 at a pressure of 5 MPa while being heated to 100 ° C. The heating temperature at this time is included in the photosensitive wiring paste layer 2 ( The resin may have a temperature range that is equal to or higher than the glass transition temperature (Tg) of the resin and the photosensitive wiring paste layer 2 (resin contained therein) is not thermally cured. If Tg is below room temperature, you may press at room temperature.

また、プレス時の圧力は、感光性配線ペースト層2に所望の凹凸パターンを形成(転写)することが可能な範囲であればよい。   Moreover, the pressure at the time of a press should just be a range which can form a desired uneven | corrugated pattern in the photosensitive wiring paste layer 2 (transfer).

また、このとき、図4に示すように、基板1を支持する第1のステージ11と基板1の間、および、インプリントモールド3とその上側に位置する第2のステージ21との間のそれぞれに緩衝材15,25を設置した状態でインプリントモールド3をプレスするようにしてもよい。緩衝材15,25は、同じ緩衝材であってもよく,異なる緩衝材であってもよい。   Further, at this time, as shown in FIG. 4, each between the first stage 11 supporting the substrate 1 and the substrate 1, and between the imprint mold 3 and the second stage 21 positioned above the imprint mold 3. Alternatively, the imprint mold 3 may be pressed with the cushioning materials 15 and 25 installed. The buffer materials 15 and 25 may be the same buffer material or different buffer materials.

(3)それから、インプリントモールド3と感光性配線ペースト層2を冷却し、露光量500mJ/cm2で感光性配線ペースト層2を露光、硬化させる(図5)。
露光量は感光性配線ペースト層2に用いられている光硬化性材料の感度によって決まる。通常10mJ/cm2〜2000mJ/cm2が適当である。
なお、露光は、場合によっては上記の冷却が完了する前に行ってもよい。
(3) Then, the imprint mold 3 and the photosensitive wiring paste layer 2 are cooled, and the photosensitive wiring paste layer 2 is exposed and cured with an exposure amount of 500 mJ / cm 2 (FIG. 5).
The exposure amount is determined by the sensitivity of the photocurable material used for the photosensitive wiring paste layer 2. It is appropriate usually 10mJ / cm 2 ~2000mJ / cm 2 .
In some cases, the exposure may be performed before the above cooling is completed.

(4)インプリントモールド3を被成型体10上から離型する。これにより、図5,6に示すように、基板1上には、感光性配線ペースト層2が、インプリントモールド3の凹部5aの形状に対応する形状に成型加工されて光硬化した領域(配線パターン)2aと、光インプリント用モールド3の凸部5bで押圧されることにより薄くなった未硬化の領域(未硬化膜)2bが残る。   (4) The imprint mold 3 is released from the molding target 10. As a result, as shown in FIGS. 5 and 6, a photosensitive wiring paste layer 2 on the substrate 1 is molded into a shape corresponding to the shape of the concave portion 5 a of the imprint mold 3 and is photocured (wiring). (Pattern) 2a and the uncured region (uncured film) 2b thinned by being pressed by the convex portion 5b of the mold 3 for optical imprinting remain.

(5)それから、未硬化膜(残膜)2b(図6)をウェットエッチング(現像)により除去することにより、配線パターン2aを得る(図7)。なお、ここでは、現像液として、4%のトリエタノールアミン水溶液を用いたが、現像液はこれに限られるものではない。   (5) Then, the uncured film (residual film) 2b (FIG. 6) is removed by wet etching (development) to obtain the wiring pattern 2a (FIG. 7). Here, although a 4% triethanolamine aqueous solution is used as the developer, the developer is not limited to this.

この実施例の配線パターンの形成方法では、上述のように、感光性配線ペースト層の厚みtpを下記の式(1):
6μm+V/S<tp<20μm+(V/S)……(1)
の要件を満たすようにしており、上記の式(1)における、tp>6μm+(V/S)の要件が満たされることにより、インプリントモールド3の凹部5aへの充填不良の発生が抑制、防止され、また、tp<20μm+(V/S)の要件が満たされることにより、現像(ウェットエッチング)工程における、感光性配線ペースト層2の未感光部の溶解による配線パターンの倒壊や剥がれの発生が抑制、防止される。その結果、配線パターンが微細なものである場合にも、高精度で、信頼性の高い配線パターンを効率よく形成することが可能になる。
In the wiring pattern forming method of this embodiment, as described above, the thickness tp of the photosensitive wiring paste layer is expressed by the following formula (1):
6 μm + V / S <tp <20 μm + (V / S) (1)
And satisfying the requirement of tp> 6 μm + (V / S) in the above formula (1), it is possible to suppress and prevent the occurrence of defective filling in the concave portion 5a of the imprint mold 3. In addition, when the requirement of tp <20 μm + (V / S) is satisfied, the wiring pattern collapses or peels off due to dissolution of the unexposed portion of the photosensitive wiring paste layer 2 in the development (wet etching) process. Suppressed and prevented. As a result, even when the wiring pattern is fine, it is possible to efficiently form a highly accurate and reliable wiring pattern.

また、この実施例1の配線パターンの形成方法によれば、形成すべき配線パターンのパターン形状が変更された場合などにおける条件出しの工数を低減することが可能で、生産性を向上させて製造コストを低減することが可能になる。   In addition, according to the wiring pattern forming method of the first embodiment, it is possible to reduce the man-hours for setting the condition when the pattern shape of the wiring pattern to be formed is changed, and to improve the productivity. Cost can be reduced.

この実施例2では、本発明の配線パターンの形成方法を適用して形成した、多層構造の配線パターン(コイル導体)を層間接続してなるコイルを内部に備えた積層インダクタを製造する場合を例にとって説明する。   In this second embodiment, a case where a multilayer inductor having a coil formed by applying a wiring pattern forming method of the present invention and having a multilayer wiring pattern (coil conductor) connected between layers is manufactured. I will explain to you.

(1)図8に示すように、基板31にキャリアフィルム32を貼り付け、キャリアフィルム32上に1層目の絶縁ペースト33aを印刷にて塗布する。この絶縁ペースト33aを硬化させて、最下層の(1層目の)絶縁層43aを形成する。   (1) As shown in FIG. 8, a carrier film 32 is attached to the substrate 31, and a first insulating paste 33 a is applied on the carrier film 32 by printing. The insulating paste 33a is cured to form the lowermost (first) insulating layer 43a.

基板31としては、表面粗さRa=0.1〜1μm、厚さ3mm、100mm□の石英基板などを用いることができる。   As the substrate 31, a quartz substrate having a surface roughness Ra = 0.1 to 1 μm, a thickness of 3 mm, and 100 mm □ can be used.

キャリアフィルム32としては、発泡剥離シート(日東電工製:リバアルファ)などを用いることができる。   As the carrier film 32, a foam release sheet (manufactured by Nitto Denko: Riva Alpha) or the like can be used.

絶縁ペースト33aとしては、例えば感光性ガラスペーストを使用し、UV照射して硬化させる。露光量は絶縁ペーストが十分に硬化する露光量を用いる。例えば、一般的な感光性アクリル系樹脂を用いた感光性ガラスペーストの場合、2000mJ/cm2程度の受光量とする。 As the insulating paste 33a, for example, a photosensitive glass paste is used and cured by UV irradiation. As the exposure amount, an exposure amount at which the insulating paste is sufficiently cured is used. For example, in the case of a photosensitive glass paste using a general photosensitive acrylic resin, the received light amount is about 2000 mJ / cm 2 .

(2)さらに、絶縁層43aの上に、感光性配線ペーストを以下の厚みで塗布して、感光性配線ペースト層34を形成する。
6μm+(V/S)<tp<20μm+(V/S)
tp:感光性配線ペースト層の厚み、
S :ペースト転写領域の面積、
V :インプリントモールドに形成された凹凸パターンの、感光性配線ペースト層と接する領域(パターン転写領域)における凹部の体積
なお、感光性配線ペーストとしては、熱可塑性を有する感光性導電ペースト、例えば感光性Agペーストを使用する。
塗布方法としては、例えば、印刷などの方法を用いることができる。
(2) Further, a photosensitive wiring paste is applied on the insulating layer 43a with the following thickness to form a photosensitive wiring paste layer.
6 μm + (V / S) <tp <20 μm + (V / S)
tp: the thickness of the photosensitive wiring paste layer,
S: area of paste transfer region,
V: Volume of the concave portion in the region (pattern transfer region) of the concavo-convex pattern formed on the imprint mold in contact with the photosensitive wiring paste layer. Note that as the photosensitive wiring paste, a photosensitive conductive paste having thermoplasticity, for example, photosensitive Sex Ag paste is used.
As a coating method, for example, a method such as printing can be used.

(3)図9に示すように、インプリントモールド3を、その下面側の凹凸パターン形成面4が、基板31,キャリアフィルム32、絶縁層43a、感光性配線ペースト層34を備えた被成型体40と対向するように重ね合わせ、100℃に加熱しながら5MPaの圧力で被成型体40を構成する感光性配線ペースト層34に押し付ける(プレスする)。
なお、インプリントモールド3としては、実施例1で用いたものと同じ構成のものを用いた(図2参照)。
(3) As shown in FIG. 9, the imprint mold 3 is a molded body in which the concave-convex pattern forming surface 4 on the lower surface side includes a substrate 31, a carrier film 32, an insulating layer 43 a, and a photosensitive wiring paste layer 34. 40, and is pressed (pressed) against the photosensitive wiring paste layer 34 constituting the molded body 40 under a pressure of 5 MPa while being heated to 100 ° C.
In addition, as the imprint mold 3, the thing of the same structure as what was used in Example 1 was used (refer FIG. 2).

なお、ここでは、100℃に加熱しながら5MPaの圧力でインプリントモールド3を感光性配線ペースト層34にプレスするようにしているが、このときの加熱温度は感光性配線ペースト層34(に含まれる樹脂)のガラス転移温度(Tg)以上で、かつ感光性配線ペースト層34(に含まれる樹脂)が熱硬化しない温度範囲であればよい。Tgが室温以下であれば、室温でプレスしてもよい。   Here, the imprint mold 3 is pressed onto the photosensitive wiring paste layer 34 at a pressure of 5 MPa while being heated to 100 ° C., but the heating temperature at this time is included in the photosensitive wiring paste layer 34 ( The resin may have a temperature range that is equal to or higher than the glass transition temperature (Tg) of the resin and the photosensitive wiring paste layer 34 (resin contained therein) is not thermally cured. If Tg is below room temperature, you may press at room temperature.

また、プレス時の圧力は、感光性配線ペースト層34に所望の凹凸パターンを形成(転写)することが可能な範囲であればよい。   Moreover, the pressure at the time of a press should just be a range which can form a desired uneven | corrugated pattern in the photosensitive wiring paste layer 34 (transfer).

このとき、図9に示すように、基板31を支持する第1のステージ11と基板31の間、および、インプリントモールド3とその上側に位置する第2のステージ21との間のそれぞれに緩衝材15,25を設置した状態でインプリントモールド3をプレスするようにしてもよい。   At this time, as shown in FIG. 9, buffering is provided between the first stage 11 supporting the substrate 31 and the substrate 31 and between the imprint mold 3 and the second stage 21 positioned above the imprint mold 3. The imprint mold 3 may be pressed with the materials 15 and 25 installed.

(4)それから、インプリントモールド3と被成型体40(を構成する感光性配線ペースト層34)を冷却し、露光量500mJ/cm2で感光性配線ペースト層34を露光、硬化させる(図10)。
露光量は感光性配線ペースト層34に用いられている光硬化性材料の感度によって決まる。通常10mJ/cm2〜2000mJ/cm2が適当である。
なお、露光は、場合によっては上記の冷却が完了する前に行ってもよい。
(4) Then, the imprint mold 3 and the molded body 40 (the photosensitive wiring paste layer 34) are cooled, and the photosensitive wiring paste layer 34 is exposed and cured with an exposure amount of 500 mJ / cm 2 (FIG. 10). ).
The exposure amount is determined by the sensitivity of the photocurable material used for the photosensitive wiring paste layer 34. It is appropriate usually 10mJ / cm 2 ~2000mJ / cm 2 .
In some cases, the exposure may be performed before the above cooling is completed.

(5)インプリントモールド3を被成型体40上から離型する。これにより、図11,12に示すように、基板31上には、インプリントモールド3の凹部5a(図2)の形状に対応する形状に成型加工され、光硬化した領域(配線パターン)34aと、インプリントモールド3の凸部5bで押圧されることにより薄くなった未硬化の領域(未硬化膜)34bが残る。   (5) The imprint mold 3 is released from the molding target 40. As a result, as shown in FIGS. 11 and 12, a region (wiring pattern) 34a formed on the substrate 31 is molded into a shape corresponding to the shape of the recess 5a (FIG. 2) of the imprint mold 3 and is photocured. The uncured region (uncured film) 34b that has been thinned by being pressed by the convex portion 5b of the imprint mold 3 remains.

(6)それから、未硬化膜(残膜)34bをウェットエッチング(現像)により除去し、1層目の配線パターン34aを得る(図12)。なお、ここでは、現像液として、例えば4%のトリエタノールアミン水溶液を用いる。   (6) Then, the uncured film (residual film) 34b is removed by wet etching (development) to obtain a first-layer wiring pattern 34a (FIG. 12). Here, for example, a 4% triethanolamine aqueous solution is used as the developer.

(7)次に、配線パターン34aを、90℃、10Pa、60分の条件で減圧処理した後、ホットプレートで200℃に加熱する。
減圧処理の条件はこれに限定されない。圧力が100Pa以下であれば、より短時間に効果を得ることができる。
(7) Next, the wiring pattern 34a is subjected to a decompression process at 90 ° C. and 10 Pa for 60 minutes, and then heated to 200 ° C. with a hot plate.
The conditions for the decompression process are not limited to this. If the pressure is 100 Pa or less, the effect can be obtained in a shorter time.

(8)それから、図13に示すように、配線パターン34a上に、2層目の絶縁ペースト33bを、スクリーン版38a、スキージ38bを用いるスクリーン印刷法により10μmの厚さに塗布する。
なお、2層目の絶縁ペースト33bの塗布方法はスクリーン印刷法に限られるものではなく、他の方法を用いることも可能である。
また、2層目の絶縁ペースト33bは、例えば1層目の絶縁ペースト33aと同じ感光性ガラスペーストを使用することができる。また、1層目の絶縁ペーストとは異なるものを用いることも可能である。
(8) Then, as shown in FIG. 13, a second layer of insulating paste 33b is applied on the wiring pattern 34a by a screen printing method using a screen plate 38a and a squeegee 38b to a thickness of 10 μm.
Note that the method of applying the second-layer insulating paste 33b is not limited to the screen printing method, and other methods can be used.
Further, as the second-layer insulating paste 33b, for example, the same photosensitive glass paste as the first-layer insulating paste 33a can be used. It is also possible to use a different one from the first-layer insulating paste.

(9)それから、必要に応じて、図14に示すように、2層目の絶縁ペースト33bに、ビアホール用貫通孔36を形成する。
感光性ガラスペーストの場合、フォトリソグラフィーでビアホールパターンを形成することができる。加工条件としては、露光量100mJ/cm2、現像30秒(現像液:2%Na2CO3水溶液)などが例示される。
上記ビアホール用貫通孔36の形成の際に同時に、またはビアホール用貫通孔36を形成した後に、絶縁ペースト33bを硬化させて2層目の絶縁層43bを形成する。
(9) Then, if necessary, a via hole through hole 36 is formed in the second insulating paste 33b as shown in FIG.
In the case of a photosensitive glass paste, a via hole pattern can be formed by photolithography. Examples of processing conditions include an exposure amount of 100 mJ / cm 2 , development for 30 seconds (developer: 2% Na 2 CO 3 aqueous solution), and the like.
Simultaneously with the formation of the via hole through hole 36 or after the formation of the via hole through hole 36, the insulating paste 33b is cured to form the second insulating layer 43b.

(10)それから、上記(2)〜(9)の工程を繰り返して、所定の層数の配線パターン34aを形成した後、最上層の配線パターン34a上に3層目(最上層)の絶縁ペースト33cを印刷し、UV照射して硬化させることにより最上層(3層目)の絶縁層43cを形成する(図15)。   (10) Then, the steps (2) to (9) are repeated to form a predetermined number of wiring patterns 34a, and then the third (uppermost) insulating paste is formed on the uppermost wiring pattern 34a. 33c is printed and cured by UV irradiation to form the uppermost (third layer) insulating layer 43c (FIG. 15).

なお、図15では、便宜上、配線パターンは2層構造で、ビアホール導体37により、層間接続された状態を示しているが、配線パターンは3層以上の多層構造とすることが可能であり、この実施例のような積層インダクタの場合も通常は3層以上の多層構造となる。   In FIG. 15, for the sake of convenience, the wiring pattern has a two-layer structure and the interlayer connection is shown by the via-hole conductor 37. However, the wiring pattern can have a multilayer structure of three or more layers. In the case of the multilayer inductor as in the embodiment, it usually has a multilayer structure of three or more layers.

また、最上層の絶縁層43cを形成するための絶縁ペースト33cとしても、例えば1,2層目の絶縁ペースト33a,33bと同じ絶縁ペースト(感光性ガラスペースト)を使用する。ただし、1層目,2層目の絶縁ペーストとは異なるものを用いることも可能である。   Further, as the insulating paste 33c for forming the uppermost insulating layer 43c, for example, the same insulating paste (photosensitive glass paste) as the first and second insulating pastes 33a and 33b is used. However, it is possible to use a different one from the first and second insulating pastes.

(11)それから、ダイシングして個々のチップに分割し、キャリアフィルムを剥離するとともに基板を除去する。   (11) Then, the wafer is diced and divided into individual chips, the carrier film is peeled off, and the substrate is removed.

(12)個々のチップ39(図16)を焼成することによりチップ素子を得る。そして、必要に応じてチップ素子をバレル研磨した後、外部電極の形成を行う。   (12) A chip element is obtained by firing individual chips 39 (FIG. 16). Then, after the chip element is barrel-polished as necessary, external electrodes are formed.

これにより、図17に模式的に示すように、配線パターン(34a(図15))が焼成されてなる配線(コイル導体)134が、絶縁層143に配設されたビアホール導体(図示せず)を介して接続されてなるコイル120を内部に備えるとともに、コイル120の両端部と導通するように配設された一対の外部電極140a,140bを備えた積層型コイル部品100が得られる。外部電極としては、例えば、Ni層を下層として、その上に、Cuめっき、Snめっきなどが施された構造を有する外部電極を形成する。   Thereby, as schematically shown in FIG. 17, a wiring (coil conductor) 134 obtained by firing the wiring pattern (34 a (FIG. 15)) is a via-hole conductor (not shown) disposed in the insulating layer 143. Thus, the laminated coil component 100 including a pair of external electrodes 140a and 140b arranged to be electrically connected to both ends of the coil 120 is obtained. As the external electrode, for example, an external electrode having a structure in which a Ni layer is used as a lower layer and Cu plating, Sn plating, or the like is applied thereon is formed.

この実施例2では,配線パターンと絶縁層を交互に形成して、複数の配線パターンが絶縁層を介して積層された多層構造の配線パターンが得られるようにしているので、積層インダクタなどを効率よく製造することができる。   In the second embodiment, the wiring pattern and the insulating layer are alternately formed to obtain a wiring pattern having a multilayer structure in which a plurality of wiring patterns are stacked via the insulating layer. Can be manufactured well.

また、この実施例2においても、上記実施例1の場合と同様に、感光性配線ペースト層の厚みtpが、6μm+(V/S)<tp<20μm+(V/S)の要件を満たすようにしているので、インプリントモールドの凹部への感光性配線ペーストの充填を確実に行うことが可能になるとともに、現像(ウェットエッチング)の際に、配線パターンの下部における未感光部が溶解しすぎることによる配線パターンの倒壊や剥がれの発生を抑制、防止することが可能になり、微細な配線パターンを形成する場合にも高精度で、信頼性の高い配線パターンを形成することが可能になる。
また、この実施例2の配線パターンの形成方法によれば、形成すべき配線パターンのパターン形状が変更された場合などにおける条件出しの工数を低減することが可能で、生産性を向上させて製造コストを低減することが可能になる。
In Example 2, as in the case of Example 1, the thickness tp of the photosensitive wiring paste layer satisfies the requirement of 6 μm + (V / S) <tp <20 μm + (V / S). As a result, the photosensitive wiring paste can be reliably filled into the recesses of the imprint mold, and the unexposed area below the wiring pattern is excessively dissolved during development (wet etching). Therefore, it is possible to suppress or prevent the occurrence of the collapse or peeling of the wiring pattern due to the above, and it is possible to form a highly accurate and reliable wiring pattern even when a fine wiring pattern is formed.
Further, according to the method of forming the wiring pattern of the second embodiment, it is possible to reduce the man-hours for setting the condition when the pattern shape of the wiring pattern to be formed is changed, and to improve the productivity. Cost can be reduced.

また、この実施例2では、積層インダクタを製造する場合を例にとって説明したが、本発明は、例えば、LCフィルタなどの他の積層電子部品を製造する場合にも適用することが可能である。   In the second embodiment, the case where the multilayer inductor is manufactured has been described as an example. However, the present invention can also be applied to the case where other multilayer electronic components such as an LC filter are manufactured.

また、上記実施例2では、絶縁層へのビアホール用貫通孔の形成にフォトリソグラフィーを用いたが、ビアホール用貫通孔の形状に加工したモールドを用いて光インプリント工法により形成することも可能である。   In the second embodiment, photolithography is used to form the via hole through hole in the insulating layer. However, it is also possible to form the via hole through hole by using a mold processed into the shape of the via hole through hole. is there.

本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。   The present invention is not limited to the above embodiments in other points, and various applications and modifications can be made within the scope of the invention.

1 基板
2 感光性配線ペースト層
2a 感光性配線ペースト層の光硬化した領域(配線パターン)
2b 感光性配線ペースト層の未硬化の領域
3 インプリントモールド
4 凹凸パターン形成面
10 被成型体
5a インプリントモールドの凹部
5b インプリントモールドの凸部
11 第1ステージ
15 緩衝層
16 膜(遮光膜)
17 凹凸パターン
21 第2ステージ
25 緩衝層
31 基板
32 キャリアフィルム
33a 1層目の絶縁ペースト
33b 2層目の絶縁ペースト
33c 3層目の絶縁ペースト
34 感光性配線ペースト層
34a 感光性配線ペースト層の光硬化した領域(配線パターン)
34b 感光性配線ペーストの未硬化の領域
36 ビアホール用貫通孔
37 ビアホール導体
38a スクリーン版
38b スキージ
39 チップ
40 被成型体
43a 絶縁ペーストが硬化した最下層の絶縁層
43b 2層目の絶縁層
43c 最上層(3層目)の絶縁層
100 積層型コイル部品
120 コイル
134 コイル導体
143 絶縁層
140a,140b 外部電極
DESCRIPTION OF SYMBOLS 1 Substrate 2 Photosensitive wiring paste layer 2a Photocured region (wiring pattern) of photosensitive wiring paste layer
2b Uncured region of photosensitive wiring paste layer 3 Imprint mold 4 Concave and convex pattern forming surface 10 Molded object 5a Concave portion of imprint mold 5b Convex portion of imprint mold 11 First stage 15 Buffer layer 16 Film (light shielding film)
17 Concavity and convexity pattern 21 Second stage 25 Buffer layer 31 Substrate 32 Carrier film 33a First insulating paste 33b Second insulating paste 33c Third insulating paste 34 Photosensitive wiring paste layer 34a Light of photosensitive wiring paste layer Hardened area (wiring pattern)
34b Uncured region of photosensitive wiring paste 36 Via hole for via hole 37 Via hole conductor 38a Screen plate 38b Squeegee 39 Chip 40 Molded body 43a Lowermost insulating layer cured insulating paste 43b Second insulating layer 43c Uppermost layer (Third layer) insulating layer 100 laminated coil component 120 coil 134 coil conductor 143 insulating layer 140a, 140b external electrode

Claims (3)

感光性配線ペーストを塗布して感光性配線ペースト層を形成する工程と、
所定の凹凸パターンを有し、凸部表面に遮光膜が形成されたインプリントモールドを、前記感光性配線ペースト層に押し付け、前記インプリントモールドを通して前記感光性配線ペースト層に光照射する工程と、
前記感光性配線ペースト層の光硬化していない未感光部をウェットエッチングにより除去することにより所定の配線パターンを形成する工程と
を備えた配線パターンの形成方法であって、
前記感光性配線ペースト層の厚みtpを、下記の式(1)の範囲に規定することを特徴とする配線パターンの形成方法。
6μm+(V/S)<tp<20μm+(V/S)……(1)
ただし、
tp:感光性配線ペースト層の厚み、
S:ペースト転写領域の面積、
V:前記凹凸パターンの、前記感光性配線ペースト層と接する領域における凹部の体積
Applying a photosensitive wiring paste to form a photosensitive wiring paste layer; and
A step of pressing an imprint mold having a predetermined concavo-convex pattern and having a light-shielding film formed on the surface of the convex portion against the photosensitive wiring paste layer, and irradiating the photosensitive wiring paste layer with light through the imprint mold;
Forming a predetermined wiring pattern by removing a non-light-cured unexposed portion of the photosensitive wiring paste layer by wet etching, and a wiring pattern forming method comprising:
A method of forming a wiring pattern, characterized in that a thickness tp of the photosensitive wiring paste layer is defined within a range of the following formula (1).
6 μm + (V / S) <tp <20 μm + (V / S) (1)
However,
tp: the thickness of the photosensitive wiring paste layer,
S: area of paste transfer region,
V: Volume of the concave portion in the region of the concave / convex pattern in contact with the photosensitive wiring paste layer
複数の配線パターンが絶縁層を介して積層された多層構造を有する配線パターンの形成方法であって、
(a)請求項1に記載の方法により配線パターンを形成する工程と、
(b)前記配線パターンを覆うように絶縁層を形成する工程と、
(c)前記絶縁層上に請求項1に記載の方法により配線パターンを形成する工程と
を備えていることを特徴とする配線パターンの形成方法。
A method of forming a wiring pattern having a multilayer structure in which a plurality of wiring patterns are laminated via an insulating layer,
(a) forming a wiring pattern by the method according to claim 1;
(b) forming an insulating layer so as to cover the wiring pattern;
and (c) forming a wiring pattern on the insulating layer by the method according to claim 1.
前記感光性配線ペーストがAgを主成分とするものであることを特徴とする請求項1または2記載の配線パターンの形成方法。   3. The method of forming a wiring pattern according to claim 1, wherein the photosensitive wiring paste is mainly composed of Ag.
JP2009110329A 2009-04-30 2009-04-30 Forming method of wiring pattern Withdrawn JP2010262959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110329A JP2010262959A (en) 2009-04-30 2009-04-30 Forming method of wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110329A JP2010262959A (en) 2009-04-30 2009-04-30 Forming method of wiring pattern

Publications (1)

Publication Number Publication Date
JP2010262959A true JP2010262959A (en) 2010-11-18

Family

ID=43360841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110329A Withdrawn JP2010262959A (en) 2009-04-30 2009-04-30 Forming method of wiring pattern

Country Status (1)

Country Link
JP (1) JP2010262959A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019527938A (en) * 2016-08-05 2019-10-03 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Method for imprint lithography of conductive materials, stamp for imprint lithography, and apparatus for imprint lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019527938A (en) * 2016-08-05 2019-10-03 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Method for imprint lithography of conductive materials, stamp for imprint lithography, and apparatus for imprint lithography

Similar Documents

Publication Publication Date Title
US20220046801A1 (en) Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board
CN101170874B (en) Method for forming transcription circuit and method for manufacturing circuit board
JP2009127105A (en) Method for manufacturing electroforming component
TWI482549B (en) Manufacturing method for printed circuit board
JP2010262959A (en) Forming method of wiring pattern
JP5891861B2 (en) Reverse printing method and reverse printing apparatus
JP2010287765A (en) Imprinting method, wiring pattern forming method, and multilayer electronic component
CN113873771A (en) Manufacturing process suitable for ultra-fine FPC (flexible printed circuit) circuit
JP2019016616A (en) Imprint mold, manufacturing method of the same, and method of manufacturing wiring substrate
JP2010247461A (en) Imprinting method
JP2006201434A (en) Photomask for exposure of solder resist and wiring substrate exposed using the same or method for producing the same
KR100782403B1 (en) Method for manufacturing circuit board
WO2017081828A1 (en) Sheet coil manufacturing method
JP7329359B2 (en) screen printing mask
TWI420990B (en) Method for manufacturing printed circuit board
JP2006253606A (en) Method for manufacturing ceramic green sheet and ceramic electronic device
JP5929396B2 (en) Wiring board manufacturing method
JPWO2022181611A5 (en)
JP2012198357A (en) Exposure mask film for printed wiring board and manufacturing method of the same
JP2012199351A (en) Manufacturing method for print circuit board
JP6695678B2 (en) Intaglio for gravure offset printing and method of manufacturing the same
JPWO2022138154A5 (en)
JP2008227045A (en) Method of manufacturing transfer conductor, and electrocasting matrix
KR20120007759A (en) A cliche for printing ink and a method of fabricating thereof
TW201301342A (en) Method for forming pattern, and pattern structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120703