JP2010258330A

JP2010258330A - Semiconductor device

Info

Publication number: JP2010258330A
Application number: JP2009108853A
Authority: JP
Inventors: Yoshiki Takayama; 義樹高山
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-04-28
Filing date: 2009-04-28
Publication date: 2010-11-11

Abstract

<P>PROBLEM TO BE SOLVED: To suppress deterioration of mounting reliability when connecting a semiconductor device to a mounting substrate through solder while restraining cost increase. <P>SOLUTION: In this semiconductor device 101, a semiconductor chip 1 is arranged on the upper surface of a substrate 2, and a lid body 5 is arranged on the upper surface of a rib 4. Recessed parts 2a, 2a,... extending in the thickness direction of the substrate 2 are formed on side faces of the substrate 2, and a side face part 6 of an external terminal 7 is formed on an inner surface of each recessed part 2a. An upper surface pad 9 is formed at a part exposed from the substrate 2 out of the undersurface of the rib 4. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体デバイスに関し、特に、外部端子が基板の側面上に形成された半導体デバイスに関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which external terminals are formed on a side surface of a substrate.

近年、電子機器の小型化はますます加速しており、電子機器に使用される半導体デバイスも例外ではなく、ますますの小型化が必要とされている。半導体デバイスの一種である光学デバイスでは、例えば、パッケージの凹部内に光学素子が収納されており、保護ガラス等（以下、透明部材という）によって凹部の開口が封じられている。このような光学デバイスでは、透明部材のうちパッケージの上面に接着される部分の幅が縮小されていることに加えて、透明部材の外形からパッケージの外形までの距離が縮小されている。これにより、凹部の側壁となる部分の厚みを縮小することができ、よって、光学デバイスの小型化を図ることができる。また、このような光学デバイスでは、パッケージが例えばセラミックなどで形成されており、パッケージの側面上と下面上とに外部接続用の端子（外部端子）が直接設けられている。これにより、実装基板上においてパッケージが占める面積を小さくすることができる。 In recent years, miniaturization of electronic equipment has been accelerated, and semiconductor devices used in electronic equipment are no exception, and further miniaturization is required. In an optical device that is a kind of semiconductor device, for example, an optical element is housed in a recess of a package, and the opening of the recess is sealed with a protective glass or the like (hereinafter referred to as a transparent member). In such an optical device, in addition to the reduced width of the portion of the transparent member bonded to the upper surface of the package, the distance from the outer shape of the transparent member to the outer shape of the package is reduced. Thereby, the thickness of the part used as the side wall of a recessed part can be reduced, Therefore Size reduction of an optical device can be achieved. In such an optical device, the package is made of, for example, ceramic, and external connection terminals (external terminals) are directly provided on the side surface and the lower surface of the package. Thereby, the area which a package occupies on a mounting substrate can be made small.

このようなリードレスのパッケージ（側面上と下面上とに外部端子が直接設けられているパッケージ）を実装基板に接続するときには、パッケージの下面上に設けられた外部端子及びパッケージの側面上に設けられた外部端子と実装基板の電極とを半田により電気的に接続させる。これにより、半導体デバイスを実装基板に固定することができるとともに、半導体デバイスを実装基板に電気的に接続することができる。しかし、実装基板に対する半導体デバイスの接続強度は、リードレスのパッケージを実装基板に接続するときの方がリードを介してパッケージを実装基板に接続するときよりも弱い。その上、近年の半導体デバイスの小型化及び高機能化に伴い単位面積あたりの外部端子数が増加しているので、外部端子のサイズが小さくなっている。そのため、リードレスのパッケージでは、実装基板に対する半導体デバイスの接続強度がさらに低下する。それだけでなく、半導体デバイスの駆動などにより半導体デバイスの温度が上昇すると、パッケージの線膨張係数と実装基板の線膨張係数との差が大きくなるので、その線膨張係数の差に起因する応力が大きくなる。そのため、半田接合部（半田により半導体デバイスと実装基板とが接続された部分）が破壊し易くなる。半田接合部の破壊に起因して上記応力が更に大きくなる場合がある。このように半田を介してリードレスのパッケージを実装基板に接続させると、実装信頼性の低下を引き起こす場合がある。 When connecting such a leadless package (a package in which external terminals are directly provided on the side surface and the lower surface) to the mounting substrate, the external terminals provided on the lower surface of the package and the side surfaces of the package are provided. The external terminals thus formed and the electrodes of the mounting board are electrically connected by solder. Thereby, the semiconductor device can be fixed to the mounting substrate, and the semiconductor device can be electrically connected to the mounting substrate. However, the connection strength of the semiconductor device to the mounting substrate is weaker when the leadless package is connected to the mounting substrate than when the package is connected to the mounting substrate via the leads. In addition, since the number of external terminals per unit area has increased with the recent miniaturization and higher functionality of semiconductor devices, the size of the external terminals has been reduced. Therefore, in the leadless package, the connection strength of the semiconductor device to the mounting substrate is further reduced. In addition, if the temperature of the semiconductor device rises due to driving of the semiconductor device, etc., the difference between the linear expansion coefficient of the package and the linear expansion coefficient of the mounting board increases, so the stress due to the difference in the linear expansion coefficient increases. Become. For this reason, the solder joint portion (the portion where the semiconductor device and the mounting substrate are connected by solder) is easily broken. The stress may be further increased due to breakage of the solder joint. When the leadless package is connected to the mounting substrate through the solder as described above, the mounting reliability may be lowered.

このような問題に対し、半田ペーストに熱硬化型フラックスを混入させるという方法が開示されている（例えば、特許文献１）。この方法では、半田だけでなく熱硬化型フラックスを介して半導体デバイスと実装基板とを接続することができるので、実装信頼性を向上させることができる。 In order to solve such a problem, a method of mixing a thermosetting flux into the solder paste is disclosed (for example, Patent Document 1). In this method, since the semiconductor device and the mounting substrate can be connected not only by solder but also by a thermosetting flux, mounting reliability can be improved.

特開２００６―１１４５４２号公報JP 2006-114542 A

しかし、特許文献１に開示された方法では、半導体デバイスが実装基板に強固に接続されるため、半導体デバイスを実装基板に接続した後にその実装基板から半導体デバイスを取り外すことは不可能である。そのため、半導体デバイスを修理することができない。半導体デバイスは、一般的に、他の部品に比べて高価である。よって、半導体デバイスを修理することができなければ、半導体デバイスのコストが大幅に上昇し、電子機器のコスト上昇を招来する。また、熱硬化型フラックス入り半田ペースト材料も高価であるので、低コストで電子機器を提供することは難しい。 However, in the method disclosed in Patent Document 1, since the semiconductor device is firmly connected to the mounting substrate, it is impossible to remove the semiconductor device from the mounting substrate after the semiconductor device is connected to the mounting substrate. As a result, the semiconductor device cannot be repaired. Semiconductor devices are generally more expensive than other components. Therefore, if the semiconductor device cannot be repaired, the cost of the semiconductor device is significantly increased, and the cost of the electronic device is increased. Moreover, since the thermosetting flux-cored solder paste material is also expensive, it is difficult to provide an electronic device at a low cost.

本発明は、上記課題を解決するものであり、コストの上昇を抑えつつ、半田を介して実装基板に接続された場合における実装信頼性の低下が抑制された半導体デバイスを提供することを目的とする。 An object of the present invention is to solve the above-mentioned problems, and to provide a semiconductor device in which a decrease in mounting reliability when connected to a mounting substrate via solder is suppressed while suppressing an increase in cost. To do.

本発明の半導体デバイスは、半導体チップと、半導体チップを収容するパッケージとを備えている。パッケージは、基板と、パッケージ側壁とを有している。基板の上面には半導体チップが設けられている。パッケージ側壁は、基板の上面のうち半導体チップが設けられた領域よりも周縁に少なくとも設けられており、半導体チップを取り囲んでいる。基板の側面には、基板の厚み方向に延びるとともにパッケージ側壁の下面の一部分を露出させる凹部が形成されている。その凹部の内面上には、外部端子が設けられている。パッケージ側壁の下面のうち基板から露出している部分の上には、パッドが設けられている。 The semiconductor device of the present invention includes a semiconductor chip and a package that accommodates the semiconductor chip. The package has a substrate and a package sidewall. A semiconductor chip is provided on the upper surface of the substrate. The package side wall is provided at least on the periphery of the upper surface of the substrate rather than the region where the semiconductor chip is provided, and surrounds the semiconductor chip. On the side surface of the substrate, a recess is formed that extends in the thickness direction of the substrate and exposes a part of the lower surface of the package side wall. External terminals are provided on the inner surface of the recess. A pad is provided on a portion of the lower surface of the package side wall that is exposed from the substrate.

上記構成では、半田を外部端子の上に設けると、半田は外部端子の上だけでなくパッドの上にも濡れ広がる。よって、半導体デバイスがパッドを有していない場合に比べて、半田フィレットのうち外部端子の上に位置する部分の厚みが厚くなる。従って、半田を介して上記構成の半導体デバイスを実装基板に接続すると、半導体デバイスがパッドを有していない場合よりも実装基板に対する半導体デバイスの接続強度を大きくすることができる。よって、パッケージの線膨張係数と実装基板の線膨張係数との差に起因する応力を低減させることができるので、半田を介して半導体デバイスを実装基板に接続した場合における実装信頼性を向上させることができる。 In the above configuration, when the solder is provided on the external terminal, the solder spreads not only on the external terminal but also on the pad. Therefore, compared with the case where a semiconductor device does not have a pad, the thickness of the part located on an external terminal among solder fillets becomes thick. Accordingly, when the semiconductor device having the above-described configuration is connected to the mounting substrate via the solder, the connection strength of the semiconductor device to the mounting substrate can be increased as compared with the case where the semiconductor device does not have a pad. Therefore, stress due to the difference between the linear expansion coefficient of the package and the linear expansion coefficient of the mounting board can be reduced, so that the mounting reliability when the semiconductor device is connected to the mounting board via solder is improved. Can do.

また、上記構成では、熱硬化型フラックスを含有する半田を用いて上記構成の半導体デバイスを実装基板に接続しなくても実装信頼性を向上させることができる。よって、上記構成の半導体デバイスを実装基板へ接続した後にその実装基板から取り外すことができ、半導体デバイスを低コストで提供することができる。 Moreover, in the said structure, mounting reliability can be improved even if it does not connect the semiconductor device of the said structure to a mounting board | substrate using the solder containing a thermosetting flux. Therefore, after connecting the semiconductor device having the above structure to the mounting substrate, it can be removed from the mounting substrate, and the semiconductor device can be provided at low cost.

なお、「実装信頼性の向上」とは、例えば、半導体デバイスを実装基板へ実装した後に温度サイクル試験又は落下試験などにより半導体デバイスにストレスが発生しても半田接合部が金属疲労などに起因して破壊することを防止できることであり、上記原因などにより半導体デバイスにストレスが発生しても半導体デバイスの基板が割れることを防止できることである。 “Improvement of mounting reliability” means that, for example, even if a stress is generated in the semiconductor device by a temperature cycle test or a drop test after the semiconductor device is mounted on the mounting substrate, the solder joint is caused by metal fatigue or the like. It is possible to prevent the substrate of the semiconductor device from being broken even if stress is generated in the semiconductor device due to the above-mentioned causes.

本発明の半導体デバイスでは、基板は、コーナー部を有していることが好ましく、凹部は、基板の側面のうちコーナー部に設けられていても良いし、基板の側面のうちコーナー部以外の部分に設けられていても良い。 In the semiconductor device of the present invention, the substrate preferably has a corner portion, and the recess may be provided in the corner portion of the side surface of the substrate, or a portion other than the corner portion of the side surface of the substrate. May be provided.

本発明の半導体デバイスでは、パッドは、外部端子からパッケージ側壁の下面上に庇状に延びていても良いし、外部端子と接続されていなくても良い。 In the semiconductor device of the present invention, the pad may extend in a bowl shape from the external terminal to the lower surface of the package side wall, or may not be connected to the external terminal.

本発明の半導体デバイスでは、外部端子は、凹部の内面上に設けられた側面部と、側面部から基板の下面上に延びる下面部を有していることが好ましい。これにより、半導体デバイスと実装基板との接続強度を確保することができる。 In the semiconductor device of the present invention, the external terminal preferably has a side surface provided on the inner surface of the recess and a lower surface extending from the side surface to the lower surface of the substrate. Thereby, the connection strength between the semiconductor device and the mounting substrate can be ensured.

後述の好ましい実施形態では、半導体チップの上面よりも上には、蓋体が設けられている。また、パッケージ側壁は、基板の上面のうち半導体チップが設けられた領域よりも周縁に設けられており、蓋体を支持する支持部材である。半導体チップが光学素子である場合には、蓋体は透明部材であることが好ましい。 In a preferred embodiment described later, a lid is provided above the upper surface of the semiconductor chip. Further, the package side wall is provided on the periphery of the upper surface of the substrate rather than the region where the semiconductor chip is provided, and is a support member that supports the lid. When the semiconductor chip is an optical element, the lid is preferably a transparent member.

後述の好ましい別の実施形態では、パッケージ側壁は、半導体チップを封止する封止樹脂である。半導体チップが光学素子である場合には、半導体チップの上面に接するように透明部材が設けられており、封止樹脂は透明部材の上面を露出している。 In another preferred embodiment described later, the package side wall is a sealing resin for sealing the semiconductor chip. When the semiconductor chip is an optical element, a transparent member is provided in contact with the upper surface of the semiconductor chip, and the sealing resin exposes the upper surface of the transparent member.

本発明では、コスト上昇を抑制しつつ、半田を介して実装基板へ接続した場合における実装信頼性を向上させることができる。 In the present invention, it is possible to improve the mounting reliability when connected to the mounting substrate via solder while suppressing an increase in cost.

（ａ）は本発明の第１の実施形態に係る光学デバイスの上面図であり、（ｂ）はその側面図であり、（ｃ）はその下面図であり、（ｄ）は（ａ）に示すID−ID’線における断面図である。(A) is the top view of the optical device which concerns on the 1st Embodiment of this invention, (b) is the side view, (c) is the bottom view, (d) is (a). It is sectional drawing in the ID-ID 'line shown. （ａ）は本発明の第１の実施形態に係る光学デバイスが実装基板に接続されたときの要部断面図であり、（ｂ）は従来の光学デバイスが実装基板に接続されたときの要部断面図である。(A) is principal part sectional drawing when the optical device which concerns on the 1st Embodiment of this invention is connected to the mounting board, (b) is essential when the conventional optical device is connected to the mounting board. FIG. （ａ）及び（ｂ）は、本発明の第１の実施形態における光学デバイス１０１の上面パッド９の変形例を示した断面図である。(A) And (b) is sectional drawing which showed the modification of the upper surface pad 9 of the optical device 101 in the 1st Embodiment of this invention. （ａ）は本発明の第２の実施形態に係る光学デバイスの上面図であり、（ｂ）はその側面図であり、（ｃ）はその下面図であり、（ｄ）は（ａ）に示すIVD−IVD’線における断面図である。(A) is the top view of the optical device which concerns on the 2nd Embodiment of this invention, (b) is the side view, (c) is the bottom view, (d) is (a). It is sectional drawing in the IVD-IVD 'line shown. （ａ）は本発明の第３の実施形態に係る光学デバイスの上面図であり、（ｂ）はその側面図であり、（ｃ）はその下面図であり、（ｄ）は（ａ）に示すVD−VD’線における断面図である。(A) is the top view of the optical device which concerns on the 3rd Embodiment of this invention, (b) is the side view, (c) is the bottom view, (d) is (a). It is sectional drawing in the VD-VD 'line shown. （ａ）は本発明の第４の実施形態に係る光学デバイスの上面図であり、（ｂ）はその側面図であり、（ｃ）はその下面図であり、（ｄ）は（ａ）に示すVID−VID’線における断面図である。(A) is the top view of the optical device which concerns on the 4th Embodiment of this invention, (b) is the side view, (c) is the bottom view, (d) is (a). It is sectional drawing in the VID-VID 'line shown.

以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面は概略図であり、図面に示した部材の寸法および個数は、実際のデバイスとは異なる。以下に示す実施形態では、半導体デバイスの一例として光学デバイスを挙げているので、半導体チップの一例として光学チップを挙げ、蓋体の一例として透明部材を挙げている。また、以下では、同一の部材に対して同一の符号を付け、その説明を省略する場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The drawings are schematic, and the dimensions and the number of members shown in the drawings are different from actual devices. In the embodiment described below, since an optical device is cited as an example of a semiconductor device, an optical chip is cited as an example of a semiconductor chip, and a transparent member is cited as an example of a lid. Moreover, below, the same code | symbol may be attached | subjected with respect to the same member, and the description may be abbreviate | omitted.

（第１の実施形態）
以下、図１（ａ）〜（ｄ）、図２（ａ）〜（ｂ）及び図３（ａ）〜（ｂ）を参照して、本発明の第１の実施形態に係る光学デバイス１０１の構成について説明する。図１（ａ）は本実施形態に係る光学デバイス１０１の上面図であり、図１（ｂ）は光学デバイス１０１の側面図であり、図１（ｃ）は光学デバイス１０１の下面図であり、図１（ｄ）は図１（ａ）に示すID−ID’線における断面図である。図２（ａ）は光学デバイス１０１が実装基板１１に接続されたときの要部断面図であり、図２（ｂ）は従来の光学デバイスが実装基板１１に接続されたときの要部断面図である。図３（ａ）及び（ｂ）は、それぞれ、光学デバイス１０１の上面パッド（パッド）９の変形例を示した断面図である。 (First embodiment)
Hereinafter, with reference to FIGS. 1A to 1D, FIGS. 2A to 2B, and FIGS. 3A to 3B, the optical device 101 according to the first embodiment of the present invention is described. The configuration will be described. 1A is a top view of the optical device 101 according to the present embodiment, FIG. 1B is a side view of the optical device 101, and FIG. 1C is a bottom view of the optical device 101. FIG. 1D is a cross-sectional view taken along line ID-ID ′ shown in FIG. 2A is a cross-sectional view of the main part when the optical device 101 is connected to the mounting board 11, and FIG. 2B is a cross-sectional view of the main part when the conventional optical device is connected to the mounting board 11. It is. 3A and 3B are cross-sectional views showing modifications of the upper surface pad (pad) 9 of the optical device 101, respectively.

本実施形態に係る光学デバイス１０１では、図１（ａ）〜（ｄ）に示すように、光学チップ１がパッケージ３の凹部内に収納されており、透明部材５がパッケージ３の凹部の開口を封じている。このような光学デバイス１０１は、図２（ａ）に示すように、外部端子７，７，…を介して実装基板１１の電極パッド１３，１３，…に電気的に接続される。 In the optical device 101 according to the present embodiment, as shown in FIGS. 1A to 1D, the optical chip 1 is housed in the recess of the package 3, and the transparent member 5 has an opening in the recess of the package 3. Sealed. As shown in FIG. 2A, such an optical device 101 is electrically connected to the electrode pads 13, 13,... Of the mounting substrate 11 via the external terminals 7, 7,.

光学デバイス１０１の構成を詳細に説明すると、パッケージ３は基板２とリブ（パッケージ側壁）４とを有している。基板２は、セラミックからなる層が積層されたものであっても良く、樹脂層が積層されたものであっても良い。リブ４は、基板２の上面の周縁に設けられており、透明部材５を支持する支持部材として機能する。 The configuration of the optical device 101 will be described in detail. The package 3 has a substrate 2 and ribs (package side walls) 4. The substrate 2 may be a laminate of ceramic layers or a laminate of resin layers. The rib 4 is provided on the periphery of the upper surface of the substrate 2 and functions as a support member that supports the transparent member 5.

基板２の側面には凹部２ａ，２ａ，…が形成されている。凹部２ａ，２ａ，…は、基板２の各コーナー部２ｂだけでなく基板２のコーナー部２ｂ以外の部分にも形成されており、コーナー部２ｂ以外の部分では互いに間隔を開けて形成されている。また、各凹部２ａは、基板２の厚み方向に延びるように基板２の側面に形成されており、リブ４の下面の一部分を露出している。 On the side surface of the substrate 2, recesses 2a, 2a,... Are formed. The recesses 2a, 2a,... Are formed not only at the corner portions 2b of the substrate 2 but also at portions other than the corner portions 2b of the substrate 2, and are formed at intervals in portions other than the corner portions 2b. . Each recess 2 a is formed on the side surface of the substrate 2 so as to extend in the thickness direction of the substrate 2, and a part of the lower surface of the rib 4 is exposed.

各外部端子７は、側面部６と下面部８とを有している。各側面部６は凹部２ａの内面上に設けられており、各下面部８は側面部６から基板２の下面上に延びるように設けられている。このような各外部端子７の表面には例えば金メッキが施されており、これにより、半田付け性を向上させることができる。つまり、各外部端子７上に半田を設けると、その半田は外部端子７上に濡れ広がるとともに外部端子７に強固に結びつけられる。 Each external terminal 7 has a side surface portion 6 and a lower surface portion 8. Each side surface portion 6 is provided on the inner surface of the recess 2 a, and each lower surface portion 8 is provided so as to extend from the side surface portion 6 to the lower surface of the substrate 2. For example, the surface of each external terminal 7 is plated with gold, thereby improving the solderability. That is, when solder is provided on each external terminal 7, the solder spreads on the external terminal 7 and is firmly bound to the external terminal 7.

上述のように各凹部２ａはリブ４の下面の一部分を露出しているが、その露出部分（つまり、リブ４の下面のうち基板２から露出する部分）には上面パッド９，９，…が設けられている。各上面パッド９は、図１（ｄ）に示すように、外部端子７の側面部６の上端に接続されており、別の言い方をすると、外部端子７の側面部６の上端からリブ４の下面上に庇状に延びている。このような各上面パッド９は、半田との親和性に優れた材料からなることが好ましく、例えば表面に金メッキなどが施されていることが好ましい。これにより、半田付け性を向上させることができる。つまり、各上面パッド９上に半田を設けると、その半田は上面パッド９上に濡れ広がるとともに上面パッド９に強固に結びつけられる。 As described above, each recess 2a exposes a portion of the lower surface of the rib 4, but the exposed portion (that is, the portion of the lower surface of the rib 4 exposed from the substrate 2) has upper surface pads 9, 9,. Is provided. As shown in FIG. 1D, each upper surface pad 9 is connected to the upper end of the side surface portion 6 of the external terminal 7. In other words, the upper surface pad 9 extends from the upper end of the side surface portion 6 of the external terminal 7 to the rib 4. It extends like a bowl on the bottom surface. Each of the upper surface pads 9 is preferably made of a material having an excellent affinity with the solder. For example, the surface is preferably plated with gold. Thereby, solderability can be improved. That is, when solder is provided on each upper surface pad 9, the solder spreads on the upper surface pad 9 and is firmly bonded to the upper surface pad 9.

なお、光学チップ１は、受光素子、発光素子又は受発光素子であればよい。透明部材５は、光学チップ１が受光する光又は発光する光を透過させることができればよい。 The optical chip 1 may be a light receiving element, a light emitting element, or a light receiving / emitting element. The transparent member 5 only needs to be able to transmit light received by the optical chip 1 or light emitted.

以下では、上面パッドを有していない光学デバイス（従来の光学デバイス）が実装基板１１に接続された構造と比較しながら、本実施形態に係る光学デバイス１０１が実装基板１１に接続された構造を説明する。 Hereinafter, a structure in which the optical device 101 according to the present embodiment is connected to the mounting substrate 11 is compared with a structure in which an optical device having no upper surface pad (conventional optical device) is connected to the mounting substrate 11. explain.

本実施形態に係る光学デバイス１０１は、上述のように、上面パッド９，９，…を有している。よって、半田を介して本実施形態に係る光学デバイス１０１を実装基板１１に接続させる場合には、図２（ａ）に示すように、半田は各外部端子７の側面部６上だけでなく各上面パッド９上にも濡れ広がる。これにより、各外部端子７の側面部６の外側へ拡がるように半田フィレット１５を形成することができる。 The optical device 101 according to the present embodiment has the upper surface pads 9, 9,... As described above. Therefore, when the optical device 101 according to this embodiment is connected to the mounting substrate 11 via solder, as shown in FIG. 2A, the solder is not only on the side surface portion 6 of each external terminal 7 but also on each side terminal 6. It spreads on the top pad 9 as well. Thereby, the solder fillet 15 can be formed so as to extend to the outside of the side surface portion 6 of each external terminal 7.

一方、従来の光学デバイスは、本実施形態における上面パッドを有していない。そのため、半田を介して従来の光学デバイスを実装基板１１に接続させる場合には、図２（ｂ）に示すように、半田は各外部端子７の側面部６上に濡れ広がるに過ぎず、リブ４の下面のうち基板２から露出する部分に濡れ広がらない。そのため、従来では、各外部端子７の側面部６の外側へ拡がるように半田フィレット９５を形成することはできない。 On the other hand, the conventional optical device does not have the upper surface pad in this embodiment. Therefore, when the conventional optical device is connected to the mounting substrate 11 via the solder, as shown in FIG. 2B, the solder only spreads on the side surface portion 6 of each external terminal 7, and the rib The portion exposed from the substrate 2 on the lower surface of 4 does not spread out. Therefore, conventionally, the solder fillet 95 cannot be formed so as to extend to the outside of the side surface portion 6 of each external terminal 7.

このように、本実施形態では、従来に比べて、各外部端子７の側面部６の外側へ拡がるように半田フィレット１５を形成することができる。従って、本実施形態では、従来に比べて、各半田フィレット１５のうち外部端子７の側面部６上に設けられた部分の厚みを厚くすることができるので、実装基板１１への光学デバイス１０１の接続強度を向上させることができる。 As described above, in this embodiment, the solder fillet 15 can be formed so as to extend to the outside of the side surface portion 6 of each external terminal 7 as compared with the conventional case. Therefore, in this embodiment, since the thickness of the portion provided on the side surface portion 6 of the external terminal 7 in each solder fillet 15 can be increased as compared with the conventional case, the optical device 101 on the mounting substrate 11 can be increased. Connection strength can be improved.

以上説明したように、本実施形態に係る光学デバイス１０１は、上面パッド９，９，…を有している。よって、半田を介してこの光学デバイス１０１を実装基板１１に接続させれば、半田を介して従来の光学デバイスを実装基板１１に接続させる場合に比べて、実装基板１１に対する光学デバイス１０１の接続強度を向上させることができる。よって、半田を介して光学デバイス１０１を実装基板１１に接続させた場合における実装信頼性を向上させることができる。また、光学デバイスの更なる小型化により基板の下面において各外部端子が占める面積が縮小した場合であっても、半田を介して光学デバイス１０１を実装基板１１へ接続させた場合における実装信頼性の低下を抑制できる。このように、本実施形態では、光学デバイス１０１の小型化を図りつつ、半田を介して光学デバイス１０１を実装基板１１へ接続させた場合における実装信頼性の低下を抑制できる。 As described above, the optical device 101 according to the present embodiment has the upper surface pads 9, 9,. Therefore, when the optical device 101 is connected to the mounting substrate 11 via solder, the connection strength of the optical device 101 to the mounting substrate 11 is higher than when a conventional optical device is connected to the mounting substrate 11 via solder. Can be improved. Therefore, it is possible to improve the mounting reliability when the optical device 101 is connected to the mounting substrate 11 via solder. Further, even when the area occupied by each external terminal on the lower surface of the substrate is reduced due to further downsizing of the optical device, the mounting reliability in the case where the optical device 101 is connected to the mounting substrate 11 via solder is reduced. Reduction can be suppressed. As described above, in the present embodiment, it is possible to suppress a reduction in mounting reliability when the optical device 101 is connected to the mounting substrate 11 via solder while reducing the size of the optical device 101.

それだけでなく、本実施形態では、熱硬化型フラックスが混入された半田を用いなくても、実装基板１１への光学デバイス１０１の接続強度を従来よりも向上させることができる。よって、本実施形態に係る光学デバイス１０１を実装基板１１へ接続させるときに熱硬化型フラックスが混入された半田を用いる必要がない。従って、本実施形態に係る光学デバイス１０１を実装基板１１へ接続させた後にその実装基板１１から取り外すことができるので、本実施形態に係る光学デバイス１０１を修理することができる。このように、本実施形態では、光学デバイス１０１のコストを抑制しつつ、半田を介して光学デバイス１０１を実装基板１１へ接続させた場合における実装信頼性の低下を抑制できる。 In addition, in this embodiment, the connection strength of the optical device 101 to the mounting substrate 11 can be improved as compared with the conventional case without using solder mixed with a thermosetting flux. Therefore, when the optical device 101 according to the present embodiment is connected to the mounting substrate 11, it is not necessary to use solder mixed with a thermosetting flux. Therefore, since the optical device 101 according to the present embodiment can be detached from the mounting substrate 11 after being connected to the mounting substrate 11, the optical device 101 according to the present embodiment can be repaired. As described above, in this embodiment, it is possible to suppress a reduction in mounting reliability when the optical device 101 is connected to the mounting substrate 11 via solder while suppressing the cost of the optical device 101.

本実施形態は、以下に示す構成であっても良い。なお、以下に示すことは何れも後述の第２〜第４の実施形態においても言える。 This embodiment may have the following configuration. The following can be said in the second to fourth embodiments described later.

半導体デバイスは、例えば高周波半導体デバイスであっても良い。その場合には、半導体チップは高周波半導体回路素子であることが好ましく、蓋体は光を透過させなくても良い。 The semiconductor device may be a high-frequency semiconductor device, for example. In that case, the semiconductor chip is preferably a high-frequency semiconductor circuit element, and the lid does not need to transmit light.

外部端子は、基板の各コーナー部だけに設けられていても良く、基板の各コーナー部以外の部分だけに設けられていても良い。外部端子が基板に設けられる位置は特に限定されない。また、外部端子の側面部と外部端子の下面部とは、電気的に接続されていても良いし、電気的に接続されていなくても良い。 The external terminal may be provided only at each corner portion of the substrate, or may be provided only at a portion other than each corner portion of the substrate. The position where the external terminal is provided on the substrate is not particularly limited. Further, the side surface portion of the external terminal and the lower surface portion of the external terminal may be electrically connected or may not be electrically connected.

基板の上面及び下面における凹部の形状は、半円に限定されず、矩形などの多角形であっても良い。 The shape of the recesses on the upper and lower surfaces of the substrate is not limited to a semicircle, but may be a polygon such as a rectangle.

上面パッドは、図３（ａ）に示すように外部端子と一体に形成されていても良く、リブの下面のうち基板から露出する部分の一部分に設けられてよい。後者の場合には、上面パッドは、外部端子の側面部に接続されていても良く、図３（ｂ）に示すように外部端子の側面部から離隔していても良い。何れの場合であっても、本実施形態で得られる効果と同一の効果を得ることができる。 The upper surface pad may be formed integrally with the external terminal as shown in FIG. 3A, or may be provided on a part of the lower surface of the rib exposed from the substrate. In the latter case, the upper surface pad may be connected to the side surface portion of the external terminal, or may be separated from the side surface portion of the external terminal as shown in FIG. In any case, the same effect as that obtained in the present embodiment can be obtained.

（第２の実施形態）
以下、図４（ａ）〜（ｄ）を参照して、本発明の第２の実施形態に係る光学デバイス２０１の構成について説明する。図４（ａ）は本実施形態に係る光学デバイス２０１の上面図であり、図４（ｂ）は光学デバイス２０１の側面図であり、図４（ｃ）は光学デバイス２０１の下面図であり、図４（ｄ）は図４（ａ）に示すIVD−IVD’線における断面図である。 (Second Embodiment)
Hereinafter, the configuration of the optical device 201 according to the second embodiment of the present invention will be described with reference to FIGS. 4A is a top view of the optical device 201 according to the present embodiment, FIG. 4B is a side view of the optical device 201, and FIG. 4C is a bottom view of the optical device 201. FIG. 4D is a cross-sectional view taken along line IVD-IVD ′ shown in FIG.

本実施形態に係る光学デバイス２０１は、上記第１の実施形態に係る光学デバイス１０１と同じく上面パッド９，９，…を備えている。よって、本実施形態では、上記第１の実施形態において得られる効果と同一の効果を得ることができる。しかし、本実施形態におけるパッケージ２３は、基板とリブとを有しているのではなく、基板２２と封止樹脂（パッケージ側壁）２４とを有している。以下では、上記第１の実施形態とは異なる点を中心に説明する。 The optical device 201 according to the present embodiment includes upper surface pads 9, 9,..., Similar to the optical device 101 according to the first embodiment. Therefore, in this embodiment, the same effect as that obtained in the first embodiment can be obtained. However, the package 23 in this embodiment does not have a substrate and a rib, but has a substrate 22 and a sealing resin (package side wall) 24. Below, it demonstrates centering on a different point from the said 1st Embodiment.

本実施形態に係る光学デバイス２０１では、光学チップ１が基板２２の上面に設けられており、透明部材５が光学チップ１の上面に接着されている。また、光学チップ１は封止樹脂２４により封止されており、封止樹脂２４は透明部材５の上面を露出している。基板２２は、セラミック基板であっても良く、樹脂基板であっても良く、特に限定されない。 In the optical device 201 according to this embodiment, the optical chip 1 is provided on the upper surface of the substrate 22, and the transparent member 5 is bonded to the upper surface of the optical chip 1. The optical chip 1 is sealed with a sealing resin 24, and the sealing resin 24 exposes the upper surface of the transparent member 5. The substrate 22 may be a ceramic substrate or a resin substrate, and is not particularly limited.

本実施形態では、各凹部２ａは、基板２２の厚み方向に延びるように基板２２の側面に形成されており、封止樹脂２４の下面の一部分を露出している。上面パッド９，９，…は、封止樹脂２４の下面のうち基板２２から露出する部分に設けられている。よって、本実施形態では、上記第１の実施形態と同様の効果を得ることができる。 In the present embodiment, each recess 2 a is formed on the side surface of the substrate 22 so as to extend in the thickness direction of the substrate 22, and a part of the lower surface of the sealing resin 24 is exposed. The upper surface pads 9, 9,... Are provided on portions of the lower surface of the sealing resin 24 exposed from the substrate 22. Therefore, in the present embodiment, the same effect as in the first embodiment can be obtained.

すなわち、半田を介して本実施形態に係る光学デバイス２０１の外部端子７を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子７の側面部６上だけでなく各上面パッド９上にも濡れ広がる。よって、各半田フィレットのうち外部端子７の側面部６上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス２０１を実装基板に接続する場合における実装信頼性を向上させることができる。 That is, when the external terminals 7 of the optical device 201 according to the present embodiment are electrically connected to the electrode pads of the mounting substrate via solder, the solder is not only on the side surface portions 6 of the external terminals 7 but also on the upper surface pads. 9 also spreads wet. Therefore, the thickness of the part provided on the side part 6 of the external terminal 7 among each solder fillet can be made thicker than before. Therefore, in the present embodiment, it is possible to improve the mounting reliability in the case where the optical device 201 is connected to the mounting substrate via the solder as compared with the conventional case.

また、本実施形態では、透明部材５が光学チップ１の上面に接触しているので、上記第１の実施形態よりも光学デバイス２０１の厚みを薄くすることができる。 In the present embodiment, since the transparent member 5 is in contact with the upper surface of the optical chip 1, the thickness of the optical device 201 can be made thinner than that in the first embodiment.

（第３の実施形態）
以下、図５（ａ）〜（ｄ）を参照して、本発明の第３の実施形態に係る光学デバイス３０１の構成について説明する。図５（ａ）は本実施形態に係る光学デバイス３０１の上面図であり、図５（ｂ）は光学デバイス３０１の側面図であり、図５（ｃ）は光学デバイス３０１の下面図であり、図５（ｄ）は図５（ａ）に示すVD−VD’線における断面図である。 (Third embodiment)
Hereinafter, the configuration of the optical device 301 according to the third embodiment of the present invention will be described with reference to FIGS. 5A is a top view of the optical device 301 according to the present embodiment, FIG. 5B is a side view of the optical device 301, and FIG. 5C is a bottom view of the optical device 301. FIG. 5D is a cross-sectional view taken along the line VD-VD ′ shown in FIG.

本実施形態に係る光学デバイス３０１は、上記第１の実施形態に係る光学デバイス１０１と同じく上面パッド９，９，…を備えている。よって、本実施形態では、上記第１の実施形態において得られる効果と同一の効果を得ることができる。本実施形態に係る光学デバイス３０１は、上記第２の実施形態におけるパッケージ２３を備えているが、透明部材を備えていない。以下では、上記第１の実施形態とは異なる点を中心に説明する。 The optical device 301 according to the present embodiment includes upper surface pads 9, 9,..., Similar to the optical device 101 according to the first embodiment. Therefore, in this embodiment, the same effect as that obtained in the first embodiment can be obtained. The optical device 301 according to the present embodiment includes the package 23 in the second embodiment, but does not include a transparent member. Below, it demonstrates centering on a different point from the said 1st Embodiment.

本実施形態に係る光学デバイス３０１では、光学チップ１は、基板２２の上面に設けられており、封止樹脂２４により封止されている。封止樹脂２４は、透光性樹脂からなることが好ましい。 In the optical device 301 according to the present embodiment, the optical chip 1 is provided on the upper surface of the substrate 22 and is sealed with a sealing resin 24. The sealing resin 24 is preferably made of a translucent resin.

すなわち、半田を介して本実施形態に係る光学デバイス３０１の外部端子７を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子７の側面部６上だけでなく各上面パッド９上にも濡れ広がる。よって、半田フィレットのうち各外部端子７の側面部６上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス３０１を実装基板に接続する場合における実装信頼性を向上させることができる。 That is, when the external terminals 7 of the optical device 301 according to the present embodiment are electrically connected to the electrode pads of the mounting substrate via solder, the solder is not only on the side surface portion 6 of each external terminal 7 but also each upper surface pad. 9 also spreads wet. Therefore, the thickness of the part provided on the side surface part 6 of each external terminal 7 among solder fillets can be made thicker than before. Therefore, in the present embodiment, it is possible to improve the mounting reliability when the optical device 301 is connected to the mounting substrate via solder as compared with the conventional case.

なお、本実施形態では、半導体チップが光学チップでなければ、封止樹脂として透光性樹脂を用いる必要はない。 In the present embodiment, if the semiconductor chip is not an optical chip, it is not necessary to use a translucent resin as the sealing resin.

（第４の実施形態）
以下、図６（ａ）〜（ｄ）を参照して、本発明の第４の実施形態に係る光学デバイス４０１の構成について説明する。図６（ａ）は本実施形態に係る光学デバイス４０１の上面図であり、図６（ｂ）は光学デバイス４０１の側面図であり、図６（ｃ）は光学デバイス４０１の下面図であり、図６（ｄ）は図６（ａ）に示すVID−VID’線における断面図である。 (Fourth embodiment)
Hereinafter, the configuration of the optical device 401 according to the fourth embodiment of the present invention will be described with reference to FIGS. 6A is a top view of the optical device 401 according to the present embodiment, FIG. 6B is a side view of the optical device 401, and FIG. 6C is a bottom view of the optical device 401. FIG. 6D is a cross-sectional view taken along the line VID-VID ′ shown in FIG.

本実施形態に係る光学デバイス４０１は、上記第１の実施形態に係る光学デバイス１０１と同じく上面パッド９，９，…を備えている。よって、本実施形態では、上記第１の実施形態において得られる効果と同一の効果を得ることができる。また、本実施形態に係る光学デバイス４０１は、上記実施形態１におけるパッケージ３を有しており、さらに封止樹脂２４を有している。以下では、上記第１の実施形態とは異なる点を中心に説明する。 The optical device 401 according to the present embodiment includes upper surface pads 9, 9,..., Similar to the optical device 101 according to the first embodiment. Therefore, in this embodiment, the same effect as that obtained in the first embodiment can be obtained. Further, the optical device 401 according to the present embodiment includes the package 3 in the first embodiment, and further includes the sealing resin 24. Below, it demonstrates centering on a different point from the said 1st Embodiment.

本実施形態に係る光学デバイス４０１では、光学チップ１が基板２の上面上に設けられており、透明部材５が光学チップ１の上面に接触している。光学チップ１は封止樹脂２４により封止されており、封止樹脂２４は透明部材５の上面を露出している。 In the optical device 401 according to the present embodiment, the optical chip 1 is provided on the upper surface of the substrate 2, and the transparent member 5 is in contact with the upper surface of the optical chip 1. The optical chip 1 is sealed with a sealing resin 24, and the sealing resin 24 exposes the upper surface of the transparent member 5.

本実施形態では、各凹部２ａは、基板２の厚み方向に延びるように基板２の側面に形成されており、リブ（パッケージ側壁）４の下面の一部分を露出している。上面パッド９，９，…は、リブ４の下面のうち基板２から露出する部分に設けられている。よって、本実施形態では、上記第１の実施形態と同様の効果を得ることができる。 In the present embodiment, each recess 2 a is formed on the side surface of the substrate 2 so as to extend in the thickness direction of the substrate 2, and a part of the lower surface of the rib (package side wall) 4 is exposed. The upper surface pads 9, 9,... Are provided on portions of the lower surface of the rib 4 that are exposed from the substrate 2. Therefore, in the present embodiment, the same effect as in the first embodiment can be obtained.

すなわち、半田を介して本実施形態に係る光学デバイス４０１の外部端子７を実装基板の電極パッドに電気的に接続するとき、この半田は各外部端子７の側面部６上だけでなく各上面パッド９上にも濡れ広がる。よって、各半田フィレットのうち外部端子７の側面部６上に設けられた部分の厚みを従来よりも厚くすることができる。従って、本実施形態では、従来に比べて、半田を介して光学デバイス４０１を実装基板に接続する場合における実装信頼性を向上させることができる。 That is, when the external terminals 7 of the optical device 401 according to the present embodiment are electrically connected to the electrode pads of the mounting board via solder, the solder is not only on the side surface portions 6 of the external terminals 7 but also on the upper surface pads. 9 also spreads wet. Therefore, the thickness of the part provided on the side part 6 of the external terminal 7 among each solder fillet can be made thicker than before. Therefore, in the present embodiment, it is possible to improve the mounting reliability when the optical device 401 is connected to the mounting substrate via solder as compared with the conventional case.

また、本実施形態では、透明部材５が光学チップ１の上面に接触しているので、上記第１の実施形態よりも光学デバイス４０１の厚みを薄くすることができる。 In the present embodiment, since the transparent member 5 is in contact with the upper surface of the optical chip 1, the thickness of the optical device 401 can be made thinner than that in the first embodiment.

本発明は、半導体デバイスの信頼性を確保することができ、側面部を有する外部端子を備えた半導体デバイスに有用である。 INDUSTRIAL APPLICABILITY The present invention can ensure the reliability of a semiconductor device and is useful for a semiconductor device provided with an external terminal having a side surface portion.

１光学チップ
２基板
２ａ凹部
２ｂコーナー部
３パッケージ
４リブ
５透明部材
６側面部
７外部端子
８下面部
９上面パッド
１１実装基板
１５半田フィレット
２２基板
２４封止樹脂
１０１光学デバイス
２０１光学デバイス
３０１光学デバイス
４０１光学デバイス 1 Optical chip
2 Substrate
2a recess
2b Corner
3 packages
4 ribs
5 Transparent members
6 Sides
7 External terminal
8 Bottom surface
9 Top pad
11 Mounting board
15 Solder fillet
22 Substrate
24 Sealing resin
101 Optical device
201 Optical device
301 Optical device
401 Optical device

Claims

A semiconductor chip, and a package for housing the semiconductor chip,
The package includes a substrate on which the semiconductor chip is provided on an upper surface, and a package sidewall that is provided at least on the periphery of a region of the upper surface of the substrate on which the semiconductor chip is provided and that surrounds the semiconductor chip. Have
On the side surface of the substrate, a recess that extends in the thickness direction of the substrate and exposes a part of the lower surface of the package sidewall is formed,
An external terminal is provided on the inner surface of the recess,
A semiconductor device in which a pad is provided on a portion of the lower surface of the package sidewall that is exposed from the substrate.

The semiconductor device according to claim 1,
The substrate has a corner portion,
The said recessed part is a semiconductor device provided in parts other than the said corner part among the said side surfaces of the said board | substrate.

The semiconductor device according to claim 1,
The substrate has a corner portion,
The recess is a semiconductor device provided in the corner portion of the side surface of the substrate.

A semiconductor device according to any one of claims 1 to 3,
The pad is a semiconductor device extending in a bowl shape from the external terminal onto the lower surface of the package side wall.

A semiconductor device according to any one of claims 1 to 4,
The external terminal includes a side surface provided on the inner surface of the recess and a lower surface extending from the side surface onto the lower surface of the substrate.

A semiconductor device according to any one of claims 1 to 5,
A lid is provided above the upper surface of the semiconductor chip,
The package side wall is a semiconductor device that is provided at a peripheral edge of a region of the upper surface of the substrate where the semiconductor chip is provided, and is a support member that supports the lid.

The semiconductor device according to claim 6, comprising:
The semiconductor chip is an optical element,
The lid is a semiconductor device that is a transparent member.

A semiconductor device according to any one of claims 1 to 5,
The package sidewall is a semiconductor device that is a sealing resin for sealing the semiconductor chip.

A semiconductor device according to claim 8, wherein
The semiconductor chip is an optical element,
A transparent member is provided in contact with the upper surface of the semiconductor chip,
The sealing resin is a semiconductor device in which an upper surface of the transparent member is exposed.