JP2010258045A - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2010258045A
JP2010258045A JP2009103436A JP2009103436A JP2010258045A JP 2010258045 A JP2010258045 A JP 2010258045A JP 2009103436 A JP2009103436 A JP 2009103436A JP 2009103436 A JP2009103436 A JP 2009103436A JP 2010258045 A JP2010258045 A JP 2010258045A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin film
electrode
acid
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009103436A
Other languages
Japanese (ja)
Other versions
JP5152089B2 (en
Inventor
Nobuhiro Imaizumi
延弘 今泉
Mototoshi Nishizawa
元亨 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009103436A priority Critical patent/JP5152089B2/en
Publication of JP2010258045A publication Critical patent/JP2010258045A/en
Application granted granted Critical
Publication of JP5152089B2 publication Critical patent/JP5152089B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device for preventing fusible metal formed on an electrode of a semiconductor element from wetting and spreading on a joint part of the electrode of the semiconductor element more than necessary. <P>SOLUTION: The method of manufacturing a semiconductor device includes: a step of forming a bump electrode 2A on the semiconductor element 1A; a step of forming a solution on an upper surface of the bump electrode; a step of forming a substrate electrode 12 on a circuit board 11; a step of forming a resin film 13 to cover the substrate electrode; a step of forming an opening on the resin film by bringing the solution formed on the upper surface of the bump electrode and the resin film formed to cover the substrate electrode into contact with each other while pressing the semiconductor element on the circuit board; a step of joining the bump electrode formed on the semiconductor element and the substrate electrode exposed from the opening of the resin film. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

近年、コンピュータ等の電子機器の高速化や大集積化に対応するため、コンピュータシステムに用いられる回路基板（配線基板）への半導体素子（半導体チップ）の高密度の実装が行われている。回路基板への半導体素子の高密度の実装を実現するため、半導体素子を回路基板に直接実装するフリップチップ接合（フリップチップ実装）が提供されている。例えば、フリップチップ接合においては、半導体素子に設置された電極（接続端子）と、回路基板に設置された電極とを接合することで、半導体素子がフェースダウンで回路基板に直接接合される。   2. Description of the Related Art In recent years, high-density mounting of semiconductor elements (semiconductor chips) on circuit boards (wiring boards) used in computer systems has been performed in order to cope with high speed and large integration of electronic devices such as computers. In order to realize high-density mounting of semiconductor elements on a circuit board, flip chip bonding (flip chip mounting) for directly mounting a semiconductor element on a circuit board is provided. For example, in flip-chip bonding, an electrode (connection terminal) installed on a semiconductor element and an electrode installed on a circuit board are bonded, so that the semiconductor element is directly bonded to the circuit board face down.

フリップチップ接合の一つとして、半導体素子の電極に用いられている錫（Ｓｎ）又は半田等の金属を溶融し、溶融した金属と回路基板の電極とを接合することにより、半導体素子と回路基板とを電気的に導通させる方式がある。この方式は、半導体素子と回路基板との接続部分に必要最小限の錫（Ｓｎ）又は半田等の溶融性金属を形成するのみで、半導体素子を回路基板に実装する。このため、半導体素子の高性能化や高集積化に伴い、半導体素子の電極の数が増加することによる半導体素子の電極のファインピッチ化に際して、電極同士のショートを抑止するのに有利な方式である。   As one of flip-chip bonding, a metal such as tin (Sn) or solder used for an electrode of a semiconductor element is melted, and the molten metal and the circuit board electrode are bonded to each other, whereby the semiconductor element and the circuit board are bonded. Is electrically connected. In this method, the semiconductor element is mounted on the circuit board only by forming the minimum necessary melting metal such as tin (Sn) or solder at the connection portion between the semiconductor element and the circuit board. For this reason, it is an advantageous method for suppressing short-circuiting between electrodes when the pitch of semiconductor device electrodes is increased by increasing the number of electrodes of the semiconductor device as the performance and integration of the semiconductor device increase. is there.

特開２００３−５９９７０号公報（特許第３６０８５３６号）JP 2003-59970 A (Patent No. 3608536) 特開２００２−３３４８９５号公報JP 2002-334895 A

しかし、半導体素子の端子の断面積よりも回路基板の電極の面積が大きい場合、半導体素子の電極に形成されている溶融性金属が回路基板の電極に必要以上に濡れ広がってしまう。この場合、半導体素子と回路基板との接続部分における溶融性金属の量が少なくなり、フリップチップ接合時の熱や機械的応力により、半導体素子の電極と回路基板の電極との接合部分が破断する問題がある。このため、半導体素子の電極に形成されている溶融性金属が回路基板の電極に必要以上に濡れ広がらないようにするため、レジスト等を用いて回路基板の電極に開口を設けることができるが、半導体素子の接続端子を開口部に位置合わせする際に高い搭載精度が求められる。   However, when the area of the electrode of the circuit board is larger than the cross-sectional area of the terminal of the semiconductor element, the fusible metal formed on the electrode of the semiconductor element spreads more than necessary on the electrode of the circuit board. In this case, the amount of the meltable metal in the connection portion between the semiconductor element and the circuit board is reduced, and the joint portion between the electrode of the semiconductor element and the electrode of the circuit board is broken by heat and mechanical stress at the time of flip chip bonding. There's a problem. Therefore, in order to prevent the fusible metal formed on the electrode of the semiconductor element from being wetted and spread more than necessary on the electrode of the circuit board, an opening can be provided in the electrode of the circuit board using a resist or the like. A high mounting accuracy is required when aligning the connection terminal of the semiconductor element with the opening.

本件は、半導体素子の電極に形成されている溶融性金属が、半導体素子の電極の接合箇所に必要以上に濡れ広がることを抑制することを目的とする。   The object of the present invention is to prevent the meltable metal formed on the electrode of the semiconductor element from spreading more than necessary at the junction of the electrode of the semiconductor element.

本件の一観点による半導体装置の製造方法は、半導体素子に突起電極を形成する工程と、突起電極の上部表面に溶解液を形成する工程と、回路基板に基板電極を形成する工程と、基板電極を覆うように樹脂膜を形成する工程と、半導体素子を回路基板に押し当てながら、突起電極の上部表面に形成された溶解液と、基板電極を覆うように形成された樹脂膜とを接触させることにより、樹脂膜に開口を形成する工程と、半導体素子に形成された突起電極と、樹脂膜の開口から露出する基板電極とを接合する工程と、を備える。   A method of manufacturing a semiconductor device according to one aspect of the present invention includes a step of forming a protruding electrode on a semiconductor element, a step of forming a solution on the upper surface of the protruding electrode, a step of forming a substrate electrode on a circuit board, A step of forming a resin film so as to cover the substrate, and contacting the solution formed on the upper surface of the protruding electrode with the resin film formed so as to cover the substrate electrode while pressing the semiconductor element against the circuit board Thus, the method includes a step of forming an opening in the resin film, and a step of bonding the protruding electrode formed in the semiconductor element and the substrate electrode exposed from the opening of the resin film.

本件によれば、半導体素子の電極に形成されている溶融性金属が、半導体素子の電極の接合箇所に必要以上に濡れ広がることを抑制することができる。   According to this case, it is possible to suppress the meltable metal formed on the electrode of the semiconductor element from spreading more than necessary at the junction of the electrode of the semiconductor element.

第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第１実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 1st embodiment. 第２実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. 第２実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. 第２実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment.

以下、図面を参照して本発明を実施するための形態に係る半導体装置及びその製造方法について説明する。以下の実施形態の構成は例示であり、本発明の半導体装置及びその製造方法は実施形態の構成に限定されない。   Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment for carrying out the present invention will be described with reference to the drawings. The configuration of the following embodiment is an exemplification, and the semiconductor device and the manufacturing method of the present invention are not limited to the configuration of the embodiment.

〈第１実施形態〉
第１実施形態に係る半導体装置の製造方法においては、まず、図１（Ａ）に示すように、半導体素子（半導体チップ）１Ａにバンプ２Ａを形成する。半導体素子１Ａにバンプ２Ａをペリフェラル状又はエリア状に形成してもよい。 <First Embodiment>
In the method for manufacturing a semiconductor device according to the first embodiment, first, bumps 2A are formed on a semiconductor element (semiconductor chip) 1A as shown in FIG. The bump 2A may be formed in a peripheral shape or an area shape on the semiconductor element 1A.

半導体素子１Ａは、半導体基板、半導体基板に形成されたトランジスタ等の能動素子、抵抗素子・容量素子等の受動素子、これらの素子間を絶縁分離する絶縁領域、層間絶縁層、素子間相互配線層等を有する。半導体基板は、例えば、シリコン基板である。   The semiconductor element 1A includes a semiconductor substrate, an active element such as a transistor formed on the semiconductor substrate, a passive element such as a resistance element / capacitance element, an insulating region that isolates and isolates these elements, an interlayer insulating layer, and an inter-element interconnection layer Etc. The semiconductor substrate is, for example, a silicon substrate.

バンプ２Ａは、突起形状の電極（接続端子）である。バンプ２Ａは、半導体素子１Ａに形成されている電極パッド３Ａ上に形成される。例えば、電解めっき法により、電極パッド３Ａ上に半田めっき又は錫（Ｓｎ）めっきを形成し、リフロー処理により電極パッド３Ａ上の半田めっき又は錫（Ｓｎ）めっきを突起形状にすることで、図１（Ａ）に示すように、電極パッド３Ａ上にバンプ２Ａを形成してもよい。また、例えば、半田ボール又は錫（Ｓｎ）ボールを電極パッド３Ａ上に設置することで、図１（Ａ）に示すように、電極パッド３Ａ上にバンプ２Ａを形成してもよい。これに限らず、他の方法により、電極パッド３Ａ上にバンプ２Ａを形成してもよい。   The bump 2A is a protruding electrode (connection terminal). The bump 2A is formed on the electrode pad 3A formed on the semiconductor element 1A. For example, solder plating or tin (Sn) plating is formed on the electrode pad 3A by electrolytic plating, and the solder plating or tin (Sn) plating on the electrode pad 3A is formed into a protruding shape by reflow treatment. As shown in (A), a bump 2A may be formed on the electrode pad 3A. Further, for example, by installing a solder ball or a tin (Sn) ball on the electrode pad 3A, the bump 2A may be formed on the electrode pad 3A as shown in FIG. The bump 2A may be formed on the electrode pad 3A by other methods.

第１実施形態では、電極パッド３Ａ上にバンプ２Ａを形成する例を示すが、これに限定されず、電極パッド３Ａ上にバンプ２Ａとは異なるバンプを形成してもよい。   Although 1st Embodiment shows the example which forms bump 2A on electrode pad 3A, it is not limited to this, You may form bump different from bump 2A on electrode pad 3A.

例えば、電極パッド３Ａ上にめっきバンプ４を形成し、次に、めっきバンプ４上に半田５を形成することで、図１（Ｂ）に示すように、電極パッド３Ａ上にバンプ２Ｂを形成してもよい。めっきバンプ４の材料として、金（Ａｕ）や銅（Ｃｕ）等の金属を用いてもよい。半田５に代えて、錫（Ｓｎ）をめっきバンプ４上に形成することで、電極パッド３Ａ上にバンプ２Ｂを形成してもよい。これに限らず、他の方法により、電極パッド３Ａ上にバンプ２Ｂを形成してもよい。   For example, by forming the plating bump 4 on the electrode pad 3A and then forming the solder 5 on the plating bump 4, the bump 2B is formed on the electrode pad 3A as shown in FIG. May be. A metal such as gold (Au) or copper (Cu) may be used as the material of the plating bump 4. Instead of the solder 5, the bump 2 </ b> B may be formed on the electrode pad 3 </ b> A by forming tin (Sn) on the plating bump 4. Not only this but bump 2B may be formed on electrode pad 3A by other methods.

また、例えば、電極パッド３Ａ上にボールバンプ６を形成し、次に、ボールバンプ６上
に半田７を形成することで、図１（Ｃ）に示すように、電極パッド３Ａ上にバンプ２Ｃを形成してもよい。この場合、ボールバンプ６の材料として、金（Ａｕ）や銅（Ｃｕ）等の金属を用いてもよい。半田７に代えて、錫（Ｓｎ）を用いてもよい。これに限らず、他の方法により、電極パッド３Ａ上にバンプ２Ｃを形成してもよい。 Further, for example, by forming the ball bump 6 on the electrode pad 3A and then forming the solder 7 on the ball bump 6, the bump 2C is formed on the electrode pad 3A as shown in FIG. It may be formed. In this case, a metal such as gold (Au) or copper (Cu) may be used as the material of the ball bump 6. Instead of the solder 7, tin (Sn) may be used. The bump 2C may be formed on the electrode pad 3A by other methods.

次に、図２に示すように、バンプ２Ａの上部表面に溶解液８を形成する。具体的には、転写ステージ９上に形成された溶解液８にバンプ２Ａの上部を浸漬する。溶解液８をバンプ２Ａの上部表面に転写することにより、バンプ２Ａの上部表面に溶解液８が形成される。溶解液８は、例えば、有機溶媒又は有機酸である。   Next, as shown in FIG. 2, a solution 8 is formed on the upper surface of the bump 2A. Specifically, the upper part of the bump 2 </ b> A is immersed in the solution 8 formed on the transfer stage 9. By transferring the solution 8 to the upper surface of the bump 2A, the solution 8 is formed on the upper surface of the bump 2A. The solution 8 is, for example, an organic solvent or an organic acid.

次に、図３（Ａ）に示すように、半導体素子１Ａに形成されているバンプ２Ａと、回路基板（配線基板）１１に形成されている基板電極１２との位置合わせを行う。回路基板１１及び基板電極１２上には、回路基板１１及び基板電極１２を覆うように樹脂膜１３が形成されている。例えば、スピンコート法により、回路基板１１及び基板電極１２を覆うように樹脂膜１３を形成してもよい。この場合、樹脂膜１３として、溶解液８に溶解する性質を有する材料を用いる。   Next, as shown in FIG. 3A, the bumps 2A formed on the semiconductor element 1A and the substrate electrodes 12 formed on the circuit board (wiring board) 11 are aligned. A resin film 13 is formed on the circuit board 11 and the substrate electrode 12 so as to cover the circuit board 11 and the substrate electrode 12. For example, the resin film 13 may be formed so as to cover the circuit substrate 11 and the substrate electrode 12 by spin coating. In this case, a material having a property of being dissolved in the dissolving liquid 8 is used as the resin film 13.

なお、回路基板１１は、８．５ｍｍ角の半導体素子１Ａを搭載でき、基板電極１２を５０μｍ間隔で４００個形成している。ただし、これに限らず、他の大きさの半導体素子１Ａを回路基板１１に搭載してもよい。基板電極１２を回路基板１１に形成する間隔及び個数は他の値であってもよい。   The circuit board 11 can be mounted with 8.5 mm square semiconductor elements 1A, and 400 substrate electrodes 12 are formed at intervals of 50 μm. However, the present invention is not limited to this, and a semiconductor element 1A having another size may be mounted on the circuit board 11. Another value may be sufficient as the space | interval and number which form the board | substrate electrode 12 in the circuit board 11. FIG.

第１実施形態では、半導体素子１Ａに形成されているバンプ２Ａと回路基板１１に形成されている基板電極１２とを接合させる例を示す。これに限らず、半導体素子１Ａに形成されているバンプ２Ａと他の半導体素子に形成されている電極パッドとを接合させる場合に、第１実施形態に係る半導体装置の製造方法を適用してもよい。   In the first embodiment, an example is shown in which the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 are joined. Not limited to this, even when the bump 2A formed on the semiconductor element 1A and the electrode pad formed on another semiconductor element are bonded, the method for manufacturing the semiconductor device according to the first embodiment is applied. Good.

半導体素子１Ａに形成されているバンプ２Ａと他の半導体素子に形成されている電極パッドとを接合させる場合、図３（Ｂ）に示すように、半導体素子１Ａに形成されているバンプ２Ａと、半導体素子（半導体チップ）１Ｂに形成されている電極パッド３Ｂとの位置合わせを行う。半導体素子１Ｂ及び電極パッド３Ｂ上には、半導体素子１Ｂ及び電極パッド３Ｂを覆うように樹脂膜１３が形成されている。例えば、スピンコート法により、半導体素子１Ｂ及び電極パッド３Ｂを覆うように樹脂膜１３を形成してもよい。この場合、樹脂膜１３として、溶解液８に溶解する性質を有する材料を用いる。   When bonding the bump 2A formed on the semiconductor element 1A and the electrode pad formed on another semiconductor element, as shown in FIG. 3B, the bump 2A formed on the semiconductor element 1A, Alignment with the electrode pad 3B formed on the semiconductor element (semiconductor chip) 1B is performed. A resin film 13 is formed on the semiconductor element 1B and the electrode pad 3B so as to cover the semiconductor element 1B and the electrode pad 3B. For example, the resin film 13 may be formed by spin coating so as to cover the semiconductor element 1B and the electrode pad 3B. In this case, a material having a property of being dissolved in the dissolving liquid 8 is used as the resin film 13.

なお、図４以降では、半導体素子１Ａのバンプ２Ａと回路基板１１の基板電極１２とを接合させる例を説明し、半導体素子１Ａのバンプ２Ａと半導体素子１Ｂの電極パッド３Ｂとを接合させる例の説明は省略する。   In FIG. 4 and subsequent figures, an example in which the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11 are bonded will be described, and an example of bonding the bump 2A of the semiconductor element 1A and the electrode pad 3B of the semiconductor element 1B will be described. Description is omitted.

次に、バンプ２Ａの上部表面に形成されている溶解液８と、基板電極１２上に形成されている樹脂膜１３とを接触させる。例えば、バンプ２Ａ一つ当たり１ｇの荷重を半導体素子１Ａに印可しながら、半導体素子１Ａを回路基板１１に１．５秒間押し当てて、バンプ２Ａの上部表面に形成されている溶解液８と、基板電極１２上に形成されている樹脂膜１３とを接触させる。   Next, the solution 8 formed on the upper surface of the bump 2 </ b> A is brought into contact with the resin film 13 formed on the substrate electrode 12. For example, while applying a load of 1 g per bump 2A to the semiconductor element 1A, the semiconductor element 1A is pressed against the circuit board 11 for 1.5 seconds, and the solution 8 formed on the upper surface of the bump 2A; The resin film 13 formed on the substrate electrode 12 is brought into contact.

溶解液８と樹脂膜１３とを接触させることで、樹脂膜１３は溶解液８に溶解する。樹脂膜１３が溶解液８に溶解した状態で、半導体素子１Ａを基板電極１２に押しつけることにより、溶解液８及び溶解液８に溶解した樹脂膜１３は、バンプ２Ａと基板電極１２との間から外側に押し出される。この場合、バンプ２Ａと基板電極１２との間から外側に押し出された溶解液８及び溶解液８に溶解した樹脂膜１３は、残留物１４としてバンプ２Ａの周
囲に存在することになる。 By bringing the solution 8 and the resin film 13 into contact, the resin film 13 is dissolved in the solution 8. In a state where the resin film 13 is dissolved in the solution 8, the semiconductor element 1 </ b> A is pressed against the substrate electrode 12, whereby the solution 8 and the resin film 13 dissolved in the solution 8 are removed from between the bump 2 </ b> A and the substrate electrode 12. Extruded outward. In this case, the solution 8 pushed out from between the bump 2A and the substrate electrode 12 and the resin film 13 dissolved in the solution 8 exist around the bump 2A as a residue 14.

溶解液８に溶解した樹脂膜１３が、バンプ２Ａと基板電極１２との間から外側に押し出され、基板電極１２の一部が樹脂膜１３から露出する。基板電極１２の一部が樹脂膜１３から露出することにより、基板電極１２上に形成されている樹脂膜１３に開口が形成される。樹脂膜１３に開口が形成され、溶解液８が、バンプ２Ａと基板電極１２との間から外側に押し出されることにより、バンプ２Ａと樹脂膜１３の開口から露出する基板電極１２とが接触した状態となる。半導体素子１Ａに形成されているバンプ２Ａと、回路基板１１に形成されている基板電極１２とを接触させた状態の半導体素子１Ａ及び回路基板１１を、図４に示す。   The resin film 13 dissolved in the dissolving liquid 8 is pushed out from between the bump 2 </ b> A and the substrate electrode 12, and a part of the substrate electrode 12 is exposed from the resin film 13. When a part of the substrate electrode 12 is exposed from the resin film 13, an opening is formed in the resin film 13 formed on the substrate electrode 12. An opening is formed in the resin film 13, and the solution 8 is pushed outward from between the bump 2A and the substrate electrode 12, so that the bump 2A and the substrate electrode 12 exposed from the opening of the resin film 13 are in contact with each other. It becomes. FIG. 4 shows the semiconductor element 1A and the circuit board 11 in a state in which the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 are in contact with each other.

溶解液８に対する樹脂膜１３の溶解を促進するために、半導体素子１Ａ又は基板電極１２を加熱しながら、或いは、半導体素子１Ａ及び基板電極１２を加熱しながら、溶解液８と樹脂膜１３とを接触させてもよい。   In order to promote the dissolution of the resin film 13 in the solution 8, the solution 8 and the resin film 13 are heated while heating the semiconductor element 1 </ b> A or the substrate electrode 12 or while heating the semiconductor element 1 </ b> A and the substrate electrode 12. You may make it contact.

次に、基板電極１２に対するバンプ２Ａの濡れ性を向上させるため、半導体素子１Ａと回路基板１１との間にフラックスを充填する。   Next, in order to improve the wettability of the bump 2 </ b> A with respect to the substrate electrode 12, a flux is filled between the semiconductor element 1 </ b> A and the circuit substrate 11.

次に、半導体素子１Ａ及び回路基板１１をリフロー炉に搬送し、リフロー処理を行うことにより、図５に示すように、バンプ２Ａを溶融させる。例えば、バンプ２Ａの材料として錫−銀（Ｓｎ−Ａｇ）半田を使用した場合、回路基板１１の表面の最高温度が２６０℃になるように設定されたリフロー炉を用いて、リフロー処理を行う。バンプ２Ａが溶融し、バンプ２Ａと基板電極１２とが接合することで、バンプ２Ａと基板電極１２とが電気的に導通する。   Next, the semiconductor element 1A and the circuit board 11 are transferred to a reflow furnace and subjected to a reflow process, thereby melting the bumps 2A as shown in FIG. For example, when tin-silver (Sn—Ag) solder is used as the material of the bump 2A, the reflow process is performed using a reflow furnace set so that the maximum temperature of the surface of the circuit board 11 is 260 ° C. When the bump 2A is melted and the bump 2A and the substrate electrode 12 are joined, the bump 2A and the substrate electrode 12 are electrically connected.

バンプ２Ａを溶融させることによりバンプ２Ａと基板電極１２とを接合させるが、基板電極１２上の樹脂膜１３が形成されている部分には溶融したバンプ２Ａは濡れ広がらない。このように、樹脂膜１３は、バンプ２Ａが必要以上に濡れ広がることを抑制する抑制膜として機能する。   The bump 2A and the substrate electrode 12 are joined by melting the bump 2A, but the melted bump 2A does not wet and spread on the portion of the substrate electrode 12 where the resin film 13 is formed. Thus, the resin film 13 functions as a suppression film that suppresses the bump 2A from spreading more than necessary.

溶融したバンプ２Ａは、樹脂膜１３が形成されている部分にまでは濡れ広がらず、半導体素子１Ａと回路基板１１との接続部分の金属量が確保されるため、バンプ２Ａと基板電極１２との接合部分の破断を抑制することができる。   The melted bump 2A does not wet and spread to the portion where the resin film 13 is formed, and the amount of metal at the connection portion between the semiconductor element 1A and the circuit board 11 is secured. Breakage of the joint portion can be suppressed.

次に、洗浄剤を用いて、半導体素子１Ａと回路基板１１との間に充填されたフラックスを洗浄除去する。次に、ディスペンサーを用いて、図６に示すように、半導体素子１Ａと回路基板１１との間に、封止樹脂１５を充填する。例えば、封止樹脂１５としてアンダーフィル封止剤を用いた場合、アンダーフィル封止剤の温度を３０℃に設定し、回路基板１１の温度を６０℃に設定して、半導体素子１Ａと回路基板１１との間にアンダーフィル封止剤を充填する。アンダーフィル封止剤は、例えば、エポキシ樹脂である。   Next, the flux filled between the semiconductor element 1A and the circuit board 11 is cleaned and removed using a cleaning agent. Next, as illustrated in FIG. 6, the sealing resin 15 is filled between the semiconductor element 1 </ b> A and the circuit board 11 using a dispenser. For example, when an underfill sealant is used as the sealing resin 15, the temperature of the underfill sealant is set to 30 ° C., the temperature of the circuit board 11 is set to 60 ° C., and the semiconductor element 1A and the circuit board are set. 11 is filled with an underfill sealant. The underfill sealant is, for example, an epoxy resin.

そして、封止樹脂１５を加熱処理することで、封止樹脂１５を硬化させる。例えば、半導体素子１Ａと回路基板１１との間に封止樹脂１５を充填後、１５０℃で２時間、オーブンの中で半導体素子１Ａ及び回路基板１１を加熱処理することで、封止樹脂１５を硬化する。   And the sealing resin 15 is hardened by heat-processing the sealing resin 15. For example, after the sealing resin 15 is filled between the semiconductor element 1A and the circuit board 11, the semiconductor element 1A and the circuit board 11 are heat-treated in an oven at 150 ° C. for 2 hours. Harden.

このように、半導体素子１Ａと回路基板１１とをフリップチップ接合し、半導体素子１Ａと回路基板１１との間に充填した封止樹脂１５を硬化させることで、図６に示す半導体装置を製造する。   Thus, the semiconductor device shown in FIG. 6 is manufactured by flip-chip bonding the semiconductor element 1A and the circuit board 11 and curing the sealing resin 15 filled between the semiconductor element 1A and the circuit board 11. .

バンプ２Ａの上部表面に形成されている溶解液８と基板電極１２上に形成されている樹脂膜１３との接触部分が樹脂膜１３の開口部分となる。したがって、基板電極１２上に形成されている樹脂膜１３を選択的に開口することができる。そして、樹脂膜１３の開口から露出する基板電極１２にバンプ２Ａを接合させるため、バンプ２Ａと基板電極１２との接合箇所を必要最小限にすることができる。   A contact portion between the solution 8 formed on the upper surface of the bump 2 </ b> A and the resin film 13 formed on the substrate electrode 12 becomes an opening portion of the resin film 13. Therefore, the resin film 13 formed on the substrate electrode 12 can be selectively opened. Since the bump 2A is bonded to the substrate electrode 12 exposed from the opening of the resin film 13, the bonding portion between the bump 2A and the substrate electrode 12 can be minimized.

基板電極１２の表面の面積がバンプ２Ａの表面の面積よりも大きい場合であっても、バンプ２Ａが基板電極１２に対して過度に濡れ広がることを抑制することができる。したがって、回路基板１１に対する半導体素子１Ａの過度の搭載精度を必要とせずに、半導体素子１Ａに形成されているバンプ２Ａと回路基板１１に形成されている基板電極１２とを接合することができる。   Even when the area of the surface of the substrate electrode 12 is larger than the area of the surface of the bump 2 </ b> A, the bump 2 </ b> A can be prevented from spreading excessively with respect to the substrate electrode 12. Therefore, the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 can be joined without requiring excessive mounting accuracy of the semiconductor element 1A on the circuit board 11.

以下、実施例に基づいて第１実施形態をより具体的に説明するが、第１実施形態は以下の実施例に限定されるものではない。   Hereinafter, although a 1st embodiment is described more concretely based on an example, the 1st embodiment is not limited to the following examples.

（実施例１）
実施例１では、溶解液８として有機溶媒を使用する。実施例１において使用する有機溶媒としては、例えば、ケトン系溶媒、芳香族系溶媒及び酢酸エチル系溶媒がある。ケトン系溶媒としては、例えば、メチルエチルケトン、アセトン、メチルイソブチルケトン（４−メチル−２−ペンタノン）、シクロヘキサノン及びメチルヘキシルケトン（２−オクタノン）等がある。芳香族系溶媒としては、例えば、ベンゼン、ジクロロベンゼン及びベンズアルデヒドがある。酢酸エチル系溶媒としては、例えば、酢酸エチル、アセト酢酸エチル及びアクリル酢酸エチルがある。 Example 1
In Example 1, an organic solvent is used as the solution 8. Examples of the organic solvent used in Example 1 include ketone solvents, aromatic solvents, and ethyl acetate solvents. Examples of the ketone solvent include methyl ethyl ketone, acetone, methyl isobutyl ketone (4-methyl-2-pentanone), cyclohexanone and methyl hexyl ketone (2-octanone). Examples of the aromatic solvent include benzene, dichlorobenzene, and benzaldehyde. Examples of the ethyl acetate solvent include ethyl acetate, ethyl acetoacetate, and ethyl acrylate.

実施例１において、バンプ２Ａの上部表面に溶解液８を形成する場合、転写ステージ９上に形成された溶解液８にバンプ２Ａの上部を浸漬することは上述と同様である。この場合、転写ステージ９上に形成する溶解液８の高さは１μｍ以上５μｍ以下であることが好ましい。   In Example 1, when the solution 8 is formed on the upper surface of the bump 2A, the upper part of the bump 2A is immersed in the solution 8 formed on the transfer stage 9 as described above. In this case, the height of the solution 8 formed on the transfer stage 9 is preferably 1 μm or more and 5 μm or less.

また、実施例１において使用する樹脂膜１３としては、例えば、有機溶媒として使用する溶解液８に溶解する性質を有するポリエーテルサルホン、ポリアミド、変成ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリスチレン、ポリスルホン、ポリフェニレンスルファイド、ポリエーテルエーテルケトン、熱可塑性ポリイミド、液晶ポリマー等がある。   The resin film 13 used in Example 1 is, for example, polyethersulfone, polyamide, modified polyphenylene ether, polybutylene terephthalate, polystyrene, polysulfone, polyphenylene having a property of being dissolved in the solution 8 used as an organic solvent. There are sulfide, polyether ether ketone, thermoplastic polyimide, liquid crystal polymer, and the like.

（実施例２）
実施例２では、溶解液８として有機酸を使用する。実施例２において使用する有機酸としては、例えば、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、エナント酸、カプリル酸、ベラルゴン酸、カプリン酸、ラウリン酸、ミリスチン酸、安息香酸、フタル酸、イソフタル酸、テレフタル酸、サリチル酸、コハク酸、マロン酸、シュウ酸等がある。 (Example 2)
In Example 2, an organic acid is used as the solution 8. Examples of the organic acid used in Example 2 include acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, enanthic acid, caprylic acid, verargonic acid, capric acid, lauric acid, myristic acid, benzoic acid, phthalic acid, Examples include isophthalic acid, terephthalic acid, salicylic acid, succinic acid, malonic acid, and oxalic acid.

実施例２において、バンプ２Ａの上部表面に溶解液８を形成する場合、転写ステージ９上に形成された溶解液８にバンプ２Ａの上部を浸漬することは上述と同様である。この場合、転写ステージ９上に形成する溶解液８の高さは１μｍ以上５μｍ以下であることが好ましい。   In Example 2, when the solution 8 is formed on the upper surface of the bump 2A, the upper part of the bump 2A is immersed in the solution 8 formed on the transfer stage 9 as described above. In this case, the height of the solution 8 formed on the transfer stage 9 is preferably 1 μm or more and 5 μm or less.

また、実施例２において使用する樹脂膜１３としては、例えば、溶解液８として使用する有機酸に溶解する性質を有するポリカーボネート及びポリアセタールがある。   Examples of the resin film 13 used in Example 2 include polycarbonate and polyacetal having a property of being dissolved in an organic acid used as the solution 8.

ここで、バンプ２Ａを溶融させるためのリフロー処理について説明する。例えば、バン
プ２Ａの材料として、錫−銀（Ｓｎ−Ａｇ）半田を使用する場合、バンプ２Ａを溶融させるため、回路基板１１の表面の最高温度が２６０℃になるように設定されたリフロー炉を用いてリフロー処理を行う。回路基板１１の表面の最高温度を２６０℃にしてリフロー処理を行う場合、有機酸の種類によっては、リフロー処理時の加熱では有機酸が気化せず、有機酸がバンプ２Ａの上部表面に存在する。 Here, a reflow process for melting the bump 2A will be described. For example, when tin-silver (Sn—Ag) solder is used as the material of the bump 2A, a reflow furnace set so that the maximum temperature of the surface of the circuit board 11 is 260 ° C. in order to melt the bump 2A. To reflow. When the reflow process is performed at a maximum surface temperature of the circuit board 11 of 260 ° C., depending on the type of organic acid, the organic acid is not vaporized by heating during the reflow process, and the organic acid exists on the upper surface of the bump 2A. .

有機酸は、基板電極１２に対するバンプ２Ａの濡れ性を向上させる性質を備えている。そのため、バンプ２Ａを溶融させるためのリフロー処理において、有機酸がバンプ２Ａの上部表面に存在している場合、基板電極１２に対するバンプ２Ａの濡れ性が確保される。したがって、バンプ２Ａを溶融させるためのリフロー処理において、有機酸が気化しない場合、半導体素子１Ａと回路基板１１との間にフラックスを充填する処理及びフラックスを洗浄除去する処理を省略することができる。言い換えれば、リフロー処理時の加熱で気化しない有機酸を溶解液８として用いる場合、半導体素子１Ａと回路基板１１との間にフラックスを充填する処理及びフラックスを洗浄除去する処理を省略することができる。   The organic acid has a property of improving the wettability of the bump 2A with respect to the substrate electrode 12. Therefore, in the reflow process for melting the bump 2A, when the organic acid is present on the upper surface of the bump 2A, the wettability of the bump 2A with respect to the substrate electrode 12 is ensured. Therefore, in the reflow process for melting the bump 2A, when the organic acid is not vaporized, the process of filling the flux between the semiconductor element 1A and the circuit board 11 and the process of cleaning and removing the flux can be omitted. In other words, when an organic acid that is not vaporized by heating during the reflow process is used as the solution 8, the process of filling the flux between the semiconductor element 1A and the circuit board 11 and the process of cleaning and removing the flux can be omitted. .

例えば、回路基板１１の表面の最高温度を２６０℃にしてリフロー処理を行う場合、カプリン酸、ラウリン酸、ミリスチン酸、安息香酸、フタル酸、イソフタル酸、テレフタル酸、サリチル酸、コハク酸、マロン酸又はシュウ酸は気化しない。ただし、リフロー処理の条件に応じて、気化する有機酸の種類は異なる。バンプ２Ａの材料によりリフロー処理の条件が変更される場合、有機酸の種類を適宜選択することで、半導体素子１Ａと回路基板１１との間にフラックスを充填する処理及びフラックスを洗浄除去する処理を省略することができる。   For example, when the reflow treatment is performed with the maximum surface temperature of the circuit board 11 being 260 ° C., capric acid, lauric acid, myristic acid, benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, salicylic acid, succinic acid, malonic acid or Oxalic acid does not vaporize. However, the type of organic acid to be vaporized varies depending on the reflow treatment conditions. When the conditions of the reflow process are changed depending on the material of the bump 2A, the process of filling the flux between the semiconductor element 1A and the circuit board 11 and the process of cleaning and removing the flux by appropriately selecting the type of the organic acid. Can be omitted.

リフロー処理時の加熱で気化しない有機酸を溶解液８として用いる場合、リフロー処理後、半導体素子１Ａと回路基板１１との間に有機酸である溶解液８が残存する。すなわち、バンプ２Ａの周囲に存在する残留物１４から有機酸である溶解液８が除去されず、バンプ２Ａの周囲に残留物１４が存在する状態が維持される。図７に示すように、バンプ２Ａの周囲に存在する残留物１４に含まれる有機酸である溶解液８は、半導体素子１Ａと回路基板１１との間に充填する封止樹脂１５に取り込まれる。有機酸である溶解液８は封止樹脂１５と反応性を有するため、封止樹脂１５に取り込まれた有機酸である溶解液８は封止樹脂１５と硬化反応し、封止樹脂１５の高分子骨格となる。   When an organic acid that is not vaporized by heating during the reflow process is used as the solution 8, the solution 8 that is an organic acid remains between the semiconductor element 1A and the circuit board 11 after the reflow process. That is, the solution 8 that is an organic acid is not removed from the residue 14 present around the bump 2A, and the state where the residue 14 exists around the bump 2A is maintained. As shown in FIG. 7, the solution 8 that is an organic acid contained in the residue 14 present around the bump 2 </ b> A is taken into the sealing resin 15 that is filled between the semiconductor element 1 </ b> A and the circuit board 11. Since the solution 8 that is an organic acid has reactivity with the sealing resin 15, the solution 8 that is an organic acid taken into the sealing resin 15 undergoes a curing reaction with the sealing resin 15, resulting in a high level of the sealing resin 15. It becomes a molecular skeleton.

〈第２実施形態〉
第２実施形態に係る半導体装置の製造方法を説明する。第１実施形態では、半導体素子１Ａのバンプ２Ａの上部表面に溶解液８を形成し、回路基板１１の基板電極１２上の樹脂膜１３に溶解液８を接触させることで、樹脂膜１３に開口を形成する方法を説明した。第２実施形態では、半導体素子１Ａのバンプ２Ａの上部表面に溶解液８を形成せずに、樹脂膜２０に開口を形成する方法を説明する。なお、同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。また、必要に応じて図１から図７の図面を参照する。 Second Embodiment
A method for manufacturing a semiconductor device according to the second embodiment will be described. In the first embodiment, the solution 8 is formed on the upper surface of the bump 2A of the semiconductor element 1A, and the solution 8 is brought into contact with the resin film 13 on the substrate electrode 12 of the circuit board 11 so that the resin film 13 is opened. The method of forming the has been described. In the second embodiment, a method of forming an opening in the resin film 20 without forming the solution 8 on the upper surface of the bump 2A of the semiconductor element 1A will be described. In addition, about the same component, the code | symbol same as 1st Embodiment is attached | subjected and the description is abbreviate | omitted. Further, the drawings in FIGS. 1 to 7 are referred to as necessary.

第２実施形態に係る半導体装置の製造方法においては、まず、半導体素子１Ａにバンプ２Ａを形成する。半導体素子１Ａにバンプ２Ａを形成する方法については、第１実施形態に係る半導体装置の製造方法と同様であるので、その説明を省略する。また、第１実施形態に係る半導体装置の製造方法と同様に、第２実施形態に係る半導体装置の製造方法においても、バンプ２Ａに代えて、バンプ２Ｂ又はバンプ２Ｃを半導体素子１Ａに形成してもよい。   In the method of manufacturing a semiconductor device according to the second embodiment, first, bumps 2A are formed on the semiconductor element 1A. Since the method for forming the bump 2A on the semiconductor element 1A is the same as the method for manufacturing the semiconductor device according to the first embodiment, the description thereof is omitted. Similarly to the method for manufacturing the semiconductor device according to the first embodiment, in the method for manufacturing the semiconductor device according to the second embodiment, instead of the bump 2A, the bump 2B or the bump 2C is formed on the semiconductor element 1A. Also good.

次に、図８（Ａ）に示すように、半導体素子１Ａに形成されているバンプ２Ａと、回路基板１１に形成されている基板電極１２との位置合わせを行う。回路基板１１及び基板電
極１２上には、回路基板１１及び基板電極１２を覆うように樹脂膜２０が形成されている。例えば、スピンコート法により、回路基板１１及び基板電極１２を覆うように樹脂膜２０を形成してもよい。樹脂膜２０としては、例えば、ポリエステル、ポリエチレン、ポリプロピレン、ナイロン、ポリカーボネート、エチレン酢酸ビニル共重合体、ポリブチレンテレフタレート、ウレタンゴム、エチレンプロピレンゴム、スチレンゴムがある。 Next, as shown in FIG. 8A, the bumps 2A formed on the semiconductor element 1A and the substrate electrodes 12 formed on the circuit board 11 are aligned. A resin film 20 is formed on the circuit substrate 11 and the substrate electrode 12 so as to cover the circuit substrate 11 and the substrate electrode 12. For example, the resin film 20 may be formed so as to cover the circuit substrate 11 and the substrate electrode 12 by spin coating. Examples of the resin film 20 include polyester, polyethylene, polypropylene, nylon, polycarbonate, ethylene vinyl acetate copolymer, polybutylene terephthalate, urethane rubber, ethylene propylene rubber, and styrene rubber.

なお、回路基板１１は、第１実施形態と同様に、８．５ｍｍ角の半導体素子１Ａを搭載でき、基板電極１２を５０μｍ間隔で４００個形成している。ただし、これに限らず、他の大きさの半導体素子１Ａを回路基板１１に搭載してもよく、また、基板電極１２を回路基板１１に形成する間隔及び個数は他の値であってもよい。   As in the first embodiment, the circuit board 11 can be mounted with 8.5 mm square semiconductor elements 1A, and 400 substrate electrodes 12 are formed at intervals of 50 μm. However, the present invention is not limited to this, and other sized semiconductor elements 1A may be mounted on the circuit board 11, and the interval and number of the substrate electrodes 12 formed on the circuit board 11 may be other values. .

第２実施形態では、半導体素子１Ａに形成されているバンプ２Ａと回路基板１１に形成されている基板電極１２とを接合させる例を示す。これに限らず、半導体素子１Ａに形成されているバンプ２Ａと他の半導体素子に形成されている電極パッドとを接合させる場合に、第１実施形態に係る半導体装置の製造方法を適用してもよい。   In the second embodiment, an example in which the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 are joined is shown. Not limited to this, even when the bump 2A formed on the semiconductor element 1A and the electrode pad formed on another semiconductor element are bonded, the method for manufacturing the semiconductor device according to the first embodiment is applied. Good.

半導体素子１Ａに形成されているバンプ２Ａと他の半導体素子に形成されている電極パッドとを接合させる場合、図８（Ｂ）に示すように、半導体素子１Ａに形成されているバンプ２Ａと、半導体素子１Ｂに形成されている電極パッド３Ｂとの位置合わせを行う。半導体素子１Ｂ及び電極パッド３Ｂ上には、半導体素子１Ｂ及び電極パッド３Ｂを覆うように樹脂膜２０が形成されている。例えば、スピンコート法により、半導体素子１Ｂ及び電極パッド３Ｂを覆うように樹脂膜２０を形成してもよい。   When bonding the bump 2A formed on the semiconductor element 1A and the electrode pad formed on another semiconductor element, as shown in FIG. 8B, the bump 2A formed on the semiconductor element 1A, Alignment with the electrode pad 3B formed on the semiconductor element 1B is performed. A resin film 20 is formed on the semiconductor element 1B and the electrode pad 3B so as to cover the semiconductor element 1B and the electrode pad 3B. For example, the resin film 20 may be formed by spin coating so as to cover the semiconductor element 1B and the electrode pad 3B.

なお、図９以降では、半導体素子１Ａのバンプ２Ａと回路基板１１の基板電極１２とを接合させる例を説明し、半導体素子１Ａのバンプ２Ａと半導体素子１Ｂの電極パッド３Ｂとを接合させる例の説明は省略する。   9 and the subsequent drawings, an example in which the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11 are bonded will be described, and an example of bonding the bump 2A of the semiconductor element 1A and the electrode pad 3B of the semiconductor element 1B will be described. Description is omitted.

次に、半導体素子１Ａを回路基板１１に押し当て、バンプ２Ａと基板電極１２上に形成されている樹脂膜２０とを接触させる。この場合、半導体素子１Ａ又は基板電極１２を加熱しながら、或いは、半導体素子１Ａ及び基板電極１２を加熱しながら、バンプ２Ａと基板電極１２上に形成されている樹脂膜２０とを接触させる。半導体素子１Ａ又は基板電極１２に加えられた熱、或いは、半導体素子１Ａ及び基板電極１２に加えられた熱が、樹脂膜２０に伝わった状態で、半導体素子１Ａを基板電極１２に押し当てることにより、樹脂膜２０の一部がバンプ２Ａと基板電極１２との間から外側に押し出される。この場合、バンプ２Ａと基板電極１２との間から外側に押し出された樹脂膜２０は、バンプ２Ａの周囲に存在することになる。   Next, the semiconductor element 1A is pressed against the circuit board 11, and the bump 2A and the resin film 20 formed on the substrate electrode 12 are brought into contact with each other. In this case, the bump 2A and the resin film 20 formed on the substrate electrode 12 are brought into contact with each other while heating the semiconductor element 1A or the substrate electrode 12 or heating the semiconductor element 1A and the substrate electrode 12. By pressing the semiconductor element 1A against the substrate electrode 12 while the heat applied to the semiconductor element 1A or the substrate electrode 12 or the heat applied to the semiconductor element 1A and the substrate electrode 12 is transmitted to the resin film 20 A part of the resin film 20 is pushed outward from between the bump 2A and the substrate electrode 12. In this case, the resin film 20 pushed outward from between the bump 2A and the substrate electrode 12 exists around the bump 2A.

樹脂膜２０の一部がバンプ２Ａと基板電極１２との間から外側に押し出され、基板電極１２の一部が樹脂膜２０から露出する。基板電極１２の一部が樹脂膜２０から露出することにより、基板電極１２上に形成されている樹脂膜２０に開口が形成される。樹脂膜２０に開口が形成され、バンプ２Ａと樹脂膜２０の開口から露出する基板電極１２とが接触した状態となる。半導体素子１Ａに形成されているバンプ２Ａと、回路基板１１に形成されている基板電極１２とを接触させた状態の半導体素子１Ａ及び回路基板１１を、図９に示す。   A part of the resin film 20 is pushed outward from between the bump 2 </ b> A and the substrate electrode 12, and a part of the substrate electrode 12 is exposed from the resin film 20. When a part of the substrate electrode 12 is exposed from the resin film 20, an opening is formed in the resin film 20 formed on the substrate electrode 12. An opening is formed in the resin film 20, and the bump 2 </ b> A and the substrate electrode 12 exposed from the opening of the resin film 20 are in contact with each other. FIG. 9 shows the semiconductor element 1A and the circuit board 11 in a state where the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 are in contact with each other.

次に、基板電極１２に対するバンプ２Ａの濡れ性を向上させるため、半導体素子１Ａと回路基板１１との間にフラックスを充填する。   Next, in order to improve the wettability of the bump 2 </ b> A with respect to the substrate electrode 12, a flux is filled between the semiconductor element 1 </ b> A and the circuit substrate 11.

次に、半導体素子１Ａ及び回路基板１１をリフロー炉に搬送し、リフロー処理を行うことにより、バンプ２Ａを溶融させる。例えば、バンプ２Ａの材料として錫−銀（Ｓｎ−Ａ
ｇ）半田を使用した場合、回路基板１１の表面の最高温度が２６０℃になるように設定されたリフロー炉を用いて、リフロー処理を行う。バンプ２Ａが溶融し、バンプ２Ａと基板電極１２とが接合することで、バンプ２Ａと基板電極１２とが電気的に導通する。 Next, the bumps 2A are melted by transporting the semiconductor element 1A and the circuit board 11 to a reflow furnace and performing a reflow process. For example, the material of the bump 2A is tin-silver (Sn-A
g) When solder is used, reflow processing is performed using a reflow furnace set so that the maximum temperature of the surface of the circuit board 11 is 260 ° C. When the bump 2A is melted and the bump 2A and the substrate electrode 12 are joined, the bump 2A and the substrate electrode 12 are electrically connected.

バンプ２Ａを溶融させることによりバンプ２Ａと基板電極１２とを接合させるが、基板電極１２上の樹脂膜２０が形成されている部分には溶融したバンプ２Ａは濡れ広がらない。このように、樹脂膜２０は、バンプ２Ａが必要以上に濡れ広がることを抑制する抑制膜として機能する。   The bump 2A and the substrate electrode 12 are joined by melting the bump 2A, but the melted bump 2A does not wet and spread on the portion of the substrate electrode 12 where the resin film 20 is formed. Thus, the resin film 20 functions as a suppression film that suppresses the bump 2A from spreading more than necessary.

溶融したバンプ２Ａは、樹脂膜２０が形成されている部分にまでは濡れ広がらず、半導体素子１Ａと回路基板１１との接続部分の金属量が確保されるため、バンプ２Ａと基板電極１２との接合部分の破断を抑制することができる。   The melted bump 2A does not wet and spread to the portion where the resin film 20 is formed, and the amount of metal at the connection portion between the semiconductor element 1A and the circuit board 11 is secured. Breakage of the joint portion can be suppressed.

次に、洗浄剤を用いて、半導体素子１Ａと回路基板１１との間に充填されたフラックスを洗浄除去する。次に、ディスペンサーを用いて、図１０に示すように、半導体素子１Ａと回路基板１１との間に、封止樹脂１５を充填する。例えば、封止樹脂１５としてアンダーフィル封止剤を用いた場合、アンダーフィル封止剤の温度を３０℃に設定し、回路基板１１の温度を６０℃に設定して、半導体素子１Ａと回路基板１１との間にアンダーフィル封止剤を充填する。アンダーフィル封止剤は、例えば、エポキシ樹脂である。   Next, the flux filled between the semiconductor element 1A and the circuit board 11 is cleaned and removed using a cleaning agent. Next, as shown in FIG. 10, the sealing resin 15 is filled between the semiconductor element 1A and the circuit board 11 using a dispenser. For example, when an underfill sealant is used as the sealing resin 15, the temperature of the underfill sealant is set to 30 ° C., the temperature of the circuit board 11 is set to 60 ° C., and the semiconductor element 1A and the circuit board are set. 11 is filled with an underfill sealant. The underfill sealant is, for example, an epoxy resin.

そして、封止樹脂１５を加熱処理することで、封止樹脂１５を硬化させる。例えば、半導体素子１Ａと回路基板１１との間に封止樹脂１５を充填後、１５０℃で２時間、オーブンの中で半導体素子１Ａ及び回路基板１１を加熱処理することで、封止樹脂１５を硬化する。   And the sealing resin 15 is hardened by heat-processing the sealing resin 15. For example, after the sealing resin 15 is filled between the semiconductor element 1A and the circuit board 11, the semiconductor element 1A and the circuit board 11 are heat-treated in an oven at 150 ° C. for 2 hours. Harden.

このように、半導体素子１Ａと回路基板１１とをフリップチップ接合し、半導体素子１Ａと回路基板１１との間に充填した封止樹脂１５を硬化させることで、図１０に示す半導体装置を製造する。   Thus, the semiconductor device shown in FIG. 10 is manufactured by flip-chip bonding the semiconductor element 1A and the circuit board 11 and curing the sealing resin 15 filled between the semiconductor element 1A and the circuit board 11. .

バンプ２Ａの上部と基板電極１２上に形成されている樹脂膜２０との接触部分が樹脂膜２０の開口部分となる。したがって、基板電極１２上に形成されている樹脂膜２０を選択的に開口することができる。そして、樹脂膜２０の開口から露出する基板電極１２にバンプ２Ａを接合させるため、バンプ２Ａと基板電極１２との接合箇所を必要最小限にすることができる。   A contact portion between the upper portion of the bump 2 </ b> A and the resin film 20 formed on the substrate electrode 12 becomes an opening portion of the resin film 20. Therefore, the resin film 20 formed on the substrate electrode 12 can be selectively opened. Then, since the bump 2A is bonded to the substrate electrode 12 exposed from the opening of the resin film 20, the bonding portion between the bump 2A and the substrate electrode 12 can be minimized.

基板電極１２の表面の面積がバンプ２Ａの表面の面積よりも大きい場合であっても、バンプ２Ａが過度に濡れ広がることを抑制することができる。したがって、回路基板１１に対する半導体素子１Ａの過度の搭載精度を必要とせずに、半導体素子１Ａに形成されているバンプ２Ａと回路基板１１に形成されている基板電極１２とを接合することができる。   Even when the area of the surface of the substrate electrode 12 is larger than the area of the surface of the bump 2A, it is possible to suppress the bump 2A from spreading out excessively. Therefore, the bump 2A formed on the semiconductor element 1A and the substrate electrode 12 formed on the circuit board 11 can be joined without requiring excessive mounting accuracy of the semiconductor element 1A on the circuit board 11.

第１実施形態及び第２実施形態に係る半導体装置の製造方法によって製造した半導体装置及び回路基板１１上に樹脂膜１３を形成せずに製造した半導体装置に対して、熱サイクル試験を行った。熱サイクル試験条件は、低温側の温度を−５５℃、高温側の温度を１２５℃とし、低温側での待機時間及び高温側での待機時間をそれぞれ１５分とした。第１実施形態及び第２実施形態に係る半導体装置の製造方法によって製造した半導体装置及び回路基板１１上に樹脂膜１３を形成せずに製造した半導体装置のそれぞれのサンプル数を３０個として評価した。   A thermal cycle test was performed on the semiconductor device manufactured by the semiconductor device manufacturing method according to the first and second embodiments and the semiconductor device manufactured without forming the resin film 13 on the circuit board 11. The heat cycle test conditions were a low temperature side temperature of −55 ° C., a high temperature side temperature of 125 ° C., and a low temperature side standby time and a high temperature side standby time of 15 minutes, respectively. The number of samples of each of the semiconductor device manufactured by the semiconductor device manufacturing method according to the first embodiment and the second embodiment and the semiconductor device manufactured without forming the resin film 13 on the circuit board 11 was evaluated as 30. .

第１実施形態及び第２実施形態に係る半導体装置の製造方法によって製造した半導体装置は、１０００サイクルを繰り返しても、半導体素子１Ａのバンプ２Ａと回路基板１１の
基板電極１２との接合部分の破断は発生しなかった。 The semiconductor device manufactured by the method for manufacturing a semiconductor device according to the first and second embodiments breaks the joint between the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11 even after 1000 cycles are repeated. Did not occur.

一方、回路基板１１上に樹脂膜１３を形成せずに製造した半導体装置は、３００サイクルを繰り返すと、半導体素子１Ａのバンプ２Ａと回路基板１１の基板電極１２との接合部分の破断が発生した。そして、５００サイクルを繰り返すと、１４個の半導体装置が、半導体素子１Ａのバンプ２Ａと回路基板１１の基板電極１２との接合部分に破断が発生した。   On the other hand, in the semiconductor device manufactured without forming the resin film 13 on the circuit board 11, when 300 cycles were repeated, the joint portion between the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11 was broken. . When 500 cycles were repeated, 14 semiconductor devices were broken at the joint between the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11.

このように、熱サイクル試験によっても、第１実施形態及び第２実施形態に係る半導体装置の製造方法によって製造された半導体装置は、半導体素子１Ａのバンプ２Ａと回路基板１１の基板電極１２との接合部分の破断が抑制されることがわかる。   As described above, the semiconductor device manufactured by the method for manufacturing the semiconductor device according to the first embodiment and the second embodiment also includes the bump 2A of the semiconductor element 1A and the substrate electrode 12 of the circuit board 11 by the thermal cycle test. It turns out that the fracture | rupture of a junction part is suppressed.

１Ａ、１Ｂ 半導体素子
２Ａ、２Ｂ、２Ｃ バンプ
３Ａ、３Ｂ 電極パッド
４ めっきバンプ
５、７ 半田
６ ボールバンプ
８ 溶解液
９ 転写ステージ
１１ 回路基板
１２ 基板電極
１３、２０ 樹脂膜
１４ 残留物
１５ 封止樹脂 1A, 1B Semiconductor element 2A, 2B, 2C Bump 3A, 3B Electrode pad 4 Plating bump 5, 7 Solder 6 Ball bump 8 Solution 9 Transfer stage 11 Circuit board 12 Substrate electrode 13, 20 Resin film 14 Residue 15 Sealing resin

Claims (7)

半導体素子に突起電極を形成する工程と、
前記突起電極の上部表面に溶解液を形成する工程と、
回路基板に基板電極を形成する工程と、
前記基板電極を覆うように樹脂膜を形成する工程と、
前記半導体素子を前記回路基板に押し当てながら、前記突起電極の上部表面に形成された前記溶解液と、前記基板電極を覆うように形成された前記樹脂膜とを接触させることにより、前記樹脂膜に開口を形成する工程と、
前記半導体素子に形成された前記突起電極と、前記樹脂膜の開口から露出する前記基板電極とを接合する工程と、を備えることを特徴とする半導体装置の製造方法。 Forming a bump electrode on the semiconductor element;
Forming a solution on the upper surface of the protruding electrode;
Forming a substrate electrode on the circuit board;
Forming a resin film so as to cover the substrate electrode;
The resin film is formed by contacting the solution formed on the upper surface of the protruding electrode and the resin film formed so as to cover the substrate electrode while pressing the semiconductor element against the circuit board. Forming an opening in
A step of joining the protruding electrode formed on the semiconductor element and the substrate electrode exposed from the opening of the resin film. 前記半導体素子と前記回路基板との間に封止樹脂を形成する工程を更に備え、
前記突起電極の上部表面に形成された前記溶解液は、前記封止樹脂に取り込まれ、前記封止樹脂の高分子骨格となることを特徴とする請求項１に記載の半導体装置の製造方法。 A step of forming a sealing resin between the semiconductor element and the circuit board;
2. The method of manufacturing a semiconductor device according to claim 1, wherein the solution formed on the upper surface of the protruding electrode is taken into the sealing resin and becomes a polymer skeleton of the sealing resin. 前記溶解液が、メチルエチルケトン、アセトン、メチルイソブチルケトン（４−メチル−２−ペンタノン）、シクロヘキサノン、メチルヘキシルケトン（２−オクタノン）、ベンゼン、ジクロロベンゼン、ベンズアルデヒド、酢酸エチル、アセト酢酸エチル、アクリル酢酸エチル、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、エナント酸、カプリル酸、ベラルゴン酸、カプリン酸、ラウリン酸、ミリスチン酸、安息香酸、フタル酸、イソフタル酸、テレフタル酸、サリチル酸、コハク酸、マロン酸及びシュウ酸のうちのいずれか１つであることを特徴とする請求項１に記載の半導体装置の製造方法。   The solution is methyl ethyl ketone, acetone, methyl isobutyl ketone (4-methyl-2-pentanone), cyclohexanone, methyl hexyl ketone (2-octanone), benzene, dichlorobenzene, benzaldehyde, ethyl acetate, ethyl acetoacetate, ethyl acrylate , Acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, enanthic acid, caprylic acid, verargonic acid, capric acid, lauric acid, myristic acid, benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, salicylic acid, succinic acid, malon The method for manufacturing a semiconductor device according to claim 1, wherein the method is any one of an acid and an oxalic acid. 前記樹脂膜が、ポリエーテルサルホン、ポリアミド、変成ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリスチレン、ポリスルホン、ポリフェニレンスルファイド、ポリエーテルエーテルケトン、熱可塑性ポリイミド、液晶ポリマー、ポリカーボネート及びポリアセタールのうちのいずれか１つであることを特徴とする請求項１に記載の半導体装置の製造方法。   The resin film is one of polyether sulfone, polyamide, modified polyphenylene ether, polybutylene terephthalate, polystyrene, polysulfone, polyphenylene sulfide, polyether ether ketone, thermoplastic polyimide, liquid crystal polymer, polycarbonate, and polyacetal. The method of manufacturing a semiconductor device according to claim 1, wherein: 第１の半導体素子に突起電極を形成する工程と、
前記突起電極の上部表面に溶解液を形成する工程と、
第２の半導体素子に電極パッドを形成する工程と、
前記電極パッドを覆うように樹脂膜を形成する工程と、
前記第１の半導体素子を前記第２の半導体素子に押し当てながら、前記突起電極の上部表面に形成された前記溶解液と、前記電極パッドを覆うように形成された前記樹脂膜とを接触させることにより、前記樹脂膜に開口を形成する工程と、
前記第１の半導体素子に形成された前記突起電極と、前記樹脂膜の開口から露出する前記電極パッドとを接合する工程と、を備えることを特徴とする半導体装置の製造方法。 Forming a protruding electrode on the first semiconductor element;
Forming a solution on the upper surface of the protruding electrode;
Forming an electrode pad on the second semiconductor element;
Forming a resin film so as to cover the electrode pad;
While the first semiconductor element is pressed against the second semiconductor element, the solution formed on the upper surface of the protruding electrode is brought into contact with the resin film formed so as to cover the electrode pad. A step of forming an opening in the resin film,
A method of manufacturing a semiconductor device, comprising: bonding the protruding electrode formed on the first semiconductor element to the electrode pad exposed from the opening of the resin film. 第１の半導体素子と、
前記第１の半導体素子に設けられた突起電極と、
第２の半導体素子と、
前記第２の半導体素子に設けられた電極パッドと、
前記電極パッドを覆うように形成された樹脂膜と、
前記半導体素子と前記回路基板との間に封止樹脂と、を備え、
前記樹脂膜は開口を有し、
前記突起電極と前記樹脂膜の開口から露出した前記電極パッドとが接合され、
前記封止樹脂には、前記樹脂膜を溶解することで前記樹脂膜に前記開口を形成するための溶解液が取り込まれ、前記溶解液は前記封止樹脂の高分子骨格となることを特徴とする
半導体装置。 A first semiconductor element;
A protruding electrode provided on the first semiconductor element;
A second semiconductor element;
An electrode pad provided on the second semiconductor element;
A resin film formed to cover the electrode pad;
A sealing resin between the semiconductor element and the circuit board;
The resin film has an opening,
The protruding electrode and the electrode pad exposed from the opening of the resin film are joined,
The sealing resin takes in a solution for forming the opening in the resin film by dissolving the resin film, and the solution becomes a polymer skeleton of the sealing resin. Semiconductor device. 半導体素子と、
前記半導体素子に設けられた突起電極と、
回路基板と、
前記回路基板に設けられた基板電極と、
前記基板電極を覆うように形成された樹脂膜と、
前記半導体素子と前記回路基板との間に封止樹脂と、を備え、
前記樹脂膜は開口を有し、
前記突起電極と前記樹脂膜の開口から露出した前記基板電極とが接合され、
前記封止樹脂には、前記樹脂膜を溶解することで前記樹脂膜に前記開口を形成するための溶解液が取り込まれ、前記溶解液は前記封止樹脂の高分子骨格となることを特徴とする半導体装置。 A semiconductor element;
A protruding electrode provided on the semiconductor element;
A circuit board;
A substrate electrode provided on the circuit board;
A resin film formed to cover the substrate electrode;
A sealing resin between the semiconductor element and the circuit board;
The resin film has an opening,
The protruding electrode and the substrate electrode exposed from the opening of the resin film are joined,
The sealing resin takes in a solution for forming the opening in the resin film by dissolving the resin film, and the solution becomes a polymer skeleton of the sealing resin. Semiconductor device.
JP2009103436A 2009-04-21 2009-04-21 Semiconductor device and manufacturing method of semiconductor device Expired - Fee Related JP5152089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009103436A JP5152089B2 (en) 2009-04-21 2009-04-21 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009103436A JP5152089B2 (en) 2009-04-21 2009-04-21 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010258045A true JP2010258045A (en) 2010-11-11
JP5152089B2 JP5152089B2 (en) 2013-02-27

Family

ID=43318659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009103436A Expired - Fee Related JP5152089B2 (en) 2009-04-21 2009-04-21 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5152089B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065705A (en) * 2011-09-16 2013-04-11 Panasonic Corp Mounting method and mounting system of electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085471A (en) * 1999-09-17 2001-03-30 Denso Corp Method of mounting electronic component
JP2004095615A (en) * 2002-08-29 2004-03-25 Harima Chem Inc Method for surface mounting and circuit board
JP2004111840A (en) * 2002-09-20 2004-04-08 Fujitsu Ltd Manufacturing method of electronic component with bump electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085471A (en) * 1999-09-17 2001-03-30 Denso Corp Method of mounting electronic component
JP2004095615A (en) * 2002-08-29 2004-03-25 Harima Chem Inc Method for surface mounting and circuit board
JP2004111840A (en) * 2002-09-20 2004-04-08 Fujitsu Ltd Manufacturing method of electronic component with bump electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065705A (en) * 2011-09-16 2013-04-11 Panasonic Corp Mounting method and mounting system of electronic component

Also Published As

Publication number Publication date
JP5152089B2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP3418972B2 (en) Electric structure, method of forming the same, and method of forming solder pillar
JP4137112B2 (en) Manufacturing method of electronic parts
KR100416921B1 (en) Flip-chip semiconductor device and method of forming the same
US6228681B1 (en) Flip chip having integral mask and underfill providing two-stage bump formation
JP5510795B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting substrate
US7985663B2 (en) Method for manufacturing a semiconductor device
KR100475324B1 (en) Selectively filled adhesive film containing a fluxing agent
JP4035733B2 (en) Manufacturing method of semiconductor device and processing method of electrical connection part
JPH0766242A (en) Electronic element assembly, and reprocessing method thereof
US7969028B2 (en) Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device
JP2008109009A (en) Method of manufacturing semiconductor device
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US20050194686A1 (en) Semiconductor device and manufacturing method for the same
JP2006279062A (en) Semiconductor element and semiconductor device
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
JP2011077398A (en) Method of manufacturing semiconductor device
JP2000340712A (en) Polymer-reinforced column grid array
US10586764B2 (en) Semiconductor package with programmable signal routing
JP2006005322A (en) Part mounting wiring board and method for mounting part to wiring board
JP2009099669A (en) Mounting structure of electronic component, and mounting method thereof
JP2013055272A (en) Semiconductor device
KR20130037204A (en) Circuit board with anchored underfill
JP5152089B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2001332575A (en) Method for cleaning flux and method for manufacturing semiconductor device
WO2014028567A1 (en) Solder on trace technology for interconnect attachment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees