JP2010258041A5 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010258041A5 JP2010258041A5 JP2009103300A JP2009103300A JP2010258041A5 JP 2010258041 A5 JP2010258041 A5 JP 2010258041A5 JP 2009103300 A JP2009103300 A JP 2009103300A JP 2009103300 A JP2009103300 A JP 2009103300A JP 2010258041 A5 JP2010258041 A5 JP 2010258041A5
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor
- semiconductor element
- bumps
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明は、半導体素子を相互に電気的に接続するための半導体素子の接続構造を備え、複数の半導体素子を搭載した半導体装置及び半導体装置の製造方法に関する。
本発明に係る半導体装置は、素子搭載面に形成されたパッドを備えた配線基板と、電極端子形成面に形成された電極端子と、前記電極端子よりも外周縁側の前記電極端子形成面に形成され、前記電極端子と電気的に接続されたパッドとを備えた第1および第2半導体素子とを備え、前記第1および第2半導体素子が、前記素子搭載面と前記電極端子形成面とを対向させて前記素子搭載面内に隣接して搭載された半導体装置であって、隣接した前記第1および第2半導体素子の突き合わせられた側面を挟んで対をなすように、前記第1および第2半導体素子のパッドが配置され、対をなす前記第1および第2半導体素子のパッドにまたがって接合されたバンプを介して、前記第1および第2半導体素子が電気的に接続され、前記配線基板のパッドと前記バンプとが接合され、前記配線基板上に前記第1および第2半導体素子が搭載される。
ここで、対をなす前記第1および第2半導体素子のパッドは、ボールボンディング法によって形成される前記バンプによって接合されている。また、対をなす前記第1および第2半導体素子のパッドは、平面形状が半円形状に形成され、半円の直線部分が相互に対向して配置されている。
また、本発明に係る半導体素子とインターポーザを備える半導体装置は、半導体素子とインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、前記半導体素子と前記インターポーザとが、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、電気的に接続されている構成を備える。
また、本発明に係る半導体素子とインターポーザとを備える半導体装置は、2以上の半導体素子と、単数または複数のインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、前記半導体素子の少なくとも一組の半導体素子が、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、各前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して相互に電気的に接続され、前記半導体素子と前記インターポーザとが、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して電気的に接続されていることを特徴とする。
また、本発明に係る半導体装置の製造方法は、支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面および前記半導体素子と前記インターポーザとの側面を対向させて、平面的に配置する工程と、前記半導体素子と前記インターポーザの面内に形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、前記半導体素子と前記インターポーザの前記バンプが接合された面に、前記バンプと電気的に接続される配線層を形成する工程と、前記支持板から、前記配線層が被着形成された前記半導体素子と前記インターポーザとを分離する工程とを備える。
また、本発明に係る半導体装置の製造方法は、支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面および前記半導体素子と前記インターポーザとの側面を対向させて、平面的に配置する工程と、前記支持板の前記半導体素子と前記インターポーザが支持された片面を、前記半導体素子と前記インターポーザの表面及び側面を樹脂によって被覆するように樹脂成形する工程と、前記樹脂の表面に前記半導体素子と前記インターポーザの面内に形成されたパッドを露出させる工程と、前記半導体素子と前記インターポーザに形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、前記支持板から、前記樹脂により成形された半導体素子とインターポーザとを分離する工程とを備える。
図1において、バンプ16aは電極端子14によって囲まれた領域の外側に配置されたバンプである。バンプ16bは、電極端子14の外側領域に配置されたバンプのうち、とくに隣り合った半導体素子10、12の側面間をまたぐようにして、半導体素子10、12の双方の電極端子形成面上に、対向する配置に形成されているパッドにともに接合されているバンプである。
使用する金線の太さにもよるが、ボールボンディングによって金バンプを形成する場合に、ボール部分の外径が100μm程度の金バンプを形成することは容易である。ボールボンディングによって金バンプを形成する場合、太さ25μmの金線を用いると溶融したボール部分は50μm径程度となり、ボンディング時にキャピラリによってボール部分を押圧することにより、100μm径程度に広がる。半導体素子の電極端子14からダイシング後の半導体素子の外周縁位置(エッジ部)までの距離は50〜100μm程度であり、半導体素子の側面を突き合わせて配置した場合の配置間隔を100μm程度以下に設定することは十分に可能である。
金バンプの大きさは使用する金線の太さにもよるから、大きなバンプを形成する必要がある場合には、太い金線を選択して使用すればよい。
金バンプの大きさは使用する金線の太さにもよるから、大きなバンプを形成する必要がある場合には、太い金線を選択して使用すればよい。
図5、図10、図12に示した半導体装置は、いずれも2つの半導体素子を備える例である。インターポーザを備える半導体装置としては、3つ以上の半導体素子を備える構造とすることも可能である。3つ以上の半導体素子を備える場合も、隣り合った半導体素子の突き合わせ辺(対向辺)部分にバンプを接合して半導体素子を相互に電気的に接続し、インターポーザと半導体素子についても、半導体素子とインターポーザの対向辺部分で双方のパッドに掛け渡す(重複する)ようにバンプを接合して相互に電気的に接続するようにすればよい。
Claims (10)
- 素子搭載面に形成されたパッドを備えた配線基板と、
電極端子形成面に形成された電極端子と、前記電極端子よりも外周縁側の前記電極端子形成面に形成され、前記電極端子と電気的に接続されたパッドとを備えた第1および第2半導体素子と
を備え、前記第1および第2半導体素子が、前記素子搭載面と前記電極端子形成面とを対向させて前記素子搭載面内に隣接して搭載された半導体装置であって、
隣接した前記第1および第2半導体素子の突き合わせられた側面を挟んで対をなすように、前記第1および第2半導体素子のパッドが配置され、
対をなす前記第1および第2半導体素子のパッドにまたがって接合されたバンプを介して、前記第1および第2半導体素子が電気的に接続され、
前記配線基板のパッドと前記バンプとが接合され、前記配線基板上に前記第1および第2半導体素子が搭載されることを特徴とする半導体装置。 - 対をなす前記第1および第2半導体素子のパッドは、ボールボンディング法によって形成される前記バンプによって接合されていることを特徴とする請求項1記載の半導体装置。
- 対をなす前記第1および第2半導体素子のパッドは、平面形状が半円形状に形成され、半円の直線部分が相互に対向して配置されていることを特徴とする請求項1または2記載の半導体装置。
- 半導体素子とインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、
前記半導体素子と前記インターポーザとが、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、電気的に接続されていることを特徴とする半導体装置。 - 2以上の半導体素子と、単数または複数のインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、
前記半導体素子の少なくとも一組の半導体素子が、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、各前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して相互に電気的に接続され、
前記半導体素子と前記インターポーザとが、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して電気的に接続されていることを特徴とする半導体装置。 - 前記半導体素子の対向する側面間と、前記半導体素子と前記インターポーザとの対向する側面間に樹脂が充填され、
前記インターポーザの外周囲が樹脂によって封止されていることを特徴とする請求項5記載の半導体装置。 - 前記インターポーザに、前記半導体素子を収容する搭載孔が形成され、
前記半導体素子が、側面を前記搭載孔の内側面に対向して前記搭載孔内に配置され、
前記半導体素子と前記インターポーザとの対向して配置された側面に沿って設けられた双方のパッドに重複する配置にバンプが接合されていることを特徴とする請求項5または6記載の半導体装置。 - 前記半導体素子と前記インターポーザの前記バンプが形成された面側に、前記バンプに電気的に接続する配線層が形成され、
該配線層の前記半導体素子が配置されている平面領域を超えた領域に外部接続端子が設けられていることを特徴とする請求項5〜7のいずれか一項記載の半導体装置。 - 支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面および前記半導体素子と前記インターポーザとの側面を対向させて、平面的に配置する工程と、
前記半導体素子と前記インターポーザの面内に形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、
前記半導体素子と前記インターポーザの前記バンプが接合された面に、前記バンプと電気的に接続される配線層を形成する工程と、
前記支持板から、前記配線層が被着形成された前記半導体素子と前記インターポーザとを分離する工程と
を備えることを特徴とする半導体装置の製造方法。 - 支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面および前記半導体素子と前記インターポーザとの側面を対向させて、平面的に配置する工程と、
前記支持板の前記半導体素子と前記インターポーザが支持された片面を、前記半導体素子と前記インターポーザの表面及び側面を樹脂によって被覆するように樹脂成形する工程と、
前記樹脂の表面に前記半導体素子と前記インターポーザの面内に形成されたパッドを露出させる工程と、
前記半導体素子と前記インターポーザに形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、
前記支持板から、前記樹脂により成形された半導体素子とインターポーザとを分離する工程と
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103300A JP5275123B2 (ja) | 2009-04-21 | 2009-04-21 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103300A JP5275123B2 (ja) | 2009-04-21 | 2009-04-21 | 半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010258041A JP2010258041A (ja) | 2010-11-11 |
JP2010258041A5 true JP2010258041A5 (ja) | 2012-04-19 |
JP5275123B2 JP5275123B2 (ja) | 2013-08-28 |
Family
ID=43318658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009103300A Active JP5275123B2 (ja) | 2009-04-21 | 2009-04-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5275123B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI414923B (zh) * | 2010-07-07 | 2013-11-11 | Sitronix Technology Corp | Power factor correction circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145374A (ja) * | 1997-11-06 | 1999-05-28 | Nec Ic Microcomput Syst Ltd | 半導体チップの接続方法および半導体集積回路 |
US7791173B2 (en) * | 2007-01-23 | 2010-09-07 | Samsung Electronics Co., Ltd. | Chip having side pad, method of fabricating the same and package using the same |
JP2009043961A (ja) * | 2007-08-09 | 2009-02-26 | Sony Corp | 半導体装置 |
-
2009
- 2009-04-21 JP JP2009103300A patent/JP5275123B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104685622B (zh) | Bva中介结构 | |
TWI528477B (zh) | 具有線接合互連之無基板可堆疊封裝、製造微電子單元的方法、製造微電子封裝的方法以及製造微電子組件的方法 | |
TWI540693B (zh) | 封裝表面具接合元件的微電子元件 | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
WO2012067177A1 (ja) | 配線板及びその製造方法 | |
US20130168843A1 (en) | Embedded heat spreader for package with multiple microelectronic elements and face-down connection | |
JP2006210745A5 (ja) | ||
JP2009508324A (ja) | マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法 | |
JP2009508324A6 (ja) | マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法 | |
JP2009545180A5 (ja) | ||
JP2013066021A5 (ja) | ||
JP2008537333A5 (ja) | ||
KR101299852B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
TW201445690A (zh) | 半導體裝置 | |
JP2014127706A5 (ja) | 半導体装置の製造方法 | |
JP2015005637A (ja) | 半導体装置 | |
JP6161380B2 (ja) | 半導体装置の製造方法 | |
JP2013021058A (ja) | 半導体装置の製造方法 | |
WO2014148485A1 (ja) | 半導体装置及びその製造方法 | |
WO2012108469A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
JP2010258041A5 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101229649B1 (ko) | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | |
WO2017065028A1 (ja) | 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法 |