JP2010251504A - 電子部品パッケージ及び電子部品パッケージの製造方法 - Google Patents

電子部品パッケージ及び電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP2010251504A
JP2010251504A JP2009098981A JP2009098981A JP2010251504A JP 2010251504 A JP2010251504 A JP 2010251504A JP 2009098981 A JP2009098981 A JP 2009098981A JP 2009098981 A JP2009098981 A JP 2009098981A JP 2010251504 A JP2010251504 A JP 2010251504A
Authority
JP
Japan
Prior art keywords
electronic component
casing
spacer
component package
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009098981A
Other languages
English (en)
Other versions
JP5184427B2 (ja
Inventor
Hisanori Hamao
尚範 濱尾
Takashi Sarada
孝史 皿田
Toshimitsu Morooka
利光 師岡
Ryuta Hikarisue
竜太 光末
Masaru Tomimatsu
大 富松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009098981A priority Critical patent/JP5184427B2/ja
Publication of JP2010251504A publication Critical patent/JP2010251504A/ja
Application granted granted Critical
Publication of JP5184427B2 publication Critical patent/JP5184427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】ウエハからの取出個数を多くできるとともに、電子部品の電極間を容易に電気的に接続することが可能な電子部品パッケージを提供する。
【解決手段】ケーシング9には、電子部品4に形成された電極と接続する溝部14が形成され、スペーサー5と溝部14との間に導電性材料を充填させることにより、電極から電気的接続を引き出す電気配線2が形成されている。
【選択図】図1

Description

本発明は、内部に電子部品が実装される電子部品パッケージ及び電子部品パッケージの製造方法に関する。
近年、電子部品の高性能化及びコンパクト化のため、両面に電極が配置された電子部品が用いられている。そして、この電子部品の両面に配置された電極同士を接続する時には、電子部品を貫通する貫通電極(例えば、特許文献1参照)や、電子部品の端部から回り込むように形成された側面電極が用いられている。
貫通電極は、一般に、電子部品に貫通する孔を開け、孔の表面に絶縁膜を形成した後でこの孔に導電性材料を充填させることにより形成される。また、側面電極は、棒状又は板状の金属を電子部品の端部で折り曲げたり、電子部品を自身の端部を中心に回転させながら蒸着させたりすることで、電子部品の端部に形成されている。
特開2002−170919号公報
しかし、貫通電極を形成する時には電子部品に孔を開けるので、精密部品である電子部品が欠けたり損傷したりすることがあった。また、側面電極を形成するための金属を折り曲げる方法は大きな加重が作用して電子部品が損傷する恐れがあり、電子部品を回転させながら蒸着させる方法は電子部品を回転させる機構の導入が煩雑である、というように側面電極は電極の形成が困難であった。
本発明は、このような問題点に鑑みてなされたものであって、電子部品自体を加工することなく、複数の電極から容易に電気的接続を引きだすことが可能な電子部品パッケージ及び電子部品パッケージの製造方法を提供するものである。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の電子部品パッケージは、電極が形成された電子部品と、該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、前記ケーシングに密接する状態に形成されたスペーサーと、を有し、前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されている電子部品パッケージにおいて、前記ケーシングには、前記電子部品に形成された前記電極と接続する溝部が形成され、前記スペーサーと前記溝部との間に導電性材料を充填させることにより、前記電極から電気的接続を引き出すことが可能な電気配線が形成されていることを特徴としている。
この発明によれば、スペーサーとケーシングに形成された溝部との間に導電性材料を充填させることによって形成された電気配線により、電子部品の電極からの電気的接続を任意の場所まで引き出し配線したり、複数の電極を相互に電気的接続したりすることができる。従って、電子部品自体を加工することや、パッケージへの側面電極形成などの複雑なプロセスを行うことなく、電子部品の電極からの電気的接続を任意の場所まで引き出し配線を行うことができる。
また、一般的に電子部品の中で面積が大きい機能面が、複数の構成部材からなるケーシングの構成部材同士の接合面と平行でなくなるため、例えば、ケーシングをウエハで構成する際に、ウエハに対して電子部品の配置個数を多くすることができ、電子部品パッケージの製造コストを低減することができる。
また、上記の電子部品パッケージにおいて、前記電気配線に並んで、前記スペーサーと前記ケーシングとの係合部が延設され、該係合部は、前記スペーサーと前記ケーシングとのいずれか一方に設けられた凸部と他方に設けられた凹部とが係合して構成されていることがより好ましい。
この発明によれば、複数のスペーサー及び連結面と溝部との間に導電性材料を充填させる時に導電性材料が複数のスペーサー及び連結面と溝部との間から流れ出した場合であっても、前記スペーサーと前記ケーシングとに設けられた凸部と凹部とを係合して構成させた係合部により、導電性材料が係合部を通過して流れるのを防止し、電気配線が他の部材と短絡するのを防ぐことができる。
また、上記の電子部品パッケージにおいて、前記ケーシングの内側において、前記電子部品と前記スペーサーの間に間隙が形成された状態に配置されていることがより好ましい。
この発明によれば、電子部品の周囲に間隙が形成されていることにより、機械的に動作する電子部品をパッケージ内に実装することを可能とする。
また、上記の電子部品パッケージにおいて、前記電気配線の一部が前記ケーシングの外側に引き出されていることがより好ましい。
この発明によれば、電子部品に形成された電極を、電気配線を通じてケーシングの外側にまで引き出すことができる。
また、本発明の電子部品パッケージの製造方法は、電極が形成された電子部品と、該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、前記ケーシングに密接する状態に形成されたスペーサーと、を有し、該ケーシングが、前記電子部品を収容可能な貫通孔が形成された第一ケーシングと、前記貫通孔の両端開口部を覆う第二ケーシングおよび第三ケーシングとで構成された電子部品パッケージの製造方法において、前記第一ケーシングを形成する第一ウエハに前記貫通孔を複数形成する工程と、前記第二ケーシングを形成する第二ウエハに凹部を複数形成する工程と、前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、前記スペーサーを実装する工程と、前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品とを実装する工程と、前記電子部品を配置する工程の後に、前記第一ケーシングおよび前記第二ケーシングと前記スペーサーにより形成された溝部に導電性材料を充填することにより、前記電極から電気的接続を引き出す電気配線を形成する工程と、前記第一ウエハと、前記第三ケーシングを構成する第三ウエハとを接合する工程と、接合された前記ウエハを個片ごとに分離する工程と、を備えることを特徴としている。
この発明によれば、複数電子部品を収容するための貫通孔を形成した第一ウエハと、凹部を形成した第二ウエハと接合することで形成されたケーシングにスペーサーおよび電子部品を配置する。つづいて第一ケーシングおよび前記第二ケーシングと前記スペーサーおよび前記電子部品により形成された溝部に導電性材料を充填し 第三ウエハを接合することで前記電極から電気的接続を引き出す電気配線を形成できる。従って、電子部品自体を加工することなく、複数の電極を相互に電気的接続する電気配線を容易に形成することができる。
また、一般的に電子部品の中で面積が大きい機能面が、複数の構成部材からなるケーシングの構成部材同士の接合面と平行でなくなるため、第一ウエハにおける電子部品の配置個数を多くすることができる。その結果、ウエハからの電子部品パッケージの取出個数を多くすることが可能になり、電子部品パッケージの製造コストを低減することができる。
また、本発明の電子部品パッケージの製造方法は、電極が形成された電子部品と、該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、前記ケーシングに密接する状態に形成されたスペーサーと、を有し、該ケーシングが、前記電子部品を収容可能な凹部が形成された第一ケーシングと、該第一ケーシングの開口部を覆う第二ケーシングとで構成された電子部品パッケージの製造方法において、前記第一ケーシングを形成する第一ウエハに前記凹部を複数形成する工程と、前記複数の凹部にスペーサーを実装する工程と、前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品とを実装する工程と、前記電子部品を配置する工程の後に、前記第一ケーシングと前記スペーサーにより形成された溝部に導電性材料を充填することにより、前記電極から電気的接続を引き出す電気配線を形成する工程と、前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、接合された前記ウエハを個片ごとに分離する工程と、を備えることを特徴としている。
この発明によれば、まず、第一ウエハに複数の凹部を形成する。次に、スペーサーおよび電子部品を配置する。つづいて第一ケーシングと前記スペーサーにより形成された溝部に導電性材料を充填し 第二ウエハを接合することで前記電極から電気的接続を引き出す電気配線を形成できる。従って、電子部品自体を加工することなく、複数の電極を相互に電気的接続する電気配線を容易に形成することができる。
また、一般的に電子部品の中で面積が大きい機能面が、複数の構成部材からなるケーシングの構成部材同士の接合面と平行でなくなるため、第一ウエハにおける電子部品の配置個数を多くすることができる。その結果、ウエハからの電子部品パッケージの取出個数を多くすることが可能になり、電子部品パッケージの製造コストを低減することができる。
本発明の電子部品パッケージ及び電子部品パッケージの製造方法によれば、電子部品自体を加工することなく、複数の電極から容易に電気的接続を引きだすことができる。
本発明の第一実施形態における電子部品パッケージの斜視図である。 本発明の第一実施形態における電子部品パッケージの一部の部品を省略した平面図である。 本発明の第一実施形態における電子部品パッケージの部分断面図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第二実施形態における電子部品パッケージの一部の部品を省略した斜視図である。 本発明の第二実施形態における電子部品パッケージの一部の部品を省略した平面図である。 本発明の第三実施形態における電子部品パッケージの斜視図である。 本発明の第三実施形態における電子部品パッケージの部分断面図である。 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図である。 本発明の第三実施形態の変形例における電子部品パッケージの部分平面図である。 本発明の第三実施形態の変形例における電子部品パッケージの一部分解した説明図である。
(第一実施形態)
以下、本発明に係る電子部品パッケージの第一実施形態を、図1から図17を参照しながら説明する。なお、図2では説明の便宜のため後述する第三ケーシングを省略して示している。
図1から図3に示すように、この電子部品パッケージ1は、電極が形成された電子部品4と、スペーサー5と、構成部材である第一ケーシング11と第二ケーシング12と第三ケーシング13を接合して電子部品4およびスペーサー5を覆うように形成されたケーシング9と、を有している。
電子部品4は、例えばICや水晶振動子等で構成され、略直方体状に形成されている。電子部品4の表面の一部には電極(図示せず)が形成されている。
ケーシング9は、例えばシリコンで形成された、外形が略直方体状をしており、その内部は空洞になる状態に形成されている。本実施形態では、電子部品4およびスペーサー5を収納可能な状態に貫通孔が形成された第一ケーシング11と、概貫通孔の両端をふさぐ状態でケーシング9を形成する板状の第二ケーシング12と第三ケーシング13は、第一ケーシング11の端面において接着剤接合、または金や錫を用いたはんだ接合、あるいは陽極接合などによりそれぞれ接合されている。
そして、本実施形態においては、電子部品4の機能面と、第二ケーシング12の接合面とが直交するように配置されている。
また、第一ケーシング11の内面には、溝部14が、第二ケーシングには凹部15が形成されている。
より詳しくは、溝部14は、第一ケーシング11内面において第一の溝部14a、および第二の溝部14b(図1から図3においては図示せず)で構成されている。また、凹部15は、第二ケーシングにおいて第一の凹部15a、第二の凹部15bで構成されている。
これら、第一の溝部14aと第一の凹部15a、第二の溝部14bと第二の凹部15bは、第一ケーシング11と第二ケーシング12が接合された状態で一体となって、電子部品4に形成された電極と接続され、電気的接続を引きだすことができる状態に形成されている。
また、第一ケーシング11において、第三ケーシングと接合する面には第一の溝部14a、第二の溝部14bと連結する第一の補助溝部16aと第二の補助溝部16bとがそれぞれ形成されている。
そして、溝部14、凹部15、補助溝部16との間に銀ペースト等の導電性材料を充填させることにより、一部がケーシング9の外側に引き出されている電気配線2が形成されている。
図4に示すように、平面視における大きさが略同一の3枚の第一ウエハ21及び第二ウエハ22および第三ウエハ23を用意する。
この第一ウエハ21が第一ケーシング11の構成材料であり、第二ウエハ22が第二ケーシング12の構成材料であり、第三ウエハ23が第三ケーシング12の構成材料である。
図5は第一ケーシング11の部分斜視図である。図示したように第一ケーシング11は第一ウエハ21に貫通孔6を複数形成したものである。
図6は第二ケーシング12の部分斜視図である。図示したように第二ケーシング12には第一の凹部15a、第二の凹部15bが形成されている。
図7は第一ケーシング11と第二ケーシング12とを接合した状態を示す部分斜視図であり、図8は第一ケーシング11と第二ケーシング12とを接合した状態を示す部分上面図であり、図9は第一ケーシング11と第二ケーシング12とを接合した状態を示す部分断面図である。図示したように、第一の溝部14aと第一の凹部15a、第二の溝部14bと第二の凹部15bがそれぞれ連接する状態に第一ケーシング11と第二ケーシング12を互いに接合する。
図10はケーシング9にスペーサー5を実装した状態を示す部分斜視図であり、図11はケーシング9にスペーサー5を実装した状態を示す部分上面図であり、図12はケーシング9にスペーサー5を実装した状態を示す部分断面図である。図示したように、スペーサー5を第一ケーシング11および第二ケーシング12を接合することで形成した箱状の構造体の中に挿入する。このとき、第一ケーシング11内面においては第一の溝部14aおよび第二の溝部14bを、第二ケーシングにおいては第一の凹部15aおよび第二の凹部15bの一部をおおう状態に実装することで電気配線を形成可能な間隙が形成できる。
図13はケーシング9に電子部品4を実装した状態を示す部分斜視図であり、図14はケーシング9に電子部品4を実装した状態を示す部分上面図であり、図15はケーシング9に電子部品4を実装した状態を示す部分断面図である。図示したように、電子部品4を第一ケーシング11および第二ケーシング12を接合することで形成した箱状の構造体の中に挿入する。このとき、電子部品4の電極(図示せず)と、第二ケーシングに形成した第一の凹部15aおよび第二の凹部15bに位置あわせして実装する。つづいて、第一の溝部14aおよび第二の溝部14bとスペーサー5との間隙、第一の凹部15aおよび第二の凹部15bとスペーサー5との間隙、そして補助溝部16に導電材料を充填させる。そして、一定時間導電材料を乾燥させることで、電子部品4の電極(図示せず)と電気配線とが電気的にも物理的にも接続される。
図16に示すように第一ケーシング11と第二ケーシング12を接合して形成した箱状の構造体に第三ケーシング13を接合し、図17に示すように個々に分離することで電子部品4が封入された状態で電子部品パッケージ1の製造が完了する。
図17に示すように個々に分離することで電子部品パッケージ1の製造が完了する。図17では説明の便宜のため第三ケーシングを省略して示している。
こうして、本実施形態の電子部品パッケージ1によれば、一般的に電子部品4の中で面積が大きい機能面が、第一ケーシング11と第二ケーシング12とからなるケーシング9の接合面と平行でなくなるため、第一ウエハ22における電子部品4の配置個数を多くすることができる。その結果、ウエハからの電子部品パッケージ1の取出個数を多くすることが可能になり、電子部品パッケージ1の製造コストを低減することができる。
また、電子部品4の電極を第二ケーシングに形成された電気配線を通じてケーシング9の外側にまで容易に引き出すことができる。
本実施形態においては電気配線の取り出しを2カ所としたがこの限りではなく、封入する電子部品の電極数などに応じて増やしても良い。
なお、上記実施形態では、第一の補助溝部16a及び第二の補助溝部16bは形成されなくてもよい。例えば、第一ケーシング11の溝部14から第一ケーシング11の外側あるいは第二ケーシング12の凹部15から第二ケーシング12の外側に向けて不図示の貫通電極を設けることで、電子部品4の電極を貫通電極を通じてケーシング9の外側にまで引き出すことができるからである。
(第二実施形態)
次に、以下、本発明に係る電子部品パッケージの第二実施形態を、図18から図19を参照しながら説明する。なお。本実施形態は、第一実施形態とスペーサーの構成が異なるのみであるため、前記第一実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図18に示すように、電子部品パッケージ10は、電子部品4と、スペーサー51と、構成部材である第一ケーシング111と第二ケーシング121と第三ケーシング131(図示せず)を接合して電子部品4およびスペーサー51を覆うように形成されたケーシング91と、を有している。
本実施形態においては、スペーサー51の形状が第一ケーシング111の内壁面にそって、電子部品4を取り囲む形に形成してあることを特徴としている。製造方法については第一実施形態と同様である。
こうして、本実施形態の電子部品パッケージによれば、一般的に電子部品4の中で面積が大きい機能面が、第一ケーシング111と第二ケーシング121とからなるケーシング91の接合面と平行でなくなるため、電子部品4の配置個数を多くすることができる。その結果、電子部品パッケージ10の取出個数を多くすることが可能になり、電子部品パッケージ10の製造コストを低減することができる。
また、スペーサー51を一体とすることで実装工程も短縮できる。
本実施形態においては電気配線の取り出しを2カ所としたがこの限りではなく、封入する電子部品の電極数などに応じて増やしても良い。
(第三実施形態)
次に、本発明に係る第三実施形態について説明するが、前記第一実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図20から図21に示すように、本実施形態の電子部品パッケージ100は、電子部品4と、スペーサー5と、構成部材である第一ケーシング112と第二ケーシング122を接合して電子部品4およびスペーサー5を覆うように形成されたケーシング92とを有している。
上記第一実施形態では、電子部品パッケージ1を構成するケーシング9は、第一ケーシング11と第二ケーシング12とからなっていた。これに対し本実施形態の電子部品パッケージ100においては、ケーシング92は電子部品4およびスペーサー5を収納可能な、凹状の収容部が形成された第一ケーシング112と、第一ケーシング112をふさぐ状態で接合される第二ケーシング122により構成される。
本実施形態では、電子部品4およびスペーサー5を収納可能な状態に凹状の収容部が形成された第一ケーシング112と、概収容部をふさぐ状態でケーシング92を形成する板状の第二ケーシング122は、第一ケーシング112の端面において接着剤接合、または金や錫を用いたはんだ接合、あるいは陽極接合などによりそれぞれ接合されている。
そして、本実施形態においては、電子部品4の機能面と、第二ケーシング122の接合面とが直交するように配置されている。
また、第一ケーシング112の内面には、溝部142a、溝部142b(図示せず)が、形成されている。
第一の溝部142aおよび第二の溝部142b(図示せず)とスペーサー5との間隙、そして補助溝部162に導電材料を充填させる。そして、一定時間導電材料を乾燥させることで、電子部品4の電極(図示せず)と電気配線とが電気的にも物理的にも接続される。
図22に示すように、平面視における大きさが略同一の2枚の第一ウエハ211及び第二ウエハ221を用意する。
この第一ウエハ211が第一ケーシング112の構成材料であり、第二ウエハ221が第二ケーシング122の構成材料である。
図23は第一ケーシング112の部分斜視図である。図示したように第一ケーシング112は第一ウエハ211に凹状の収容部7と付随する溝部142a、142bおよび補助溝部162a、162bを複数形成したものである。
製造方法については第一実施形態と同様である。
こうして、本実施形態の電子部品パッケージによれば、一般的に電子部品4の中で面積が大きい機能面が、第一ケーシング112と第二ケーシング122とからなるケーシング92の接合面と平行でなくなるため、電子部品4の配置個数を多くすることができる。その結果、電子部品パッケージ100の取出個数を多くすることが可能になり、電子部品パッケージ100の製造コストを低減することができる。
本実施形態においては電気配線の取り出しを2カ所としたがこの限りではなく、封入する電子部品の電極数などに応じて増やしても良い。
本実施の形態では、凹状の収容部は直方体形状としているが、この限りではなく、収容する電子部品の形状に合わせた形状としても良い。
なお、上記実施形態では、図24に示すように、電気配線を構成する溝部や凹部に並んで、係合部30が延設されていてもよい。
この係合部30は、例えば、スペーサー52に設けられた、延設される方向に垂直な面による断面が矩形の凸部30aと、当接面である第一ケーシングの内面に設けられた凸部30aに係合する凹部30bとで構成される。
このように構成することで、スペーサー52と溝部143との間に導電性材料を充填させる時に導電性材料がスペーサー52と溝部143との間から流れ出した場合であっても、係合部30により導電性材料が係合部30を通過して流れるのを防止することができる。
従って、一方の電気配線が隣に配置された他方の電気配線等と短絡するのを防ぐことができる。
なお、凸部30aの延設される方向に垂直な面による断面は、矩形に限られることなく、三角形状や半円形状でもよい。また、凸部が第一ケーシング113の内面に設けられ、凹部がスペーサー52に設けられてもよい。
以上、本発明の第一実施形態から第三実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更等も含まれる。
例えば、上記第一実施形態から第三実施形態では、電子部品の機能面と、第二ケーシングの接合面とがそれぞれ直交するように配置されているとした。しかし、電子部品の機能面と、第二ケーシングの接合面とはそれぞれ交差するように配置されていてもよい。
また、上記第一実施形態から第三実施形態では、各溝部は一定の軸上に直線状になるように形成した。しかし、溝部の形状はこれに限ることなく、電気的に接続する電極から電気配線を外部に取り出すことが可能な形状であれば、溝部の形状は曲がっていてもよい。
また、補助溝部の位置についても、この限りではなく、補助溝部が並列に並ぶ状態に形成してもまたは同一面上で直交する状態に形成しても良い。
1、10、100 電子部品パッケージ
2 電気配線
4 電子部品
5、51、52 スペーサー
6 貫通孔
7 収容部
9、92 ケーシング
11、111、112、113 第一ケーシング
12、121、122 第二ケーシング
13 第三ケーシング
14、142、143 溝部
14a、142a、143a 第一の溝部
14b、142b、143b 第二の溝部
15 凹部
15a 第一の凹部
15b 第二の凹部
16、162 補助溝部
16a、162a 第一の補助溝部
16b、162b 第二の補助溝部
21、211 第一ウエハ
22、221 第二ウエハ
23 第三ウエハ
30 係合部
30a 凸部
30b 凹部

Claims (6)

  1. 電極が形成された電子部品と、
    前記電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、
    前記ケーシングに密接する状態に形成されたスペーサーと、を有し、
    前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されている電子部品パッケージにおいて、
    前記ケーシングには、前記電子部品に形成された前記電極と接続する溝部が形成され、
    前記スペーサーと前記溝部との間に導電性材料を充填させることにより、前記電極から電気的接続を引き出す電気配線が形成されている電子部品パッケージ。
  2. 請求項1に記載の電子部品パッケージにおいて、
    前記電気配線に並んで、前記スペーサーと前記ケーシングとの係合部が延設され、
    前記係合部は、前記スペーサーと前記ケーシングのいずれか一方に設けられた凸部と他方に設けられた凹部とが係合して構成されている電子部品パッケージ。
  3. 請求項1又は請求項2に記載の電子部品パッケージにおいて、
    前記電子部品と前記スペーサーの間に間隙が形成されている電子部品パッケージ。
  4. 請求項1から請求項3のいずれかに記載の電子部品パッケージにおいて、
    前記電気配線の一部が前記ケーシングの外側に引き出されている電子部品パッケージ。
  5. 電極が形成された電子部品と、
    前記電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、
    前記ケーシングに密接する状態に形成されたスペーサーと、を有し、
    前記該ケーシングが、前記電子部品を収容可能な貫通孔が形成された第一ケーシングと、前記貫通孔の両端開口部を覆う第二ケーシングおよび第三ケーシングとで構成された電子部品パッケージの製造方法において、
    前記第一ケーシングを形成する第一ウエハに前記貫通孔を複数形成する工程と、
    前記第二ケーシングを形成する第二ウエハに溝部を複数形成する工程と、
    前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、
    前記スペーサーを実装する工程と、
    前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品とを実装する工程と、
    前記電子部品を配置する工程の後に、前記第一ケーシングおよび前記第二ケーシングと前記スペーサーにより形成された溝部に導電性材料を充填することにより、前記電極から電気的接続を引き出す電気配線を形成する工程と、
    前記第一ウエハと、前記第三ケーシングを構成する第三ウエハとを接合する工程と、
    接合された前記ウエハを個片ごとに分離する工程と、
    を備える電子部品パッケージの製造方法。
  6. 電極が形成された電子部品と、
    該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、
    前記ケーシングに密接する状態に形成されたスペーサーと、を有し、
    前記ケーシングが、前記電子部品を収容可能な凹部が形成された第一ケーシングと、該第一ケーシングの開口部を覆う第二ケーシングとで構成された電子部品パッケージの製造方法において、
    前記第一ケーシングを形成する第一ウエハに前記凹部を複数形成する工程と、
    前記複数の凹部にスペーサーを実装する工程と、
    前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品とを実装する工程と、
    前記電子部品を配置する工程の後に、前記第一ケーシングと前記スペーサーにより形成された溝部に導電性材料を充填することにより、前記電極から電気的接続を引き出す電気配線を形成する工程と、
    前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、
    接合された前記ウエハを個片ごとに分離する工程と、
    を備える電子部品パッケージの製造方法。
JP2009098981A 2009-04-15 2009-04-15 電子部品パッケージ及び電子部品パッケージの製造方法 Expired - Fee Related JP5184427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009098981A JP5184427B2 (ja) 2009-04-15 2009-04-15 電子部品パッケージ及び電子部品パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009098981A JP5184427B2 (ja) 2009-04-15 2009-04-15 電子部品パッケージ及び電子部品パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2010251504A true JP2010251504A (ja) 2010-11-04
JP5184427B2 JP5184427B2 (ja) 2013-04-17

Family

ID=43313525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009098981A Expired - Fee Related JP5184427B2 (ja) 2009-04-15 2009-04-15 電子部品パッケージ及び電子部品パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5184427B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172753A (ja) * 1983-03-23 1984-09-29 Stanley Electric Co Ltd コネクタダイオ−ド
JPS62172749A (ja) * 1986-01-25 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置チツプ3次元実装構造、その基本単位およびその製造方法
JP2006129305A (ja) * 2004-10-29 2006-05-18 Kyocera Kinseki Corp 圧電振動子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172753A (ja) * 1983-03-23 1984-09-29 Stanley Electric Co Ltd コネクタダイオ−ド
JPS62172749A (ja) * 1986-01-25 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置チツプ3次元実装構造、その基本単位およびその製造方法
JP2006129305A (ja) * 2004-10-29 2006-05-18 Kyocera Kinseki Corp 圧電振動子及びその製造方法

Also Published As

Publication number Publication date
JP5184427B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
US7876573B2 (en) Stacked mounting structure
JP5790682B2 (ja) モジュールおよびその製造方法
JP7349635B2 (ja) コネクタ並びにそれに用いるソケット及びヘッダ
WO2015046292A1 (ja) 電子部品収納用パッケージおよび電子装置
US9806010B2 (en) Package module and method of fabricating the same
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2012190960A (ja) 半導体装置の製造方法及び半導体装置
KR101434039B1 (ko) 전력 반도체 모듈 및 전력 반도체 제조 방법
JP2002064224A (ja) 発光ダイオード及びその製造方法
JP5184427B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5376490B2 (ja) 電子部品パッケージの製造方法
JP2011155199A (ja) 回路実装基板
JP2012174713A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5200292B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP5631548B2 (ja) 電子部品パッケージ
JP5632031B2 (ja) 電子部品パッケージの製造方法
JP2017059560A (ja) 回路構成体
JP2005277231A (ja) 樹脂封止型半導体装置及びその製造方法
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP2014207145A (ja) 平板状コネクタおよび隔壁実装構造
KR20150052212A (ko) 배선기판 및 그 제조방법
JP4461953B2 (ja) 圧電振動デバイス
WO2020218335A1 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP5376492B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120201

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Ref document number: 5184427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees