JP2010249899A - 表示装置及び表示装置の駆動方法 - Google Patents

Abstract

【課題】消費電力を抑えつつ、インターレース信号で与えられる映像信号の画像表示を高速で行うことができる表示装置及びその駆動方法を提供する。
【解決手段】奇数フィールドと偶数フィールドの２つのフィールドを交替に写すことで表示されるインターレース信号を入力映像データＤＡＴＡｉｎとし、この入力映像データＤＡＴＡｉｎをインターレース方式のままデータ線駆動回路３０に入力する。データ線駆動回路３０は、入力映像データＤＡＴＡｉｎを信号処理した出力データＶＡｏｕｔ（ビデオアンプ３５の出力）と、補完ビデオデータＨＤｏｕｔ（所望のアナログ電圧）とをアナログＳＷ３６を制御して択一的に選択し、最終的にデータ線に供給するビデオ電圧Ｖｏｕｔとする。
【選択図】図３

Description

本発明は、インターレース信号が入力映像データとして与えられ、画像を表示する表示装置及びその駆動方法に関する。

インターレースとは、テレビやディスプレイなどで１回の画面表示を奇数行目と偶数行目の２回の走査に分けて行う方式のことを言い、それとは別に、プログレッシブとは、１回の走査で画面表示を行う方式のことを言う。したがって、インターレース信号の画像では飛び越し走査があるが、プログレッシブ信号では飛び越し走査が無く、順次走査となる。
ＬＣＤ−ＴＶ、プラズマ−ＴＶなどに、ブラウン管を使ったテレビジョン映像であるインターレース信号を表示するには、インターレース信号をプログレッシブ信号に変換するＩＰ変換が必要となる。

従来、インターレース信号からプログレッシブ信号の映像を作成する場合、１フィールド遅延された過去の映像信号と現在のフィールドの映像信号との２つを用いて、信号処理していた。そのため、撮像から表示まで１フレーム分の遅延時間が発生していた。
そこで、この遅延時間を解消するために、各フィールドの空きラインに黒データなどの補完ビデオデータを挿入する方法が提案されている（例えば、特許文献１〜３参照）。

特開２００７−２６４４６５号公報 特開２００７−２６７２４２号公報 特開２００７−２６７２４３号公報

しかしながら、上記特許文献１〜３に記載の映像信号処理回路でＩＰ変換したビデオデータをＬＣＤドライバーなどに入力した場合、倍速でビデオアンプ等を駆動する必要があり、消費電力や発熱が増加することが懸念される。

そこで、本発明は、消費電力を抑えつつ、インターレース信号で与えられる映像信号の画像表示を高速で行うことができる表示装置及びその駆動方法を提供することを課題としている。

上記課題を解決するために、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、インターレース信号を入力する表示装置であって、前記走査線に対して選択電圧を供給する走査線駆動回路と、選択された走査線に対応する画素に対し、前記データ線を介してアナログ電圧を供給するデータ線駆動回路と、を備え、前記データ線駆動回路は、前記インターレース信号に応じたアナログ電圧を生成するアナログ電圧生成回路と、前記走査線駆動回路で選択された走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧及び所望のアナログ電圧の何れか一方を選択し、前記データ線を介して供給する選択回路と、を備え、第１フィールド表示においては、前記走査線駆動回路で選択された奇数行目の走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧を供給すると共に、前記走査線駆動回路で選択された偶数行目の走査線に対応する画素に対し、前記所望のアナログ電圧を供給し、第２フィールド表示においては、前記走査線駆動回路で選択された偶数行目の走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧を供給すると共に、前記走査線駆動回路で選択された奇数行目の走査線に対応する画素に対し、前記所望のアナログ電圧を供給することを特徴としている。

これにより、インターレース信号で与えられる映像信号に基づいて、プログレッシブ方式で画像表示を行うことができる。
このとき、インターレース信号をそのままデータ線駆動回路に入力して信号処理し、信号処理後のアナログ信号及び所望のアナログ信号の何れか一方を選択し、最終的に画素に供給するビデオデータとする。したがって、インターレース信号をプログレッシブ信号へ変換した後、その信号をデータ線駆動回路に入力し信号処理する場合と比較して、アナログ電圧生成回路（特にビデオアンプ）の駆動速度を半分にすることができる。その結果、消費電力の増加を抑制することができる。

さらに、インターレース信号に応じたアナログ電圧と所望のアナログ電圧とを択一的に選択して出力するので、インターレース信号の空きラインに対応する画素に、上記所望のアナログ電圧を供給することができる。したがって、従来のように奇数フィールドのビデオデータと偶数フィールドのビデオデータとを合成することでプログレッシブ信号に変換する場合のように、表示までに１フレームの遅延が発生することがない。このように、インターレース信号で与えられる映像信号の画像表示を高速で行うことができる。

また、本発明に係る表示装置は、上記において、前記走査線駆動回路は、垂直クロック信号に同期して、前記複数の走査線に前記選択電圧を順次供給し、前記データ線駆動回路は、前記垂直クロック信号に同期して、前記インターレース信号に応じたアナログ電圧と前記所望のアナログ電圧とを交互に出力するように、前記選択回路を制御することを特徴としている。
このように、垂直クロック信号に同期して、インターレース信号に応じたアナログ電圧と所望のアナログ電圧とを交互に出力するので、１ラインずつの順次走査で画像表示を行うことができる。また、走査線駆動回路の駆動信号を利用して選択回路を制御するので、新たに制御信号を用意する必要がなく、比較的簡易な構成で所望の動作を実現することができる。

さらに、本発明に係る表示装置は、上記において、前記走査線駆動回路は、第１フィールド表示においては、垂直スタート信号に同期して偶数行目の全ての走査線に前記選択電圧を同時に供給した後、奇数行目の走査線に前記選択電圧を順次供給し、第２フィールド表示においては、垂直スタート信号に同期して奇数行目の全ての走査線に前記選択電圧を同時に供給した後、偶数行目の走査線に前記選択電圧を順次供給し、前記データ線駆動回路は、前記垂直スタート信号に同期して、前記所望のアナログ電圧を出力するように、前記選択回路を制御することを特徴としている。

このように、すべての空きラインに対応する画素に対して所望のアナログ電圧を一括して書き込んだ後、表示ラインにインターレース信号に応じたアナログ電圧を順次書き込む。したがって、走査回数を削減することができ、その分消費電力を低減することができる。さらに、空きラインと表示ラインとの寄生容量などの影響を利用し、空きラインに対応する画素の書き込み電圧を、隣接する表示ラインに対応する画素の書き込み電圧に応じて変動させることができる。その結果、特別な画像補正回路等を搭載することなく、表示品位を向上することができる。

また、走査線駆動回路の駆動信号を利用して選択回路を制御するので、新たに制御信号を用意する必要がなく、比較的簡易な構成で所望の動作を実現することができる。
さらにまた、本発明に係る表示装置は、上記において、前記所望のアナログ電圧は、前記インターレース信号に応じた電圧であることを特徴としている。
これにより、インターレース信号が明るい映像の信号である場合には比較的高輝度な画像を空きラインに表示し、インターレース信号が暗い映像の信号である場合には比較的低輝度な画像を空きラインに表示するように、補完ビデオデータ（所望のアナログ電圧）を設定することができる。このように、原画像イメージを損なうことなく、空きラインに補完する画像を挿入することができる。

さらに、本発明に係る表示装置は、上記において、前記所望のアナログ電圧は、任意の固定電圧であることを特徴としている。
このように、補完ビデオデータを任意の固定電位に設定することにより、補完ビデオデータの生成回路を設ける必要がなくなり、回路規模の増加を抑制することができる。
また、本発明に係る表示装置の駆動方法は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、インターレース信号を入力する表示装置の駆動方法であって、前記走査線に対して選択電圧を供給し、選択された走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧及び所望のアナログ電圧の何れか一方を選択し、前記データ線を介して供給することを特徴としている。
これにより、消費電力の増加を抑制しつつ、インターレース信号で与えられる映像信号の画像表示を高速で行うことができる表示装置の駆動方法とすることができる。

本実施形態における表示装置の構成を示すブロック図である。 入力映像データの方式を示す図である。 映像信号処理回路の構成を示すブロック図である。 第１の実施形態の動作を示すタイミングチャートである。 走査線の選択信号を示すブロック図である。 第２の実施形態の動作を示すタイミングチャートである。

以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本実施形態における表示装置の構成を示すブロック図である。
この図１に示すように、表示装置１０は、表示領域１４を有しており、この表示領域１４の周囲に、制御回路２０、データ線駆動回路３０、走査線駆動回路４０が配置されている。
このうち、表示領域１４は、複数の画素が配列する領域であり、複数の走査線が行（Ｘ）方向に延在すると共に、複数のデータ線が列（Ｙ）方向に延在しており、これらの複数の走査線と複数のデータ線との交差に対応して、画素がそれぞれ配列している。

本実施形態の表示装置１０は、ガラス基板１２の上に薄型トランジスタ（ＴＦＴ）等の半導体素子が低温ポリシリコン技術で形成されたものを用い、カラーフィルタ等が形成されたもう１枚のガラス基板との間に液晶分子が挟持されて構成される。これにより、カラー表示が可能となっている。
走査線駆動回路４０とデータ線駆動回路３０とは、ＳＯＧ（System On Glass）技術として上記の低温ポリシリコン技術で形成されたものを用いることができるほか、高速性等の要求のために、別チップのＩＣをＣＯＧ（Chip On Glass）技術を用いて搭載したものを用いることができる。

制御部２０は、デジタルの映像信号である入力映像データＤＡＴＡｉｎや制御信号２１，２２を走査線駆動回路４０やデータ線駆動回路３０に出力する。ここで、制御信号２１，２２は、後述する垂直ドライバー制御信号や水平ドライバー制御信号等を含む。この制御部２０は、表示装置１０の構成要素の１つとしてもよく、或いは別の外部装置として構成してもよい。
入力映像データＤＡＴＡｉｎはインターレース信号であり、図２に示すように、奇数行目の映像信号しかない奇数フィールド（第１フィールド）と、偶数行目の映像信号しかない偶数フィールド（第２フィールド）とで、１画面分の映像信号が構成される。なお、ここでは、垂直ラインを３４０本とした場合について示しており、ＶＳｉｎは垂直同期信号、ＨＳｉｎは水平同期信号である。

走査線駆動回路４０は、制御部２０から垂直ドライバー制御信号（ＶＣＫ、ＶＳＰ等）を入力し、垂直スタートパルスＶＳＰを垂直クロック信号ＶＣＫの変化に同期させて、垂直スタートパルスＶＳＰと同様な信号を、時間を順次ずらして出力する機能を有するシフトレジスタを内蔵している。そして、順次シフトして出力される信号を、走査線の選択信号ＧＡＴＥとして用いることで、垂直クロック信号ＶＣＫの変化に同期して、複数の走査線を所定の順番で選択する。
第１の実施形態では、１垂直走査期間（１フレーム期間）にわたって選択信号ＧＡＴＥを各走査線に順次供給することで、１行目、２行目、３行目…という順番で走査線を選択するものとする。

データ線駆動回路３０は、後述する映像信号処理回路と、シフトレジスタと、Ｈスイッチとを含んで構成される。映像信号処理回路は、制御部２０から供給される入力映像データＤＡＴＡｉｎを入力し、各データ線に供給するためのビデオ電圧（アナログ電圧）Ｖｏｕｔを生成する。そして、Ｈスイッチは、シフトレジスタからの順次シフト信号によって順次選択されるデータ線に、映像信号処理回路から出力されるビデオ電圧Ｖｏｕｔを供給する。

（映像信号処理回路の構成）
図３は、第１の実施形態における映像信号処理回路の構成を示すブロック図である。
この図３に示すように、ラインメモリ３１には、デジタルの映像信号である入力映像データＤＡＴＡｉｎが入力される。この入力映像データＤＡＴＡｉｎは、インターレース信号である。
ラインメモリ制御回路３２は、制御部２０からの制御信号２１に基づいて、ラインメモリ３１に対して、書き込み用クロックＷＣＫ及び読み出し用クロックＲＣＫを供給することで、ラインメモリ３１への入力映像データＤＡＴＡｉｎの書き込み及びラインメモリ３１からの入力映像データＤＡＴＡｉｎの読み出しを制御する。ここで、制御信号２１は、水平同期信号ＨＳｉｎ、垂直同期信号ＶＳｉｎ、基準クロックＤＯＴＣＬＫおよび垂直クロック信号ＶＣＫなどを含む。

ラインメモリ３１から読み出された入力映像データＤＡＴＡｉｎは、ＬＵＴ（Look Up Table）３３に入力される。そして、このＬＵＴ３３で、入力映像データＤＡＴＡｉｎに対してガンマ補正等の処理を行い、処理後のデータをＤＡＣ３４に出力する。
ＤＡＣ３４は、ＬＵＴ３３から入力されたデータをアナログ電位に変換し、その結果をビデオアンプ３５に出力する。ビデオアンプ３５で増幅された信号は、出力データＶＡｏｕｔとして出力される。この出力データＶＡｏｕｔは、入力映像データＤＡＴＡｉｎに応じたアナログのビデオ電圧である。

アナログＳＷ３６は、ビデオアンプ３５の出力データＶＡｏｕｔ及び後述するアナログＳＷ３９の出力データである補完ビデオデータＨＤｏｕｔの何れか一方を選択し、その結果を最終的にデータ線に供給するビデオ電圧Ｖｏｕｔとして出力する。
アナログＳＷ制御回路３７は、制御信号２１（垂直クロック信号ＶＣＫ）に基づいて、アナログＳＷ３６に対してスイッチ制御信号ＳＷｅｎｂ１を供給する。アナログＳＷ３６は、アナログＳＷ制御回路３７からのスイッチ制御信号ＳＷｅｎｂ１により、ビデオアンプ３５の出力データＶＡｏｕｔと補完ビデオデータＨＤｏｕｔとのうち、どちらを選択するかが制御される。

これにより、アナログＳＷ３６からは、垂直クロック信号ＶＣＫに同期して（１水平走査期間毎に）、出力データＶＡｏｕｔと補完ビデオデータＨＤｏｕｔとが交互に出力されることになる。
また、アナログＳＷ制御回路３８は、制御部２０からの制御信号２２（例えば、垂直同期信号ＶＳｉｎ）に基づいて、アナログＳＷ３９に対してスイッチ制御信号ＳＷｅｎｂ２を供給する。アナログＳＷ３９は、アナログＳＷ制御回路３８からのスイッチ制御信号ＳＷｅｎｂ２により制御され、ＤＡＣ３４の出力電圧をもとに補完ビデオデータＨＤｏｕｔを出力する。

このとき、アナログＳＷ３９は、ＤＡＣ３４から出力されるアナログ信号の最上位ビットを検出し、当該最上位ビットに応じた補完ビデオデータＨＤｏｕｔを出力する。例えば、現在読み出しているラインのデータが、暗い画像を表示するデータである場合には、最上位ビットが０であるため、補完ビデオデータＨＤｏｕｔの電位を黒色に相当する電位に設定する。一方、明るい画像を表示するデータである場合には、最上位ビットが１であるため、補完ビデオデータＨＤｏｕｔの電位を白色に相当する電位に設定する。

このように、第１の実施形態では、原信号のインターレース信号をそのままＬＣＤドライバー（データ線駆動回路３０）に入力して信号処理を施す。そして、信号処理後のビデオ電圧と所望の補完ビデオ電圧とのうち何れか一方を、アナログＳＷを制御して選択し、選択したビデオ電圧をディスプレイ（データ線）に印加する。すなわち、インターレース信号の空きラインに補完ビデオデータを乗せる処理を行い、最終的にディスプレイに供給するビデオ電圧をプログレッシブ走査が可能な形とする。
なお、図３のＬＵＴ３３、ＤＡＣ３４及びビデオアンプ３５がアナログ電圧生成回路を構成し、アナログＳＷ３６が選択回路を構成している。

（動作）
次に、第１の実施形態の動作について説明する。
図４は、第１の実施形態の動作を示すタイミングチャートである。この図４では、奇数行目の映像信号しかない奇数フィールドの表示を行う場合を示している。
先ず、ラインメモリ制御回路３２は、書き込み用クロックＷＣＫ（不図示）をラインメモリ３１に供給し、１ライン毎に映像信号（入力映像データＤＡＴＡｉｎ）をラインメモリ３１に書き込む。そして、ラインメモリ制御回路３２は、１ラインの書き込みが終了した後、水平同期信号ＨＳｉｎに応じて読み出し用クロックＲＣＫ（不図示）をラインメモリ３１に供給することで、ラインメモリ３１から１ライン毎に映像信号の読み出しを行う。

すなわち、時刻ｔ１から時刻ｔ２までの期間に、１行目の映像信号をラインメモリ３１に書き込み、その後、時刻ｔ３でラインメモリ３１から１行目の映像信号を読み出す。読み出した１行目の映像信号にはガンマ補正やＤＡ変換、増幅処理等の信号処理が施され、１行目の映像信号に応じた出力データＶＡｏｕｔが生成される。以降、３行目、５行目、…の映像信号についても、ラインメモリ３１への書き込み、ラインメモリ３１からの読み出し及び信号処理を順次行う。
アナログＳＷ制御回路３７は、垂直クロック信号ＶＣＫに同期して立ち上がり／立ち下がりを行うスイッチ制御信号ＳＷｅｎｂ１を、アナログＳＷ６に供給する。

アナログＳＷ３６は、スイッチ制御信号ＳＷｅｎｂ１がＨレベルであるときには、ビデオアンプ３５の出力である出力データＶＡｏｕｔを選択し、これをビデオ電圧Ｖｏｕｔとして出力する。一方、アナログＳＷ３６は、スイッチ制御信号ＳＷｅｎｂ１がＬレベルであるときには、アナログＳＷ３９の出力である補完ビデオデータＨＤｏｕｔを選択し、これをビデオ電圧Ｖｏｕｔとして出力する。
これにより、ビデオ電圧Ｖｏｕｔとして、垂直クロック信号ＶＣＫの立ち上がりに同期して出力データＶＡｏｕｔと補完ビデオデータＨＤｏｕｔとが交互に出力されることになる。

すなわち、スイッチ制御信号ＳＷｅｎｂ１がＨレベルとなる時刻ｔ３から時刻ｔ４までの期間は、１行目の映像信号に応じた出力データＶＡｏｕｔがビデオ電圧Ｖｏｕｔとして出力される。そして、スイッチ制御信号ＳＷｅｎｂ１がＬレベルとなる時刻ｔ４から時刻ｔ４までの期間は、１行目の映像信号に応じて設定された補完ビデオデータＨＤｏｕｔがビデオ電圧Ｖｏｕｔとして出力される。
このとき、走査線駆動回路３０からは、垂直クロック信号ＶＣＫに応じて、時刻ｔ３から時刻ｔ４までの期間、１行目の走査線に対して選択信号ＧＡＴＥ１が供給される。したがって、１行目の走査線に対応する画素には、データ線を介して１行目の映像信号に応じた出力データＶＡｏｕｔが供給され、１行目の画像表示がなされる。

その後、時刻ｔ４から時刻ｔ５までの期間は、走査線駆動回路３０から２行目の走査線に対して選択信号ＧＡＴＥ２が供給される。そのため、２行目の走査線に対応する画素には、データ線を介して補完ビデオデータＨＤｏｕｔが供給され、２行目の画像表示がなされる。
このように、インターレース信号で映像信号が無いラインには、それを補完する映像データを乗せ、プログレッシブ走査で１画面全体の画像表示を行う。なお、ここでは、垂直同期信号Ｖｓｉｎに基づいてアナログＳＷ３９を制御しているため、空きラインには一律で同じ色の画像が挿入される。

ところで、インターレース信号をプログレッシブ信号へ変換する一般的なＩＰ変換としては、フレームメモリに奇数フィールドと偶数フィールドのビデオデータを書き込んだ後、垂直同期信号にあわせて、フレームメモリで合成されたビデオデータを出力する方法がある。このとき、奇数フィールドと偶数フィールドとで同一フレームのビデオデータを出力する方法や、動き補正回路などを用いて、インターレースコムを視認しにくく補正したビデオデータを偶数フィールドで出力する方法がある。
しかしながら、上記の一般的なＩＰ変換では、奇数フィールドと偶数フィールドとをメモリに記憶して合成するので、画像表示に１フレームの遅延が発生してしまう。

そこで、この遅延を解消するために、ラインメモリにビデオデータを記憶し、水平同期信号にあわせて、最初にラインメモリから読み出したビデオデータを出力した後、空きラインに所望の補完ビデオデータを出力する方法がある。この場合、奇数フィールドでは偶数ラインに補完ビデオデータを挿入し、偶数フィールドでは奇数ラインに補完ビデオデータを挿入することになる。このようにして、１画面全体における垂直方向の走査線の数を２倍にするＩＰ変換処理を実現する方法がある。
ところが、プログレッシブ変換したビデオデータをＬＣＤドライバーに入力して映像表示を行う場合、プログレッシブ変換後のビデオデータを信号処理することになるため、２倍の速度でビデオアンプ等を駆動させる必要がある。したがって、消費電力や発熱が増加することが懸念される。

これに対して、本実施形態では、ＬＣＤドライバーへ入力するビデオデータは原信号のインターレース信号のままであるため、ＬＵＴ、ＤＡＣ、ビデオアンプ等を倍速処理しなくて済む。したがって、消費電力の低減及び発熱の抑制を実現することができる。
このように、第１の実施形態では、インターレース信号をそのままデータ線駆動回路に入力して信号処理し、信号処理後のアナログ電圧と所望のアナログ電圧とを択一的に選択し、最終的に画素に供給するビデオデータとする。そのため、インターレース信号をプログレッシブ信号へ変換した後、その信号をデータ線駆動回路に入力し信号処理する場合と比較して、アナログ電圧生成回路（特にビデオアンプ）の駆動速度を半分にすることができる。その結果、消費電力の増加を抑制することができる。

さらに、入力映像データに応じたアナログ電圧と所望のアナログ電圧とを択一的に選択して出力するので、インターレース信号の空きラインに対応する画素に、上記所望のアナログ電圧を供給することができる。したがって、従来のように奇数フィールドのビデオデータと偶数フィールドのビデオデータとを合成することでプログレッシブ信号に変換する場合のように、表示までに１フレームの遅延が発生することがなく、数ライン程度の遅延に抑えることができる。このように、インターレース信号で与えられる映像信号の画像表示を高速で行うことができる。

また、スイッチ制御信号ＳＷｅｎｂ１に応じて、アナログＳＷ３９から入力映像データに応じたアナログ電圧と所望のアナログ電圧とを交互に出力するので、プログレッシブ走査（順次走査）で表示を行うことができる。そのため、走査線駆動回路の駆動方式の変更を伴わないで済む。
さらにまた、走査線駆動回路の駆動信号である垂直クロック信号をもとにスイッチ制御信号ＳＷｅｎｂ１を生成し、アナログＳＷ３９を制御するので、比較的簡易な構成で所望の動作を実現することができる。

また、補完ビデオデータを入力映像データに応じた電圧とするので、入力映像データが明るい映像である場合には比較的高輝度な画像を空きラインに表示し、入力映像データが暗い映像である場合には比較的低輝度な画像を空きラインに表示することができる。その結果、原画像イメージを損なうことなく、空きラインに補完ビデオデータを挿入することができる。
なお、上記第１の実施形態においては、ＤＡＣ３４から出力されるアナログ信号の最上位１ビットのみに基づいて、補完ビデオデータＨＤｏｕｔを決定し出力する場合について説明したが、複数ビットに基づいて補完ビデオデータＨＤｏｕｔを決定することもできる。また、空きラインに白または黒を挿入する場合について説明したが、これに中間色（灰色等）を加え、補完ビデオデータＨＤｏｕｔの候補を複数設けることもできる。これにより、より違和感のない画像表示を行うことができる。

さらに、補完ビデオデータＨＤｏｕｔを任意の固定電圧（白、黒、灰色等に相当する電圧）に設定することもできる。さらに、アナログＳＷ制御回路３８及びアナログＳＷ３９を削除し、補完ビデオデータＨＤｏｕｔを外部から直接入力することもできる。このように、補完ビデオデータＨＤｏｕｔを任意の固定電位に設定することにより、補完ビデオデータの生成回路を設ける必要がなくなり、回路規模の増加を抑制することができる。
また、上記第１の実施形態においては、制御信号２２として垂直同期信号ＶＳｉｎを適用し、空きラインに一律で同じ色の画像を挿入する場合について説明したが、制御信号２２として水平同期信号ＨＳｉｎを適用し、空きラインに挿入する色を１ライン毎に異ならせることもできる。さらに、１画素毎に異なる色を挿入するようにすることもできる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
この第２の実施形態は、垂直スタートパルスＶＳＰに同期して、各フィールドにおける全ての空きラインに、補完ビデオデータを一括して印加した後、表示ラインに、入力映像データに応じたビデオ電圧を順次印加するようにしたものである。
第２の実施形態における映像信号処理回路は、図３に示す第１の実施形態の映像信号処理回路において、アナログＳＷ制御回路３７の構成が異なることを除いては、図３の映像信号処理回路と同様の構成を有する。したがって、ここでは構成の異なる部分を中心に説明する。

アナログＳＷ制御回路３７は、垂直スタートパルスＶＳＰの立ち上がりに同期して、アナログＳＷ３６が補完ビデオデータＨＤｏｕｔを選択し出力するように、スイッチ制御信号ＳＷｅｎｂ１を出力する。また、アナログＳＷ制御回路３７は、垂直スタートパルスＶＳＰの立ち下がりに同期して、アナログＳＷ３６がビデオアンプ３５の出力データＶＡｏｕｔを選択し出力するように、スイッチ制御信号ＳＷｅｎｂ１を出力する。
また、走査線駆動回路４０は、垂直ドライバー制御信号（ＶＣＫ、ＶＳＰ等）を入力し、図５に示す走査線の選択信号ＧＡＴＥ１〜ＧＡＴＥ３４０を出力する。
本実施形態では、走査線駆動回路４０は、非有効表示期間（垂直ブランキング期間）に空きラインの選択信号ＧＡＴＥを同時にＨレベルとし、有効表示期間に表示ラインの選択信号ＧＡＴＥを順次Ｈレベルとする。

すなわち、奇数フィールドでは、偶数行目（２行目、４行目、６行目、…）の走査線の選択信号ＧＡＴＥを同時にＨレベルとした後、奇数行目（１行目、３行目、５行目、…）の走査線の選択信号ＧＡＴＥを順次Ｈレベルとする。同様に、偶数フィールドでは、奇数行目（１行目、３行目、５行目、…）の走査線の選択信号ＧＡＴＥを同時にＨレベルとした後、偶数行目（２行目、４行目、６行目、…）の走査線の選択信号ＧＡＴＥを順次Ｈレベルとする。

（動作）
次に、第２の実施形態の動作について説明する。
図６は、第２の実施形態における動作を示すタイミングチャートである。この図６では、先ず奇数行目の映像データが順次入力され、次に偶数行目の映像データが順次入力される場合を示している。
先ず、時刻ｔ１１で垂直スタートパルスＶＳＰが立ち上がると、これに同期して走査線駆動回路４０から空きラインである偶数行目の走査線に、Ｈレベルとなる選択信号ＧＡＴＥ２，ＧＡＴＥ４，…，ＧＡＴＥ３４０が同時に供給される。このとき、データ線駆動回路３０からは、各データ線にビデオ電圧Ｖｏｕｔとして補完ビデオデータＨＤｏｕｔが供給される。

これにより、これら偶数行目の走査線に対応する画素に補完ビデオデータＨＤｏｕｔが同時に書き込まれる。
その後、時刻ｔ１２で垂直スタートパルスＶＳＰが立ち下がると、これに同期してアナログＳＷ制御回路３７は、アナログＳＷ３６がビデオアンプ３５の出力データＶＡｏｕｔを選択し出力するようなスイッチ制御信号ＳＷｅｎｂ１を出力する。そのため、時刻ｔ１３で、走査線駆動回路４０から１行目の走査線にＨレベルとなる選択信号ＧＡＴＥ１が供給されると、データ線駆動回路３０から各データ線に、ビデオ電圧Ｖｏｕｔとしてビデオアンプ３５の出力データＶＡｏｕｔが供給される。これにより、１行目の走査線に対応する画素に、ビデオアンプ３５の出力データＶＡｏｕｔが書き込まれる。

次に、時刻ｔ１４では、走査線駆動回路４０から３行目の走査線にＨレベルとなる選択信号ＧＡＴＥ３が供給される。このとき、データ線駆動回路３０からは、各データ線にビデオ電圧Ｖｏｕｔとしてビデオアンプ３５の出力データＶＡｏｕｔが供給される。これにより、３行目の走査線に対応する画素に、ビデオアンプ３５の出力データＶＡｏｕｔが書き込まれる。以下、３３９行目まで、奇数行目の走査線に対応する画素の書き込みを繰り返す。
そして、時刻ｔ１５で再び垂直スタートパルスＶＳＰが立ち上がると、これに同期して走査線駆動回路４０から空きラインである奇数行目の走査線に、Ｈレベルとなる選択信号ＧＡＴＥ１，ＧＡＴＥ３，…，ＧＡＴＥ３３９が同時に供給される。このとき、データ線駆動回路３０からは、各データ線にビデオ電圧Ｖｏｕｔとして補完ビデオデータＨＤｏｕｔが供給される。

これにより、これら奇数行目の走査線に対応する画素に補完ビデオデータＨＤｏｕｔが同時に書き込まれる。
その後、時刻ｔ１６では、走査線駆動回路４０から２行目の走査線にＨレベルとなる選択信号ＧＡＴＥ２が供給される。このとき、データ線駆動回路３０からは、各データ線にビデオ電圧Ｖｏｕｔとしてビデオアンプ３５の出力データＶＡｏｕｔが供給される。これにより、２行目の走査線に対応する画素に、ビデオアンプ３５の出力データＶＡｏｕｔが書き込まれる。以下、３４０行目まで、偶数行目の走査線に対応する画素の書き込みを繰り返す。

このように、第２の実施形態では、空きラインに対応する画素に対し、補完ビデオデータＨＤｏｕｔを同時に供給した後、表示ラインに対応する画素に対し、ビデオアンプ３５の出力データＶＡｏｕｔを順次供給する。したがって、前述した第１の実施形態と同様に、インターレース方式で与えられる映像信号の画像表示を高速で行うことができる。
また、垂直ブランキング期間だけで、すべての空きラインに補完ビデオデータＨＤｏｕｔを印加することができる。そのため、１行目、２行目、３行目、…の順に走査して空きライン毎に補完ビデオデータＨＤｏｕｔを印加する場合と比較して、駆動回数を減らすことができる。したがって、その分消費電力を低減することができる。

さらに、空きラインに補完ビデオデータＨＤｏｕｔを書き込んだ後に、表示ラインにビデオアンプ３５の出力データＶＡｏｕｔを順次書き込むので、空きラインと表示ラインとの間の寄生容量などの影響を利用して、空きラインに対応する画素の保持電圧を変動させることができる。これにより、特別な画像補正回路を搭載することなく、表示品位の向上が期待できる。
また、走査線駆動回路の駆動信号である垂直スタートパルスをもとにスイッチ制御信号ＳＷｅｎｂ１を生成し、アナログＳＷ３９を制御するので、比較的簡易な構成で所望の動作を実現することができる。
なお、上記各実施形態においては、表示装置として液晶表示装置を適用する場合について説明したが、液晶以外の電気光学物質を用いた表示装置に対して本発明を適用することもできる。

１…液晶装置、１４…表示領域、２０…制御部、３０…データ線駆動回路、３１…ラインメモリ、３２…ラインメモリ制御回路、３３…ＬＵＴ、３４…ＤＡＣ、３５…ビデオアンプ、３６…アナログＳＷ、３７…アナログＳＷ制御回路、３８…アナログＳＷ制御回路、３９…アナログＳＷ、４０…走査線駆動回路

Claims (6)

1. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、インターレース信号を入力する表示装置であって、
   前記走査線に対して選択電圧を供給する走査線駆動回路と、
   選択された走査線に対応する画素に対し、前記データ線を介してアナログ電圧を供給するデータ線駆動回路と、を備え、
   前記データ線駆動回路は、前記インターレース信号に応じたアナログ電圧を生成するアナログ電圧生成回路と、前記走査線駆動回路で選択された走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧及び所望のアナログ電圧の何れか一方を選択し、前記データ線を介して供給する選択回路と、を備え、
   第１フィールド表示においては、前記走査線駆動回路で選択された奇数行目の走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧を供給すると共に、前記走査線駆動回路で選択された偶数行目の走査線に対応する画素に対し、前記所望のアナログ電圧を供給し、第２フィールド表示においては、前記走査線駆動回路で選択された偶数行目の走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧を供給すると共に、前記走査線駆動回路で選択された奇数行目の走査線に対応する画素に対し、前記所望のアナログ電圧を供給することを特徴とする表示装置。
2. 前記走査線駆動回路は、垂直クロック信号に同期して、前記複数の走査線に前記選択電圧を順次供給し、
   前記データ線駆動回路は、前記垂直クロック信号に同期して、前記インターレース信号に応じたアナログ電圧と前記所望のアナログ電圧とを交互に出力するように、前記選択回路を制御することを特徴とする請求項１に記載の表示装置。
3. 前記走査線駆動回路は、第１フィールド表示においては、垂直スタート信号に同期して偶数行目の全ての走査線に前記選択電圧を同時に供給した後、奇数行目の走査線に前記選択電圧を順次供給し、第２フィールド表示においては、垂直スタート信号に同期して奇数行目の全ての走査線に前記選択電圧を同時に供給した後、偶数行目の走査線に前記選択電圧を順次供給し、
   前記データ線駆動回路は、前記垂直スタート信号に同期して、前記所望のアナログ電圧を出力するように、前記選択回路を制御することを特徴とする請求項１に記載の表示装置。
4. 前記所望のアナログ電圧は、前記インターレース信号に応じた電圧であることを特徴とする請求項１〜３の何れか１項に記載の表示装置。
5. 前記所望のアナログ電圧は、任意の固定電圧であることを特徴とする請求項１〜３の何れか１項に記載の表示装置。
6. 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素と、を備え、インターレース信号を入力する表示装置の駆動方法であって、
   前記走査線に対して選択電圧を供給し、
   選択された走査線に対応する画素に対し、前記インターレース信号に応じたアナログ電圧及び所望のアナログ電圧の何れか一方を選択し、前記データ線を介して供給することを特徴とする表示装置の駆動方法。

Images