JP2010243221A - Lsi tester - Google Patents
Lsi tester Download PDFInfo
- Publication number
- JP2010243221A JP2010243221A JP2009089650A JP2009089650A JP2010243221A JP 2010243221 A JP2010243221 A JP 2010243221A JP 2009089650 A JP2009089650 A JP 2009089650A JP 2009089650 A JP2009089650 A JP 2009089650A JP 2010243221 A JP2010243221 A JP 2010243221A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- test
- lsi tester
- power supply
- inspection system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、LSIテスタに関し、詳しくは、電源供給の改善に関するものである。 The present invention relates to an LSI tester, and more particularly to improvement of power supply.
近年のLSIは、システムLSIの進化に伴い、ピン数が増大している。 In recent years, the number of pins has increased with the evolution of system LSIs.
一方、LSIテスタでは、LSIのピンの増加に対して試験検査工数を削減するため、同時に複数個の被検査対象物(以下DUTという)の試験を行うマルチDUTテストも頻繁に行われている。 On the other hand, in an LSI tester, a multi-DUT test for testing a plurality of objects to be inspected (hereinafter referred to as “DUT”) at the same time is frequently performed in order to reduce the number of test inspection steps with respect to an increase in LSI pins.
これに伴い、LSIテスタのピンエレクトロニクスやDCモジュールなどのLSIに対して各種試験検査を行うための試験検査系統数も、増加の一途を辿っている。 Along with this, the number of test inspection systems for performing various test inspections on LSIs such as pin electronics and DC modules of LSI testers has been increasing.
これらの試験検査系統は基本的に同一機能・性能を有することから、これらの試験検査系統を駆動するための電源も共通のものを使用している。 Since these test and inspection systems basically have the same functions and performance, a common power source is used to drive these test and inspection systems.
図3はこのように試験検査系統が多チャンネル化されたLSIテスタの一例を示すブロック図であり、テストヘッドTHにおける電源系統の概略構成を示している。 FIG. 3 is a block diagram showing an example of an LSI tester in which the test / inspection system is multi-channel, and shows a schematic configuration of the power supply system in the test head TH.
電源部1には、4系統の異なる電圧を出力する第1電源11〜第4電源14が設けられている。これら第1電源11〜第4電源14の各出力電圧は、テストヘッドTHに設けられた同一機能・性能のドライバ・コンパレータで構成された複数n個のピンエレクトロニクス21〜2nに並列に供給されている。なお、これらピンエレクトロニクス21〜2nは、テスタコントローラ3によりDUTに応じて設定された所定のプログラムに基づき制御される。
The
特許文献1には、デバイス試験に使用されないテスタチャンネルへの電源供給を随時停止可能とする半導体試験装置の電源供給装置について記載されている。
しかし、近年のシステムLSIは多品種少ロット品が主であるため、多くの場合、LSIテスタには使用されていない試験検査系統が存在していることになる。 However, since system LSIs in recent years are mainly multi-product, small-lot products, in many cases, there are test inspection systems that are not used in LSI testers.
ところが、図3に示す従来のLSIテスタでは、実際の試験検査に使用されているか否かに拘わらず全ての試験検査系統やブロックに駆動電圧を供給していることから、消費電力に着目すると、運転コスト面でも環境面でも無駄が生じていることになる。 However, the conventional LSI tester shown in FIG. 3 supplies drive voltage to all test inspection systems and blocks regardless of whether or not they are used for actual test inspection. This is a waste of both operating costs and environmental aspects.
本発明は、このような問題を解決するものであり、その目的は、無駄な消費電力を削減できるLSIテスタを提供することにある。 The present invention solves such a problem, and an object thereof is to provide an LSI tester capable of reducing wasteful power consumption.
このような課題を達成するために、本発明のうち請求項1記載の発明は、
試験検査系統が多チャンネル化されたLSIテスタにおいて、
DUTの種別に応じたプログラムに基づき、前記DUTのテストに使用する試験検査系統のみに電源部から選択的に電源を供給するように構成されたことを特徴とする。
In order to achieve such a problem, the invention according to
In an LSI tester with multi-channel test inspection system,
Based on a program corresponding to the type of DUT, power is selectively supplied from a power supply unit only to a test inspection system used for testing the DUT.
請求項2記載の発明は、請求項1記載のLSIテスタにおいて、
前記試験検査系統がピンエレクトロニクスであることを特徴とする。
The invention described in
The test and inspection system is pin electronics.
請求項3記載の発明は、請求項1または請求項2記載のLSIテスタにおいて、
前記電源部は複数系統の異なる電圧を出力することを特徴とする。
The invention according to
The power supply unit outputs a plurality of different voltages.
請求項4記載の発明は、請求項3に記載のLSIテスタにおいて、
前記電源部の複数系統の異なる電圧は、前記DUTの種別に応じてそれぞれ個別に必要な時間差で供給するように制御されることを特徴とする。
The invention according to claim 4 is the LSI tester according to
The different voltages of the plurality of systems of the power supply unit are controlled so as to be supplied individually with a necessary time difference according to the type of the DUT.
試験検査系統が多チャンネル化されたLSIテスタにおいて、
DUTの種別に応じたプログラムに基づきDUTのテストに使用する試験検査系統のみに電源部から選択的に電源を供給するとともに、前記DUTのテストに使用する試験検査系統のみがDUTとの間で信号の授受を行うように構成されたことを特徴とする。
In an LSI tester with multi-channel test inspection system,
Based on a program corresponding to the type of DUT, power is selectively supplied from the power supply unit only to the test inspection system used for the DUT test, and only the test inspection system used for the DUT test transmits a signal to the DUT. It is characterized in that it is configured to send and receive.
本発明によれば、LSIテスタ全体の消費電力を大幅に削減でき、運転コスト面や環境面での無駄を省くことができる。 According to the present invention, the power consumption of the entire LSI tester can be greatly reduced, and waste in terms of operating cost and environment can be eliminated.
以下、本発明について、図面を用いて詳細に説明する。図1は本発明の実施形態の一例を示すブロック図であり、図3と同一のものは同一符号を付し説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an example of an embodiment of the present invention. Components identical to those in FIG.
図1において、電源部1の第1電源11〜第4電源14とテストヘッドTHのピンエレクトロニクス21〜2nとの間には、ピンエレクトロニクス21〜2nへの電源供給を選択的にオン/オフする複数n個のスイッチ41〜4nが設けられている。これらスイッチ41〜4nは、スイッチ制御部5により、選択的にオン/オフ駆動される。なお、スイッチ制御部5は、テスタコントローラ3によりDUTに応じて設定された所定のプログラムに基づき制御される。
In FIG. 1, the power supply to the
具体的には、図示しないDUTに対するテストを実行するのにあたり、テスタコントローラ3は、DUTの種別に応じたプログラムに基づき、DUTのテストに使用する試験検査系統には電源を供給してDUTのテストに使用しない試験検査系統には電源を供給しないようにスイッチ41〜4nをオン/オフ駆動するための制御信号をスイッチ制御部5に与える。
Specifically, when executing a test for a DUT (not shown), the
スイッチ制御部5は、テスタコントローラ3から入力されるDUTの種別に応じた制御信号に基づき、スイッチ41〜4nを選択的にオン/オフ駆動する。
The
なお、これらスイッチ41〜4nのオン/オフ駆動は、第1電源11〜第4電源14の出力電圧を同時に供給するように連動制御してもよいし、DUTの種別に応じてそれぞれ個別に必要な時間差で供給するように制御してもよい。
The on / off driving of the switches 41 to 4n may be interlocked so that the output voltages of the
このように、DUTの種別に応じて、DUTのテストに使用する試験検査系統のみに電源を供給することにより、LSIテスタ全体の消費電力を大幅に削減でき、運転コスト面や環境面での無駄を省くことができる。 Thus, by supplying power only to the test and inspection system used for DUT testing according to the type of DUT, the power consumption of the entire LSI tester can be greatly reduced, resulting in waste in terms of operating cost and environment. Can be omitted.
図2は本発明の実施形態の他の例を示すブロック図であり、図1と同一のものは同一符号を付けている。 FIG. 2 is a block diagram showing another example of the embodiment of the present invention, and the same components as those in FIG.
図2の回路では、ピンエレクトロニクス21〜2nへの電源供給を選択的にオン/オフする複数n個のスイッチ41〜4nを設けるとともに、ピンエレクトロニクス21〜2nの入出力信号系統にもそれぞれ個別にリレー61〜6nを設けている。
In the circuit of FIG. 2, a plurality of n switches 41 to 4n for selectively turning on / off the power supply to the
これらリレー61〜6nは、スイッチ制御部7により選択的にオン/オフ駆動される。なお、スイッチ制御部7も、テスタコントローラ3によりDUTに応じて設定された所定のプログラムに基づき制御されるので、リレー61〜6nは実質的にスイッチ41〜4nと連動駆動されることになる。
These relays 61 to 6 n are selectively turned on / off by the switch control unit 7. Since the switch control unit 7 is also controlled by the
図2のように構成することにより、ピンエレクトロニクス21〜2nへの電源供給系統をDUTに応じて選択的にオン/オフ駆動するとともにピンエレクトロニクス21〜2nとDUTとの間の信号系統もDUTに応じて選択的にオン/オフ駆動でき、DUTのテストに使用する試験検査系統のみに電源を供給するとともにDUTのテストに使用する試験検査系統のみがDUTとの間で信号の授受を行うことができるので、電源の選択供給と信号系統の選択導通の相乗効果による信号リーク防止効果が期待できる。
2, the power supply system to the
なお、上記実施例では、試験検査系統がピンエレクトロニクスの例を説明したが、これに限るものではなく、同一機能の多チャンネル構成であれば、その他の試験検査系統にも適用できる。 In the above embodiment, an example in which the test and inspection system is pin electronics has been described. However, the present invention is not limited to this, and the present invention can be applied to other test and inspection systems as long as the multi-channel configuration has the same function.
また、図2のリレーはスイッチであってもよい。 The relay of FIG. 2 may be a switch.
以上説明したように、本発明によれば、LSIテスタ全体の消費電力を大幅に削減できるので、運転コスト面や環境面での無駄を省くことができる。 As described above, according to the present invention, the power consumption of the entire LSI tester can be greatly reduced, so that waste in terms of operating cost and environment can be eliminated.
1 電源部
2 ピンエレクトロニクス
3 テスタコントローラ
4 スイッチ
5、7 スイッチ制御部
6 リレー
1
Claims (5)
DUTの種別に応じたプログラムに基づき、前記DUTのテストに使用する試験検査系統のみに電源部から選択的に電源を供給するように構成されたことを特徴とするLSIテスタ。 In an LSI tester with multi-channel test inspection system,
An LSI tester configured to selectively supply power from a power supply unit only to a test inspection system used for testing the DUT based on a program corresponding to the type of DUT.
DUTの種別に応じたプログラムに基づきDUTのテストに使用する試験検査系統のみに電源部から選択的に電源を供給するとともに、前記DUTのテストに使用する試験検査系統のみがDUTとの間で信号の授受を行うように構成されたことを特徴とするLSIテスタ。 In an LSI tester with multi-channel test inspection system,
Based on a program corresponding to the type of DUT, power is selectively supplied from the power supply unit only to the test inspection system used for the DUT test, and only the test inspection system used for the DUT test transmits a signal to the DUT. An LSI tester characterized in that it is configured to send and receive.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089650A JP2010243221A (en) | 2009-04-02 | 2009-04-02 | Lsi tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009089650A JP2010243221A (en) | 2009-04-02 | 2009-04-02 | Lsi tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010243221A true JP2010243221A (en) | 2010-10-28 |
Family
ID=43096397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009089650A Pending JP2010243221A (en) | 2009-04-02 | 2009-04-02 | Lsi tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010243221A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101184681B1 (en) | 2010-11-02 | 2012-09-20 | (주)블루이엔지 | Apparatus for testing semiconductor chips with flexible linked power supply functionality |
CN106932700A (en) * | 2017-03-31 | 2017-07-07 | 深圳市芯思杰智能物联网技术有限公司 | The opto-electronic device DC performance test system of transistor outline package |
KR102242257B1 (en) * | 2020-12-09 | 2021-04-20 | (주)에이블리 | Device interface board of semiconductor test equipment and its operating method |
-
2009
- 2009-04-02 JP JP2009089650A patent/JP2010243221A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101184681B1 (en) | 2010-11-02 | 2012-09-20 | (주)블루이엔지 | Apparatus for testing semiconductor chips with flexible linked power supply functionality |
CN106932700A (en) * | 2017-03-31 | 2017-07-07 | 深圳市芯思杰智能物联网技术有限公司 | The opto-electronic device DC performance test system of transistor outline package |
KR102242257B1 (en) * | 2020-12-09 | 2021-04-20 | (주)에이블리 | Device interface board of semiconductor test equipment and its operating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8589139B2 (en) | Method and circuit configuration for simulating fault states in a control unit | |
JP5774281B2 (en) | Source drive chip | |
ATE436029T1 (en) | ANALOG IC WITH TEST ARRANGEMENT AND TEST METHOD FOR SUCH AN IC | |
JP2010263531A (en) | A/d conversion circuit and test method | |
US20150226783A1 (en) | Probe card and wafer test system including the same | |
US20180204533A1 (en) | Display device and power supply control method therefor | |
JP2010243221A (en) | Lsi tester | |
JP2009103481A (en) | Semiconductor inspection device | |
JP2005191522A (en) | Voltage supply parameter measurement device in wafer burn-in system | |
JP2005039385A (en) | Control unit for vehicle | |
JP2005134655A (en) | Driving circuit for liquid crystal display device, microcontrol unit mounted with driving circuit, and inspection method for the same | |
JP4303716B2 (en) | Load drive circuit and abnormality detection method thereof | |
JP2010108131A (en) | Switching device | |
TWI431283B (en) | Discharge device and test system having the same | |
TWI578004B (en) | Automatic test equipment and method thereof | |
JP2008026280A (en) | Controller | |
JP2013513798A (en) | System, method, and apparatus for performing redundant power control using digital output module | |
JP2008052619A (en) | Power supply system comprising plurality of power supply units for robot control device | |
KR101062286B1 (en) | Monitoring apparatus | |
JP2006064488A (en) | Semiconductor tester | |
CN204374762U (en) | A kind of burn-in test controller of low-voltage electrical apparatus | |
JP2009177873A (en) | Dead time inspection method and dead time inspection device | |
KR100949535B1 (en) | The apparatus for checking up discrete signal | |
KR101594947B1 (en) | A built off self test device for having bypass function using a relay | |
TWI567549B (en) | Server and method of detecting the same |