JP2010239326A - High-speed and long-distance transmission system utilizing reflection characteristics, and equalizer - Google Patents
High-speed and long-distance transmission system utilizing reflection characteristics, and equalizer Download PDFInfo
- Publication number
- JP2010239326A JP2010239326A JP2009083863A JP2009083863A JP2010239326A JP 2010239326 A JP2010239326 A JP 2010239326A JP 2009083863 A JP2009083863 A JP 2009083863A JP 2009083863 A JP2009083863 A JP 2009083863A JP 2010239326 A JP2010239326 A JP 2010239326A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- speed
- signal
- long
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 109
- 230000006866 deterioration Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NMFHJNAPXOMSRX-PUPDPRJKSA-N [(1r)-3-(3,4-dimethoxyphenyl)-1-[3-(2-morpholin-4-ylethoxy)phenyl]propyl] (2s)-1-[(2s)-2-(3,4,5-trimethoxyphenyl)butanoyl]piperidine-2-carboxylate Chemical compound C([C@@H](OC(=O)[C@@H]1CCCCN1C(=O)[C@@H](CC)C=1C=C(OC)C(OC)=C(OC)C=1)C=1C=C(OCCN2CCOCC2)C=CC=1)CC1=CC=C(OC)C(OC)=C1 NMFHJNAPXOMSRX-PUPDPRJKSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007765 extrusion coating Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
本発明は、伝送線路による信号波形劣化を高周波領域での反射特性を利用することにより補償し、低消費電力で、高速伝送および長距離伝送を可能にする伝送システムおよびイコライザに関するものである。 The present invention relates to a transmission system and an equalizer that compensate for signal waveform deterioration due to a transmission line by utilizing reflection characteristics in a high-frequency region and enable high-speed transmission and long-distance transmission with low power consumption.
従来、高速伝送を行う場合、伝送線路での信号波形劣化により制限される高速性、長距離性の改善は、アクティブ回路(能動回路;増幅器等の電源供給が必要な回路)によるイコライジングや光伝送を適用する方法等が知られている。 Conventionally, when performing high-speed transmission, improvement in high-speed performance and long-distance performance, which is limited by signal waveform deterioration on the transmission line, is achieved by equalizing or optical transmission using active circuits (active circuits; circuits that require power supply such as amplifiers). A method of applying is known.
アクティブ回路によるイコライザ(等化器;一般的に周波数特性を調整するための補償回路をいう)の利用や光伝送を利用した高速伝送および長距離伝送は、信号レベルの改善のための増幅器や電気から光へ、光から電気へ変換するための変換器等のアクティブ部品を使用する必要があり、実装スペースの拡大や消費電力の増大を招いただけでなく、高価な伝送システムとなった。また、パッシブ回路(受動回路;増幅器等の電源供給を必要としない回路)による波形整形の方法として低周波領域の減衰量を増加させ、平坦な周波数特性とするイコライザを使用する方法もあるが、信号振幅が小さくなるため、伝送速度や伝送長距離の制約となった。 The use of an equalizer (equalizer; generally referred to as a compensation circuit for adjusting frequency characteristics) by an active circuit and high-speed transmission and long-distance transmission using optical transmission include amplifiers and electrical circuits for improving signal levels. It is necessary to use active components such as a converter for converting light to light and light to electricity, which not only increases the mounting space and power consumption, but also results in an expensive transmission system. In addition, as a waveform shaping method using a passive circuit (passive circuit; a circuit that does not require power supply such as an amplifier), there is a method of using an equalizer having a flat frequency characteristic by increasing attenuation in the low frequency region. Since the signal amplitude is small, the transmission speed and the transmission distance are limited.
本発明は、かかる課題を解決するためになされたもので、高周波領域においては、伝送線路の特性インピーダンスより受信回路の入力インピーダンスを大きくすることで高周波領域での反射特性を利用し高周波領域での信号波形劣化を補償し、低周波領域においては、伝送線路の特性インピーダンスと同等とすることで信号波形劣化を抑え、更に、低周波領域の減衰量を調整することにより、信号波形劣化を補償する高速伝送および長距離伝送を実現するシステムである。更に、発明者等が低スキュー(低伝搬遅延時間差)の伝送線路に関して先に出願した特願2008−194580の技術的内容と本発明の波形劣化の補償という技術的内容を組み合わせ、スキューマージンを改善することにより、更なる高速伝送および長距離伝送を実現するシステムおよびイコライザである。 The present invention has been made to solve such a problem. In the high frequency region, the input impedance of the receiving circuit is made larger than the characteristic impedance of the transmission line, thereby utilizing the reflection property in the high frequency region. Compensates for signal waveform degradation and suppresses signal waveform degradation by making it equal to the characteristic impedance of the transmission line in the low frequency range, and further compensates for signal waveform degradation by adjusting the attenuation in the low frequency range This system realizes high-speed transmission and long-distance transmission. Further, the inventors have combined the technical contents of Japanese Patent Application No. 2008-194580 previously filed for transmission lines with low skew (low propagation delay time difference) with the technical contents of compensation of waveform degradation of the present invention to improve the skew margin. By doing so, a system and an equalizer that realize further high-speed transmission and long-distance transmission.
本発明によれば、従来品に比べて非常にシンプルな構造で、低消費電力かつ安価な反射特性利用による高速・長距離伝送が可能になった。具体例を挙げると、カメラリンク(クロック周波数80MHz データ伝送速度560Mbps)の場合、本発明品は、従来品では伝送距離が7m迄のものを約30m以上に迄距離を延長することが可能になるだけでなく、一般のリピータ(アクティブ回路)に比べ、50%以上の低消費電力化がはかれるので、その工業的価値は非常に大きい。 According to the present invention, it is possible to perform high-speed and long-distance transmission by using a reflection characteristic that is low in power consumption and inexpensive, with a very simple structure as compared with the conventional product. As a specific example, in the case of a camera link (clock frequency 80 MHz, data transmission speed 560 Mbps), the product of the present invention can extend the distance up to about 30 m from the conventional product with a transmission distance of up to 7 m. In addition, since the power consumption is reduced by 50% or more compared to a general repeater (active circuit), its industrial value is very large.
以下、本発明の反射特性利用による高速・長距離伝送システムおよびイコライザ1の実施例を添付図面を参照して詳細に説明する。
Hereinafter, embodiments of a high-speed / long-distance transmission system and an
本発明の高速・長距離伝送システムおよびイコライザ1の基本構成ブロック図を図1(A)に示す。
本発明の高速・長距離伝送システムおよびイコライザ1の基本構成は、高速信号を出力する送信回路10に接続された伝送線路20と、前記伝送線路20と前記高速信号を受信する高入力インピーダンス受信回路50との間にイコライザ30を接続して構成され、反射特性利用による高速・長距離伝送システムおよびイコライザ1である。(本発明の第1実施例に対応:請求項1を第1実施例とし、以下、同様)
FIG. 1A shows a basic configuration block diagram of the high-speed / long-distance transmission system and
The basic configuration of the high-speed / long-distance transmission system and the
次に、本発明の高速・長距離伝送システムおよびイコライザの具体的実施例1Aの回路構成図を、図1(B-1)に示す。
本発明の実施例1Aの構成は、高速信号を出力する送信回路であるドライバ回路10Aとシングルエンド伝送線路20Aとイコライザ30A-1と高入力インピーダンス受信回路であるレシーバー50Aで構成される反射特性利用による高速・長距離伝送システムおよびイコライザ1Aである。
ここで、シングルエンド(single end)信号とは、一つの信号線に対して1本の信号線を用いて、信号をその信号のグランドに対する電圧として送る信号をいう。
この場合のイコライザ30A-1は、シングルエンド伝送線路に対応し、シングルエンド伝送線路20Aと前記高速信号を受信するレシーバ50Aとの間に、直列に接続された第1の抵抗31A-1と第1のキャパシタ32A-1からなる第1の並列回路と、第1の並列回路の入力端で、前記並列回路の入力端でグランド(0V)から電源電圧(Vcc)の範囲の値となる電圧源(Vtt)の間に接続された第2の抵抗34Aと第1のインダクタ33Aの直列回路と、前記並列回路の出力端でグランド(0V)から電源電圧(Vcc)の範囲の値となる電圧源(Vtt)の間に接続された第3の抵抗35A-1からなる直列回路で構成されている。
また、低周波領域においては、本発明の図1(B-1)のイコライザ30A-1が、図1(C)の回路に等価され、図に示す。低周波領域においては、第1のキャパシタ32A-1は高インピーダンス、第1のインダクタ33Aは低インピーダンスとなるため、図1(B-1)のイコライザ30A-1が本回路に等価される。図1(C)において、伝送線路端からみたイコライザ30A-1の入力インピーダンスは、第1、第2、第3の抵抗31A-1、34A、35A-1によって決まり、伝送線路の特性インピーダンスと同等の値とすることができ、信号波形劣化を防ぐことが可能である。更に、入力した信号を第1、第3の抵抗31A-1、35A-1により受信回路端において減衰量を調整することが可能である。(本発明の第6実施例に対応)
同様に、本発明の図1(B-1)のイコライザ30A-1は、高周波領域においては、第1のキャパシタ32A-1は、低インピーダンスとなる。また、第1のインダクタ33Aは高インピーダンスとなるため、図1(B-1)のイコライザ30A-1が図1(D)の回路に等価される。図1(D)において、伝送線路端からみたイコライザ30A-1の入力インピーダンスは、第3の抵抗35A-1によって決まり、伝送線路端の電圧値Vin(V)、受信回路端の電圧値Vout(V)、第3の抵抗35A-1の抵抗値R3(Ω)、伝送線路の特性インピーダンスZc(Ω)、反射係数Γは、下記の数式で表される。
Next, FIG. 1 (B-1) shows a circuit configuration diagram of a specific example 1A of the high-speed / long-distance transmission system and equalizer according to the present invention.
The configuration of Embodiment 1A of the present invention is based on the use of reflection characteristics including a driver circuit 10A that is a transmission circuit that outputs a high-speed signal, a single-ended transmission line 20A, an equalizer 30A-1, and a receiver 50A that is a high input impedance reception circuit. The high-speed / long-distance transmission system and equalizer 1A.
Here, a single end signal refers to a signal that uses one signal line for one signal line and sends the signal as a voltage with respect to the ground of the signal.
The equalizer 30A-1 in this case corresponds to a single-ended transmission line, and includes a first resistor 31A-1 and a first resistor 31A-1 connected in series between the single-ended transmission line 20A and the receiver 50A that receives the high-speed signal. A first parallel circuit composed of one capacitor 32A-1 and a voltage source having a value in the range of ground (0V) to power supply voltage (Vcc) at the input end of the first parallel circuit at the input end of the first parallel circuit (Vtt) is a series circuit of the second resistor 34A and the first inductor 33A connected to each other, and a voltage source having a value in the range of ground (0V) to the power supply voltage (Vcc) at the output terminal of the parallel circuit. It is constituted by a series circuit composed of a third resistor 35A-1 connected between (Vtt).
In the low frequency region, the equalizer 30A-1 of FIG. 1 (B-1) of the present invention is equivalent to the circuit of FIG. 1 (C) and is shown in the figure. In the low frequency region, the first capacitor 32A-1 has a high impedance, and the first inductor 33A has a low impedance. Therefore, the equalizer 30A-1 in FIG. 1B-1 is equivalent to this circuit. In FIG. 1C, the input impedance of the equalizer 30A-1 viewed from the end of the transmission line is determined by the first, second, and third resistors 31A-1, 34A, and 35A-1, and is equivalent to the characteristic impedance of the transmission line. It is possible to prevent the signal waveform from deteriorating. Further, the attenuation amount of the input signal can be adjusted at the receiving circuit end by the first and third resistors 31A-1 and 35A-1. (Corresponding to the sixth embodiment of the present invention)
Similarly, in the equalizer 30A-1 of FIG. 1B-1 of the present invention, the first capacitor 32A-1 has a low impedance in the high frequency region. Further, since the first inductor 33A has a high impedance, the equalizer 30A-1 in FIG. 1B-1 is equivalent to the circuit in FIG. In FIG. 1D, the input impedance of the equalizer 30A-1 viewed from the transmission line end is determined by the third resistor 35A-1, and the voltage value Vin (V) at the transmission line end and the voltage value Vout ( V), the resistance value R3 (Ω) of the third resistor 35A-1, the characteristic impedance Zc (Ω) of the transmission line, and the reflection coefficient Γ are expressed by the following equations.
次に、イコライザ30A-1において、低周波領域は、シングルエンド伝送線路の特性インピーダンスに整合させることで波形歪を補償し、高周波領域は、反射特性を利用して波形歪を補償することによりジッター(通信機器などにおいて発生する信号の時間的なズレや揺らぎのことである)が減少し、アイパターン(実際の信号のサンプルを多数重ね合わせ、信号の特徴をグラフィカルに提示するもの)の開口を確保することが可能になる。ジッターが減少することにより、スキューマージンが改善する。なお、図1(B−2)は、本発明(B−1)の変形例で,低周波補正の必要がない場合のイコライザ30A-2の回路構成図である。この周波数範囲は、第1のキャパシタ32A-2と第1の抵抗31A-2との関係fc=1/2πCRで決まる。(本発明の第7実施例に対応)
Next, in the equalizer 30A-1, in the low frequency region, the waveform distortion is compensated by matching the characteristic impedance of the single-ended transmission line, and in the high frequency region, the jitter is compensated by using the reflection characteristic to compensate the waveform distortion. (This is the time shift or fluctuation of the signal generated in communication equipment, etc.), and the eye pattern (which overlays many actual signal samples and presents the signal characteristics graphically) is opened. It becomes possible to secure. By reducing the jitter, the skew margin is improved. FIG. 1B-2 is a modification of the present invention B-1 and is a circuit configuration diagram of the equalizer 30A-2 when low frequency correction is not necessary. This frequency range is determined by the relationship f c = 1 / 2πCR between the first capacitor 32A-2 and the first resistor 31A-2. (Corresponding to the seventh embodiment of the present invention)
次に、本発明の高速・長距離差動伝送システムおよびイコライザの具体的実施例1Bの回路構成図を図1(E)に示す。
本発明の実施例1Bの構成は、高速・長距離差動信号を出力する差動ドライバ回路10Bと、第1の伝送線路21Bと第2の伝送線路22Bとのペアで構成される差動伝送線路20Bと、差動構成イコライザ30Bと、高入力インピーダンスの差動レシーバ50Bで構成される高速・長距離差動伝送システムおよびイコライザである。ここで、差動信号(differential signal))とは、一つの信号線に対して2本の対等な信号線のペアを用いて、信号をその信号線ペアの間の電位差として送る信号をいう。このように、差動伝送とは、1対の信号線を使ってデータを伝送する方式のことで、対をなす2本の信号線にはそれぞれ逆位相の信号を伝送する。
この場合のイコライザ30Bは、差動(ディファレンシャル)の伝送線路に対応し、第1の伝送線路21Bと高速差動信号を受信する高入力インピーダンスの差動レシーバ50Bの+入力端子との間に、直列に接続された第1の抵抗31Bと第1のキャパシタ32Bからなる第1の並列回路と、第2の伝送線路22Bと高速差動信号を受信する高入力インピーダンスの差動レシーバ50Bの−入力端子との間に、直列に接続された第4の抵抗37Bと第2のキャパシタ36Bからなる第2の並列回路と、第1の並列回路の入力端と第2の並列回路の入力端の間に接続された第2の抵抗34Bと第1のインダクタ33Bの直列回路と、第1の並列回路の出力端と第2の並列回路の出力端との間に接続された第3の抵抗35Bからなる直列回路で構成されている。
また、低周波領域においては、第1、第2のキャパシタ32B、36Bは高インピーダンス、第1のインダクタ33Bは低インピーダンスとなるため、図1(E)のイコライザ30Bが、図1(F)の回路に等価される。図1(F)において、伝送線路端からみたイコライザ30Bの入力インピーダンスは、第1、第2、第3、第4の抵抗31B、34B、35B、37Bによって決まり、伝送線路の特性インピーダンスと同等の値とすることができ、信号波形劣化を防ぐことが可能である。更に、入力した信号を第1、第3、第4の抵抗31B、35B、37Bにより受信回路端において減衰量を調整させることが可能になる。(本発明の第6実施例に対応)
同様に、高周波領域においては、第1、第2のキャパシタ32B、36Bは低インピーダンス、第1のインダクタ33Bは高インピーダンスとなるため、図1(E)のイコライザ30Bが、図1(G)の回路に等価される。図1(G)において、伝送線路端からみたイコライザ30Bの入力インピーダンスは、第3の抵抗35Bによって決まり、伝送線路端の電圧値Vin(V)、受信回路端の電圧値Vout(V)、第3の抵抗35Bの抵抗値R3(Ω)、伝送線路の特性インピーダンスZc(Ω)、反射係数Γについては、前記に記載した数式1が成立する。ここで、R3>ZcとすることでΓ>0となり、受信回路端において反射特性を利用した電圧値とすることが可能になる。
Next, FIG. 1E shows a circuit configuration diagram of a specific example 1B of the high-speed / long-distance differential transmission system and equalizer according to the present invention.
The configuration of Example 1B of the present invention is a differential transmission configured by a pair of a differential driver circuit 10B that outputs a high-speed, long-distance differential signal, and a first transmission line 21B and a second transmission line 22B. This is a high-speed / long-distance differential transmission system and an equalizer including a line 20B, a differential configuration equalizer 30B, and a differential receiver 50B having a high input impedance. Here, a differential signal refers to a signal that uses a pair of two equal signal lines for one signal line and sends a signal as a potential difference between the signal line pair. Thus, differential transmission is a method of transmitting data using a pair of signal lines, and signals having opposite phases are transmitted to the two signal lines forming a pair.
The equalizer 30B in this case corresponds to a differential transmission line, and between the first transmission line 21B and the + input terminal of the differential receiver 50B having a high input impedance for receiving a high-speed differential signal, A first parallel circuit composed of a first resistor 31B and a first capacitor 32B connected in series, a second input line of a differential receiver 50B having a high input impedance for receiving a high-speed differential signal and the second transmission line 22B. A second parallel circuit composed of a fourth resistor 37B and a second capacitor 36B connected in series between the terminal and the input end of the first parallel circuit and the input end of the second parallel circuit. A series circuit of the
In the low frequency region, the first and second capacitors 32B and 36B have high impedance and the first inductor 33B has low impedance. Therefore, the equalizer 30B in FIG. Equivalent to circuit. In FIG. 1F, the input impedance of the equalizer 30B viewed from the transmission line end is determined by the first, second, third, and
Similarly, in the high-frequency region, the first and second capacitors 32B and 36B have low impedance and the first inductor 33B has high impedance. Therefore, the equalizer 30B in FIG. Equivalent to circuit. In FIG. 1G, the input impedance of the equalizer 30B viewed from the end of the transmission line is determined by the third resistor 35B. The voltage value Vin (V) at the transmission line end, the voltage value Vout (V) at the receiving circuit end, 3 is satisfied with respect to the resistance value R3 (Ω) of the resistor 35B of No. 3, the characteristic impedance Zc (Ω) of the transmission line, and the reflection coefficient Γ. Here, by setting R3> Zc, Γ> 0, and the voltage value utilizing the reflection characteristics can be obtained at the receiving circuit end.
次に、本発明の高速・長距離伝送システムおよびイコライザの具体的実施例1Cの回路構成図を図2(A)に示す。
本発明の実施例1Cの構成は、高速信号を出力するドライバ回路10Cと、シングルエンド伝送線路20Cと、イコライザ30Cと、高入力インピーダンスのレシーバ50Cで構成される高速・長距離伝送システムおよびイコライザ1Cである。
この場合のイコライザ30Cは、シングルエンド伝送線路だけでなく自動レベル補正の機能も備え、シングルエンド伝送線路20Cと前記高速信号を受信する高入力インピーダンスのレシーバ50Cとの間に、直列に接続された第1の抵抗31Cと第1のキャパシタ32Cからなる第1の並列回路と、第1の並列回路の入力端で前記並列回路の入力端でグランドとの間に接続された第2の抵抗34Cと第1のインダクタ33Cとからなる第1の直列回路と、前記並列回路の出力端でグランドとの間に接続された第1のダイオード40Cと第3の抵抗35Cからなる第2の直列回路と第2のダイオード41Cと第4の抵抗37Cとからなる第3の直列回路と第5の抵抗38Cからなる第2の抵抗並列回路で構成されている。
また、低周波領域においては、本発明の図2(A)のイコライザ30Cが、図2(B)の回路に等価され、図に示す。低周波領域においては、第1のキャパシタ32Cは高インピーダンス、第1のインダクタ33Cは低インピーダンスとなるため、また、低周波領域の信号のシングルエンド伝送線路20Cにおける減衰は少ないため、伝送線路端での電圧値は第1のダイオード40Cおよび第2のダイオード41Cの順方向電圧値よりも大きく、図2(A)のイコライザ30Cは図2(B)の回路に等価される。図2(B)において、伝送線路端からみたイコライザ30Cの入力インピーダンスは、第1、第2、第3、第4、第5の抵抗31C、34C、35C、37C、38Cによって決まり、伝送線路の特性インピーダンスと同等の値とすることができ、信号波形劣化を防ぐことが可能である。更に、入力した信号を第1、第3、第4、第5の抵抗31C、35C、37C、38Cにより受信回路端において減衰量を調整させることが可能になる。(本発明の第6実施例に対応)
同様に、高周波領域においては、本発明の図2(A)のイコライザ30Cが、図2(C)の回路に等価され、図に示す。高周波領域においては、第1のキャパシタ32Cは低インピーダンス、第1のインダクタ33Cは高インピーダンスとなるため、図2(A)のイコライザ30Cが、図2(C)の回路に等価される。更に、シングルエンド伝送線路20Cにおいて減衰するため、信号の周波数により伝送線路端での電圧値Vin(V)が変化する。したがって、第1のダイオード40Cと第2のダイオード41Cの順方向電圧値Vf1(V)、Vf2(V)、ただしVf1>Vf2、とすると、Vf2>Vinの場合は、図2(D)に示すように等価される。また、Vf1>Vin>Vf2の場合は、図2(E)に示すように等価される。更に、Vin>Vf1の場合は図2(F)に示すように等価される。このように、伝送線路端における電圧値によって入力インピーダンスが変化し、最適な反射特性を得ることが可能になる。(本発明の第5実施例に対応)
次に、本発明の低スキュー差動伝送用多心複合丸型ケーブル1´の構造断面図を図2(G)に示す。本発明の第3実施例としては、伝送線路20である低スキュー差動伝送用多心複合丸型ケーブル1´は、信号線間のスキューが小さい構造とし、高速・長距離伝送を可能とする反射特性利用による高速・長距離伝送システムである。本発明の低スキュー差動伝送用多心複合丸型ケーブル1´は、対間スキューの向上を目的として、対より線の代わりにスキューが安定している同軸信号線を使用したケーブル構造であって、高周波伝送の信号線と電源線からなる高速インターフェースケーブルにおいて、シース10´内に中心介在8´を施し、その周りに、4心以上の偶数本で対を形成した同軸信号線5´をケーブル断面からみて中心介在の中央部からほぼ同一距離すなわち同層になるように配置させ、かつ前記複数本からなる同軸信号線間の隙間に絶縁被覆された1本または複数本からなる細径絶縁電源線7´の+Vccラインを挿入し、従来挿入していた細径絶縁電源線の電源GNDラインは別に設けずに同軸信号線の同軸信号線シールド(同軸GNDライン)に適用させることにより対間の低スキュー化と細径化をはかった構造である。ここで、本発明の同軸信号線5´を2心平行対にして、信号対1、2、3、4、5をそれぞれ形成した。また、本発明の同軸信号線5には、0.127mmで7本よりの導体のすずめっき軟銅線を使用した。更に、細径絶縁電源線の絶縁被覆をした例としては、テープまたはコーティングまたは押出し被覆等その他の絶縁被覆されたものをいう。次に、本発明の第1のポイントとして、スキュー対策として、対より信号線よりもスキューが安定している同軸信号線を使用し、かつ、ケーブル断面からみた介在の中央部からほぼ同一距離すなわち同層になるように配置する。このような配置により、ケーブル長手方向からみた差動伝送用信号線の線長差がほぼ同一となり、結果として、線長差からみた遅延時間は同一となる。このように、伝播遅延時間差を小さくするためには、線長差が小さくなるようにする必要がある。同軸信号線が10心で、信号対が5個の場合の本発明を図に示すがこの本数に限らず、4心以上の偶数本であれば、一向に構わない。次に、第2のポイントとしては、電源線について、前記複数本からなる同軸信号線間の隙間に絶縁被覆された複数本からなる細径絶縁電源線7´の+Vccラインを挿入し、従来挿入していた細径絶縁電源線の電源GNDラインは別に設けずに同軸信号線の同軸信号線シールド(同軸GNDライン)に適用させることにより細径化をはかることが可能になる。細径絶縁電源線は、差動伝送用信号線に使用されている同軸信号線シールド(同軸GNDライン)により、囲まれることによって、低インピーダンスとすることができ、耐ノイズ性能を向上させることが可能になる。また、電源線からのノイズ影響と高域での安定性(特性インピーダンス等)を考慮したコア構造とした。更に、細径絶縁電源線は、隙間に心数を増やすことによって、電流容量の向上を図ることができる(流す電気の量を増やすことができる)このように、ビデオやカメラ等で必要とされる給電電力の向上がはかれるだけでなく、電源線導体を分割することによって省スペースとなり、コンパクト化がはかれる。以上のケーブル構造と本発明の波形劣化の補償という技術的内容を組み合わせ、スキューマージンを改善することにより、更なる高速伝送および長距離伝送を実現するシステムおよびイコライザである。(本発明の第3実施例に対応)
Next, FIG. 2A shows a circuit configuration diagram of a specific example 1C of the high-speed / long-distance transmission system and the equalizer according to the present invention.
The configuration of Embodiment 1C of the present invention is that a high-speed / long-distance transmission system and an equalizer 1C configured by a driver circuit 10C that outputs a high-speed signal, a single-ended transmission line 20C, an equalizer 30C, and a receiver 50C with a high input impedance. It is.
The equalizer 30C in this case has not only a single-ended transmission line but also an automatic level correction function, and is connected in series between the single-ended transmission line 20C and the high-input-impedance receiver 50C that receives the high-speed signal. A first parallel circuit composed of a first resistor 31C and a first capacitor 32C, and a
In the low frequency region, the equalizer 30C of FIG. 2A of the present invention is equivalent to the circuit of FIG. 2B and is shown in the figure. In the low frequency region, the first capacitor 32C has a high impedance, the first inductor 33C has a low impedance, and the signal in the low frequency region has little attenuation in the single-ended transmission line 20C. Is larger than the forward voltage values of the first diode 40C and the second diode 41C, and the equalizer 30C of FIG. 2A is equivalent to the circuit of FIG. 2B. In FIG. 2B, the input impedance of the equalizer 30C viewed from the transmission line end is determined by the first, second, third, fourth, and
Similarly, in the high frequency region, the equalizer 30C of FIG. 2A of the present invention is equivalent to the circuit of FIG. In the high frequency region, the first capacitor 32C has a low impedance, and the first inductor 33C has a high impedance. Therefore, the equalizer 30C in FIG. 2A is equivalent to the circuit in FIG. Furthermore, since attenuation occurs in the single-ended transmission line 20C, the voltage value Vin (V) at the transmission line end changes depending on the frequency of the signal. Therefore, the forward voltage values Vf1 (V) and Vf2 (V) of the first diode 40C and the second diode 41C, where Vf1> Vf2, if Vf2> Vin, the result is shown in FIG. Is equivalent to Further, when Vf1>Vin> Vf2, it is equivalent as shown in FIG. Further, in the case of Vin> Vf1, it is equivalent as shown in FIG. Thus, the input impedance changes depending on the voltage value at the transmission line end, and it is possible to obtain optimum reflection characteristics. (Corresponding to the fifth embodiment of the present invention)
Next, FIG. 2G shows a structural cross-sectional view of the multi-core
本発明は、このような構成であるので、本発明品と従来品の周波数(MHz)に対する入力インピーダンス(Ω)の比較結果を図3に示す。
このことから、本発明品は、高周波領域で入力インピーダンスが上がっているため、LVDS(Low Voltage Differential Signaling ;低電圧差動信号) の様な定電流出力回路に接続すると高周波領域で電圧が増幅されるのが明確で、従来品に比べて良好な結果を示していることがわかる。
Since the present invention has such a configuration, FIG. 3 shows a comparison result of the input impedance (Ω) with respect to the frequency (MHz) of the product of the present invention and the conventional product.
Therefore, since the input impedance of the present invention is high in the high frequency region, the voltage is amplified in the high frequency region when connected to a constant current output circuit such as LVDS (Low Voltage Differential Signaling). It is clear that the results are better than the conventional products.
次に、本発明品の信号波形劣化の補償ありの場合のアイパターン(20m 600Mbps)と従来品の補償なしの場合のアイパターン(20m 600Mbps)についての比較検討を行った結果を図4に示す。図から明らかなように、本発明品は、従来品に比較してジッターの少ないアイパターン波形であり、良好な結果を示していることがわかった。 Next, FIG. 4 shows the result of a comparative study on the eye pattern (20 m 600 Mbps) with signal waveform deterioration compensation of the product of the present invention and the eye pattern without compensation of the conventional product (20 m 600 Mbps). . As is apparent from the figure, it was found that the product of the present invention has an eye pattern waveform with less jitter than the conventional product and shows a good result.
本発明は、カメラリンクに代表される画像伝送装置等への幅広い適用が可能となる。また、本発明は色々な変形例が考えられ、本発明の範囲内で各種の変形を含むものであることはいうまでもない。 The present invention can be widely applied to an image transmission device represented by a camera link. Further, various modifications can be considered in the present invention, and it goes without saying that various modifications are included within the scope of the present invention.
1、1A、1C 本発明の高速・長距離伝送システムおよびイコライザ
1B 本発明の高速・長距離差動伝送システムおよびイコライザ
10 送信回路
10A、10C ドライバ回路
10B 差動ドライバ回路
20 伝送線路
20A、20C シングルエンド伝送線路
20B 差動伝送線路
21B 第1の伝送線路
22B 第2の伝送線路
30、30A-1、30A-2 イコライザ
30B、30C イコライザ
31A-1、31A-2、31B、 第1の抵抗
31C 第1の抵抗
32A-1、32A-2、32B, 第1のキャパシタ
32C 第1のキャパシタ
33A、33B、33C 第1のインダクタ
34A、34B、34C 第2の抵抗
35A-1、35A-2、35B、 第3の抵抗
35C 第3の抵抗
36B 第2のキャパシタ
37B、37C 第4の抵抗
38C 第5の抵抗
40C 第1のダイオード
41C 第2のダイオード
50 高入力インピーダンス受信回路
50A、50C レシーバ
50B 差動レシーバ
1´ 低スキュー差動伝送用多心丸型複合ケーブル
2´ 導体
3´ 絶縁体
4´ 同軸信号線シールド(同軸GNDライン)
5´ 同軸信号線
6A´ 信号対1
6B´ 信号対2
6C´ 信号対3
6D´ 信号対4
6E´ 信号対5
7´ 細径絶縁電源線の+Vccライン
8´ 介在
9A´ 外周シールド1
9B´ 外周シールド2
10´ シース
1, 1A, 1C High Speed / Long Distance Transmission System and Equalizer of the Present Invention 1B High Speed / Long Distance Differential Transmission System and Equalizer of the
5 ′ coaxial signal line 6A ′
6B '
6C '
6D 'signal pair 4
6E '
7 '+ Vcc line 8' of thin insulated power supply line Intervening 9A '
9B '
10 'sheath
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083863A JP5024969B2 (en) | 2009-03-31 | 2009-03-31 | High-speed and long-distance transmission system and equalizer using reflection characteristics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083863A JP5024969B2 (en) | 2009-03-31 | 2009-03-31 | High-speed and long-distance transmission system and equalizer using reflection characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010239326A true JP2010239326A (en) | 2010-10-21 |
JP5024969B2 JP5024969B2 (en) | 2012-09-12 |
Family
ID=43093290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009083863A Active JP5024969B2 (en) | 2009-03-31 | 2009-03-31 | High-speed and long-distance transmission system and equalizer using reflection characteristics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024969B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020168765A (en) * | 2019-04-01 | 2020-10-15 | セイコーエプソン株式会社 | Image formation device and control method of the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220065587A (en) | 2020-11-13 | 2022-05-20 | 삼성전자주식회사 | Interconnect module, ufs system including the same, and operating method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5412243A (en) * | 1977-06-28 | 1979-01-29 | Nec Home Electronics Ltd | Cable equializer circuit |
JPS54123822A (en) * | 1978-03-17 | 1979-09-26 | Nippon Telegr & Teleph Corp <Ntt> | f agc circuit |
JPS6264136A (en) * | 1985-09-13 | 1987-03-23 | Fujitsu Ltd | Square root(f) automatic gain control equalizer |
JPH05344028A (en) * | 1992-06-09 | 1993-12-24 | Nec Corp | Relay amplifier |
JPH08213865A (en) * | 1995-01-31 | 1996-08-20 | Sony Corp | Equalization circuit and equalizer |
JP2006191355A (en) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | Equalizer |
JP2008067400A (en) * | 2007-10-09 | 2008-03-21 | Fujitsu Ltd | Signal transmission system |
JP2008079062A (en) * | 2006-09-22 | 2008-04-03 | Taiko Denki Co Ltd | Transmission system |
-
2009
- 2009-03-31 JP JP2009083863A patent/JP5024969B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5412243A (en) * | 1977-06-28 | 1979-01-29 | Nec Home Electronics Ltd | Cable equializer circuit |
JPS54123822A (en) * | 1978-03-17 | 1979-09-26 | Nippon Telegr & Teleph Corp <Ntt> | f agc circuit |
JPS6264136A (en) * | 1985-09-13 | 1987-03-23 | Fujitsu Ltd | Square root(f) automatic gain control equalizer |
JPH05344028A (en) * | 1992-06-09 | 1993-12-24 | Nec Corp | Relay amplifier |
JPH08213865A (en) * | 1995-01-31 | 1996-08-20 | Sony Corp | Equalization circuit and equalizer |
JP2006191355A (en) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | Equalizer |
JP2008079062A (en) * | 2006-09-22 | 2008-04-03 | Taiko Denki Co Ltd | Transmission system |
JP2008067400A (en) * | 2007-10-09 | 2008-03-21 | Fujitsu Ltd | Signal transmission system |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020168765A (en) * | 2019-04-01 | 2020-10-15 | セイコーエプソン株式会社 | Image formation device and control method of the same |
US11106956B2 (en) | 2019-04-01 | 2021-08-31 | Seiko Epson Corporation | Image forming apparatus and method of controlling image forming apparatus with amplifier gain control |
JP7226027B2 (en) | 2019-04-01 | 2023-02-21 | セイコーエプソン株式会社 | IMAGE FORMING APPARATUS AND IMAGE FORMING APPARATUS CONTROL METHOD |
Also Published As
Publication number | Publication date |
---|---|
JP5024969B2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9159472B2 (en) | Twinax cable design for improved electrical performance | |
US7969256B2 (en) | Signal transmission circuit and signal transmission system with reduced reflection | |
JP5703206B2 (en) | Semiconductor device, signal transmission system, and signal transmission method | |
US9094240B2 (en) | Passive equalizer and high-speed digital signal transmission system using the same | |
US20080173465A1 (en) | Shielded flat pair cable architecture | |
US9728904B2 (en) | Method for connecting differential transmission cable, differential transmission cable and electric device | |
JP5024969B2 (en) | High-speed and long-distance transmission system and equalizer using reflection characteristics | |
JP2016018628A (en) | Signal transmission cable | |
US7276986B2 (en) | Method and apparatus for improving signal integrity in a high speed flex cable | |
WO2010131428A1 (en) | Communication cable | |
US10601185B2 (en) | Differential transmission cable module | |
JP4739178B2 (en) | Signal equalizer | |
JP2009055284A (en) | Waveform equalizing circuit | |
KR102165986B1 (en) | Signal transmission system | |
KR101010596B1 (en) | Equalizer and communication device | |
JP4292274B2 (en) | Circuit for small amplitude operation signal | |
JP6649195B2 (en) | Differential signal transmission device | |
JP2020123774A (en) | Communication system | |
Broydé et al. | Some internal crosstalk reduction schemes | |
KR102274227B1 (en) | Electric transmission media | |
US20210135947A1 (en) | Low-latency and high-bandwidth data cable | |
US10038241B2 (en) | Semiconductor device and transmission-reception system | |
KR100941088B1 (en) | Semiconductor device using near-end crosstalk, method of manufacturing a semicontuctor device, method of operating a semiconductor device and communication system | |
CA2961341C (en) | Low cost high speed data cable | |
JP2019146057A (en) | Packaging structure of common-mode noise filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5024969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |