JP2010232292A - Manufacturing method for semiconductor device, and semiconductor device - Google Patents

Manufacturing method for semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2010232292A
JP2010232292A JP2009076152A JP2009076152A JP2010232292A JP 2010232292 A JP2010232292 A JP 2010232292A JP 2009076152 A JP2009076152 A JP 2009076152A JP 2009076152 A JP2009076152 A JP 2009076152A JP 2010232292 A JP2010232292 A JP 2010232292A
Authority
JP
Japan
Prior art keywords
adhesive layer
adhesive
semiconductor device
laminated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009076152A
Other languages
Japanese (ja)
Inventor
Yoshinori Kanno
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2009076152A priority Critical patent/JP2010232292A/en
Publication of JP2010232292A publication Critical patent/JP2010232292A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of eliminating an adhesive which remains and pastes together an adhesive member and a light-transmitting member, without gaps to provide a quality semiconductor device, and to provide a semiconductor device manufactured by the manufacturing method. <P>SOLUTION: A second adhesive layer made of the adhesive which does not contain additives is formed on a first adhesive layer, made of an adhesive containing an adhesive to form a laminated adhesive body. This laminated adhesive body is pasted on a semiconductor element, such that the first adhesive layer is pasted on the semiconductor element, and an opening penetrating through the first and second adhesive layers is formed on the laminated adhesive body; and then the adhesive remaining on the opening is eliminated. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に、半導体素子に接着部材を介して光透過性部材を貼り付けて封止する半導体装置の製造方法及びこれにより製造される半導体装置に関するものである。   The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which a light transmissive member is attached to a semiconductor element via an adhesive member and sealed, and a semiconductor device manufactured thereby. It is.

近年の携帯電話の小型化及び高性能化に伴い、携帯電話に用いられるカメラモジュールの高画素対応及び低背化が進んでいる。また、携帯電話用のカメラモジュールに内蔵されるセンサ部品にも小型化が要求されている。従来からセンサの実装にはワイヤーボンド方式やフリップチップ方式等が採用されていたが、近年においてはセンサをCSP(Chip Scale Package又はChip Size Package)として実装する方式が注目されている。この方式は、センサがチップサイズに近い超小型・薄型で形成されるため、高密度実装が可能になる。また、この方式は、プリント基板へのセンサの実装に、従来の表面マウント技術を用いることができる。なお、以下においては、このようなセンサをセンサCSPと称する。   With recent miniaturization and higher performance of mobile phones, camera modules used in mobile phones are becoming increasingly compatible with high pixels and have a low profile. In addition, downsizing of sensor components built in camera modules for mobile phones is also required. Conventionally, a wire bond method, a flip chip method, or the like has been employed for mounting a sensor, but in recent years, a method for mounting a sensor as a CSP (Chip Scale Package or Chip Size Package) has attracted attention. In this method, since the sensor is formed in an ultra-small and thin shape close to the chip size, high-density mounting becomes possible. In addition, this method can use a conventional surface mounting technique for mounting a sensor on a printed circuit board. In the following, such a sensor is referred to as a sensor CSP.

センサCSPには、多数の種類がある。例えば、パッケージ側面に配線を形成する方式と、各センサCSP(すなわち、センサチップごと)に貫通孔(ビアホール)を設けるTSV(Through Silicon Via)方式とが知られている。   There are many types of sensor CSP. For example, a method of forming wiring on the side surface of a package and a TSV (Through Silicon Via) method in which a through hole (via hole) is provided in each sensor CSP (that is, each sensor chip) are known.

TSV方式が用いられたセンサCSPにおいては、中央部に開口部を備える接着部材を介して半導体素子に光透過性部材が貼り付けられることにより、センサCSPの封止が行われる。接着部材は添加剤であるフィラーを含んでおり、フィラーを含むことで接着部材の粘度が調整され、更には、接着部材の特性向上及び吸湿率低下が図られている。特許文献1には、このようなセンサCSPが開示されている。   In the sensor CSP using the TSV method, the sensor CSP is sealed by attaching a light transmissive member to the semiconductor element via an adhesive member having an opening at the center. The adhesive member contains a filler which is an additive. By including the filler, the viscosity of the adhesive member is adjusted, and further, improvement of the properties of the adhesive member and reduction of the moisture absorption rate are achieved. Patent Document 1 discloses such a sensor CSP.

特開2006−228837JP 2006-228837 A

フォトリソタイプの接着部材に開口部を形成する場合には、フォトリソグラフィ後の接着剤残渣をアッシング処理によって除去することが、センサCSPの品質向上に繋がる。   When an opening is formed in a photolitho type adhesive member, removing the adhesive residue after photolithography by ashing process leads to improvement in the quality of the sensor CSP.

しかしながら、フォトリソグラフィ後の接着部材全体にアッシング処理を行うと接着部材中のフィラーが露出することがあり、当該フィラー露出状態では光透過性部材を隙間無く(すなわち、接着されない部分が生じることなく)貼り付けることが困難である。このような不十分な貼り付けがなされたセンサCSPにおいては、基板への搭載工程における熱ストレス並びに当該CSPセンサが組み込まれた機器の使用時における熱及び機会的ストレスにより、接着部材と光透過性部材との隙間部分を起点として剥離が生じる問題点がある。   However, when the ashing process is performed on the entire adhesive member after photolithography, the filler in the adhesive member may be exposed, and in the exposed state of the filler, there is no gap between the light-transmitting members (that is, there is no portion that is not bonded). It is difficult to paste. In such a sensor CSP that has been insufficiently attached, the adhesive member and the light transmissive property are caused by thermal stress in the mounting process on the substrate and heat and occasional stress during use of the device in which the CSP sensor is incorporated. There is a problem that peeling occurs starting from a gap portion with the member.

本発明は、以上の如き事情に鑑みてなされたものであり、接着剤残渣を除去するとともに接着部材に光透過性部材を隙間無く貼り付け、高品質の半導体装置を提供することができる製造方法及びこれによって製造される半導体装置を提供する。   The present invention has been made in view of the above circumstances, and a manufacturing method capable of providing a high-quality semiconductor device by removing an adhesive residue and attaching a light-transmitting member to an adhesive member without a gap. And a semiconductor device manufactured thereby.

上述した課題を解決するために、本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第1の接着層の上に、添加剤を含有しない接着剤からなる第2の接着層を形成して積層接着体を形成する積層接着体形成工程と、第1の接着層が半導体素子に接着されるように、積層接着体を半導体素子に貼り付ける工程と、第1の接着層及び第2の接着層を貫通する開口部を積層接着体に形成する開口部形成工程と、開口部における接着剤残渣を除去する工程と、を有することを特徴とする。   In order to solve the above-described problem, a method for manufacturing a semiconductor device according to the present invention includes a second adhesion made of an adhesive not containing an additive on a first adhesive layer made of an adhesive containing an additive. A laminated adhesive forming step of forming a laminated adhesive by forming a layer, a step of attaching the laminated adhesive to the semiconductor element so that the first adhesive layer is adhered to the semiconductor element, and a first adhesive layer And an opening forming step of forming an opening penetrating the second adhesive layer in the laminated adhesive, and a step of removing an adhesive residue in the opening.

また、上述した課題を解決するために、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第1の接着層及び添加剤を含有しない接着剤からなる第2の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第1接着層及び第2の接着層を貫通する開口部を備える積層接着体と、第2の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第1の接着層及び第2の接着層において同一であることを特徴とする。   In order to solve the above-described problem, a semiconductor device of the present invention includes a semiconductor element, a first adhesive layer made of an adhesive containing an additive, and a second adhesive made of an adhesive not containing the additive. A layered structure having a layer structure in which layers are sequentially stacked on a semiconductor element, and a laminated adhesive body having openings penetrating the first adhesive layer and the second adhesive layer, and affixed on the second adhesive layer A light-transmitting member, and the opening size of the opening is the same in the first adhesive layer and the second adhesive layer.

更に、上述した課題を解決するために、本発明の半導体装置の製造方法は、表面に、複数の透過領域と透過領域を取り囲む接着領域とを備えた第1の基板を準備する工程と、第1の基板の表面上に、添加剤を含有する感光性の第1の接着層と添加剤を有しない感光性の第2の接着層とが順次積層された積層接着体を形成する工程と、露光現像処理によって透過領域上に形成された第1の接着層及び第2の接着層を除去する工程と、透過領域上の第1の接着層及び第2の接着層の残渣を除去する工程と、第2の接着層を介して透過領域を覆って第2の基板を貼り付ける工程と、を有することを特徴とする。   Furthermore, in order to solve the above-described problem, a method for manufacturing a semiconductor device according to the present invention includes a step of preparing a first substrate having a plurality of transmissive regions and an adhesive region surrounding the transmissive regions on a surface, Forming a laminated adhesive body in which a photosensitive first adhesive layer containing an additive and a photosensitive second adhesive layer having no additive are sequentially laminated on the surface of one substrate; A step of removing the first adhesive layer and the second adhesive layer formed on the transmissive region by the exposure development process, and a step of removing residues of the first adhesive layer and the second adhesive layer on the transmissive region; And a step of attaching the second substrate so as to cover the transmission region with the second adhesive layer interposed therebetween.

本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第1の接着層の上に、添加剤を含有しない接着剤からなる第2の接着層を形成して積層接着体を形成し、第1の接着層が半導体素子に接着されるように積層接着体を半導体素子に貼り付け、第1の接着層及び第2の接着層を貫通する開口部を積層接着体に形成し、開口部における接着剤残渣を除去している。   In the method for manufacturing a semiconductor device of the present invention, a second adhesive layer made of an adhesive not containing an additive is formed on a first adhesive layer made of an adhesive containing an additive to form a laminated adhesive body. Forming and adhering the laminated adhesive to the semiconductor element so that the first adhesive layer is adhered to the semiconductor element, and forming an opening penetrating the first adhesive layer and the second adhesive layer in the laminated adhesive. The adhesive residue in the opening is removed.

上述するような積層接着体を半導体素子の上に貼り付けることで、接着剤残渣除去時におけるフィラーの露出を無くすことができる。これによって、積層接着体の上に光透過性部材を貼り付ける場合に、積層接着体と光透過性部材とを隙間無く貼り付けることができるので、高品質の半導体装置を製造することができる。   By sticking the laminated adhesive as described above on the semiconductor element, it is possible to eliminate the exposure of the filler when the adhesive residue is removed. As a result, when the light transmissive member is pasted on the laminated adhesive body, the laminated adhesive body and the light transmissive member can be pasted without any gap, so that a high-quality semiconductor device can be manufactured.

また、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第1の接着層及び添加剤を含有しない接着剤からなる第2の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第1接着層及び第2の接着層を貫通する開口部を備える積層接着体と、第2の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第1の接着層及び第2の接着層において同一である。   In the semiconductor device of the present invention, a semiconductor element, a first adhesive layer made of an adhesive containing an additive, and a second adhesive layer made of an adhesive not containing an additive are sequentially stacked on the semiconductor element. And a laminated adhesive body having an opening penetrating the first adhesive layer and the second adhesive layer, and a light transmissive member attached on the second adhesive layer. The opening size of the opening is the same in the first adhesive layer and the second adhesive layer.

上述するような半導体装置の構造により、積層接着体と光透過部材とが隙間無く貼り付けられている。また、開口部の開口寸法が同一であることから、積層接着体のはみ出し部分が存在しない。これらのことから、本発明の半導体装置は高い品質を備えることができる。   Due to the structure of the semiconductor device as described above, the laminated adhesive body and the light transmission member are attached with no gap. Moreover, since the opening dimension of an opening part is the same, the protrusion part of a lamination | stacking adhesive body does not exist. Therefore, the semiconductor device of the present invention can have high quality.

(a)は本発明の実施例である半導体装置の断面図であり、(b)は図1(a)に示された破線領域1bの拡大図である。(A) is sectional drawing of the semiconductor device which is an Example of this invention, (b) is an enlarged view of the broken-line area | region 1b shown by Fig.1 (a). 本発明の実施例である製造方法の各工程における断面図である。It is sectional drawing in each process of the manufacturing method which is an Example of this invention. 本発明の実施例である製造方法の各工程における断面図である。It is sectional drawing in each process of the manufacturing method which is an Example of this invention. 本発明の実施例である製造方法の各工程における断面図である。It is sectional drawing in each process of the manufacturing method which is an Example of this invention.

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

先ず、図1を参照しつつ、半導体装置の構造について説明する。図1(a)は本発明の半導体装置の拡大図であり、図1(b)は図1(a)に示された破線領域1bの拡大図である。   First, the structure of the semiconductor device will be described with reference to FIG. FIG. 1A is an enlarged view of a semiconductor device of the present invention, and FIG. 1B is an enlarged view of a broken line region 1b shown in FIG.

図1(a)に示されているように、本発明である半導体装置10は、受光素子である半導体素子11、2種類の接着層からなる積層接着体12、光透過部材であるカバーガラス13、埋め込み配線14、裏面配線15、絶縁層16及び外部接続端子17から構成されている。以下に、各構成部分の詳細な説明をする。   As shown in FIG. 1A, a semiconductor device 10 according to the present invention includes a semiconductor element 11 as a light receiving element, a laminated adhesive body 12 including two kinds of adhesive layers, and a cover glass 13 as a light transmitting member. , Embedded wiring 14, back surface wiring 15, insulating layer 16, and external connection terminal 17. Hereinafter, each component will be described in detail.

半導体素子11は、Pチャネル型MOSトランジスタ(PMOS)及びNチャネル型MOSトランジスタ(NMOS)から構成されるCMOSトランジスタからなる。また、半導体素子11の表面上にはPMOS及びNMOSと電気的な接続を取るための接続パッドが形成されている。なお、これらのトランジスタ及び接続パッドは、便宜上のため図面から省略している。   The semiconductor element 11 is composed of a CMOS transistor including a P-channel MOS transistor (PMOS) and an N-channel MOS transistor (NMOS). In addition, connection pads are formed on the surface of the semiconductor element 11 to make electrical connection with PMOS and NMOS. Note that these transistors and connection pads are omitted from the drawing for convenience.

積層接着体12は、半導体素子11の表面上に配置されている。また、積層接着体12は、中央部分に開口部を備えているため、半導体素子11の表面上の縁部分に配置されている。積層接着体12の上には、カバーガラス13が貼り付けられている。積層接着体12の上にカバーガラス13が貼り付けられることにより、積層接着体12の開口部に蓋がされ、CMOSトランジスタの封止がなされている。かかる封止によって、半導体素子11、積層接着体12及びカバーガラス13によって囲まれた空間18が形成さている。   The laminated adhesive body 12 is disposed on the surface of the semiconductor element 11. In addition, since the laminated adhesive body 12 has an opening at the center portion, the laminated adhesive body 12 is disposed at an edge portion on the surface of the semiconductor element 11. A cover glass 13 is affixed on the laminated adhesive body 12. By attaching the cover glass 13 on the laminated adhesive body 12, the opening of the laminated adhesive body 12 is covered and the CMOS transistor is sealed. By such sealing, a space 18 surrounded by the semiconductor element 11, the laminated adhesive body 12, and the cover glass 13 is formed.

埋め込み配線14は、半導体素子11を貫通している。より具体的には、埋め込み配線14は、半導体素子11の表面上に形成された接続パッドと裏面配線15とを接続するように配置されている。すなわち、埋め込み配線14は、裏面配線15上から接続パッドの直下に至って形成されている。また、埋め込み配線14は銅、アルミニウム又はタングステン等の金属を絶縁膜で覆った構造を有しているため、当該金属と半導体素子11とは直接的に接触していない。   The embedded wiring 14 penetrates the semiconductor element 11. More specifically, the embedded wiring 14 is disposed so as to connect the connection pad formed on the surface of the semiconductor element 11 and the back surface wiring 15. That is, the embedded wiring 14 is formed from the back surface wiring 15 to just below the connection pad. Further, since the embedded wiring 14 has a structure in which a metal such as copper, aluminum, or tungsten is covered with an insulating film, the metal and the semiconductor element 11 are not in direct contact with each other.

裏面配線15は、埋め込み配線14と外部接続端子17とを電気的に接続している。また、外部接続端子17は、裏面配線15上に形成されている。裏面配線15及び外部接続端子17の一部は絶縁層16によって覆われている。例えば、裏面配線15はアルミニウムからなり、絶縁層16は樹脂からなり、外部接続端子17は半田ボールである。   The back surface wiring 15 electrically connects the embedded wiring 14 and the external connection terminal 17. The external connection terminal 17 is formed on the back surface wiring 15. A part of the back surface wiring 15 and the external connection terminal 17 is covered with an insulating layer 16. For example, the back wiring 15 is made of aluminum, the insulating layer 16 is made of resin, and the external connection terminals 17 are solder balls.

なお、半導体装置10は上記構造を有しているので、高密度実装が可能なCSP(Chip Scale Package又はChip Size Package)タイプのセンサに分類される。   Since the semiconductor device 10 has the above structure, it is classified as a CSP (Chip Scale Package or Chip Size Package) type sensor capable of high-density mounting.

図1(b)に示されているように、積層接着体12は、第1の接着層12aと第2の接着層12bとからなる2層の積層構造を有している。第1の接着層12aは、粘度を調整するための添加剤であるフィラー19を含有する接着剤からなる。また、フィラー19を含有することで、第1の接着層12aの特性向上及び吸湿率低下を図ることができる。例えば、フィラー19は、シリカ、酸化チタン、酸化アンチモン、タルク、炭酸カルシウム、黒鉛粉末、炭素繊維、窒化珪素又は炭化珪素である。第2の接着層12bは、フィラー19を含有しない接着剤からなる。   As shown in FIG. 1B, the laminated adhesive body 12 has a two-layer laminated structure including a first adhesive layer 12a and a second adhesive layer 12b. The first adhesive layer 12a is made of an adhesive containing a filler 19 that is an additive for adjusting the viscosity. Moreover, the characteristic improvement of the 1st contact bonding layer 12a and a moisture absorption fall can be aimed at by containing the filler 19. FIG. For example, the filler 19 is silica, titanium oxide, antimony oxide, talc, calcium carbonate, graphite powder, carbon fiber, silicon nitride, or silicon carbide. The second adhesive layer 12 b is made of an adhesive that does not contain the filler 19.

次に、図2乃至図4を参照しつつ、本発明である半導体装置の製造方法について詳細に説明する。   Next, the method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIGS.

先ず、フィラー19を含有する第1の接着層12a及びフィラー19を含有しない第2の接着層12bからなる積層接着体12が準備される(図2(a))。より具体的には、フィラー19を混入及び分散した液状の接着剤ワニスをキャリアフィルム(セパレータフィルム)上に塗布し、更に乾燥することにより、フィルム状の第1の接着層12aが形成される。続いて、第1の接着層12a上に液状の接着剤ワニスを塗布し、更に乾燥することにより、第1の接着層12a上にフィルム状の第2の接着層12bが形成される。その後に、不要となるキャリフィルムを剥がすことでフィルム状の積層接着体12が形成される。ここで、第1の接着層12a及び第2の接着層12bはネガダイプの感光性を備える接着フィルムあるため、積層接着体12もネガダイプの感光性を備える接着フィルムである。このように形成されたフィルム状の積層接着体12は、高い平坦性を有している。これにより、後述するガラスガバー13の貼り付け工程において、ガラスカバー13を半導体素子11に対して平行に搭載することができる。   First, the laminated adhesive body 12 which consists of the 1st contact bonding layer 12a containing the filler 19 and the 2nd contact bonding layer 12b which does not contain the filler 19 is prepared (FIG. 2 (a)). More specifically, a liquid adhesive varnish in which the filler 19 is mixed and dispersed is applied on a carrier film (separator film) and further dried to form the film-like first adhesive layer 12a. Subsequently, a liquid adhesive varnish is applied on the first adhesive layer 12a, and further dried to form a film-like second adhesive layer 12b on the first adhesive layer 12a. Thereafter, the film-like laminated adhesive body 12 is formed by peeling off the unnecessary carrier film. Here, since the first adhesive layer 12a and the second adhesive layer 12b are adhesive films having negative-type photosensitivity, the laminated adhesive body 12 is also an adhesive film having negative-type photosensitivity. The film-like laminated adhesive body 12 thus formed has high flatness. Thereby, the glass cover 13 can be mounted in parallel to the semiconductor element 11 in the step of attaching the glass governor 13 described later.

なお、第1の接着層12a及び第2の接着層12bのそれぞれを別々のキャリアフィルム上に形成し、その後に第1の接着層12a及び第2の接着層12bを貼り合わせることにより、積層接着体12が形成されても良い。   In addition, each of the first adhesive layer 12a and the second adhesive layer 12b is formed on a separate carrier film, and then the first adhesive layer 12a and the second adhesive layer 12b are bonded to each other to form a laminated adhesive. The body 12 may be formed.

次に、CMOSトランジスタ及び接続パッドが形成された半導体ウエハ20(すなわち、表面に複数の半導体素子11が形成されたウエハ)に、約摂氏50度(50℃)〜80℃の加熱温度、0.1メガパスカル(MPa)〜0.5MPaの圧力でラミネート加工が施され(図2(b)、半導体ウエハ20の表面上に積層接着体12が貼り付けられる。より具体的には、半導体ウエハ20の半導体素子11形成面上に、積層接着体12が貼り付けられる。ここで、第1の接着層12aと半導体ウエハ20とが接触するようにラミネート加工が施される(図2(c))。すなわち、フィラー19を含有していない部分(すなわち、第2の接着層12b)が上方に配置された状態で、積層接着体12が半導体ウエハ20に貼り付けられる。これによって、第2の接着層12bは半導体ウエハ20の上方において露出している。このように、後述するフォトリソグラフィが施される前の状態の積層接着体12が半導体ウエハ20に貼り付けられるので、ラミネート加工時の流動性が良好となり、半導体ウエハ20表面の段差における積層接着体12の充填性が向上する。すなわち、半導体ウエハ20と積層接着体12との間におけるボイドの発生が抑制される。   Next, a heating temperature of about 50 degrees Celsius (50 ° C.) to 80 ° C. is applied to a semiconductor wafer 20 on which a CMOS transistor and connection pads are formed (that is, a wafer on which a plurality of semiconductor elements 11 are formed). Lamination is performed at a pressure of 1 megapascal (MPa) to 0.5 MPa (FIG. 2B), and the laminated adhesive body 12 is attached on the surface of the semiconductor wafer 20. More specifically, the semiconductor wafer 20 is bonded. A laminated adhesive body 12 is affixed on the semiconductor element 11 formation surface of the semiconductor element 11. Here, lamination is performed so that the first adhesive layer 12a and the semiconductor wafer 20 are in contact with each other (FIG. 2C). That is, the laminated adhesive body 12 is affixed to the semiconductor wafer 20 with the portion not containing the filler 19 (that is, the second adhesive layer 12b) disposed above. Thus, the second adhesive layer 12b is exposed above the semiconductor wafer 20. Thus, the laminated adhesive body 12 in a state before being subjected to photolithography described later is attached to the semiconductor wafer 20. The fluidity at the time of laminating is improved, and the filling property of the laminated adhesive body 12 at the step on the surface of the semiconductor wafer 20 is improved, that is, the generation of voids between the semiconductor wafer 20 and the laminated adhesive body 12 is suppressed. .

次に、フォトリソグラフィによって積層接着体12を所望の形状にパターニングする。より具体的には、先ず、所望の開口パターンを備えるフォトマスク21が、第2の接着層12bに対向するように配置され、フォトマスク21の上方に位置する光源から、半導体素子11の形成面上に貼り付けられた積層接着体12に対して光が照射される(すなわち、露光処理がなされる)(図2(d))。続いて、積層接着体12に現像処理が施される。積層接着体12はネガタイプの感光性を備える接着フィルムであるので、上記露光及び現像によってフォトマスク21の開口部分に対応した部分のみが残り、第1の接着層12a及び第2の接着層12bを貫通する開口部31が形成される(図3(a))。これによって、積層接着体12の形状は格子状になり、半導体ウエハ20の表面は部分的に露出する(すなわち、半導体素子11が露出する)。なお、当該露出した部分が透過領域であり、積層接着体12が残っている部分が接着領域である。   Next, the laminated adhesive body 12 is patterned into a desired shape by photolithography. More specifically, first, a photomask 21 having a desired opening pattern is disposed so as to face the second adhesive layer 12b, and a surface on which the semiconductor element 11 is formed from a light source located above the photomask 21. Light is irradiated to the laminated adhesive body 12 stuck thereon (that is, an exposure process is performed) (FIG. 2D). Subsequently, the laminated adhesive body 12 is developed. Since the laminated adhesive body 12 is an adhesive film having negative-type photosensitivity, only the portion corresponding to the opening portion of the photomask 21 remains by the exposure and development, and the first adhesive layer 12a and the second adhesive layer 12b are formed. A penetrating opening 31 is formed (FIG. 3A). As a result, the laminated adhesive body 12 has a lattice shape, and the surface of the semiconductor wafer 20 is partially exposed (that is, the semiconductor element 11 is exposed). The exposed portion is a transmission region, and the portion where the laminated adhesive 12 remains is an adhesion region.

また、第1の接着層12a及び第2の接着層12bとは、同時に露光処理及び現像処理(両処理を合わせて露光現像処理とも称する)がなされるので、両層に形成される開口の寸法は同一になる。すなわち、当該両層に対する同時の露光処理及び現像処理によって、開口部31の形状及び開口寸法を高精度に調整することができるので、半導体装置10自体の信頼性の向上を図ることができる。   In addition, since the first adhesive layer 12a and the second adhesive layer 12b are simultaneously subjected to exposure processing and development processing (both processing is also referred to as exposure development processing), the dimensions of the openings formed in both layers. Are the same. That is, since the shape and the opening size of the opening 31 can be adjusted with high accuracy by simultaneous exposure processing and development processing on both layers, the reliability of the semiconductor device 10 itself can be improved.

更に、本実施例においては、積層接着体12がネガタイプの接着フィルムであるため、フォトマスク21の開口パターンに欠け等の欠陥がある場合においても、積層接着体12の形状に欠けが生じることは無い。更に、当該フォトマスク21の欠陥によって本来除去される部分に露光が施されても、当該露光がされた部分が積層接着体12と比較して小さければ、当該露光がされた部分は現像時に他の除去部分と伴に除去される。   Further, in the present embodiment, since the laminated adhesive body 12 is a negative type adhesive film, even when the opening pattern of the photomask 21 has a defect such as a chip, the shape of the laminated adhesive body 12 is not chipped. No. Further, even if exposure is performed on a portion that is originally removed due to a defect in the photomask 21, if the exposed portion is smaller than the laminated adhesive 12, the exposed portion is not exposed to other parts during development. It is removed together with the removed portion.

積層接着体12の表面及び側面並びに半導体ウエハ20の表面には、不十分な現像によって不要な部分、すなわち接着剤残渣が存在している。接着剤残渣は、半導体装置10の品質を劣化させるおそれがある。このため、接着剤残渣とプラズスマとを反応させ、気相中で接着剤残渣を分解・除去するアッシング処理が施される。かかるアッシング処理は接着剤残渣以外の接着フィルム12の表面及び側面の一部も除去してしまうが、第1の接着層12a上にはフィラー19を含有しない第2の接着層12bが形成されているので、積層接着体12の表面上(すなわち、第2の接着層12bの露出した面)にはフィラー19が露出することはない。   Unnecessary portions, that is, adhesive residues are present on the surface and side surfaces of the laminated adhesive 12 and the surface of the semiconductor wafer 20 due to insufficient development. The adhesive residue may deteriorate the quality of the semiconductor device 10. For this reason, an ashing process is performed in which the adhesive residue and the plasma are reacted to decompose and remove the adhesive residue in the gas phase. The ashing process also removes part of the surface and side surfaces of the adhesive film 12 other than the adhesive residue, but the second adhesive layer 12b not containing the filler 19 is formed on the first adhesive layer 12a. Therefore, the filler 19 is not exposed on the surface of the laminated adhesive body 12 (that is, the exposed surface of the second adhesive layer 12b).

次に、カバーガラス13が半導体ウエハ20に対向する位置に配置され、積層接着体12及びカバーガラス13に熱圧着(加熱温度:約120〜180℃、圧力:約0.5〜2.0MPa)が施される(図3(b))。かかる熱圧着によってカバーガラス13が積層接着体12に貼り付けられる(図3(c))。カバーガラス13が貼り付けられることで、開口部31に蓋がなされ、CMOSトランジスタ毎の封止が完成する。かかる封止により、半導体ウエハ20、積層接着体12及びカバーガラス13によって囲まれた空間18が形成される。本工程においては、積層接着体12の表面(すなわち、積層接着体12とカバーガラス13とが接触する面(界面))には、フィラー19が露出していないので、接着層1にカバーガラス13を隙間無く貼り付けることができる。   Next, the cover glass 13 is disposed at a position facing the semiconductor wafer 20 and is thermocompression bonded to the laminated adhesive body 12 and the cover glass 13 (heating temperature: about 120 to 180 ° C., pressure: about 0.5 to 2.0 MPa). Is applied (FIG. 3B). The cover glass 13 is attached to the laminated adhesive body 12 by such thermocompression bonding (FIG. 3C). By sticking the cover glass 13, the opening 31 is covered, and the sealing for each CMOS transistor is completed. By such sealing, a space 18 surrounded by the semiconductor wafer 20, the laminated adhesive body 12, and the cover glass 13 is formed. In this step, the filler 19 is not exposed on the surface of the laminated adhesive body 12 (that is, the surface (interface) where the laminated adhesive body 12 and the cover glass 13 are in contact). Can be pasted without gaps.

次に、研削・研磨やドライエッチング等によって半導体ウエハ20の裏面部分を除去し、半導体ウエハ20の厚み調整が行われる(図3(d))。続いて、半導体ウエハ20の裏面上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、半導体ウエハ20を貫通する貫通孔41が形成される(図4(a))。貫通孔41は、半導体ウエハ20の裏面から半導体ウエハ20の表面上に形成された接続パッドの直下に至って形成される。   Next, the back surface portion of the semiconductor wafer 20 is removed by grinding, polishing, dry etching, or the like, and the thickness of the semiconductor wafer 20 is adjusted (FIG. 3D). Subsequently, a resist is applied on the back surface of the semiconductor wafer 20. Desired patterning is performed on the resist by photolithography. Dry etching is performed using the patterned resist as a mask to form a through hole 41 penetrating the semiconductor wafer 20 (FIG. 4A). The through hole 41 is formed from the back surface of the semiconductor wafer 20 to a position directly below the connection pad formed on the front surface of the semiconductor wafer 20.

次に、貫通孔41を充填するように埋め込み配線14が形成される。より具体的には、先ず、貫通孔41の側面に熱酸化法又は化学気相成長(CVD:Chemical Vapor Deposition)法によって絶縁膜が形成される。更に、当該絶縁膜を覆い且つ貫通孔41を充填するように、スパッタ法又は蒸着法によって銅、アルミニウム又はタングステン等の金属が堆積され埋め込み配線14が形成される。続いて、半導体ウエハ20の裏面上及び埋め込み配線14の裏面上に裏面配線15が形成される。より具体的には、先ず、スパッタ法又は蒸着法によって半導体ウエハ20及び埋め込みは配線14の裏面上にアルミニウム層が堆積される。続いてアルミニウム層上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、所望の配線パターンを有する裏面電極15が形成される。埋め込み配線14及び裏面電極15が形成された状態の断面図を図4(b)に示す。   Next, the embedded wiring 14 is formed so as to fill the through hole 41. More specifically, first, an insulating film is formed on the side surface of the through hole 41 by a thermal oxidation method or a chemical vapor deposition (CVD) method. Further, a buried wiring 14 is formed by depositing a metal such as copper, aluminum, or tungsten by sputtering or vapor deposition so as to cover the insulating film and fill the through hole 41. Subsequently, the back surface wiring 15 is formed on the back surface of the semiconductor wafer 20 and the back surface of the embedded wiring 14. More specifically, first, an aluminum layer is deposited on the back surface of the semiconductor wafer 20 and the embedding wiring 14 by sputtering or vapor deposition. Subsequently, a resist is applied on the aluminum layer. Desired patterning is performed on the resist by photolithography. Dry etching is performed using the patterned resist as a mask to form a back electrode 15 having a desired wiring pattern. FIG. 4B shows a cross-sectional view in a state where the embedded wiring 14 and the back electrode 15 are formed.

次に、半導体ウエハ20の裏面及び裏面電極15を覆うように絶縁層16が形成される。更に、絶縁層16の一部が、ダイヤモンドスラリーを用いた機械研磨法、化学機械研磨法(CMP:Chemical Mechanical Polishing)又はこれらを組み合わせた研磨等の周知の研磨技術方法により除去される。かかる除去により、絶縁層16の表面全体が平坦化される(図4(c))。   Next, the insulating layer 16 is formed so as to cover the back surface of the semiconductor wafer 20 and the back electrode 15. Further, a part of the insulating layer 16 is removed by a known polishing technique method such as a mechanical polishing method using a diamond slurry, a chemical mechanical polishing method (CMP) or a combination thereof. By this removal, the entire surface of the insulating layer 16 is flattened (FIG. 4C).

次に、裏面配線15と電気的に接続が取れた外部接続端子17が形成される。より具体的には、先ず、絶縁層16上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、絶縁層16を貫通して裏面配線15に到達する開口部が形成される。更に、当該開口部を充填するように半田ボールからなる外部接続端子17が形成される(図4(d))。   Next, the external connection terminal 17 that is electrically connected to the back surface wiring 15 is formed. More specifically, first, a resist is applied on the insulating layer 16. Desired patterning is performed on the resist by photolithography. Dry etching is performed using the patterned resist as a mask, and an opening that penetrates the insulating layer 16 and reaches the back surface wiring 15 is formed. Further, external connection terminals 17 made of solder balls are formed so as to fill the opening (FIG. 4D).

次に、上記工程を経た半導体ウエハ20がチップに個片化される。より具体的には、スクライブ装置に半導体ウエハ20が装着され、ダイヤモンド・ソーによって半導体ウエハ20が半導体素子11毎(すなわち、チップ単位)に個片化される。本工程が終了することで半導体装置10の製造が完了する(図4(e))。なお、パルスレーザを用いたダイシングにより、半導体ウエハ20がチップ化されても良い。   Next, the semiconductor wafer 20 that has undergone the above-described process is separated into chips. More specifically, the semiconductor wafer 20 is mounted on the scribe device, and the semiconductor wafer 20 is separated into individual semiconductor elements 11 (that is, in units of chips) by a diamond saw. When this step is completed, the manufacture of the semiconductor device 10 is completed (FIG. 4E). The semiconductor wafer 20 may be formed into chips by dicing using a pulse laser.

以上のように本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第1の接着層の上に、添加剤を含有しない接着剤からなる第2の接着層を形成して積層接着体を形成し、第1の接着層が半導体素子に接着されるように積層接着体を半導体素子に貼り付け、第1の接着層及び第2の接着層を貫通する開口部を積層接着体に形成し、開口部における接着剤残渣を除去している。   As described above, in the method for manufacturing a semiconductor device of the present invention, a second adhesive layer made of an adhesive not containing an additive is formed on the first adhesive layer made of an adhesive containing an additive. A laminated adhesive is formed, the laminated adhesive is attached to the semiconductor element so that the first adhesive layer is adhered to the semiconductor element, and the openings penetrating the first adhesive layer and the second adhesive layer are laminated and bonded It is formed on the body and the adhesive residue in the opening is removed.

上述するような積層接着体を半導体素子の上に貼り付けることで、接着剤残渣除去時におけるフィラーの露出を無くすことができる。これによって、積層接着体の上に光透過性部材を貼り付ける場合に、積層接着体と光透過性部材とを隙間無く貼り付けることができるので、高品質の半導体装置を製造することができる。   By sticking the laminated adhesive as described above on the semiconductor element, it is possible to eliminate the exposure of the filler when the adhesive residue is removed. As a result, when the light transmissive member is pasted on the laminated adhesive body, the laminated adhesive body and the light transmissive member can be pasted without any gap, so that a high-quality semiconductor device can be manufactured.

また、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第1の接着層及び添加剤を含有しない接着剤からなる第2の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第1接着層及び第2の接着層を貫通する開口部を備える積層接着体と、第2の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第1の接着層及び第2の接着層において同一である。   In the semiconductor device of the present invention, a semiconductor element, a first adhesive layer made of an adhesive containing an additive, and a second adhesive layer made of an adhesive not containing an additive are sequentially stacked on the semiconductor element. And a laminated adhesive body having an opening penetrating the first adhesive layer and the second adhesive layer, and a light transmissive member attached on the second adhesive layer. The opening size of the opening is the same in the first adhesive layer and the second adhesive layer.

上述するような半導体装置の構造により、積層接着体と光透過部材とが隙間無く貼り付けられている。また、開口部の開口寸法が同一であることから、積層接着体のはみ出し部分が存在しない。これらのことから、本発明の半導体装置は高い品質を備えることができる。   Due to the structure of the semiconductor device as described above, the laminated adhesive body and the light transmission member are attached with no gap. Moreover, since the opening dimension of an opening part is the same, the protrusion part of a lamination | stacking adhesive body does not exist. Therefore, the semiconductor device of the present invention can have high quality.

なお、積層接着体12は感光性を有しない場合であっても良い。かかる場合には、積層接着体12上に所望の形状のレジストマスクを形成し、積層接着体12にエッチングを施せば良い。また、積層接着体12はネガタイプに限られず、ポジタイプであっても良い。更に、第1の接着層12aと第2の接着層12bとが異なるタイプの感光性フィルムからなっても良い。例えば、第1の接着層12aがネガタイプであり、第2の接着層12bがポジタイプである場合がある。更に、積層接着体12は、フィルムタイプに限られず、スピンコート法等によって形成されても良い。   The laminated adhesive body 12 may not have photosensitivity. In such a case, a resist mask having a desired shape may be formed on the laminated adhesive body 12 and the laminated adhesive body 12 may be etched. The laminated adhesive body 12 is not limited to the negative type, and may be a positive type. Furthermore, the first adhesive layer 12a and the second adhesive layer 12b may be made of different types of photosensitive films. For example, the first adhesive layer 12a may be a negative type and the second adhesive layer 12b may be a positive type. Furthermore, the laminated adhesive body 12 is not limited to a film type, and may be formed by a spin coat method or the like.

また、積層接着体12の構造は、上記実施例の2層の積層構造に限定されない。例えば、第1の接着層12aがフィラー19を含有する接着層と、含有しない接着層とから構成されていても良い。より具体的には、積層接着体12は、フィラー19を含有する接着層が、フィラーを含有しない接着層によって挟まれた構造(3層積層構造)を有しても良い。   Moreover, the structure of the laminated adhesive body 12 is not limited to the two-layer laminated structure of the said Example. For example, the 1st contact bonding layer 12a may be comprised from the contact bonding layer containing the filler 19, and the contact bonding layer which does not contain. More specifically, the laminated adhesive body 12 may have a structure (a three-layer laminated structure) in which an adhesive layer containing the filler 19 is sandwiched between adhesive layers that do not contain a filler.

また、上述した製造方法においてはフォトリソグラフィ前の積層接着体12が半導体ウエハ20に貼り付けられていたが、カバーガラス13にフォトリソグラフィ前の積層接着体12が貼り付けられても良い。このような場合には、フォトリソグラフィが施された状態(すなわち、開口部31が形成された状態)の積層接着体12が、半導体ウエハ20に貼り付けられる。このような場合には、積層接着体12の表面及び側面に接着剤残渣が存在していても、接着剤残渣が微小であれば、半導体装置10の品質は低下しない。これは、接着剤残渣の存在する位置が半導体素子11の形成面から離間しているからである。なお、このような場合に、カバーガラス13の表面であって積層接着体12の開口部31から露出した部分が透過領域となる。カバーガラス11の積層接着体12が貼り付けられた部分が接着領域となる。   In the manufacturing method described above, the laminated adhesive body 12 before photolithography is attached to the semiconductor wafer 20. However, the laminated adhesive body 12 before photolithography may be attached to the cover glass 13. In such a case, the laminated adhesive body 12 in a state where photolithography is performed (that is, a state where the opening 31 is formed) is attached to the semiconductor wafer 20. In such a case, even if an adhesive residue exists on the surface and side surfaces of the laminated adhesive body 12, the quality of the semiconductor device 10 does not deteriorate as long as the adhesive residue is very small. This is because the position where the adhesive residue exists is separated from the formation surface of the semiconductor element 11. In such a case, a portion of the surface of the cover glass 13 exposed from the opening 31 of the laminated adhesive body 12 becomes a transmission region. A portion of the cover glass 11 to which the laminated adhesive body 12 is attached becomes an adhesive region.

更に、半導体装置10の構造は上述したCSPタイプに限られることは無く、例えば、メムス(MEMS:Micro Electro Mechanical Systems)タイプのセンサであっても良い。   Furthermore, the structure of the semiconductor device 10 is not limited to the above-described CSP type, and may be, for example, a MEMS (Micro Electro Mechanical Systems) type sensor.

10 半導体装置
11 半導体素子
12 積層接着体
12a 第1の接着層
12b 第2の接着層
13 カバーガラス
14 埋め込み配線
15 裏面配線
16 絶縁層
17 外部接続端子
18 空間
19 フィラー
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Semiconductor element 12 Laminated adhesive body 12a 1st adhesive layer 12b 2nd adhesive layer 13 Cover glass 14 Embedded wiring 15 Back surface wiring 16 Insulating layer 17 External connection terminal 18 Space 19 Filler

Claims (21)

添加剤を含有する接着剤からなる第1の接着層の上に、前記添加剤を含有しない接着剤からなる第2の接着層を形成して積層接着体を形成する積層接着体形成工程と、
前記第1の接着層が半導体素子に接着されるように、前記積層接着体を前記半導体素子に貼り付ける工程と、
前記第1の接着層及び前記第2の接着層を貫通する開口部を前記積層接着体に形成する開口部形成工程と、
前記開口部における接着剤残渣を除去する工程と、を有することを特徴とする半導体装置の製造方法。
A laminated adhesive forming step of forming a laminated adhesive by forming a second adhesive layer made of an adhesive not containing the additive on the first adhesive layer made of an adhesive containing the additive;
Attaching the laminated adhesive to the semiconductor element such that the first adhesive layer is adhered to the semiconductor element;
An opening forming step of forming an opening penetrating the first adhesive layer and the second adhesive layer in the laminated adhesive body;
Removing the adhesive residue in the opening. A method for manufacturing a semiconductor device, comprising:
前記開口部形成工程は、前記第1の接着層及び前記第2の接着層に対して同時に前記開口部を形成することを特徴とする請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein in the opening forming step, the opening is formed simultaneously with respect to the first adhesive layer and the second adhesive layer. 前記開口部の開口寸法は、前記第1の接着層及び前記第2の接着層において同一であることを特徴とする請求項2に記載の製造方法。   The manufacturing method according to claim 2, wherein an opening size of the opening is the same in the first adhesive layer and the second adhesive layer. 前記第1の接着層及び前記第2の接着層は、感光性を有していることを特徴とする請求項1乃至3のいずれか1に記載の製造方法。   The manufacturing method according to claim 1, wherein the first adhesive layer and the second adhesive layer have photosensitivity. 前記第1の接着層及び前記第2の接着層は、同一タイプの感光性を有することを特徴とする請求項4に記載の製造方法。   The manufacturing method according to claim 4, wherein the first adhesive layer and the second adhesive layer have the same type of photosensitivity. 前記第1の接着層及び前記第2の接着層は、ネガタイプの感光性を有することを特徴とする請求項5に記載の製造方法。   The manufacturing method according to claim 5, wherein the first adhesive layer and the second adhesive layer have negative photosensitivity. 前記第1の接着層及び前記第2の接着層は、フィルムタイプであることを特徴とする請求項4乃至6のいずれか1に記載の製造方法。   The manufacturing method according to claim 4, wherein the first adhesive layer and the second adhesive layer are of a film type. 前記第1の接着層は、前記添加剤が含まれない接着層を有することを有することを特徴とする請求項1乃至7のいずれか1に記載の製造方法。   The manufacturing method according to claim 1, wherein the first adhesive layer has an adhesive layer that does not contain the additive. 半導体素子と、
添加剤を含有する接着剤からなる第1の接着層及び前記添加剤を含有しない接着剤からなる第2の接着層が前記半導体素子の上に順次積層された積層構造を備えるとともに、前記第1接着層及び前記第2の接着層を貫通する開口部を備える積層接着体と、
前記第2の接着層の上に貼り付けられた光透過性部材と、を有し、
前記開口部の開口寸法は、前記第1の接着層及び前記第2の接着層において同一であることを特徴とする半導体装置。
A semiconductor element;
A first adhesive layer made of an adhesive containing an additive and a second adhesive layer made of an adhesive not containing the additive have a laminated structure sequentially laminated on the semiconductor element, and the first A laminated adhesive body comprising an adhesive layer and an opening penetrating the second adhesive layer;
A light transmissive member affixed on the second adhesive layer,
An opening size of the opening is the same in the first adhesive layer and the second adhesive layer.
前記第2の接着層の側面及び前記第2の接着層と前記光透過性部材との界面部分は、前記開口部の形成に伴って発生する接着剤残渣が除去されていることを特徴とする請求項9に記載の半導体装置。   The adhesive residue generated with the formation of the opening is removed from the side surface of the second adhesive layer and the interface portion between the second adhesive layer and the light transmissive member. The semiconductor device according to claim 9. 前記第1の接着層及び前記第2の接着層は、感光性を有していることを特徴とする請求項9又は10に記載の半導体装置。   11. The semiconductor device according to claim 9, wherein the first adhesive layer and the second adhesive layer have photosensitivity. 前記第1の接着層及び前記第2の接着層は、同一タイプの感光性を有することを特徴とする請求項11に記載の半導体装置。   The semiconductor device according to claim 11, wherein the first adhesive layer and the second adhesive layer have the same type of photosensitivity. 前記第1の接着層及び前記第2の接着層は、ネガタイプの感光性を有することを特徴とする請求項12に記載の半導体装置。   The semiconductor device according to claim 12, wherein the first adhesive layer and the second adhesive layer have negative photosensitivity. 前記第1の接着層及び前記第2の接着層は、フィルムタイプであることを特徴とする請求項11乃至13のいずれか1に記載の半導体装置。   The semiconductor device according to claim 11, wherein the first adhesive layer and the second adhesive layer are of a film type. 前記第1の接着層は、前記添加剤が含まれない接着層を有することを有することを特徴とする請求項9乃至14のいずれか1に記載の半導体装置。   The semiconductor device according to claim 9, wherein the first adhesive layer includes an adhesive layer that does not contain the additive. 表面に、複数の透過領域と前記透過領域を取り囲む接着領域とを備えた第1の基板を準備する工程と、
前記第1の基板の表面上に、添加剤を含有する感光性の第1の接着層と添加剤を有しない感光性の第2の接着層とが順次積層された積層接着体を形成する工程と、
露光現像処理によって前記透過領域上に形成された前記第1の接着層及び前記第2の接着層を除去する工程と、
前記透過領域上の前記第1の接着層及び前記第2の接着層の残渣を除去する工程と、
前記第2の接着層を介して前記透過領域を覆って第2の基板を貼り付ける工程と、
を有することを特徴とする半導体装置の製造方法。
Providing a first substrate having a plurality of transmissive regions and an adhesive region surrounding the transmissive regions on a surface;
Forming a laminated adhesive body in which a photosensitive first adhesive layer containing an additive and a photosensitive second adhesive layer not containing an additive are sequentially laminated on the surface of the first substrate; When,
Removing the first adhesive layer and the second adhesive layer formed on the transmissive region by exposure and development processing;
Removing a residue of the first adhesive layer and the second adhesive layer on the transmission region;
Pasting the second substrate over the transmissive region via the second adhesive layer;
A method for manufacturing a semiconductor device, comprising:
前記第1の基板が光透過性の基板であり、前記第2の基板が半導体基板であることを特徴とする請求項16に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 16, wherein the first substrate is a light-transmitting substrate, and the second substrate is a semiconductor substrate. 前記添加剤がフィラーであることを特徴とする請求項16又は17に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 16, wherein the additive is a filler. 前記残渣の除去はアッシングにより行うことを特徴とする請求項16乃至18のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 16, wherein the residue is removed by ashing. 前記第1の接着層及び前記第2の接着層はネガタイプであることを特徴とする請求項16乃至19のいずれかに記載の半導体装置。   The semiconductor device according to claim 16, wherein the first adhesive layer and the second adhesive layer are negative types. 前記第1の接着層及び前記第2の接着層はフィルムタイプであることを特徴とする請求項16乃至20のいずれかに記載の半導体装置。   21. The semiconductor device according to claim 16, wherein the first adhesive layer and the second adhesive layer are of a film type.
JP2009076152A 2009-03-26 2009-03-26 Manufacturing method for semiconductor device, and semiconductor device Pending JP2010232292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009076152A JP2010232292A (en) 2009-03-26 2009-03-26 Manufacturing method for semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076152A JP2010232292A (en) 2009-03-26 2009-03-26 Manufacturing method for semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2010232292A true JP2010232292A (en) 2010-10-14

Family

ID=43047876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076152A Pending JP2010232292A (en) 2009-03-26 2009-03-26 Manufacturing method for semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2010232292A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164719A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
WO2012164720A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012164719A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
WO2012164720A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate

Similar Documents

Publication Publication Date Title
US9305842B2 (en) Fabrication methods of chip device packages
KR100621438B1 (en) Stack chip package using photo sensitive polymer and manufacturing method thereof
TWI564992B (en) Manufacturing method of semiconductor device
TWI352412B (en) Multi-chip package structure and method of fabrica
KR100917745B1 (en) Semiconductor device and manufacturing method thereof
EP2006908B1 (en) Electronic device and method of manufacturing the same
KR102494110B1 (en) Semiconductor device and method for manufacturing same
JP4987928B2 (en) Manufacturing method of semiconductor device
JP2009181981A (en) Manufacturing process of semiconductor device, and the semiconductor device
JP2006100435A (en) Semiconductor device and manufacturing method thereof
CN101740415A (en) Integrated circuit structure and method of forming the same
JP5135246B2 (en) Semiconductor module, method for manufacturing the same, and portable device
JP2005235860A (en) Semiconductor device and manufacturing method thereof
JP2007157844A (en) Semiconductor device, and method of manufacturing same
TW201306188A (en) Chip package and fabrication method thereof
JP2008166381A (en) Semiconductor device and manufacturing method therefor
TW201834069A (en) Semiconductor device and method for manufacturing semiconductor device
JP2010087229A (en) Semiconductor module, method of manufacturing semiconductor module, and portable device
TW201906021A (en) Semiconductor package structure and manufacturing method thereof
TWI649856B (en) Chip package and manufacturing method thereof
JP2008053693A (en) Semiconductor module, portable device, and manufacturing method of semiconductor module
JP2009267122A (en) Semiconductor device
JP4468427B2 (en) Manufacturing method of semiconductor device
KR100883807B1 (en) Semiconductor Device Package and Method of Fabricating the Same
JP2010232292A (en) Manufacturing method for semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129