JP2010225844A - Optical semiconductor element - Google Patents
Optical semiconductor element Download PDFInfo
- Publication number
- JP2010225844A JP2010225844A JP2009071422A JP2009071422A JP2010225844A JP 2010225844 A JP2010225844 A JP 2010225844A JP 2009071422 A JP2009071422 A JP 2009071422A JP 2009071422 A JP2009071422 A JP 2009071422A JP 2010225844 A JP2010225844 A JP 2010225844A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current confinement
- ridge portion
- confinement layer
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、光半導体素子に関し、特に、近赤外の波長帯のAlGaAs系レーザダイオードに適用して有効な技術に関するものである。 The present invention relates to an optical semiconductor device, and more particularly to a technique effective when applied to an AlGaAs laser diode in the near-infrared wavelength band.
近赤外域で発光するAlGaAs系レーザダイオード(半導体レーザ)は、CDやMD等の光ディスクの読取り及び書き込み、レーザプリンタ、医療・計測用機器などに広く用いられている。上記レーザダイオードは、主に情報産業用途を目的として使用されているが、その構造には、一般的に埋込リッジ構造が採用されている。 AlGaAs laser diodes (semiconductor lasers) that emit light in the near-infrared region are widely used in reading and writing of optical disks such as CDs and MDs, laser printers, and medical / measurement equipment. The above laser diode is mainly used for the purpose of information industry, and a buried ridge structure is generally adopted as its structure.
従来のレーザダイオードの一般的な製法は、まずGaAs基板上にAlGaAs/GaAsを多層成長させ、次にエッチングによりリッジ部(幅W=2〜5μm)を形成し、リッジ部脇の電流狭窄層を形成することでレーザダイオードのチップ構造を形成している。なお、リッジ部脇の電流狭窄層には、AlGaAsとGaAsを重ねた構造、あるいは、GaAs単層が用いられるが、電流閉じ込めと光閉じ込めを同時に行なうために、リッジ部を構成するAlGaAs層とはAl組成・格子定数が異なる層が用いられている。 A general method of manufacturing a conventional laser diode is to first grow a multilayer of AlGaAs / GaAs on a GaAs substrate, then form a ridge portion (width W = 2 to 5 μm) by etching, and form a current confinement layer beside the ridge portion. By forming, the chip structure of the laser diode is formed. The current confinement layer on the side of the ridge portion uses a structure in which AlGaAs and GaAs are stacked, or a GaAs single layer. However, in order to perform current confinement and light confinement at the same time, what is the AlGaAs layer constituting the ridge portion? Layers with different Al compositions and lattice constants are used.
また、ストライプ状のリッジ部を有するレーザダイオードについては、出力特性を向上する目的で電流狭窄層に空洞を生じないようにする技術が知られている(例えば特許文献1)。 As for a laser diode having a striped ridge portion, a technique is known in which a cavity is not generated in a current confinement layer for the purpose of improving output characteristics (for example, Patent Document 1).
GaAs基板上にAlGaAs/GaAs結晶によりレーザ構造を形成した近赤外光レーザダイオードでは、AlGaAsとGaAsの格子定数の違いから、歪応力がレーザダイオードチップに内在するという問題がある。特に、電流閉じ込めと光閉じ込めを行い、素子の発光部となるリッジ構造付近では、凸部となるリッジ部と電流狭窄層となる埋込層との組成の違いにより、活性層部分に不均一な応力がかかることになる。この状態でレーザダイオードのチップをパッケージにはんだで組み立てして動作させた場合は、素子の応力劣化や特性変動が発生する。 A near-infrared laser diode in which a laser structure is formed of an AlGaAs / GaAs crystal on a GaAs substrate has a problem that strain stress is inherent in the laser diode chip due to the difference in lattice constant between AlGaAs and GaAs. In particular, in the vicinity of the ridge structure that performs current confinement and light confinement and becomes the light emitting portion of the element, the active layer portion is uneven due to the difference in the composition of the ridge portion that becomes the convex portion and the buried layer that becomes the current confinement layer Stress will be applied. In this state, when the laser diode chip is assembled and operated with solder on the package, the stress of the element is deteriorated and the characteristics are changed.
図1は、従来の一般的なストライプ構造のリッジ部を有する埋込型のレーザダイオードを示す要部断面図である。図1に示すように、従来の一般的な埋込型レーザダイオードでは、歪応力がリッジ部9側面の下方にある活性層3内の応力発生部21に特に大きくかかり、電流狭窄層22としてAlの含有率の高い(Alの組成が大きい)AlGaAs層20上にGaAs層19を1層形成した場合、リッジ部9を構成する第2p型クラッド層6と、電流狭窄層を構成するAlGaAs層20及びGaAs層19の格子定数差が大きいため、応力発生部21には大きな歪応力が内在することになる。
FIG. 1 is a cross-sectional view of a main part showing a buried laser diode having a conventional ridge portion having a general stripe structure. As shown in FIG. 1, in the conventional general embedded laser diode, the strain stress is particularly large on the
AlGaAs系レーザダイオードの信頼性を低下させる要因の一つに、素子に内在する歪応力によって結晶欠陥の生成・増殖が助長されるという問題がある。この材料系のレーザダイオードでは、クラッド層に用いられるAlGaAsと、半導体基板のGaAsでは格子定数が異なっており、元々歪応力を内在した構造となっている。レーザダイオードの作製プロセスでは、前工程における埋込成長・電極形成プロセスや、後工程でのダイボンディングプロセス等、種々の熱履歴を伴う工程があり、素子の構造によってはさらに大きな歪応力を発生させることとなり、この歪応力に起因した寿命劣化が発生することがあった。また、一般的には、製品を組み込むパッケージのヒートシンク部分と、レーザダイオードチップの結晶部分の熱膨張率は異なっており、素子の動作温度が変わると線膨張係数の差異により、レーザダイオードチップ/サブマウント/ヒートシンクがそれぞれ変形し、チップの活性層部分にかかる歪応力が変化する。この結果、動作温度によっては内在応力が大きくなりすぎ、温度変動によって素子が劣化するという問題もあった。 One of the factors that reduce the reliability of AlGaAs laser diodes is the problem that the generation and growth of crystal defects is facilitated by the strain stress inherent in the element. In this material-based laser diode, AlGaAs used for the cladding layer and GaAs of the semiconductor substrate have different lattice constants, and have a structure that inherently contains strain stress. In the laser diode fabrication process, there are processes with various thermal histories, such as a buried growth / electrode formation process in the previous process and a die bonding process in the subsequent process, and even greater strain stress is generated depending on the device structure. As a result, life deterioration due to this strain stress may occur. In general, the thermal expansion coefficient of the heat sink part of the package in which the product is incorporated is different from that of the crystal part of the laser diode chip. The mount / heat sink is deformed, and the strain stress applied to the active layer portion of the chip changes. As a result, there is a problem that the internal stress becomes too large depending on the operating temperature, and the element deteriorates due to temperature fluctuation.
本発明の目的は、レーザダイオードの活性層部分にかかる内在応力を最低限の値にし、長期動作による素子劣化や温度変動による素子内の応力変化を抑えることにより、素子の応力劣化や特性変動を防ぐ技術を提供することにある。 The object of the present invention is to reduce the stress degradation and characteristic fluctuation of the element by minimizing the internal stress applied to the active layer portion of the laser diode and suppressing the element degradation due to long-term operation and the stress change in the element due to temperature fluctuation. To provide technology to prevent.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明の一実施の形態による光半導体素子は、
Gaを含むIII/V族半導体基板の主面上に形成されたレーザダイオードを有する光半導体素子であって、
前記レーザダイオードは、前記半導体基板の主面上に形成された、少なくともAlを含むIII/V族混晶半導体を用いた多層結晶構造を有する第1導電型のクラッド層と、
前記第1導電型のクラッド層の上部に形成された活性層と、
前記活性層上に形成された、少なくともAlを含むIII/V族混晶半導体を用いた多層結晶構造を有する第2導電型のクラッド層と、
前記第2導電型のクラッド層を含み、ストライプ構造を有するリッジ部と、
前記半導体基板の主面上であって前記リッジ部の側面に形成された、少なくとも一層にAlを含むIII/V族混晶半導体を用いた、二層以上の複合層からなる電流狭窄層と、
前記リッジ部および前記電流狭窄層の上部に形成されたコンタクト層と、
前記コンタクト層の上部および前記半導体基板の裏面に形成された電極と、
を有し、
前記リッジ部と前記電流狭窄層とは、それぞれを構成する結晶のAl組成平均値がほぼ等しくなるよう構成されるものである。
An optical semiconductor device according to an embodiment of the present invention includes:
An optical semiconductor element having a laser diode formed on a main surface of a III / V group semiconductor substrate containing Ga,
The laser diode is formed on the main surface of the semiconductor substrate, and has a first conductivity type clad layer having a multilayer crystal structure using a III / V group mixed crystal semiconductor containing at least Al.
An active layer formed on the cladding layer of the first conductivity type;
A clad layer of a second conductivity type formed on the active layer and having a multilayer crystal structure using a group III / V mixed crystal semiconductor containing at least Al;
A ridge portion including a cladding layer of the second conductivity type and having a stripe structure;
A current confinement layer formed of a composite layer of two or more layers using a group III / V mixed crystal semiconductor containing Al in at least one layer formed on the main surface of the semiconductor substrate and on the side surface of the ridge portion;
A contact layer formed on the ridge and the current confinement layer;
Electrodes formed on the contact layer and on the back surface of the semiconductor substrate;
Have
The ridge portion and the current confinement layer are configured such that the Al composition average values of the crystals constituting each of them are substantially equal.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
従来のAlGaAs系レーザダイオードの劣化要因である局所的な内在応力の集中を防ぎ、容易に高信頼のレーザダイオードを作製することができる。 A highly reliable laser diode can be easily manufactured by preventing concentration of local intrinsic stress, which is a deterioration factor of the conventional AlGaAs laser diode.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。 In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, in the embodiment, etc., when “consisting of A” or “consisting of A” is used to exclude other elements, unless specifically stated that only those elements are stated. It goes without saying that it is not.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。 In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。 In the drawings used in the following embodiments, even a plan view may be partially hatched to make the drawings easy to see.
本実施の形態の光半導体素子は、ストライプ構造のリッジ部を有する埋込型のレーザダイオードに適用したものであり、その製造工程について図2〜図11を用いて説明する。図2〜図11は、製造工程中の本実施の形態のレーザダイオードの要部断面図である。 The optical semiconductor device of this embodiment is applied to an embedded laser diode having a stripe-shaped ridge portion, and the manufacturing process will be described with reference to FIGS. 2 to 11 are fragmentary cross-sectional views of the laser diode of the present embodiment during the manufacturing process.
まず、図2に示すように、GaAs基板(以下単に基板という)1を準備する。なお、この基板1はGaAs以外にも、GaPのような、Gaを含む他のIII/V族半導体基板を使用してもよい。
First, as shown in FIG. 2, a GaAs substrate (hereinafter simply referred to as a substrate) 1 is prepared. In addition to GaAs, this
次に、図3に示すように、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属成長法)により、基板1の主面上に、AlGaAsを含むn型クラッド層2、活性層3、p型AlGaAsを含む第1p型クラッド層4、AlGaInPを含むエッチストップ層5、p型AlGaAsを含む第2p型クラッド層6、p型GaAsを含むコンタクト層7を順次堆積する。なお、活性層3は5層の薄膜からなり、図示はしないが、下から順にAlGaAs、GaAs、AlGaAs、GaAs、AlGaAsの層を堆積して形成されている。なお、n型クラッド層2、第1p型クラッド層4および第2p型クラッド層6の材料としては、AlGaPのような、Alを含むIII/V族混晶半導体を使用してもよい。
Next, as shown in FIG. 3, an n-
次に、図4に示すように、MOCVD法により基板1の主面上に酸化シリコン膜を堆積した後、フォトレジスト膜(図示しない)をマスクにしたドライエッチングにより酸化シリコン膜の一部を除去し、残った酸化シリコン膜からなる絶縁膜8を形成する。その後、アッシングにより絶縁膜8上のフォトレジスト膜を除去する。
Next, as shown in FIG. 4, after depositing a silicon oxide film on the main surface of the
次に、図5に示すように、絶縁膜8をマスクとして、ウェットエッチングによりコンタクト層7および第2p型クラッド層6の一部を除去し、第2p型クラッド層6およびコンタクト層7を有するリッジ部9を形成する。なお、リッジ部9の形成においては、ウェットエッチングではなく、制御性の良いドライエッチング法を用いても良い。また、エッチストップ層5は、GaAs等の他の材質としてもよいし、エッチストップ層5自体をなくした構造としても構わない。
Next, as shown in FIG. 5, using the insulating
次に、図6に示すように、MOCVD法により基板1の主面上に、電流狭窄層18として、n型AlGaAs層10、n型GaAs層11、n型AlGaAs層12、n型GaAs層13の4層を順次堆積する。このとき、電流狭窄層18は絶縁膜8で覆われた箇所では気相成長しないため、リッジ部上部には堆積されない。また、電流狭窄層18の上端は、コンタクト層7の上端と同一平面となるように電流狭窄層18の膜厚を設定する。なお、電流狭窄層18内のAl組成値の平均値は、たとえば0.48とし、リッジ部9内のAl組成値の平均値はたとえば0.49として、その差の絶対値が0.1以内となるよう形成し、ほぼ等しい値とする。このとき電流狭窄層18は、少なくとも一層にAlを含むIII/V族混晶半導体を用いた、二層以上の複合層からなる構造とする。他の構成の場合では、たとえば、基板1にGaPを用いて電流狭窄層18をAlGaPおよびGaPの複合層とする構成でもよい。また、電流狭窄層18の上端はリッジ部9の上端と高さを揃え、略等しい高さとなるよう形成する。
Next, as shown in FIG. 6, an n-
ここで、電流狭窄層18を4層構造として多層構造にすることにより、従来のレーザダイオードで一般的となっている2層構造の電流狭窄層に比べ、電流狭窄層18内のAl組成値の平均化を図りやすくしている。このため、リッジ部9のAl組成値の平均値と電流狭窄層18のAl組成値の平均値を容易に等しい値にすることができる。
Here, by forming the
図1に示すように、従来は電流狭窄層22の多くの部分がGaAsにより形成されており、リッジ部9を構成するクラッド層6の格子定数と、電流狭窄層22としてリッジ部9の側面に形成したAlGaAs層20あるいはGaAs層19の格子定数が異なることにより、活性層3の一部(応力発生部21)に局所的な応力集中が発生し、レーザダイオード素子の応力劣化や特性変動の原因となっていた。
As shown in FIG. 1, many portions of the
本実施の形態では、図6に示すリッジ部9のAl組成値の平均値と電流狭窄層18のAl組成値の平均値を等しい値にすることによって、リッジ部9および電流狭窄層18の格子定数の平均値も等しくなる。このため、基板1との格子定数差とリッジ部9の形状影響による特定箇所への局所的な応力集中を抑制して、リッジ部側面下方への歪応力を低減することができる。これにより、活性層3にかかる内在応力を最低限の値にでき、完成したレーザダイオードチップをパッケージにはんだにより接着して動作させた場合、素子内の温度変動による応力変化を抑えることができる。よって、素子の応力劣化を防ぎ、特性変動を低減させることを可能としている。
In the present embodiment, the average value of the Al composition value of the
なお、本発明を用いる場合、リッジ部9の高さと電流狭窄層18の上端の高さを揃えて、両者の上端が略同一平面になるようにすることが望ましいが、必ずしも両者の高さを揃える必要はない。両者の高さを等しくしない場合には、エッチストップ層5の上端から、リッジ部9もしくは電流狭窄層18のどちらか一方の高い方の上端までの範囲でAl組成の平均値を取り、リッジ部9と電流狭窄層18の部分で組成平均値がほぼ等しくなるように構造を決めれば、上記と同じ効果を得ることができる。
In the case of using the present invention, it is desirable that the height of the
次に、図7に示すように、フッ酸(HF)系エッチング液を用いたウェットエッチングにより絶縁膜8を除去した後、基板1の主面上に主にGaAsからなるコンタクト層14をMOCVD法により堆積する。
Next, as shown in FIG. 7, after the insulating
次に、図8に示すように、フォトレジスト膜(図示しない)をマスクにしたドライエッチングによりコンタクト層14、電流狭窄層18、エッチストップ層5、第1p型クラッド層4、活性層3、n型クラッド層2および基板1の一部を除去した後、アッシングによりコンタクト層14上のフォトレジスト膜を除去する。
Next, as shown in FIG. 8, the
次に、図9に示すように、基板1の主面上に酸化シリコン膜15を堆積し、フォトレジスト膜(図示しない)をマスクにしたドライエッチングにより酸化シリコン膜15の一部を除去した後、アッシングにより酸化シリコン膜15上のフォトレジスト膜を除去する。
Next, as shown in FIG. 9, after a
次に、図10に示すように、基板1の主面上に主面電極16を蒸着する。なお、この主面電極16は、Ti/Pt/Auを順次重ねた層によって形成されている。
Next, as shown in FIG. 10, a
次に、図11に示すように、基板1の裏面に裏面電極17を蒸着した後、フォトレジスト膜(図示しない)をマスクにしたドライエッチングにより裏面電極17の一部を除去した後、アッシングにより裏面のフォトレジスト膜を除去する。なお、ここで裏面電極17の一部を除去するのは、この後の工程で基板1をへき開する作業を容易にするためである。
Next, as shown in FIG. 11, after depositing a
この後、図示はしないが、基板1をへき開して複数の列に分け、電子ビーム蒸着法などによって前後の光出力端面にそれぞれ保護膜をコーティングした後、複数の列に分けた基板1をペレタイズ(切削加工)することで一つ一つのレーザダイオードチップに分離することにより、ストライプ構造のリッジ部を有する埋込型のレーザダイオードの前工程が終了する。
Thereafter, although not shown in the figure, the
なお、チップ状に分割されたレーザダイオードは、リッジ部9のある主面側をサブマウント側とし、AuSnはんだを接着剤としてパッケージ内に組み付けられ、製品として使用される。
The laser diode divided into chips is used as a product by assembling it into a package using AuSn solder as an adhesive with the main surface side with the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
たとえば、前記実施の形態では電流狭窄層18を4層構造としたが、同様にAlGaAs層とGaAs層を交互に堆積し、8層構造や10層構造、20層構造にしても構わない。電流狭窄層は、電流狭窄層を構成する層の数が多いほど、内部でのAl組成値の平均化が容易となる。
For example, although the
また、電流狭窄層は、AlGaAsとGaAs層を交互に積層した構造ではなく、Al組成の平均値がほぼ等しくなる構造であれば、全ての層をAlGaAsとし、層毎にAl組成を調整することで平均値を合わせるようにしても良い。 In addition, if the current confinement layer is not a structure in which AlGaAs and GaAs layers are alternately stacked, but if the average value of the Al composition is almost equal, all layers are made of AlGaAs and the Al composition is adjusted for each layer. You may make it match | combine an average value.
本発明は、埋込型レーザダイオードに適用して有効な技術に関するものである。 The present invention relates to a technique effective when applied to an embedded laser diode.
1 基板(GaAs基板)
2 n型クラッド層
3 活性層
4 第1p型クラッド層
5 エッチストップ層
6 第2p型クラッド層
7 コンタクト層
8 絶縁膜
9 リッジ部
10 n型AlGaAs層
11 n型GaAs層
12 n型AlGaAs層
13 n型GaAs層
14 コンタクト層
15 酸化シリコン膜
16 主面電極
17 裏面電極
18 電流狭窄層
19 GaAs層
20 AlGaAs層
21 応力発生部
22 電流狭窄層
1 Substrate (GaAs substrate)
2 n-
Claims (7)
前記レーザダイオードは、前記半導体基板の主面上に形成された、少なくともAlを含むIII/V族混晶半導体を用いた多層結晶構造を有する第1導電型のクラッド層と、
前記第1導電型のクラッド層の上部に形成された活性層と、
前記活性層上に形成された、少なくともAlを含むIII/V族混晶半導体を用いた多層結晶構造を有する第2導電型のクラッド層と、
前記第2導電型のクラッド層を含み、ストライプ構造を有するリッジ部と、
前記半導体基板の主面上であって前記リッジ部の側面に形成された、少なくとも一層にAlを含むIII/V族混晶半導体を用いた、二層以上の複合層からなる電流狭窄層と、
前記リッジ部および前記電流狭窄層の上部に形成されたコンタクト層と、
前記コンタクト層の上部および前記半導体基板の裏面に形成された電極と、
を有し、
前記リッジ部と前記電流狭窄層とは、それぞれを構成する結晶のAl組成平均値がほぼ等しくなるよう構成されていることを特徴とする光半導体素子。 An optical semiconductor element having a laser diode formed on a main surface of a III / V group semiconductor substrate containing Ga,
The laser diode is formed on the main surface of the semiconductor substrate, and has a first conductivity type clad layer having a multilayer crystal structure using a III / V group mixed crystal semiconductor containing at least Al.
An active layer formed on the cladding layer of the first conductivity type;
A clad layer of a second conductivity type formed on the active layer and having a multilayer crystal structure using a group III / V mixed crystal semiconductor containing at least Al;
A ridge portion including a cladding layer of the second conductivity type and having a stripe structure;
A current confinement layer formed of a composite layer of two or more layers using a group III / V mixed crystal semiconductor containing Al in at least one layer formed on the main surface of the semiconductor substrate and on the side surface of the ridge portion;
A contact layer formed on the ridge and the current confinement layer;
Electrodes formed on the contact layer and on the back surface of the semiconductor substrate;
Have
The ridge portion and the current confinement layer are configured so that the Al composition average values of crystals constituting each of them are substantially equal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071422A JP2010225844A (en) | 2009-03-24 | 2009-03-24 | Optical semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071422A JP2010225844A (en) | 2009-03-24 | 2009-03-24 | Optical semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225844A true JP2010225844A (en) | 2010-10-07 |
Family
ID=43042719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009071422A Pending JP2010225844A (en) | 2009-03-24 | 2009-03-24 | Optical semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225844A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180084A (en) * | 1988-12-29 | 1990-07-12 | Sharp Corp | Semiconductor laser element |
WO2000021169A1 (en) * | 1998-10-07 | 2000-04-13 | Sharp Kabushiki Kaisha | Semiconductor laser |
JP2005354091A (en) * | 2005-07-06 | 2005-12-22 | Mitsubishi Chemicals Corp | Manufacturing method of group iii-v compound semiconductor light emitting device |
-
2009
- 2009-03-24 JP JP2009071422A patent/JP2010225844A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180084A (en) * | 1988-12-29 | 1990-07-12 | Sharp Corp | Semiconductor laser element |
WO2000021169A1 (en) * | 1998-10-07 | 2000-04-13 | Sharp Kabushiki Kaisha | Semiconductor laser |
JP2005354091A (en) * | 2005-07-06 | 2005-12-22 | Mitsubishi Chemicals Corp | Manufacturing method of group iii-v compound semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5465514B2 (en) | Optical semiconductor device | |
US6249534B1 (en) | Nitride semiconductor laser device | |
JP4671617B2 (en) | Integrated semiconductor laser device | |
JP4169821B2 (en) | Light emitting diode | |
WO2007097411A1 (en) | Double wavelength semiconductor light emitting device and method for manufacturing same | |
JP4966283B2 (en) | Semiconductor laser device and manufacturing method thereof | |
US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
JP2007266575A (en) | Semiconductor laser element and semiconductor laser device | |
JP2010068007A (en) | Nitride semiconductor laser device | |
JP2006228826A (en) | Semiconductor laser | |
JP5273459B2 (en) | Manufacturing method of semiconductor laser | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP4244058B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP5277066B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2007324582A (en) | Integrated semiconductor light-emitting device, and manufacturing method thereof | |
JP2008078340A (en) | Semiconductor laser element and manufacturing method therefor | |
JP2010278136A (en) | Semiconductor laser | |
JPH10303459A (en) | Gallium nitride based semiconductor light emitting element and its manufacture | |
JP2010225844A (en) | Optical semiconductor element | |
JP4890509B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2007324578A (en) | Integrated semiconductor light-emitting device, and manufacturing method thereof | |
JP3771333B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2007227652A (en) | Two-wavelength semiconductor light-emitting device and manufacturing method thereof | |
JP2010098001A (en) | Semiconductor laser device and method of manufacturing the same | |
JP2007305635A (en) | Nitride semiconductor light-emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120813 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20121214 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20121220 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130129 |