JP2010225431A - Transmission line - Google Patents

Transmission line Download PDF

Info

Publication number
JP2010225431A
JP2010225431A JP2009071796A JP2009071796A JP2010225431A JP 2010225431 A JP2010225431 A JP 2010225431A JP 2009071796 A JP2009071796 A JP 2009071796A JP 2009071796 A JP2009071796 A JP 2009071796A JP 2010225431 A JP2010225431 A JP 2010225431A
Authority
JP
Japan
Prior art keywords
wiring
main surface
recess
transmission line
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009071796A
Other languages
Japanese (ja)
Inventor
Masakazu Adachi
雅和 足立
Futoshi Nishimura
太 西村
Atsushi Suwa
敦 諏訪
Takeshi Hashimoto
健 橋本
Takaaki Yoshihara
孝明 吉原
Narimasa Iwamoto
成正 岩本
Toru Baba
徹 馬場
Koji Yokoyama
浩司 横山
Takeo Shirai
健雄 白井
Yoshiki Hayazaki
嘉城 早崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009071796A priority Critical patent/JP2010225431A/en
Priority to PCT/JP2010/055081 priority patent/WO2010110315A1/en
Publication of JP2010225431A publication Critical patent/JP2010225431A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmission line that prevents impedance mismatching. <P>SOLUTION: The transmission line used for an MEMS structure includes a dielectric substrate 21 with a first main surface F1 as well as a second main surface F2 opposed to each other and with a first recess Ca1 formed at the first main surface F1, and a signal wiring 10 arranged on the first main surface F1 and inside the first recess Ca1 for transmitting high frequencies. At least part of the side of the first recess Ca1 makes a slanted face WA1 where a normal of that side acutely crosses a normal of the first main surface F1. Part 10a of the signal wiring 10 is arranged on the slanted face WA1. The part 10a of the signal wiring arranged on the slanted face WA1 is electrically connected to a back electrode 13 arranged on the second main surface F2. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、MEMS構造体に用いられ、且つ高周波を伝送する伝送線路に関する。   The present invention relates to a transmission line used for a MEMS structure and transmitting a high frequency.

従来から、半導体プロセスを用い、基板表面上に微小駆動機構を作製し、電磁力により駆動させることで通常の機械スイッチと同様なスイッチ動作を行うエレクトロメカニカルスイッチ(MEMSスイッチ)が知られている(例えば、特許文献1参照)。   2. Description of the Related Art Conventionally, an electromechanical switch (MEMS switch) that performs a switch operation similar to a normal mechanical switch by manufacturing a micro drive mechanism on a substrate surface using a semiconductor process and driving it by electromagnetic force is known ( For example, see Patent Document 1).

特許文献1では、基板同士を接合することにより微小駆動機構を作製するバルクマイクロマシン方式において、基板の表面に凹部を形成し、基板の表面から凹部の側面及び底面に連続する電極を形成している。そして、微小駆動部が形成されている封止基板を用いて凹部を封止している。これにより、基板の接合回数を低減して、スイッチ特性及び信頼性が向上するとされている。   In Patent Document 1, in a bulk micromachine system in which a micro-drive mechanism is manufactured by bonding substrates together, a recess is formed on the surface of the substrate, and electrodes that are continuous from the surface of the substrate to the side and bottom surfaces of the recess are formed. . And the recessed part is sealed using the sealing substrate in which the micro drive part is formed. As a result, the number of times of bonding the substrates is reduced, and the switch characteristics and reliability are improved.

特開2006−236765号公報JP 2006-236765 A

ところで、上記MEMSスイッチやその他のMEMS技術を用いて作製される構造体(以下、「MEMS構造体」という)においては、電気信号を伝送するための伝送線路が用いられる場合がある。この伝送線路と当該電気信号を取り扱うデバイスとを接続する場合、インピーダンスの整合が重要である。デバイスと伝送線路のインピーダンスが整合されない場合、好ましくない電気信号の反射が生じ、この反射が電気信号同士の相互干渉を引き起こし、信号強度を減衰させてしまう。   By the way, in a structure manufactured using the MEMS switch or other MEMS technology (hereinafter referred to as “MEMS structure”), a transmission line for transmitting an electrical signal may be used. When connecting this transmission line and a device that handles the electric signal, impedance matching is important. If the impedances of the device and the transmission line are not matched, undesirable electrical signal reflections occur, which cause mutual interference between the electrical signals and attenuate signal strength.

従来、基板の表面上に形成された信号配線を伝送する電気信号を基板の裏面上に形成された裏面電極まで伝えるには、基板の表面から裏面までを貫通する孔の内部にビア配線を埋め込み、信号配線及び裏面電極をビア配線に接続していた。   Conventionally, in order to transmit an electrical signal transmitted through a signal wiring formed on the front surface of a substrate to a back electrode formed on the back surface of the substrate, via wiring is embedded in a hole penetrating from the front surface to the back surface of the substrate. The signal wiring and the back electrode were connected to the via wiring.

しかし、孔の形成処理やビア配線の埋め込み処理等における製造誤差によって、ビア配線のインピーダンスに不整合が発生する場合がある。   However, there may be a mismatch in the impedance of the via wiring due to a manufacturing error in the hole forming process or the via wiring embedding process.

本発明は、上記問題点に鑑みて成されたものであり、その目的は、インピーダンスの不整合を抑制する伝送線路を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to provide a transmission line that suppresses impedance mismatching.

本発明の特徴は、MEMS構造体に用いられる伝送線路であって、伝送線路が、対向する第1の主表面及び第2の主表面を有し、且つ第1の主表面に第1の凹みが形成された誘電体基板と、第1の主表面上及び第1の凹みの内部に配置され、且つ高周波を伝送する信号配線とを備え、第1の凹みの側面の少なくとも一部が、当該側面の法線が第1の主表面の法線に対して鋭角に交わる傾斜面を成し、信号配線の一部が傾斜面上に配置され、傾斜面上に配置された信号配線の一部が、第2の主表面上に配置された裏面電極に電気的に接続されていることである。   A feature of the present invention is a transmission line used in a MEMS structure, the transmission line having a first main surface and a second main surface that face each other, and a first recess on the first main surface. Formed on the first main surface and inside the first recess, and at least a part of the side surface of the first recess The normal of the side surface forms an inclined surface that intersects with the normal of the first main surface at an acute angle, a part of the signal wiring is arranged on the inclined surface, and a part of the signal wiring arranged on the inclined surface Is electrically connected to the back electrode disposed on the second main surface.

本発明の特徴によれば、第1の凹みの側面の少なくとも一部がその側面の法線が第1の主表面の法線に対して鋭角に交わる傾斜面を成し、信号配線の一部がこの傾斜面上に配置され、傾斜面上に配置された信号配線の一部が、第2の主表面上に配置された裏面電極に電気的に接続されている。これにより、第1の主表面から第2の主表面間までを貫通する孔に埋め込まれた貫通ビアを介して信号配線を裏面電極に電気的に接続する場合に比べて、貫通ビアを無くす或いは短くすることができる。よって、貫通ビアによるインピーダンスの不整合が抑制され、結果として高周波の伝送特性を向上させることができる。   According to the characteristics of the present invention, at least a part of the side surface of the first recess forms an inclined surface in which the normal of the side surface intersects at an acute angle with respect to the normal of the first main surface, Is disposed on the inclined surface, and a part of the signal wiring disposed on the inclined surface is electrically connected to the back electrode disposed on the second main surface. Accordingly, the through via is eliminated as compared with the case where the signal wiring is electrically connected to the back surface electrode through the through via embedded in the hole penetrating from the first main surface to the second main surface. Can be shortened. Therefore, impedance mismatch due to the through via is suppressed, and as a result, high-frequency transmission characteristics can be improved.

また、誘電体基板自体を薄くすることはないので、誘電体基板の機械的な強度は確保され、製造中、搬送中、使用中におけるハンドリングも従来と変らない。   In addition, since the dielectric substrate itself is not thinned, the mechanical strength of the dielectric substrate is ensured, and handling during manufacture, transportation, and use remains unchanged.

本発明の特徴において、第1の凹みが底面を有し、底面から第2の主表面までの誘電体基板を貫通する孔の内部に貫通配線が埋め込まれ、信号配線の一部が、底面上まで延長されて貫通配線に電気的に接続され、貫通配線を介して裏面電極に電気的に接続されていてもよい。第1の凹みは第2の主表面まで貫通せずに底面を有する。よって、MEMS構造体の内部を封止する場合に、誘電体基板がパッケージ或いはキャップ部材として機能するため、部材の数を減らして、製造コストを削減し、MEMS構造体の小型化に貢献する。   In the feature of the present invention, the first recess has a bottom surface, a through wiring is embedded in a hole penetrating the dielectric substrate from the bottom surface to the second main surface, and a part of the signal wiring is on the bottom surface. It may be extended to be electrically connected to the through wiring, and may be electrically connected to the back electrode through the through wiring. The first recess has a bottom surface without penetrating to the second main surface. Therefore, when the inside of the MEMS structure is sealed, the dielectric substrate functions as a package or a cap member. Therefore, the number of members is reduced, the manufacturing cost is reduced, and the MEMS structure is reduced in size.

或いは、本発明の特徴において、第1の凹みが第2の主表面まで貫通し、傾斜面上に配置された信号配線の一部が裏面電極に接触していてもよい。これにより、第1の主表面から第2の主表面間までを貫通する孔に埋め込まれた貫通ビアを無くすことができるので、貫通ビアによるインピーダンスの不整合の影響が無くなる。   Alternatively, in the feature of the present invention, the first dent may penetrate to the second main surface, and a part of the signal wiring arranged on the inclined surface may be in contact with the back electrode. Thereby, since the through via embedded in the hole penetrating from the first main surface to the second main surface can be eliminated, the influence of impedance mismatch due to the through via is eliminated.

本発明の特徴において、第2の主表面に第2の凹みが形成され、信号配線に対向して第2の主表面上及び第2の凹みの内部にグランド電極が配置され、グランド電極と信号配線との距離が信号配線の長手方向に沿って一定であってもよい。第1の凹み及び第2の凹みの位置及び形状を、グランド電極と信号配線との距離が信号配線の長手方向に沿って一定となるように調整することにより、コプレーナウェーブガイド線路における信号配線とグランド電極間の距離が一定となり、高い高周波特性を実現する伝送線路を設計することができる。   In the feature of the present invention, a second recess is formed in the second main surface, a ground electrode is disposed on the second main surface and inside the second recess so as to face the signal wiring, and the ground electrode and the signal The distance from the wiring may be constant along the longitudinal direction of the signal wiring. By adjusting the positions and shapes of the first recess and the second recess so that the distance between the ground electrode and the signal wiring is constant along the longitudinal direction of the signal wiring, the signal wiring in the coplanar waveguide line The distance between the ground electrodes is constant, and a transmission line that realizes high frequency characteristics can be designed.

本発明の特徴において、伝送線路が、少なくとも第1の主表面上及び傾斜面上に配置され、且つ所定の間隔をおいて信号配線の両側を短手方向に挟む1対のグランド配線を更に備え、傾斜面上における信号配線と1対のグランド配線との間隔は、第1の主表面上における間隔から第2の主表面に近づくに従って変化していてもよい。これにより、傾斜面における信号配線のインピーダンスを整合させることができる。   In the features of the present invention, the transmission line further includes a pair of ground wirings disposed on at least the first main surface and the inclined surface and sandwiching both sides of the signal wiring in the short direction at a predetermined interval. The distance between the signal line on the inclined surface and the pair of ground lines may change from the distance on the first main surface toward the second main surface. Thereby, the impedance of the signal wiring on the inclined surface can be matched.

本発明の特徴において、貫通配線の両側を挟む位置に、底面から第2の主表面までの誘電体基板を貫通する孔の内部に1対のグランド貫通配線が埋め込まれ、1対のグランド配線が1対のグランド貫通配線にそれぞれ電気的に接続されていてもよい。これにより、1対のグランド貫通配線がスリットになって、貫通配線への電磁結合を抑制することができるので、更に高い高周波特性を実現することができる。   In the feature of the present invention, a pair of ground through wirings are embedded in a hole penetrating the dielectric substrate from the bottom surface to the second main surface at positions sandwiching both sides of the through wiring, and the pair of ground wirings You may electrically connect to a pair of ground penetration wiring, respectively. Thereby, since a pair of ground penetration wiring becomes a slit and electromagnetic coupling to a penetration wiring can be controlled, a still higher high frequency characteristic is realizable.

本発明の伝送線路によれば、インピーダンスの不整合を抑制することができる。   According to the transmission line of the present invention, impedance mismatch can be suppressed.

本発明の第1の実施の形態に関わる伝送線路を用いたマイクロリレーの外観を示す斜視図である。It is a perspective view which shows the external appearance of the micro relay using the transmission line in connection with the 1st Embodiment of this invention. 図1のベース20、機能部30、カバー40及び駆動装置50を積層方向(z方向)に分離した状態で示す斜視図である。FIG. 2 is a perspective view illustrating a state in which a base 20, a functional unit 30, a cover 40, and a driving device 50 in FIG. 1 are separated in a stacking direction (z direction). 図3(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を示す平面図であり、図3(b)は、図3(a)のA−A切断面に沿った断面図である。FIG. 3A is a plan view showing a configuration of a transmission line according to the first embodiment of the present invention, which is applied to a portion surrounded by a dotted line G in FIG. 2, and FIG. It is sectional drawing along the AA cut surface of Fig.3 (a). 図4(a)は、図2に示すベース20における点線Gで囲んだ部分の裏面構成を示す平面図であり、図4(b)は、図3(a)のB−B切断面における断面図である。4A is a plan view showing a back surface configuration of a portion surrounded by a dotted line G in the base 20 shown in FIG. 2, and FIG. 4B is a cross-sectional view taken along the line BB in FIG. 3A. FIG. 図5(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第2の実施の形態に関わる伝送線路の構成を示す平面図であり、図5(b)は、図5(a)のC−C切断面に沿った断面図であり、図5(c)は、図2に示すベース20における点線Gで囲んだ部分の裏面構成を示す平面図である。FIG. 5A is a plan view showing a configuration of a transmission line according to the second embodiment of the present invention, which is applied to a portion surrounded by a dotted line G in FIG. 2, and FIG. FIG. 5C is a cross-sectional view taken along the line C-C in FIG. 5A, and FIG. 5C is a plan view showing a back surface configuration of a portion surrounded by a dotted line G in the base 20 shown in FIG. 図6(a)は、本発明の第3の実施の形態に関わる伝送線路の構成を示す、第1の実施の形態の図3(b)に対応するD−D切断面における断面図であり、図6(b)は、伝送線路の裏面構成を示す平面図である。FIG. 6A is a cross-sectional view taken along a DD line corresponding to FIG. 3B of the first embodiment, showing the configuration of the transmission line according to the third embodiment of the present invention. FIG. 6B is a plan view showing the back surface configuration of the transmission line.

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same parts are denoted by the same reference numerals.
(First embodiment)

先ず、図1及び図2を参照して、本発明の第1の実施の形態に関わる伝送線路を用いたMEMS構造体の一例として、マイクロリレーの構成を説明する。本発明の第1の実施の形態に関わるマイクロリレーは、高周波の電気信号を取り扱い、且つ半導体プロセスを用いて作製される微小駆動機構を有するMEMSリレーであり、更に、常開接点と常閉接点とを備えた所謂ラッチング型リレーである。   First, with reference to FIG.1 and FIG.2, the structure of a micro relay is demonstrated as an example of the MEMS structure using the transmission line in connection with the 1st Embodiment of this invention. The micro relay according to the first embodiment of the present invention is a MEMS relay that handles a high-frequency electric signal and has a micro-drive mechanism manufactured using a semiconductor process, and further includes a normally open contact and a normally closed contact. Is a so-called latching type relay.

図1に示すように、マイクロリレーは、ベース20と、機能部30と、カバー40と、電磁石装置51を有する駆動装置50とを備えている。図2は、ベース20、機能部30、カバー40及び駆動装置50の各構成を図示するため、各々を積層方向(z方向)に分離した状態で示している。本発明の第1の実施の形態に関わる伝送線路は、ベース20の一部分、例えば、点線Gで囲んだ部分に用いられている。   As shown in FIG. 1, the micro relay includes a base 20, a functional unit 30, a cover 40, and a driving device 50 having an electromagnet device 51. FIG. 2 illustrates each configuration of the base 20, the functional unit 30, the cover 40, and the driving device 50 in a state where they are separated in the stacking direction (z direction). The transmission line according to the first embodiment of the present invention is used in a part of the base 20, for example, a part surrounded by a dotted line G.

次に、図2を参照して、ベース20、機能部30、カバー40及び駆動装置50の各構成を説明する。   Next, with reference to FIG. 2, each structure of the base 20, the function part 30, the cover 40, and the drive device 50 is demonstrated.

ベース20は、例えば、直方体状の単結晶シリコンからなるシリコン基板21と、機能部30に対向するシリコン基板21の第1の主表面(以後、「表面」という)上に配置された信号配線10とを備える。信号配線10は、シリコン基板21の表面上における長手方向両端側それぞれに対を成して配置されている。各信号配線10の長さ方向は、シリコン基板21の短手方向(x方向)と一致し、1対の信号配線10は、その長さ方向に並んで配置されている。   The base 20 includes, for example, a silicon substrate 21 made of rectangular parallelepiped single crystal silicon and a signal wiring 10 disposed on a first main surface (hereinafter referred to as “surface”) of the silicon substrate 21 facing the functional unit 30. With. The signal wirings 10 are arranged in pairs on both ends in the longitudinal direction on the surface of the silicon substrate 21. The length direction of each signal wiring 10 coincides with the short direction (x direction) of the silicon substrate 21, and the pair of signal wirings 10 are arranged side by side in the length direction.

シリコン基板21の表面上には、信号配線10に電気的に接続される複数の固定接点26がそれぞれ形成されている。各固定接点26は、各信号配線10においてシリコン基板21の内側となる端部に接続されている。よって、シリコン基板21の長手方向の両端側それぞれに、一対の固定接点26が設けられている。   A plurality of fixed contacts 26 electrically connected to the signal wiring 10 are formed on the surface of the silicon substrate 21. Each fixed contact 26 is connected to an end portion inside each silicon substrate 21 in each signal wiring 10. Therefore, a pair of fixed contacts 26 are provided on both ends of the silicon substrate 21 in the longitudinal direction.

固定接点26は、例えば、銅(Cu)や金(Au)などの導電性が良好な金属材料からなる金属薄膜である。このような固定接点26は、スパッタ法や、電気めっき法、真空蒸着法などを利用して形成することができる。また、固定接点26は、単層構造に限らず、例えば、Au層と、Au層とベース20との間に介在されるTi層とからなる多層構造であってもよい。   The fixed contact 26 is a metal thin film made of a metal material having good conductivity such as copper (Cu) or gold (Au). Such a fixed contact 26 can be formed using a sputtering method, an electroplating method, a vacuum deposition method, or the like. The fixed contact 26 is not limited to a single layer structure, and may be a multilayer structure including, for example, an Au layer and a Ti layer interposed between the Au layer and the base 20.

機能部30は、主として、可動部32と、可動部32を囲むフレーム33とを有する。   The functional unit 30 mainly includes a movable part 32 and a frame 33 surrounding the movable part 32.

フレーム33は、矩形枠状に形成されている。フレーム33の長手方向の両端側それぞれには、信号配線10をカバー40側に臨ませる開口(以下、本実施形態において「第1の開口」と称する)31が形成されている。また、フレーム33の中央部には、可動部32用の開口(以下、本実施形態において「第2の開口」と称する)34が形成されている。第1の開口31それぞれと第2の開口34とは、フレーム33の短手方向の中央部において互いに連通されている。なお、フレーム33における第1の開口31それぞれと第2の開口34との間の部位が、フレーム33の長手方向に沿った方向への可動部32の移動を規制する一対の規制突起を構成する。また、フレーム33の外形サイズは、ベース20の外形サイズを等しい。   The frame 33 is formed in a rectangular frame shape. Openings 31 (hereinafter referred to as “first openings” in the present embodiment) 31 are formed at both ends in the longitudinal direction of the frame 33 so that the signal wiring 10 faces the cover 40 side. An opening (hereinafter referred to as “second opening” in the present embodiment) 34 for the movable portion 32 is formed at the center of the frame 33. Each of the first openings 31 and the second openings 34 are in communication with each other at the central portion of the frame 33 in the short direction. Note that portions of the frame 33 between the first openings 31 and the second openings 34 constitute a pair of restricting protrusions that restrict the movement of the movable portion 32 in the direction along the longitudinal direction of the frame 33. . Further, the outer size of the frame 33 is equal to the outer size of the base 20.

可動部32は、フレーム33の第2の開口34内に配置される本体部320と、フレーム33の第1の開口31内にそれぞれ配置される接点用突片321とを有している。本体部320は、矩形板状に形成されている。本体部320の長手方向とフレーム33の長手方向とは略一致している。本体部320の長手方向の両端部それぞれの中央部には、接点用突片321が突設されている。接点用突片321の先端部は、第1の開口31内に配置されている。接点用突片321におけるベース20との対向面(図2における下面)には可動接点322が設けられている。可動接点322が一対の固定接点26それぞれに同時に接触した時、可動接点322は当該一対の固定接点26間を短絡させる。一方、本体部320の短手方向の両端部それぞれの中央部には、支点用突片323が突設されている。支点用突片323におけるカバー40との対向面(図2における上面)には支点突起324が設けられている。支点突起324は、可動部32の揺動動作(シーソ動作)の支点として使用される。   The movable portion 32 has a main body portion 320 disposed in the second opening 34 of the frame 33 and contact protrusions 321 respectively disposed in the first opening 31 of the frame 33. The main body 320 is formed in a rectangular plate shape. The longitudinal direction of the main body 320 and the longitudinal direction of the frame 33 substantially coincide with each other. A contact protrusion 321 is provided at the center of each end of the main body 320 in the longitudinal direction. The tip of the contact protrusion 321 is disposed in the first opening 31. A movable contact 322 is provided on the surface of the contact protrusion 321 facing the base 20 (the lower surface in FIG. 2). When the movable contact 322 contacts each of the pair of fixed contacts 26 simultaneously, the movable contact 322 causes the pair of fixed contacts 26 to be short-circuited. On the other hand, a fulcrum protrusion 323 is provided at the center of each end of the main body 320 in the short direction. A fulcrum protrusion 324 is provided on the surface of the fulcrum protrusion 323 facing the cover 40 (the upper surface in FIG. 2). The fulcrum protrusion 324 is used as a fulcrum for the swinging motion (seesaw motion) of the movable portion 32.

可動部32は、複数(例えば4つ)の支持片35によりフレーム33と一体に連結されている。各支持片35は、フレーム33の第2の開口34の長手方向における内側面と、本体部320の短手方向の外側面とを一体に連結している。4つの支持片35は、本体部320の中心に対して点対称となる位置に配置されている。   The movable part 32 is integrally connected to the frame 33 by a plurality of (for example, four) support pieces 35. Each support piece 35 integrally connects the inner side surface in the longitudinal direction of the second opening 34 of the frame 33 and the outer side surface in the short direction of the main body 320. The four support pieces 35 are arranged at positions that are point-symmetric with respect to the center of the main body 320.

支持片35は、積層方向(z方向)に直交する平面内で本体部320の長手方向に沿った方向に蛇行しながら進む曲線形状を有する。これによって、可動部32はフレーム33に対して揺動自在に支持される。支持片35を蛇行形状に形成することで、支持片35の長さを長くできる。そのため、可動部32が揺動する際に支持片35がねじられることで生じるばね力のばね定数を適切に小さくすることができ、支持片35に加えられる応力も分散することができる。   The support piece 35 has a curved shape that advances while meandering in a direction along the longitudinal direction of the main body 320 in a plane orthogonal to the stacking direction (z direction). Thereby, the movable part 32 is supported so as to be swingable with respect to the frame 33. By forming the support piece 35 in a meandering shape, the length of the support piece 35 can be increased. Therefore, the spring constant of the spring force generated when the support piece 35 is twisted when the movable portion 32 swings can be appropriately reduced, and the stress applied to the support piece 35 can also be dispersed.

可動部32、フレーム33及び支持片35は、例えば、50μm〜300μm程度、好ましくは200μm程度の厚みの半導体基板(例えば、シリコン基板や、SOI基板)をフォトリソグラフィ技術およびエッチング技術などの半導体微細加工技術を利用してパターニングすることにより形成することができる。   The movable part 32, the frame 33, and the support piece 35 are, for example, a semiconductor substrate (for example, a silicon substrate or an SOI substrate) having a thickness of about 50 μm to 300 μm, preferably about 200 μm, and semiconductor fine processing such as photolithography and etching. It can be formed by patterning using technology.

可動部32の本体部320におけるカバー40との対向面(図2における上面)側には、アーマチュア60が設けられている。アーマチュア60は、例えば、電磁軟鉄、電磁ステンレス、パーマロイなどの磁性材料を矩形板状に機械加工したものからなり、接着、溶接、熱着、或いはロウ付けなどの方法で本体部320に接合される。アーマチュア60は、駆動装置50の電磁石装置51が発生する磁場により可動部32を揺動させるために使用される。一方、可動部32におけるベース20との対向面側には、レシジュアル(レシジャル)70が設けられている。レシジュアル70は、可動部32とベース20との距離を好適な距離に設定するために使用される。   An armature 60 is provided on the side of the main body 320 of the movable portion 32 that faces the cover 40 (upper surface in FIG. 2). The armature 60 is formed by machining a magnetic material such as electromagnetic soft iron, electromagnetic stainless steel, or permalloy into a rectangular plate shape, and is joined to the main body 320 by a method such as adhesion, welding, heat fitting, or brazing. . The armature 60 is used for swinging the movable part 32 by a magnetic field generated by the electromagnet device 51 of the driving device 50. On the other hand, a reciprocal 70 is provided on the side of the movable portion 32 facing the base 20. The sequential 70 is used to set the distance between the movable part 32 and the base 20 to a suitable distance.

上記した機能部30のフレーム33は、可動接点322と一対の固定接点26とがそれぞれ対向するように位置合わせを行った状態で、ベース20に接合される。これにより、機能部30はベース20の表面側に取り付けられる。なお、フレーム33をベース20に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、グランドとして利用することができる。   The frame 33 of the functional unit 30 is joined to the base 20 in a state in which the movable contact 322 and the pair of fixed contacts 26 are aligned so as to face each other. Thereby, the function part 30 is attached to the surface side of the base 20. In joining the frame 33 to the base 20, a joining metal layer (not shown) can be used. The metal layer can be used as a ground.

カバー40は、例えば、直方体状のガラス基板45と、閉塞板42とを有する。ガラス基板45の外形サイズは、ベース20の外形サイズと等しい。ガラス基板45の中央部には、ガラス基板45を積層方向(z方向)に貫通する開孔部41が形成されている。閉塞板42は、ガラス基板45における機能部30との対向面(図2における下面)に密着接合され、開孔部41全体を閉塞している。したがって、開孔部41の内周面と閉塞板42とで囲まれる空間部が駆動装置50の収納室を構成している。閉塞板42は、例えば、厚みが5〜50μm程度、好ましくは20μm程度に形成されたシリコン板やガラス板などの薄板からなる。カバー40は、フレーム33におけるベース20側とは反対側の面(図2における上面)に接合される。なお、ガラス基板45をフレーム33に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、高周波用のシールド層として利用することができる。ただし、駆動装置50の磁場を遮断することがないように、当該金属層の材料には、非磁性体を用いる。   The cover 40 includes, for example, a rectangular parallelepiped glass substrate 45 and a closing plate 42. The outer size of the glass substrate 45 is equal to the outer size of the base 20. In the central portion of the glass substrate 45, an opening 41 is formed that penetrates the glass substrate 45 in the stacking direction (z direction). The blocking plate 42 is tightly bonded to the surface of the glass substrate 45 facing the functional unit 30 (the lower surface in FIG. 2) to block the entire opening 41. Therefore, a space surrounded by the inner peripheral surface of the opening 41 and the closing plate 42 constitutes a storage chamber of the driving device 50. The closing plate 42 is made of, for example, a thin plate such as a silicon plate or a glass plate having a thickness of about 5 to 50 μm, preferably about 20 μm. The cover 40 is joined to the surface of the frame 33 opposite to the base 20 (upper surface in FIG. 2). In joining the glass substrate 45 to the frame 33, a joining metal layer (not shown) can be used. The metal layer can be used as a high-frequency shield layer. However, a nonmagnetic material is used as the material of the metal layer so as not to block the magnetic field of the driving device 50.

駆動装置50は、アーマチュア60を吸引する磁場を発生させる電磁石装置51と、可動部32をラッチするための永久磁石52とを備えている。電磁石装置51は、主として、ヨーク53と、一対のコイル54とを備えている。ヨーク53は、長尺矩形板状の主片530と、主片530の表面側(図2における下面側)の長手方向両端部それぞれに突設された矩形板状の脚片531とを一体に備えている。このようなヨーク53は、電磁軟鉄などの鉄板を曲げ加工あるいは鍛造加工することにより形成されている。永久磁石52は、直方体状に形成され、積層方向の一面側と他面側とが互いに異極となるように着磁されている。永久磁石52は、その他面をヨーク53の主片530の上記表面における長手方向中央部に当接させるようにして、ヨーク53に取り付けられる。各コイル54は、主片530における各脚片531と永久磁石52との間の部位それぞれに巻回される。また、駆動装置50には、一対のコイル端子55が設けられている。これら一対のコイル端子55間に電圧を印加することで、各コイル54に電流が流れる。このような駆動装置50は、カバー40の上記収納室に収納される。   The drive device 50 includes an electromagnet device 51 that generates a magnetic field that attracts the armature 60 and a permanent magnet 52 that latches the movable portion 32. The electromagnet device 51 mainly includes a yoke 53 and a pair of coils 54. The yoke 53 integrally has a long rectangular plate-shaped main piece 530 and rectangular plate-shaped leg pieces 531 that protrude from both ends in the longitudinal direction on the surface side (the lower surface side in FIG. 2) of the main piece 530. I have. Such a yoke 53 is formed by bending or forging an iron plate such as electromagnetic soft iron. The permanent magnet 52 is formed in a rectangular parallelepiped shape, and is magnetized so that one surface side and the other surface side in the stacking direction have different polarities. The permanent magnet 52 is attached to the yoke 53 so that the other surface is in contact with the central portion in the longitudinal direction on the surface of the main piece 530 of the yoke 53. Each coil 54 is wound around each portion of the main piece 530 between each leg piece 531 and the permanent magnet 52. The drive device 50 is provided with a pair of coil terminals 55. By applying a voltage between the pair of coil terminals 55, a current flows through each coil 54. Such a driving device 50 is stored in the storage chamber of the cover 40.

なお、図1および図2に示すマイクロリレーでは、コイル54に通電するための駆動電極(図示せず)がシリコン基板21の表面に対向する第2の主表面(裏面)上に形成されている。また、ガラス基板45における機能部30側とは反対側の面に、コイル端子55が接続される配線パターン43が形成されている。ここで、上記した駆動電極と配線パターン43とは、シリコン基板21を積層方向に貫通する貫通ビア27と、フレーム33を厚み方向に貫通する貫通ビア36と、カバー40を厚み方向に貫通する貫通ビア44とによって、電気的に接続されている。   In the microrelay shown in FIGS. 1 and 2, a drive electrode (not shown) for energizing the coil 54 is formed on the second main surface (back surface) facing the surface of the silicon substrate 21. . A wiring pattern 43 to which the coil terminal 55 is connected is formed on the surface of the glass substrate 45 opposite to the functional unit 30 side. Here, the drive electrode and the wiring pattern 43 described above are a through via 27 that penetrates the silicon substrate 21 in the stacking direction, a through via 36 that penetrates the frame 33 in the thickness direction, and a penetration that penetrates the cover 40 in the thickness direction. The vias 44 are electrically connected.

また、図1及び図2には示さないが、1対の信号配線10においてベース20の外側となる端部は、シリコン基板21を貫通する孔の内部に埋め込まれた貫通配線を介して、シリコン基板21の第2の主表面(裏面)上に配置された裏面電極に電気的に接続されている。本発明の第1の実施の形態に関わる伝送線路は、信号配線10、貫通配線、及び裏面電極を含む、図2の点線Gで囲んだ部分に適用される。   Although not shown in FIGS. 1 and 2, the end portion of the pair of signal wirings 10 that is outside the base 20 is formed through silicon vias embedded in holes that penetrate the silicon substrate 21. The substrate 21 is electrically connected to a back electrode disposed on the second main surface (back surface). The transmission line according to the first embodiment of the present invention is applied to a portion surrounded by a dotted line G in FIG. 2 including the signal wiring 10, the through wiring, and the back electrode.

次に、図3及び図4を参照して、図2に示すベース20における点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を説明する。図3(a)は、図2に示すベース20における点線Gで囲んだ部分の平面図であり、図3(b)は、図3(a)のA−A切断面に沿ったマイクロリレーの断面図である。図3(a)のx方向は図2のx方向すなわちベース20の短手方向であり、図3(a)のy方向は図2のy方向すなわちベース20の長手方向である。   Next, the configuration of the transmission line according to the first embodiment of the present invention applied to the portion surrounded by the dotted line G in the base 20 shown in FIG. 2 will be described with reference to FIGS. 3A is a plan view of a portion surrounded by a dotted line G in the base 20 shown in FIG. 2, and FIG. 3B is a diagram of the microrelay along the AA cut surface in FIG. It is sectional drawing. The x direction in FIG. 3A is the x direction in FIG. 2, that is, the short direction of the base 20, and the y direction in FIG. 3A is the y direction in FIG.

本発明の第1の実施の形態に関わる伝送線路は、MEMS構造体の一例としてのマイクロリレーに用いられる伝送線路であって、対向する第1の主表面(表面)及び第2の主表面(裏面)を有し、且つ表面に第1の凹みCa1が形成された誘電体基板の一例としてのシリコン基板21と、シリコン基板21の表面上及び第1の凹みCa1の内部に配置され、且つ高周波を伝送する信号配線10と、シリコン基板21の表面上及び第1の凹みCa1の内部に配置され、且つ所定の間隔をおいて信号配線10の両側を短手方向に挟む1対のグランド配線11と、シリコン基板21の裏面F2上に配置された裏面電極13とを備える。   The transmission line according to the first embodiment of the present invention is a transmission line used for a micro relay as an example of a MEMS structure, and is opposed to a first main surface (surface) and a second main surface ( A silicon substrate 21 as an example of a dielectric substrate having a back surface and having a first recess Ca1 formed on the surface, and disposed on the surface of the silicon substrate 21 and inside the first recess Ca1 and having a high frequency And a pair of ground wirings 11 disposed on the surface of the silicon substrate 21 and in the first recess Ca1 and sandwiching both sides of the signal wiring 10 in the short direction at a predetermined interval. And a back electrode 13 disposed on the back surface F2 of the silicon substrate 21.

シリコン基板21には2つの第1の凹みCa1がx方向に並んで形成されている。第1の凹みCa1は、側面及び底面を有する。第1の凹みCa1の側面の少なくとも一部は、当該側面の法線が表面F1の法線に対して鋭角に交わる傾斜面WA1を成している。信号配線10の一部10aは、第1の凹みCa1の傾斜面WA1上に配置され、更に、信号配線10の一部10bは、第1の凹みCa1の底面BTまで延長されている。第1の凹みCa1の底面BTからシリコン基板21の裏面F2までを貫通する孔の内部に貫通配線12が埋め込まれている。裏面電極13及び信号配線10の一部10bは、それぞれ、貫通配線12に接触している。   Two first recesses Ca1 are formed in the silicon substrate 21 side by side in the x direction. The first recess Ca1 has a side surface and a bottom surface. At least a part of the side surface of the first recess Ca1 forms an inclined surface WA1 where the normal of the side surface intersects at an acute angle with respect to the normal of the surface F1. A part 10a of the signal wiring 10 is disposed on the inclined surface WA1 of the first recess Ca1, and a part 10b of the signal wiring 10 is extended to the bottom surface BT of the first recess Ca1. A through wiring 12 is embedded in a hole that penetrates from the bottom surface BT of the first recess Ca <b> 1 to the back surface F <b> 2 of the silicon substrate 21. The back electrode 13 and the part 10 b of the signal wiring 10 are in contact with the through wiring 12, respectively.

このように、第1の実施の形態において、傾斜面WA1上に配置された信号配線10の一部10aは、底面BT上に配置された他の一部10b及び貫通配線12を介して裏面電極13に電気的に接続されている。   Thus, in the first embodiment, a part 10a of the signal wiring 10 arranged on the inclined surface WA1 is connected to the back surface electrode via the other part 10b and the through wiring 12 arranged on the bottom surface BT. 13 is electrically connected.

シリコン基板21の表面F1上に配置されたグランド配線11と信号配線10との間隔は、信号配線10の長手方向に沿って一定である。シリコン基板21の外周を取り囲むようにシリコン基板21の表面上にフレーム電極19が配置されている。フレーム電極19とグランド配線11とは電気的に接続され、接地電位が印加される。   The distance between the ground wiring 11 and the signal wiring 10 arranged on the surface F <b> 1 of the silicon substrate 21 is constant along the longitudinal direction of the signal wiring 10. A frame electrode 19 is disposed on the surface of the silicon substrate 21 so as to surround the outer periphery of the silicon substrate 21. The frame electrode 19 and the ground wiring 11 are electrically connected, and a ground potential is applied.

グランド配線11の一部11aは、第1の凹みCa1の傾斜面WA1上に配置され、更に、グランド配線11の一部11bは、第1の凹みCa1の底面BTまで延長されている。第1の凹みCa1の傾斜面WA1上における信号配線10aとグランド配線11aとの間隔は、シリコン基板21の表面F1上における両者の間隔から裏面F2に近づくに従って変化している。具体的には、例えば、第1の凹みCa1の傾斜面WA1上における信号配線10aの線幅及び信号配線10aとグランド配線11aとの間隔は、裏面F2に近づくに従って小さくなっている。これにより、伝送線路を小型化することができる。或いは、第1の凹みCa1の傾斜面WA1上における信号配線10aの線幅及び信号配線10aとグランド配線11aとの間隔は、裏面F2に近づくに従って大きくなっていても構わない。   A part 11a of the ground wiring 11 is disposed on the inclined surface WA1 of the first recess Ca1, and a part 11b of the ground wiring 11 is extended to the bottom surface BT of the first recess Ca1. The distance between the signal wiring 10a and the ground wiring 11a on the inclined surface WA1 of the first recess Ca1 changes from the distance between the two on the front surface F1 of the silicon substrate 21 toward the back surface F2. Specifically, for example, the line width of the signal wiring 10a and the interval between the signal wiring 10a and the ground wiring 11a on the inclined surface WA1 of the first recess Ca1 are reduced as the back surface F2 is approached. Thereby, a transmission line can be reduced in size. Alternatively, the line width of the signal wiring 10a and the distance between the signal wiring 10a and the ground wiring 11a on the inclined surface WA1 of the first recess Ca1 may be increased as the back surface F2 is approached.

図3(b)に示すように、ベース20、機能部30及びカバー40が積層されている。機能部30内の接点用突片321に設けられた可動接点322は、機能部30内の本体部が揺動することにより、1対の信号配線10上の固定接点と同時に接触して一対の信号配線10を短絡させることができる。   As shown in FIG. 3B, the base 20, the functional unit 30, and the cover 40 are stacked. The movable contact 322 provided on the contact protrusion 321 in the function unit 30 comes into contact with the fixed contact on the pair of signal wirings 10 by the swinging of the main body in the function unit 30. The signal wiring 10 can be short-circuited.

次に、図4(a)及び図4(b)を参照して、図2に示すベース20における点線Gで囲んだ部分の裏面構成及び図3(a)のB−B切断面における断面構成を説明する。図4(a)に示すように、シリコン基板21の裏面F2には、貫通配線12に接続された裏面電極13と、裏面電極13から電気的に絶縁されたグランド電極14とが配置されている。裏面電極13は線分形状を有し、その一端が貫通配線12に接続され、その他端がシリコン基板21の外周に配置されている。裏面電極13とグランド電極14の間には所定の隙間が形成されている。   Next, referring to FIG. 4A and FIG. 4B, the back surface configuration of the portion surrounded by the dotted line G in the base 20 shown in FIG. 2 and the cross-sectional configuration at the BB cut surface of FIG. Will be explained. As shown in FIG. 4A, the back surface electrode 13 connected to the through wiring 12 and the ground electrode 14 electrically insulated from the back surface electrode 13 are disposed on the back surface F2 of the silicon substrate 21. . The back electrode 13 has a line segment shape, one end of which is connected to the through wiring 12, and the other end is disposed on the outer periphery of the silicon substrate 21. A predetermined gap is formed between the back electrode 13 and the ground electrode 14.

図4(b)に示すように、貫通配線12の両側を挟む位置に、第1の凹みCa1の底面BTからシリコン基板21の裏面F2までを貫通する孔の内部にグランド貫通配線15がそれぞれ埋め込まれている。底面BT上に配置されたグランド配線の一部11bとグランド電極14は、グランド貫通配線15によってそれぞれ電気的に接続されている。   As shown in FIG. 4B, the ground through wiring 15 is embedded in the holes penetrating from the bottom surface BT of the first recess Ca <b> 1 to the back surface F <b> 2 of the silicon substrate 21 at positions sandwiching both sides of the through wiring 12. It is. A portion 11b of the ground wiring disposed on the bottom surface BT and the ground electrode 14 are electrically connected by a ground through wiring 15 respectively.

信号配線10、グランド配線11、裏面電極13及びグランド電極14は、シリコン基板21に対して密着性の高い導電性の材料を用いることが望ましく、例えば、Au、Cr、Pt、Ti、Ni、Al、Cuなどからなる導体膜やこれらの合金からなる導体膜、或いは、これらを多層積層した構造の胴体膜などを用いることができる。   The signal wiring 10, the ground wiring 11, the back electrode 13, and the ground electrode 14 are preferably made of a conductive material having high adhesion to the silicon substrate 21. For example, Au, Cr, Pt, Ti, Ni, Al A conductor film made of Cu or the like, a conductor film made of an alloy of these, or a body film having a structure in which these layers are laminated are used.

ここで、図3及び図4に示した伝送線路の製造方法の一例を説明する。(100)結晶面が表出したシリコン基板21の表面F1に対して、水酸化テトラメチルアンモニウム(TMAH)或いは水酸化カリウム(KOH)水溶液などのアルカリ溶液をエッチャントとして、ウエットエッチング処理を施す。これにより、(100)結晶面に対して傾斜する(111)結晶面を露出させる異方性エッチングを行うことができる。よって、例えば、シリコン基板21の表面F1のうち第1の凹みCa1を形成したい領域に開口を有するレジストパターンを形成し、その開口に露出するシリコン基板21の表面F1に対して選択的に上記のウエットエッチング処理を施すことにより、第1の凹みCa1の傾斜面WA1を形成することができる。   Here, an example of the manufacturing method of the transmission line shown in FIG.3 and FIG.4 is demonstrated. The wet etching process is performed on the surface F1 of the silicon substrate 21 on which the (100) crystal plane is exposed, using an alkali solution such as tetramethylammonium hydroxide (TMAH) or potassium hydroxide (KOH) aqueous solution as an etchant. Thereby, anisotropic etching which exposes the (111) crystal plane inclined with respect to the (100) crystal plane can be performed. Therefore, for example, a resist pattern having an opening is formed in a region where the first depression Ca1 is to be formed in the surface F1 of the silicon substrate 21, and the above-described surface F1 of the silicon substrate 21 exposed in the opening is selectively formed as described above. By performing the wet etching process, the inclined surface WA1 of the first dent Ca1 can be formed.

なお、上記した傾斜面WA1を形成する処理の前に、表面F1に対して垂直な方向への異方性を有するドライエッチング処理を行うことにより、第1の凹みCa1が有する垂直面を形成し、上記したエッチャントに反応しないバリア材料で当該垂直面をバリアすればよい。そして、上記したウエットエッチング処理の後にバリア材料を除去する。以上の処理により、シリコン基板21の表面F1に、傾斜面WA1と垂直面を含む側面を有する第1の凹みCa1を形成することができる。ドライエッチング処理にはICPエッチング装置を用い、エッチングガスとしてSFとCの2種類のガスを用いる。SFによるエッチングと、Cによる保護膜の形成を繰り返すことでアスペクト比の高い溝を形成することが可能である。 In addition, the vertical surface which 1st dent Ca1 has is formed by performing the dry etching process which has the anisotropy to the direction perpendicular | vertical with respect to the surface F1 before the process which forms above-mentioned inclined surface WA1. The vertical plane may be barriered with a barrier material that does not react with the above-described etchant. Then, the barrier material is removed after the wet etching process. By the above process, the first recess Ca1 having a side surface including the inclined surface WA1 and the vertical surface can be formed on the surface F1 of the silicon substrate 21. An ICP etching apparatus is used for the dry etching process, and two kinds of gases of SF 6 and C 4 F 8 are used as etching gases. It is possible to form a groove with a high aspect ratio by repeating the etching with SF 6 and the formation of the protective film with C 4 F 8 .

その後、フォトリソグラフィ技術及びエッチング技術を用いて第1の凹みCa1の底面BTにスルーホールを形成し、その内部に貫通配線12及びグランド貫通配線15となる導体を埋め込む。そして、スパッタ法などの物理気相成長(PVD)法、化学気相成長(CVD)法などを用いて、シリコン基板21の表面F1、第1の凹みCa1の傾斜面WA1及び底面BT上に、同時に、導体膜を成膜する。そして、フォトリソグラフィ技術及びエッチング技術を用いて、図3(a)に示す信号配線10、10bや、グランド配線11、11bなどのパターニングを行う。そして、レーザーパターニング技術を用いて、傾斜面WA1上に形成される信号配線10a及びグランド配線11aのパターニングを行う。裏面F2についても同様な処理により、図4(a)に示す裏面電極13及びグランド電極14を形成する。   Thereafter, a through hole is formed in the bottom surface BT of the first recess Ca1 by using a photolithography technique and an etching technique, and a conductor to be the through wiring 12 and the ground through wiring 15 is embedded therein. Then, using a physical vapor deposition (PVD) method such as a sputtering method, a chemical vapor deposition (CVD) method or the like, on the surface F1 of the silicon substrate 21, the inclined surface WA1 and the bottom surface BT of the first recess Ca1, At the same time, a conductor film is formed. Then, patterning of the signal wirings 10 and 10b and the ground wirings 11 and 11b shown in FIG. 3A is performed using a photolithography technique and an etching technique. Then, the signal wiring 10a and the ground wiring 11a formed on the inclined surface WA1 are patterned using a laser patterning technique. The back surface electrode 13 and the ground electrode 14 shown in FIG. 4A are also formed on the back surface F2 by a similar process.

以上説明したように、本発明の第1の実施の形態によれば、以下の作用効果が得られる。   As described above, according to the first embodiment of the present invention, the following operational effects can be obtained.

第1の凹みCa1の側面の少なくとも一部が、その側面の法線がシリコン基板21の表面F1の法線に対して鋭角に交わる傾斜面WA1を成し、信号配線10の一部10aがこの傾斜面WA1上に配置されている。更に、第1の凹みCa1は底面BTを有し、底面BTから裏面F2までのシリコン基板21を貫通する孔の内部に貫通配線12が埋め込まれ、信号配線10の一部10bは、底面BT上まで延長されて貫通配線12に電気的に接続され、貫通配線12を介して裏面電極13に電気的に接続されている。   At least a part of the side surface of the first recess Ca1 forms an inclined surface WA1 in which the normal line of the side surface intersects with the normal line of the surface F1 of the silicon substrate 21 at an acute angle. Arranged on the inclined surface WA1. Further, the first recess Ca1 has a bottom surface BT, a through wiring 12 is embedded in a hole penetrating the silicon substrate 21 from the bottom surface BT to the back surface F2, and a part 10b of the signal wiring 10 is formed on the bottom surface BT. And is electrically connected to the through wiring 12 and is electrically connected to the back electrode 13 through the through wiring 12.

これにより、シリコン基板21の表面F1から裏面F2間までを貫通する孔に埋め込まれた貫通ビアを介して信号配線10を裏面電極13に電気的に接続する場合に比べて、貫通ビアを短くすることができる。傾斜面WA1上に配置された信号配線10の一部10aは、貫通ビアに比べてインピーダンスの変化を抑制することができる。よって、貫通ビアによるインピーダンスの不整合が抑制され、結果として高周波の伝送特性を向上させることができる。   Accordingly, the through via is shortened as compared with the case where the signal wiring 10 is electrically connected to the back electrode 13 through the through via embedded in the hole penetrating from the front surface F1 to the back surface F2 of the silicon substrate 21. be able to. The part 10a of the signal wiring 10 arranged on the inclined surface WA1 can suppress a change in impedance compared to the through via. Therefore, impedance mismatch due to the through via is suppressed, and as a result, high-frequency transmission characteristics can be improved.

また、傾斜面WA1の法線はシリコン基板21の表面F1の法線に対して鋭角に交わるため、例えば、表面F1との間で法線同士が直角を成す垂直面に信号配線10の一部を形成した場合に比べて、急激な電磁場の変化及びインピーダンスの変化を抑制することができる。   In addition, since the normal line of the inclined surface WA1 intersects at an acute angle with respect to the normal line of the surface F1 of the silicon substrate 21, for example, a part of the signal wiring 10 is formed on a vertical plane perpendicular to the surface F1. Compared with the case of forming, a rapid change in electromagnetic field and a change in impedance can be suppressed.

更に、シリコン基板21全体を薄くする必要はないので、シリコン基板21の機械的な強度は確保され、製造中、搬送中、使用中におけるハンドリングも従来と変らない。更に、第1の凹みCa1を裏面F2まで貫通させずに底面BTを形成する。これにより、マイクロリレーの内部を封止する場合に、シリコン基板21がパッケージ或いはキャップ部材として機能するため、部材の数を減らして、製造コストを削減し、マイクロリレーの小型化に貢献する。   Furthermore, since it is not necessary to make the entire silicon substrate 21 thin, the mechanical strength of the silicon substrate 21 is ensured, and handling during manufacture, transportation, and use is not different from the conventional one. Further, the bottom surface BT is formed without penetrating the first recess Ca1 to the back surface F2. Thereby, when sealing the inside of a micro relay, since the silicon substrate 21 functions as a package or a cap member, the number of members is reduced, the manufacturing cost is reduced, and the micro relay is reduced in size.

このように、傾斜面WA1上に配置された信号配線の一部10aが、シリコン基板21の裏面F2上に配置された裏面電極13に電気的に接続されている。これにより、シリコン基板21の表面F1から裏面F2間までを貫通する孔に埋め込まれた貫通ビアを介して信号配線10を裏面電極13に電気的に接続する場合に比べて、貫通ビアを短くすることができるので、貫通ビアによるインピーダンスの不整合が抑制され、結果として高周波の伝送特性を向上させることができる。   In this way, a part of the signal wiring 10 a arranged on the inclined surface WA 1 is electrically connected to the back electrode 13 arranged on the back surface F 2 of the silicon substrate 21. Accordingly, the through via is shortened as compared with the case where the signal wiring 10 is electrically connected to the back electrode 13 through the through via embedded in the hole penetrating from the front surface F1 to the back surface F2 of the silicon substrate 21. As a result, impedance mismatch due to through vias is suppressed, and as a result, high-frequency transmission characteristics can be improved.

第1の凹みCa1の傾斜面WA1上における信号配線10aと1対のグランド配線11aとの間隔を、シリコン基板21の表面F1上における間隔から裏面F2に近づくに従って変化させることにより、傾斜面WA1における信号配線10aのインピーダンスを整合させることができる。具体的には、例えば、第1の凹みCa1の傾斜面WA1上における信号配線10aの線幅及び信号配線10aとグランド配線11aとの間隔は、裏面F2に近づくに従って小さくなっている。これにより、伝送線路を小型化することができる。或いは、第1の凹みCa1の傾斜面WA1上における信号配線10aの線幅及び信号配線10aとグランド配線11aとの間隔は、裏面F2に近づくに従って大きくなっていても構わない。   By changing the interval between the signal wiring 10a and the pair of ground wirings 11a on the inclined surface WA1 of the first recess Ca1 from the interval on the front surface F1 of the silicon substrate 21 toward the back surface F2, the inclined surface WA1 The impedance of the signal wiring 10a can be matched. Specifically, for example, the line width of the signal wiring 10a and the interval between the signal wiring 10a and the ground wiring 11a on the inclined surface WA1 of the first recess Ca1 are reduced as the back surface F2 is approached. Thereby, a transmission line can be reduced in size. Alternatively, the line width of the signal wiring 10a and the interval between the signal wiring 10a and the ground wiring 11a on the inclined surface WA1 of the first recess Ca1 may be increased as the distance from the rear surface F2 is approached.

図4(b)に示すように、貫通配線12の両側を挟む位置に、第1の凹みCa1の底面BTから裏面F2までのシリコン基板21を貫通する孔の内部に1対のグランド貫通配線15が埋め込まれ、1対のグランド配線11bとグランド電極14は、1対のグランド貫通配線15によって電気的に接続されている。これにより、1対のグランド貫通配線15が貫通配線12への電磁結合を抑制することができるので、更に高い高周波の伝送特性を実現することができる。
(第2の実施の形態)
As shown in FIG. 4B, a pair of ground through wires 15 are formed in a hole penetrating the silicon substrate 21 from the bottom surface BT to the back surface F2 of the first recess Ca1 at positions sandwiching both sides of the through wire 12. Are embedded, and the pair of ground wirings 11 b and the ground electrode 14 are electrically connected by a pair of ground through wirings 15. Thereby, since a pair of ground penetration wiring 15 can suppress electromagnetic coupling to penetration wiring 12, still higher transmission characteristics of a high frequency are realizable.
(Second Embodiment)

第2の実施の形態では、第1の凹みCa1がシリコン基板21の裏面F2まで貫通している場合について説明する。図5(a)は、図2に示すベース20における点線Gで囲んだ部分の表面図であり、図5(b)は、図5(a)のC−C切断面に沿ったマイクロリレー全体の断面図である。図5(a)のx方向は図2のx方向すなわちベース20の短手方向であり、図5(a)のy方向は図2のy方向すなわちベース20の長手方向である。   In the second embodiment, a case where the first recess Ca1 penetrates to the back surface F2 of the silicon substrate 21 will be described. 5A is a surface view of a portion surrounded by a dotted line G in the base 20 shown in FIG. 2, and FIG. 5B is an entire microrelay along the CC cut surface of FIG. 5A. FIG. The x direction in FIG. 5A is the x direction in FIG. 2, that is, the short direction of the base 20, and the y direction in FIG. 5A is the y direction in FIG.

本発明の第2の実施の形態に関わる伝送線路において、シリコン基板21の表面F1に形成された第1の凹みCa1は、シリコン基板21の裏面F2まで貫通し、第1の凹みCa1は底面を有していない。信号配線10の一部10aは、第1の凹みCa1の傾斜面WA1上に配置されるが、第1の凹みCa1の底面には配置されない。同様に、グランド配線11の一部11aは、第1の凹みCa1の傾斜面WA1上に配置されるが、第1の凹みCa1の底面には配置されない。   In the transmission line according to the second embodiment of the present invention, the first recess Ca1 formed in the front surface F1 of the silicon substrate 21 penetrates to the back surface F2 of the silicon substrate 21, and the first recess Ca1 extends through the bottom surface. I don't have it. A part 10a of the signal wiring 10 is disposed on the inclined surface WA1 of the first recess Ca1, but is not disposed on the bottom surface of the first recess Ca1. Similarly, a part 11a of the ground wiring 11 is disposed on the inclined surface WA1 of the first recess Ca1, but is not disposed on the bottom surface of the first recess Ca1.

図5(b)に示すように、第1の凹みCa1の傾斜面WA1上に配置された信号配線10の一部10aは、裏面電極13bに接触している。すなわち、図3(b)に示した底面BT上に配置された信号配線10の一部10bや貫通配線12を介することなく、信号配線10の一部10aは、直接、裏面電極13bに電気的に接続している。   As shown in FIG. 5B, a part 10a of the signal wiring 10 disposed on the inclined surface WA1 of the first recess Ca1 is in contact with the back electrode 13b. That is, the part 10a of the signal wiring 10 is directly connected to the back electrode 13b without passing through the part 10b of the signal wiring 10 or the through wiring 12 arranged on the bottom surface BT shown in FIG. Connected to.

図5(c)に示すように、シリコン基板21の裏面F2には第1の凹みCa1が表出しており、第1の凹みCa1に隣接して裏面電極13bが配置され、その周囲を所定の間隔をおいてグランド電極14が配置されている。図示は省略するが、第1の凹みCa1の傾斜面WA1上に配置されたグランド配線11の一部11aは、グランド電極14に接触している。すなわち、図3(b)に示した底面BT上に配置されたグランド配線11の一部11bやグランド貫通配線15を介することなく、グランド配線11の一部11aは、直接、グランド電極14に電気的に接続している。   As shown in FIG. 5C, the first recess Ca1 is exposed on the back surface F2 of the silicon substrate 21, and the back electrode 13b is disposed adjacent to the first recess Ca1, and the periphery thereof is set to a predetermined area. A ground electrode 14 is arranged at an interval. Although illustration is omitted, a part 11a of the ground wiring 11 disposed on the inclined surface WA1 of the first recess Ca1 is in contact with the ground electrode 14. In other words, the part 11a of the ground wiring 11 directly connects the ground electrode 14 without passing through the part 11b of the ground wiring 11 or the ground through wiring 15 arranged on the bottom surface BT shown in FIG. Connected.

なお、マイクロリレー内部の気密性を確保するためにマイクロリレーの内部を封止する場合、第1の凹みCa1の内部には樹脂などの絶縁物を充填してもよい。   In addition, when sealing the inside of a microrelay in order to ensure the airtightness inside a microrelay, you may fill insulators, such as resin, in the inside of 1st dent Ca1.

その他の構成は、図3及び図4に示した伝送線路の構成を同じであり、説明を省略する。   Other configurations are the same as the configurations of the transmission lines shown in FIG. 3 and FIG.

以上説明したように、第1の凹みCa1はシリコン基板21の裏面F2まで貫通し、第1の凹みCa1の傾斜面WA1上に配置された信号配線の一部10aは、裏面電極13bに接触している。これにより、シリコン基板を貫通する孔に埋め込まれる貫通ビアを無くすことができるので、貫通ビアによるインピーダンスの不整合の影響が無くなり、結果として高周波の伝送特性を更に向上させることができる。
(第3の実施の形態)
As described above, the first recess Ca1 penetrates to the back surface F2 of the silicon substrate 21, and a part 10a of the signal wiring disposed on the inclined surface WA1 of the first recess Ca1 contacts the back electrode 13b. ing. Thereby, since the through via embedded in the hole penetrating the silicon substrate can be eliminated, the influence of impedance mismatch due to the through via is eliminated, and as a result, the high-frequency transmission characteristics can be further improved.
(Third embodiment)

第3の実施の形態では、第1の凹みCa1が裏面F2まで貫通せずに底面BTを有し、且つ、シリコン基板21の裏面F2に第2の凹みCa2が形成されている場合について説明する。第2の凹みCa2は傾斜面WA2と底面とを有し、グランド電極14は、シリコン基板21の裏面F2上及び第2の凹みCa2の傾斜面WA2上及び底面上にそれぞれ配置されている。図6(a)は図6(b)のD−D切断面における断面図であり、グランド電極14は、信号配線10に対向して配置されている。   In the third embodiment, a case will be described in which the first recess Ca1 does not penetrate to the back surface F2 but has the bottom surface BT, and the second recess Ca2 is formed on the back surface F2 of the silicon substrate 21. . The second recess Ca2 has an inclined surface WA2 and a bottom surface, and the ground electrodes 14 are disposed on the back surface F2 of the silicon substrate 21 and on the inclined surface WA2 and the bottom surface of the second recess Ca2, respectively. 6A is a cross-sectional view taken along the line D-D in FIG. 6B, and the ground electrode 14 is disposed to face the signal wiring 10.

図6(a)に示すように、グランド電極14、14aと信号配線10、10aとの距離、即ちシリコン基板21の厚さは、信号配線10、10aの長手方向に沿って一定である。具体的には、第2の凹みCa2は、シリコン基板21の表面F1において第1の凹みCa1が形成されていない領域に対向して形成され、傾斜面WA2は、第1の凹みCa1の傾斜面WA1に対向する位置に形成されている。   As shown in FIG. 6A, the distance between the ground electrodes 14, 14a and the signal wirings 10, 10a, that is, the thickness of the silicon substrate 21, is constant along the longitudinal direction of the signal wirings 10, 10a. Specifically, the second recess Ca2 is formed to face a region where the first recess Ca1 is not formed on the surface F1 of the silicon substrate 21, and the inclined surface WA2 is an inclined surface of the first recess Ca1. It is formed at a position facing WA1.

このように、第1の凹みCa1及び第2の凹みCa2の位置及び形状を、グランド電極14、14aと信号配線10、10aとの距離が信号配線10、10aの長手方向に沿って一定となるように調整することにより、コプレーナウェーブガイド線路における信号配線10、10aとグランド電極14、14a間の距離が一定となり、高い高周波の伝送特性を実現する伝送線路を設計することができる。   As described above, the positions and shapes of the first recess Ca1 and the second recess Ca2 are set such that the distance between the ground electrodes 14 and 14a and the signal wirings 10 and 10a is constant along the longitudinal direction of the signal wirings 10 and 10a. By adjusting in this way, the distance between the signal wirings 10 and 10a and the ground electrodes 14 and 14a in the coplanar waveguide line becomes constant, and a transmission line that realizes high-frequency transmission characteristics can be designed.

その他の構成は、図3及び図4に示した伝送線路の構成と同じであり、説明を省略する。
(その他の実施の形態)
Other configurations are the same as those of the transmission line shown in FIGS.
(Other embodiments)

上記のように、本発明は、3つの実施の形態及びによって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。   As described above, the present invention has been described with reference to the three embodiments. However, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、第3の実施の形態は、図3及び図4に示した伝送線路において裏面F2側に第2の凹みCa2を形成した場合を示したが、図5に示した伝送線路において裏面F2側に第2の凹みCa2を形成しても、同様な作用効果を得ることができる。   For example, the third embodiment shows the case where the second recess Ca2 is formed on the back surface F2 side in the transmission line shown in FIGS. 3 and 4, but the back surface F2 side in the transmission line shown in FIG. Even if the second dent Ca2 is formed, a similar effect can be obtained.

また、本発明の第1乃至第3の実施の形態では、誘電体基板の一例として単結晶シリコンからなるシリコン基板21について説明したが、誘電体基板は、ガラス基板や、低温同時焼成セラミックス基板(LTCC基板)であっても構わない。それぞれの基板の利点を述べる。先ず、シリコン基板21の場合は、フォトリソグラフィ技術及びエッチング技術といった半導体微細加工技術を利用することができるから、ガラス基板を用いる場合に比べて、ベース20の加工を容易に行うことができる。特に、機能部30は、シリコンを用いて形成されているから、機能部30とベース20との線膨張係数をおおよそ等しくすることができる。そのため、線膨張係数の差に起因する応力を低減することができる。なお、シリコン基板21としては、高抵抗のシリコンを用いることが望ましい。この場合には、高周波特性(特にスローウェーブモードでの高周波特性)を向上させることができる。   In the first to third embodiments of the present invention, the silicon substrate 21 made of single crystal silicon has been described as an example of the dielectric substrate. However, the dielectric substrate may be a glass substrate or a low-temperature co-fired ceramic substrate ( LTCC substrate). The advantages of each substrate are described. First, in the case of the silicon substrate 21, since the semiconductor fine processing technology such as the photolithography technology and the etching technology can be used, the processing of the base 20 can be easily performed as compared with the case of using the glass substrate. In particular, since the functional unit 30 is formed using silicon, the linear expansion coefficients of the functional unit 30 and the base 20 can be made approximately equal. Therefore, the stress resulting from the difference in linear expansion coefficient can be reduced. As the silicon substrate 21, it is desirable to use high resistance silicon. In this case, high frequency characteristics (particularly, high frequency characteristics in the slow wave mode) can be improved.

誘電体基板がガラス基板である場合、比較的誘電率が低い物質であるガラスを用いることで高周波特性を向上させることができる。   When the dielectric substrate is a glass substrate, the high frequency characteristics can be improved by using glass which is a substance having a relatively low dielectric constant.

低温同時焼成セラミックス基板は、ガラス基板に比べて、直径が一様な円形状の貫通孔や内部配線(グランド層)を容易に形成することができる。貫通孔の直径が一様である場合には、貫通孔の直径が一様でない場合(例えば、孔の深さに従って径が変化する場合)に比べて、高周波特性が向上する。また、基板内部にグランド層を設けることにより、インピーダンスを調整することができ、インピーダンスの設計が容易になる。よって、ガラス基板に比べて、高周波の伝送特性を向上させることができる。   The low-temperature co-fired ceramic substrate can easily form circular through-holes and internal wiring (ground layer) having a uniform diameter as compared with a glass substrate. When the diameter of the through hole is uniform, the high frequency characteristics are improved as compared with the case where the diameter of the through hole is not uniform (for example, when the diameter changes according to the depth of the hole). Further, by providing a ground layer inside the substrate, the impedance can be adjusted, and the impedance design becomes easy. Therefore, high-frequency transmission characteristics can be improved compared to a glass substrate.

また、本発明の第1乃至第3の実施の形態では、MEMS構造体の一例として、マイクロリレーについて説明したが、これに限らず、高周波の電気信号を取り扱う、高周波スイッチ、共振器、フィルタ、発振器なども含まれる。   In the first to third embodiments of the present invention, the microrelay has been described as an example of the MEMS structure. However, the present invention is not limited to this, and a high frequency switch, a resonator, a filter, An oscillator is also included.

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。   Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters according to the scope of claims reasonable from this disclosure.

10 信号配線
10a、10b 信号配線の一部
11 グランド配線
11a、11b グランド配線の一部
12 貫通配線
13、13b 裏面電極
14 グランド電極
15 グランド貫通配線
19 フレーム電極
20 ベース
21 シリコン基板(誘電体基板)
26 固定接点
27、36、44 貫通ビア
30 機能部
31 第1の開口
32 可動部
33 フレーム
34 第2の開口
35 支持片
40 カバー
41 開孔部
42 閉塞板
43 配線パターン
45 ガラス基板
50 駆動装置
51 電磁石装置
52 永久磁石
53 ヨーク
54 コイル
55 コイル端子
60 アーマチュア
70 レシジュアル
320 本体部
321 接点用突片
322 可動接点
323 支点用突片
324 支点突起
530 主片
531 脚片
BT 底面
F1 表面(第1の主表面)
F2 裏面(第2の主表面)
WA1、WA2 傾斜面
DESCRIPTION OF SYMBOLS 10 Signal wiring 10a, 10b Part of signal wiring 11 Ground wiring 11a, 11b Part of ground wiring 12 Through wiring 13, 13b Back electrode 14 Ground electrode 15 Ground through wiring 19 Frame electrode 20 Base 21 Silicon substrate (dielectric substrate)
26 fixed contact 27, 36, 44 through-via 30 function part 31 first opening 32 movable part 33 frame 34 second opening 35 support piece 40 cover 41 opening part 42 closing plate 43 wiring pattern 45 glass substrate 50 driving device 51 Electromagnetic device 52 Permanent magnet 53 Yoke 54 Coil 55 Coil terminal 60 Armature 70 Reciprocal 320 Main body 321 Contact protrusion 322 Movable contact 323 Support point protrusion 324 Support point protrusion 530 Main piece 531 Leg piece BT Bottom face F1 Surface (first main surface) surface)
F2 back side (second main surface)
WA1, WA2 inclined surface

Claims (6)

MEMS構造体に用いられる伝送線路であって、
対向する第1の主表面及び第2の主表面を有し、且つ前記第1の主表面に第1の凹みが形成された誘電体基板と、
前記第1の主表面上及び前記第1の凹みの内部に配置され、且つ高周波を伝送する信号配線とを備え、
前記第1の凹みの側面の少なくとも一部は、当該側面の法線が前記第1の主表面の法線に対して鋭角に交わる傾斜面を成し、
前記信号配線の一部は前記傾斜面上に配置され、前記傾斜面上に配置された前記信号配線の一部は、前記第2の主表面上に配置された裏面電極に電気的に接続されていることを特徴とする伝送線路。
A transmission line used in a MEMS structure,
A dielectric substrate having a first main surface and a second main surface facing each other and having a first recess formed in the first main surface;
A signal wiring disposed on the first main surface and in the first recess and transmitting a high frequency signal,
At least a part of the side surface of the first recess forms an inclined surface in which a normal line of the side surface intersects at an acute angle with respect to a normal line of the first main surface,
A part of the signal wiring is disposed on the inclined surface, and a part of the signal wiring disposed on the inclined surface is electrically connected to a back electrode disposed on the second main surface. A transmission line characterized by that.
前記第1の凹みは底面を有し、前記底面から前記第2の主表面までの前記誘電体基板を貫通する孔の内部に貫通配線が埋め込まれ、前記信号配線の一部は、前記底面上まで延長されて前記貫通配線に電気的に接続され、前記貫通配線を介して前記裏面電極に電気的に接続されていることを特徴とする請求項1に記載の伝送線路。   The first recess has a bottom surface, and a through wiring is embedded in a hole penetrating the dielectric substrate from the bottom surface to the second main surface, and a part of the signal wiring is formed on the bottom surface. The transmission line according to claim 1, wherein the transmission line is electrically connected to the through-hole wiring and is electrically connected to the back electrode through the through-wiring. 前記第1の凹みは前記第2の主表面まで貫通し、前記傾斜面上に配置された前記信号配線の一部は、前記裏面電極に接触していることを特徴とする請求項1に記載の伝送線路。   The said 1st dent penetrates to the said 2nd main surface, A part of said signal wiring arrange | positioned on the said inclined surface is contacting the said back surface electrode. Transmission line. 前記第2の主表面に第2の凹みが形成され、前記信号配線に対向して前記第2の主表面上及び前記第2の凹みの内部にグランド電極が配置され、前記グランド電極と前記信号配線との距離が信号配線の長手方向に沿って一定であることを特徴とする請求項1〜3のいずれか一項に記載の伝送線路。   A second recess is formed on the second main surface, a ground electrode is disposed on the second main surface and inside the second recess so as to face the signal wiring, and the ground electrode and the signal The transmission line according to any one of claims 1 to 3, wherein a distance from the wiring is constant along a longitudinal direction of the signal wiring. 少なくとも前記第1の主表面上及び前記傾斜面上に配置され、且つ所定の間隔をおいて前記信号配線の両側を短手方向に挟む1対のグランド配線を更に備え、
前記傾斜面上における前記信号配線と前記1対のグランド配線との前記間隔は、前記第1の主表面上における前記間隔から前記第2の主表面に近づくに従って変化することを特徴とする請求項1〜4のいずれか一項に記載の伝送線路。
A pair of ground wirings disposed on at least the first main surface and the inclined surface and sandwiching both sides of the signal wiring in a short direction at a predetermined interval;
The distance between the signal line and the pair of ground lines on the inclined surface changes as the distance from the distance on the first main surface approaches the second main surface. The transmission line as described in any one of 1-4.
前記貫通配線の両側を挟む位置に、前記底面から前記第2の主表面までの前記誘電体基板を貫通する孔の内部に1対のグランド貫通配線が埋め込まれ、前記1対のグランド配線は、前記1対のグランド貫通配線にそれぞれ電気的に接続されていることを特徴とする請求項5に記載の伝送線路。   A pair of ground through wires are embedded in a hole penetrating the dielectric substrate from the bottom surface to the second main surface at positions sandwiching both sides of the through wire, and the pair of ground wires are The transmission line according to claim 5, wherein the transmission line is electrically connected to the pair of ground through wires.
JP2009071796A 2009-03-24 2009-03-24 Transmission line Withdrawn JP2010225431A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009071796A JP2010225431A (en) 2009-03-24 2009-03-24 Transmission line
PCT/JP2010/055081 WO2010110315A1 (en) 2009-03-24 2010-03-24 Transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071796A JP2010225431A (en) 2009-03-24 2009-03-24 Transmission line

Publications (1)

Publication Number Publication Date
JP2010225431A true JP2010225431A (en) 2010-10-07

Family

ID=43042407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071796A Withdrawn JP2010225431A (en) 2009-03-24 2009-03-24 Transmission line

Country Status (1)

Country Link
JP (1) JP2010225431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527205A (en) * 2015-08-28 2018-09-20 ゼネラル・エレクトリック・カンパニイ RF microelectromechanical system with inverted microstrip transmission line and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527205A (en) * 2015-08-28 2018-09-20 ゼネラル・エレクトリック・カンパニイ RF microelectromechanical system with inverted microstrip transmission line and fabrication method

Similar Documents

Publication Publication Date Title
US5778513A (en) Bulk fabricated electromagnetic micro-relays/micro-switches and method of making same
US8525623B2 (en) Integrated electromechanical relays
JP2018527205A (en) RF microelectromechanical system with inverted microstrip transmission line and fabrication method
US7202765B2 (en) Latchable, magnetically actuated, ground plane-isolated radio frequency microswitch
JP2018534804A (en) Radio frequency microelectromechanical system having inverted microstrip transmission line and method for manufacturing the same
KR100516278B1 (en) Contact switch and apparatus provided with contact switch
JP2010225431A (en) Transmission line
WO2011145549A1 (en) Structure provided with wiring structure, and mems relay
JP2010226450A (en) Transmission line
WO2010110315A1 (en) Transmission line
JP2010226552A (en) Transmission line
WO2010074221A1 (en) Micro relay
JP2010149268A (en) Wiring structure and mems relay
JP2011096409A (en) Contact device, relay using the same, and micro relay
JP4020081B2 (en) Micro relay
WO2010074232A1 (en) Wiring structure and micro relay comprising same
JP4702325B2 (en) Micro relay
JP2011090816A (en) Contact device, relay using the same, and micro relay
JP2012084291A (en) Contact structure and manufacturing method thereof, and micro relay using contact structure
JP2012243673A (en) Manufacturing method of mems relay
JP2010225359A (en) Micro relay
JP2012084292A (en) Contact structure and micro relay using the same
JP2012212584A (en) Mems relay
JP2010170981A (en) Wiring structure and mems relay
JP2012084289A (en) Contact structure and micro relay using the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111207

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20111215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605