JP2010219971A - Video signal switching apparatus, and video signal switching method used therefor - Google Patents
Video signal switching apparatus, and video signal switching method used therefor Download PDFInfo
- Publication number
- JP2010219971A JP2010219971A JP2009065348A JP2009065348A JP2010219971A JP 2010219971 A JP2010219971 A JP 2010219971A JP 2009065348 A JP2009065348 A JP 2009065348A JP 2009065348 A JP2009065348 A JP 2009065348A JP 2010219971 A JP2010219971 A JP 2010219971A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- video signal
- video
- signal switching
- video signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Studio Circuits (AREA)
Abstract
Description
本発明は映像信号切替装置及びそれに用いる映像信号切替方法に関し、特に伝送路から入力される2系統の映像信号の切替方法に関する。 The present invention relates to a video signal switching device and a video signal switching method used therefor, and more particularly to a method for switching two systems of video signals input from a transmission path.
本発明に関連する映像信号切替装置の構成例を図9に示す。図9において、映像信号切替装置3は、タイムスタンプ抽出部31,36と、クロック発生部32,37と、バッファ制御部33,38と、バッファ部34,39と、切替部35とから構成されている。
FIG. 9 shows a configuration example of a video signal switching device related to the present invention. In FIG. 9, the video
映像信号切替装置3に対しては、図示せぬ伝送路から2系統の映像信号(映像#1、映像#2)が入力される。映像#1、映像#2は、送り元では同一の信号であるが、現用伝送路と予備伝送路との異なる伝送路を経由して入力されることを想定しており、伝送路の遅延特性やジッタ特性の違いにより、異なるタイミングで入力される(例えば、特許文献1参照)。
Two systems of video signals (
また、伝送路は、例えばIP(Internet Protocol)ネットワーク等であり、送り元にてRTP(Real Time transport Protocol)タイムスタンプのように、パケット単位でタイミング基準となるタイミング信号が重畳されていることを想定している。 Further, the transmission path is, for example, an IP (Internet Protocol) network or the like, and a timing signal serving as a timing reference is superimposed on a packet basis such as an RTP (Real Time Transport Protocol) time stamp at the transmission source. Assumed.
入力された映像#1は、タイムスタンプ抽出部31にて信号に重畳されているタイムスタンプを抽出し、抽出したタイムスタンプは、クロック発生部32及びバッファ制御部33に入力され、元の映像信号はバッファ部34に入力される。
The
クロック発生部32では、映像#1から抽出されたタイムスタンプを使って、クロック信号を発生させ、そのクロック信号はバッファ部34に入力されて、映像信号の読出し側クロックとして使用されるとともに、バッファ制御部33にも入力されてバッファ読出し制御信号の生成に使用される。
The
また、バッファ制御部33では、映像#1から抽出されたタイムスタンプと、映像#2に対するバッファ制御部38からの位相情報を使って、映像#1、映像#2の位相差を検出し、バッファ部34の読出し制御信号を発生させる。そのバッファ読出し制御信号は、バッファ部34に入力されて、映像信号の読出しタイミングの制御に使用される。バッファ制御部33では、映像#1の位相情報を、映像#2に対するバッファ制御部38に出力する処理をも行う。バッファ部34から読出された信号は、切替部35に入力される。
Further, the
一方、入力された映像#2についても、上記の映像#1と同様にして、タイムスタンプ抽出部36でのタイムスタンプ抽出処理、クロック発生部37でのクロック発生処理、バッファ制御部38でのバッファ読出し制御信号生成処理、バッファ部39でのバッファリング処理が行われ、バッファ部39から読出された信号は、切替部35に入力される。
On the other hand, the
切替部35では、外部から入力される選択制御信号にしたがって、映像#1側か、映像#2側かを選択し、出力映像として出力する。
The
上述した本発明に関連する映像信号切替装置では、各入力に対して個別にクロック発生をさせているため、それぞれの信号の伝送路上でのジッタ特性や遅延特性の違いにより、厳密には同じクロックが発生されず、その異なるクロックでバッファから読出された信号を切替えている。 In the video signal switching device related to the present invention described above, since the clock is generated individually for each input, strictly the same clock is caused by the difference in jitter characteristics and delay characteristics on the transmission path of each signal. Is not generated, and the signal read from the buffer is switched at the different clock.
そのため、本発明に関連する映像信号切替装置では、切替え後の出力映像が完全にはショックレスにならないという問題がある。その結果、切替え後の出力信号特性が劣化し、信号規格を満足しない場合や、後段の装置に影響を及ぼす可能性がある。また、本発明に関連する映像信号切替装置では、入力映像毎にクロック発生回路が必要になるため、コストがかかるという問題がある。 Therefore, the video signal switching device related to the present invention has a problem that the output video after switching is not completely shockless. As a result, the output signal characteristics after switching are deteriorated, and the signal standard may not be satisfied, or the subsequent apparatus may be affected. In addition, the video signal switching device related to the present invention requires a clock generation circuit for each input video, and thus there is a problem that costs are increased.
そこで、本発明の目的は上記の問題点を解消し、切替え後の出力映像をショックレスにすることができる映像信号切替装置及びそれに用いる映像信号切替方法を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a video signal switching device and a video signal switching method used therefor that can solve the above-mentioned problems and make the output video after switching shockless.
本発明による映像信号切替装置は、異なる伝送路から入力される第1及び第2の映像信号各々に予め信号に重畳されている第1及び第2のタイムスタンプを抽出する第1及び第2の抽出手段と、
前記第1及び第2の抽出手段各々で抽出された第1及び第2のタイムスタンプを基に前記第1及び第2の映像信号各々に共通なクロックを発生するクロック発生手段と、
前記第1及び第2の映像信号各々を前記クロック発生手段にて発生したクロックに載せ換える第1及び第2の載せ換え手段と、
前記第1及び第2の載せ換え手段からの出力を外部指示に応じて切り替えて出力する切り替え手段とを備えている。
The video signal switching device according to the present invention extracts first and second time stamps that are preliminarily superimposed on a first video signal and a second video signal input from different transmission paths. Extraction means;
Clock generating means for generating a clock common to each of the first and second video signals based on the first and second time stamps extracted by the first and second extracting means,
First and second replacement means for replacing each of the first and second video signals with a clock generated by the clock generation means;
Switching means for switching and outputting the outputs from the first and second transfer means according to an external instruction.
本発明による映像信号切替方法は、映像信号切替装置が、
異なる伝送路から入力される第1及び第2の映像信号各々に予め信号に重畳されている第1及び第2のタイムスタンプを抽出する第1及び第2の抽出処理と、
前記第1及び第2の抽出処理各々で抽出された第1及び第2のタイムスタンプを基に前記第1及び第2の映像信号各々に共通なクロックを発生するクロック発生処理と、
前記第1及び第2の映像信号各々を前記クロック発生処理にて発生したクロックに載せ換える第1及び第2の載せ換え処理と、
前記第1及び第2の載せ換え処理からの出力を外部指示に応じて切り替えて出力する切り替え処理とを実行することを特徴とする。
In the video signal switching method according to the present invention, the video signal switching device includes:
First and second extraction processes for extracting first and second time stamps preliminarily superimposed on each of the first and second video signals input from different transmission paths;
A clock generation process for generating a clock common to each of the first and second video signals based on the first and second time stamps extracted in each of the first and second extraction processes;
First and second replacement processing for replacing each of the first and second video signals with the clock generated by the clock generation processing;
A switching process for switching and outputting the outputs from the first and second transfer processes according to an external instruction is performed.
本発明は、上記のような構成及び動作とすることで、切替え後の出力映像をショックレスにすることができるという効果が得られる。 The present invention has an effect that the output video after switching can be made shockless by adopting the above-described configuration and operation.
次に、本発明の実施の形態について図面を参照して説明する。まず、本発明による映像信号切替装置の概要について説明する。 Next, embodiments of the present invention will be described with reference to the drawings. First, an outline of a video signal switching device according to the present invention will be described.
本発明による映像信号切替装置は、例えば現用系及び予備系のような2つの異なる伝送路から入力される映像信号を切替える際に、映像信号の位相合わせだけでなく、クロックの同期を行うことで、ショックレスな切替えを可能にするものである。 The video signal switching device according to the present invention performs not only phase alignment of video signals but also clock synchronization when switching video signals input from two different transmission paths such as an active system and a standby system. This enables shockless switching.
つまり、本発明による映像信号切替装置は、現用系伝送路と予備系伝送路とから入力される2つの映像信号(映像#1、映像#2)に対して、クロック発生部にて、予め信号に重畳させているタイムスタンプを用いて現用系と予備系とに共通なクロックを発生し、2つの映像信号各々をそのクロックに載せ換えてから切替え処理を行う。これにより、本発明による映像信号切替装置は、切替えによるクロックの不連続がなくなり、ショックレスな切替え処理が可能となる。
In other words, the video signal switching device according to the present invention preliminarily receives signals from two video signals (
図1は本発明の第1の実施の形態による映像信号切替装置の構成例を示すブロック図である。図1において、映像信号切替装置1は、タイムスタンプ抽出部11,12と、クロック発生部13と、バッファ部14,15と、切替部16と、バッファ制御部17とから構成されている。
FIG. 1 is a block diagram showing a configuration example of a video signal switching device according to the first embodiment of the present invention. In FIG. 1, the video
映像信号切替装置1に対しては、図示せぬ現用系伝送路と予備系伝送路とから2系統の映像信号(映像#1、映像#2)が入力される。映像#1、映像#2は、送り元では同一の信号であるが、現用系伝送路と予備系伝送路との異なる伝送路を経由して入力されることを想定しており、伝送路の遅延特性やジッタ特性の違いにより、異なるタイミングで入力される。
Two video signals (
また、現用系伝送路及び予備系伝送路は、例えばIP(Internet Protocol)ネットワーク等であり、送り元にてRTP(Real Time transport Protocol)タイムスタンプのように、パケット単位でタイミング基準となるタイミング信号が重畳されていることを想定している。 The active transmission line and the standby transmission line are, for example, an IP (Internet Protocol) network or the like, and a timing signal serving as a timing reference in units of packets, such as an RTP (Real Time Transport Protocol) time stamp at the transmission source. Is assumed to be superimposed.
映像信号切替装置1は、タイムスタンプ抽出部11、2にて入力された映像#1、映像#2それぞれの信号に重畳されているタイムスタンプを抽出し、抽出したタイムスタンプをクロック発生部13及びバッファ制御部17に入力し、元の映像信号をバッファ部14,15にそれぞれ入力する。
The video
クロック発生部13は、映像#1、映像#2からそれぞれ抽出されたタイムスタンプを使って、映像#1、映像#2に共通なクロック信号を発生させ、そのクロック信号をバッファ部14,15に入力し、映像信号の読出し側クロックとして使用するとともに、バッファ制御部17にも入力してバッファ読出し制御信号の生成に使用する。
The
また、バッファ制御部17は、映像#1、映像#2から抽出されたタイムスタンプを使って、映像#1、映像#2の位相差を検出し、バッファ部14,15の読出し制御信号をそれぞれ発生させ、それらのバッファ読出し制御信号をバッファ部14,15に入力して、映像信号の読出しタイミングの制御に使用する。
Further, the
このように、バッファ部14,15からは、出力位相とクロックとが一致した映像信号が読出され、それぞれ切替部16に入力される。切替部16は、外部から入力される選択制御信号にしたがって、映像#1側か、映像#2側かを選択する。その際、切替部16では、2つの入力信号の位相とクロックとが一致しているため、ショックレスな切替えを行うことができる。
In this manner, the video signals whose output phase and clock are the same are read from the
図2は図1に示すクロック発生部13の構成例を示すブロック図である。図2において、クロック発生部13は、周波数抽出部131,132と、周波数設定部133と、クロック発信部134とから構成されている。
FIG. 2 is a block diagram showing a configuration example of the
クロック発生部13に入力されるタイムスタンプ#1,#2は、それぞれ周波数抽出部131,132に入力される。周波数抽出部131,132では、タイムスタンプ#1,#2から発生するべき周波数情報を抽出する。周波数抽出部131,132は、抽出したそれぞれの周波数情報を周波数設定部133に入力する。
The
周波数設定部133では、周波数抽出部131,132から入力される2つの周波数情報を使い、共通クロックとして適した周波数を設定する。周波数設定部133は、設定した周波数情報をクロック発振部134に出力する。クロック発振部134は、周波数設定部133で設定された周波数のクロックを発振し、出力クロックとして出力する。
The
図3は本発明の第1の実施の形態に用いられる送信元での映像信号を示す図であり、図4は本発明の第1の実施の形態に用いられる受信側での映像信号#1,#2を示す図である。これら図3及び図4を参照して周波数抽出部131,132及び周波数設定部133での動作例について説明する。
FIG. 3 is a diagram showing a video signal at the transmission source used in the first embodiment of the present invention, and FIG. 4 is a
それぞれの映像信号#1,#2は、上述したように、パケット化され、パケット単位でタイムスタンプが重畳されている。図3に示すように、送信元では安定した周波数のクロックで処理されるため、「A」,「B」,「C」,「D」のそれぞれのパケットが等間隔であり、それぞれのパケットに重畳されているタイムスタンプの差分値も一定となる。
Each
しかしながら、異なる伝送路を経由して入力された映像信号#1,#2のパケットは、図4の「A1」と「A2」、「B1」と「B2」、「C1」と「C2」、「D1」と「D2」のように、それぞれの位相、間隔がずれる場合がある。 However, the packets of the video signals # 1 and # 2 input through different transmission paths are “A1” and “A2”, “B1” and “B2”, “C1” and “C2” in FIG. As in “D1” and “D2”, the respective phases and intervals may be shifted.
これは、映像信号#1と映像信号#2とが、それぞれ経由した伝送路の遅延特性やジッタ特性が異なることに起因している。したがって、本来は同位相であるはずの「A1」と「A2」との位相は異なり、かつA1パケットとA2パケットとのタイムスタンプは同じ値が重畳されていることになる。同様に、「B1」と「B2」、「C1」と「C2」、「D1」と「D2」も位相はずれているが、それぞれ同じ値のタイムスタンプが重畳されている。
This is because the
図2における周波数抽出部131,132では、各パケットの間隔と、タイムスタンプの差分とから周波数抽出を行うが、この周波数は、
周波数=タイムスタンプ差分値/パケット間隔時間
という式で求めることができる。
The
It can be obtained by the following equation: frequency = time stamp difference value / packet interval time.
例えば、図4におけるA1パケットに重畳されているタイムスタンプTA1と、B1パケットに重畳されているタイムスタンプTB1との差分値(TB1−TA1)が10000、A1パケットとB1パケットとの間隔が370.37マイクロ秒とすると、
周波数=10000/0.00037037秒
≒27.0MHz
となる。
For example, the difference value (TB1-TA1) between the time stamp TA1 superimposed on the A1 packet in FIG. 4 and the time stamp TB1 superimposed on the B1 packet is 10000, and the interval between the A1 packet and the B1 packet is 370. Assuming 37 microseconds,
Frequency = 10000 / 0.00037037 seconds
≒ 27.0MHz
It becomes.
ところが実際には、図4に示すように、パケットの間隔が広くなったり、狭くなったりするため、周波数は小さくなったり、大きくなったり、変動することになり、タイムスタンプ#1とタイムスタンプ#2とからそれぞれの抽出される周波数は、異なる周波数が抽出されることになる。そこで、図2における周波数設定部131では、例えば両者の周波数の平均値を計算し、その計算結果を共通の周波数として決定する。
However, in practice, as shown in FIG. 4, since the interval between packets becomes wider or narrower, the frequency becomes smaller, becomes larger, or fluctuates, and
図5は図1に示すバッファ制御部17の構成例を示すブロック図である。図5において、バッファ制御部17は、位相抽出部171,172と、変動幅解析部173,174と、位相差算出部175と、読出し制御部176,177と、基準位相発生部178とから構成されている。
FIG. 5 is a block diagram showing a configuration example of the
バッファ制御部17においては、入力されるタイムスタンプ#1,#2がそれぞれ位相抽出部171,172に入力される。また、基準位相発生部178は、安定したクロックによってカウントアップする基準位相信号を生成し、基準位相信号を位相抽出部171,172に出力する。
In the
位相抽出部171,172は、それぞれ基準位相信号とタイムスタンプ#1,#2のパケット間隔とを用いて基準位相に対する位相を測定する。位相抽出部171,172は、測定した基準位相に対する位相を変動幅解析部173,174に出力する。
The
変動幅解析部173,174は、位相抽出部171,172にて測定された基準位相に対する位相の履歴をとり、その位相履歴を位相差算出部175に出力する。位相差算出部175は、変動幅解析部173,174からの履歴を使って、映像#1,#2の位相を決定し、両者の位相差を算出する。位相差算出部175は、算出した映像#1,#2の位相差をそれぞれ読出し制御部176,177に出力する。
The fluctuation
読出し制御部176,177は、入力される映像#1,#2の位相差情報を用いて、図1におけるバッファ部14,15の読出しタイミングを制御するための読出し制御信号#1,#2をそれぞれ生成して出力する。
Read
図6は本発明の第1の実施の形態におけるタイムスタンプ#1とタイムスタンプ#2との基準位相に対する位相の履歴をプロットして位相変動として示す図である。この図6を参照して変動幅解析部173,174及び位相差算出部175の動作例について説明する。
FIG. 6 is a diagram showing the phase history as a phase variation by plotting the phase history with respect to the reference phase of the
図6においては、タイムスタンプ#1及びタイムスタンプ#2の基準位相に対する位相の履歴をプロットし、それを位相変動として示している。映像#1,#2は、それぞれ異なるジッタ特性を持つ伝送路を経由して入力されているため、基準位相に対する位相が固定ではなく、図6に示すように幅を持つことになる。
In FIG. 6, the history of the phase with respect to the reference phase of the
一般に、ジッタは、本来の位相に対する進み、または遅れが時間とともに変化するものであり、その進み量と遅れ量とは等しいと考えられるので、プロットした位相変動の中心が本来の位相であると言える。したがって、タイムスタンプ#1,#2の位相変動の中心値同士の差分値が、映像#1,#2の位相差となる。
In general, jitter has a lead or delay with respect to the original phase that changes with time, and the lead amount and the delay amount are considered to be equal. Therefore, it can be said that the center of the plotted phase fluctuation is the original phase. . Therefore, the difference value between the center values of the phase fluctuations of the
本実施の形態では、上記のようにして算出した位相差を用いて、読出し制御信号を生成するが、例えば映像#1が映像#2より時間Pだけ進んでいる場合、映像#1の信号は映像#2より時間Pだけ遅れて読出すことで、図1におけるバッファ部14,15の出力位相を揃えることが可能となる。
In the present embodiment, the readout control signal is generated using the phase difference calculated as described above. For example, when
このように、本実施の形態では、例えば伝送路のメンテナンス等で、現用系伝送路から予備系伝送路への切替えが必要になった場合、切替えがショックレスであるため、サービスに影響を与えることなく、切替えやメンテナンスを実施することができる。したがって、本実施の形態では、伝送システムにおける運用の可用性を高めることができる。 Thus, in the present embodiment, for example, when switching from the active transmission line to the standby transmission line becomes necessary due to maintenance of the transmission line, the switching is shockless, which affects the service. Switching and maintenance can be performed without any problems. Therefore, in this embodiment, the availability of operation in the transmission system can be increased.
また、本実施の形態では、上記のように、映像#1,#2に対して共通のクロック発生部13及びバッファ制御部17を用いているので、クロック発生手段やバッファ制御手段を1つで済ませることができ、回路規模を小さくすることができるので、装置のコストを軽減することができる。
In the present embodiment, as described above, the common
図7は本発明の第2の実施の形態による映像信号切替装置の構成例を示すブロック図である。図7において、映像信号切替装置2は、タイムスタンプ抽出部11,12と、クロック発生部23と、バッファ部21,22と、切替部16と、バッファ制御部17とから構成されている。
FIG. 7 is a block diagram showing a configuration example of a video signal switching device according to the second embodiment of the present invention. In FIG. 7, the video
図1に示す本発明の第1の実施の形態では、入力されるタイムスタンプ値のみからクロック生成を行っているが、受信映像信号の状態、すなわち伝送路上のジッタやエラーによっては、生成されるクロックにおいて送信側との間でのずれが生じる可能性がある。そこで、本発明の第2の実施の形態では、そのようなずれが生じた場合でも、バッファを破綻させることなく、映像信号の連続性を保ち、安定な切替え処理を行うことを可能としている。 In the first embodiment of the present invention shown in FIG. 1, the clock is generated only from the input time stamp value, but it is generated depending on the state of the received video signal, that is, the jitter or error on the transmission path. There is a possibility that a deviation from the transmission side occurs in the clock. Therefore, in the second embodiment of the present invention, even when such a shift occurs, it is possible to maintain the continuity of the video signal and perform stable switching processing without breaking the buffer.
尚、図7において、タイムスタンプ抽出部11,12、切替部16、バッファ制御部17については、その動作が図1に示す各部と同じであるので、その説明を省略する。
In FIG. 7, the operations of the time
バッファ部21,22は、入力される映像信号が書込まれ、クロック発生部23から出力されるクロックで、バッファ制御部17からの制御にしたがってデータが読出される。その際同時に、バッファ部21,22は、それぞれのバッファ蓄積データ量をクロック発生部23に出力する。
In the
クロック発生部23では、入力されるタイムスタンプにしたがったクロック発生を行う。その際、クロック発生部23は、バッファ部21,22からのバッファ蓄積データ量から、それぞれのバッファをオーバフロー、またはアンダフローさせないように周波数補正されたクロックを発生する。
The
このように、本実施の形態では、クロック発生部23が上記のようなクロックを発生させることで、入力されるタイムスタンプ値が、伝送路上のジッタやエラーの影響を受けていたとしても、バッファを破綻させることなく、安定な切替えを行うことが可能となる。
As described above, in the present embodiment, the
図8は図7に示すクロック発生部23の構成例を示すブロック図である。図8において、クロック発生部23は、周波数抽出部131,132と、周波数設定部231と、クロック発信部134と、補正周波数計算部232とから構成されている。尚、図8において、周波数抽出部131,132及びクロック発振部134は、その動作が図2に示す本発明の第1の実施の形態の各部と同じであるので、その説明を省略する。
FIG. 8 is a block diagram showing a configuration example of the
クロック発生部23においては、バッファ部21,22から出力されるバッファ蓄積データ量がともに補正周波数計算部232に入力される。補正周波数計算部232は、バッファ部21,22からの2つのバッファの蓄積データ量をチェックして、周波数補正制御信号を生成して周波数設定部231に出力する。
In the
すなわち、補正周波数計算部232においては、入力されるバッファ量が多くなる方に推移している場合、周波数を高い方に補正する制御信号を周波数設定部231に出力し、タイムスタンプから設定された周波数より高いクロック周波数を設定する。その結果、本実施の形態では、バッファ部21,22からの読出しクロックが高くなり、読出し速度が速められてバッファ蓄積データ量を少なくすることができる。
That is, in the correction
また逆に、補正周波数計算部232においては、入力されるバッファ量が少なくなる方に推移している場合、周波数を低い方に補正する制御信号を周波数設定部231に出力し、タイムスタンプから設定された周波数より低いクロック周波数を設定する。その結果、本実施の形態では、バッファ部21,22からの読出しクロックが低くなり、読出し速度が遅くなってバッファ蓄積データ量を多くすることができる。
On the contrary, in the correction
このように、本実施の形態では、伝送路上でジッタやエラーの影響を受けて、タイムスタンプのみからのクロック発生にずれが生じた場合でも、2系統のクロックを常に同一に保つことができ、その結果、ショックのない切替えを実現することができる。 As described above, in this embodiment, even when the clock generation from only the time stamp is shifted due to the influence of jitter or error on the transmission path, the two clocks can always be kept the same, As a result, switching without shock can be realized.
尚、図1及び図7において、伝送路から入力される信号を映像信号として説明しているが、この信号は非圧縮映像信号に限定する必要はなく、圧縮された映像信号の場合でも、上記と同様に適用可能である。 1 and 7, the signal input from the transmission path is described as a video signal. However, this signal need not be limited to an uncompressed video signal, and even in the case of a compressed video signal, It can be applied in the same way.
1,2 映像信号切替装置
11,12 タイムスタンプ抽出部
13,23 クロック発生部
14,15,21,22 バッファ部
16 切替部
17 バッファ制御部
131,132 周波数抽出部
133,231 周波数設定部
134 クロック発信部
171,172 位相抽出部
173,174 変動幅解析部
175 位相差算出部
176,177 読出し制御部
178 基準位相発生部
1, 2 Video signal switching device
11, 12 Time stamp extractor
13, 23
16 switching part
17 Buffer controller
131, 132 Frequency extraction unit
133,231 Frequency setting part
134 Clock transmitter
171 and 172 Phase extractor
173,174 Variation range analysis section
175 Phase difference calculation unit
176, 177 Read controller
178 Reference phase generator
Claims (8)
前記第1及び第2の抽出手段各々で抽出された第1及び第2のタイムスタンプを基に前記第1及び第2の映像信号各々に共通なクロックを発生するクロック発生手段と、
前記第1及び第2の映像信号各々を前記クロック発生手段にて発生したクロックに載せ換える第1及び第2の載せ換え手段と、
前記第1及び第2の載せ換え手段からの出力を外部指示に応じて切り替えて出力する切り替え手段とを有することを特徴とする映像信号切替装置。 First and second extraction means for extracting first and second time stamps preliminarily superimposed on each of the first and second video signals input from different transmission paths;
Clock generating means for generating a clock common to each of the first and second video signals based on the first and second time stamps extracted by the first and second extracting means,
First and second replacement means for replacing each of the first and second video signals with a clock generated by the clock generation means;
A video signal switching device comprising: switching means for switching and outputting the outputs from the first and second transfer means according to an external instruction.
前記クロック発生手段は、前記第1及び第2の抽出手段各々で抽出された第1及び第2のタイムスタンプと前記第1及び第2のバッファ各々の蓄積データ量とを基に前記第1及び第2の映像信号各々に共通なクロックを発生することを特徴とする請求項3記載の映像信号切替装置。 Feedback the amount of data stored in each of the first and second buffers to the clock generation means;
The clock generation means is configured to output the first and second time stamps based on the first and second time stamps extracted by the first and second extraction means and the accumulated data amounts of the first and second buffers, respectively. 4. The video signal switching device according to claim 3, wherein a clock common to each of the second video signals is generated.
異なる伝送路から入力される第1及び第2の映像信号各々に予め信号に重畳されている第1及び第2のタイムスタンプを抽出する第1及び第2の抽出処理と、
前記第1及び第2の抽出処理各々で抽出された第1及び第2のタイムスタンプを基に前記第1及び第2の映像信号各々に共通なクロックを発生するクロック発生処理と、
前記第1及び第2の映像信号各々を前記クロック発生処理にて発生したクロックに載せ換える第1及び第2の載せ換え処理と、
前記第1及び第2の載せ換え処理からの出力を外部指示に応じて切り替えて出力する切り替え処理とを実行することを特徴とする映像信号切替方法。 Video signal switching device
First and second extraction processes for extracting first and second time stamps preliminarily superimposed on each of the first and second video signals input from different transmission paths;
A clock generation process for generating a clock common to each of the first and second video signals based on the first and second time stamps extracted in each of the first and second extraction processes;
First and second replacement processing for replacing each of the first and second video signals with the clock generated by the clock generation processing;
A video signal switching method comprising: executing a switching process of switching and outputting the outputs from the first and second transfer processes according to an external instruction.
前記第1及び第2の載せ換え処理において、前記クロック発生処理にて発生したクロックを基に前記第1及び第2の映像信号各々の前記第1及び第2のバッファへの書込みと前記第1及び第2の映像信号各々の前記第1及び第2のバッファからの読出しとを制御することを特徴とする請求項5または請求項6記載の映像信号切替方法。 The video signal switching device is provided with first and second buffers for holding the first and second video signals,
In the first and second transfer processes, the writing of the first and second video signals to the first and second buffers and the first based on the clock generated in the clock generation process. 7. The video signal switching method according to claim 5 or 6, further comprising controlling reading from the first and second buffers of each of the first and second video signals.
前記クロック発生処理において、前記第1及び第2の抽出処理各々で抽出された第1及び第2のタイムスタンプと前記第1及び第2のバッファ各々の蓄積データ量とを基に前記第1及び第2の映像信号各々に共通なクロックを発生することを特徴とする請求項7記載の映像信号切替方法。 The amount of accumulated data in each of the first and second buffers is fed back to the clock generation process,
In the clock generation process, the first and second time stamps extracted in each of the first and second extraction processes and the accumulated data amounts of the first and second buffers are used. 8. The video signal switching method according to claim 7, wherein a clock common to each of the second video signals is generated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065348A JP2010219971A (en) | 2009-03-18 | 2009-03-18 | Video signal switching apparatus, and video signal switching method used therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065348A JP2010219971A (en) | 2009-03-18 | 2009-03-18 | Video signal switching apparatus, and video signal switching method used therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010219971A true JP2010219971A (en) | 2010-09-30 |
Family
ID=42978306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009065348A Pending JP2010219971A (en) | 2009-03-18 | 2009-03-18 | Video signal switching apparatus, and video signal switching method used therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010219971A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5517381B1 (en) * | 2013-09-30 | 2014-06-11 | レゾネッツ合同会社 | Fluctuation absorber, communication device, and control program |
-
2009
- 2009-03-18 JP JP2009065348A patent/JP2010219971A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5517381B1 (en) * | 2013-09-30 | 2014-06-11 | レゾネッツ合同会社 | Fluctuation absorber, communication device, and control program |
US9350783B2 (en) | 2013-09-30 | 2016-05-24 | Resonetz, Llc | Fluctuation absorbing device, communication device, and control program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101960770B (en) | Clock synchronization system, node, clock synchronization method | |
US8081663B2 (en) | Time synchronization method and relay apparatus | |
US8750078B2 (en) | Slave device, time synchronization method in slave device, master device, and electronic equipment system | |
JP5223427B2 (en) | Clock synchronization system | |
US20130173950A1 (en) | Method and apparatus for communicating time information between time aware devices | |
JP2004180127A (en) | Communication equipment, and transmitter and receiver | |
KR20140104969A (en) | Apparatus and method for synchronized transmission of multimedia content over an asynchronous network | |
JP2011029918A (en) | Clock synchronization system, communication apparatus, method and program | |
US7817765B2 (en) | Digital transmission apparatus and methods | |
JP5243786B2 (en) | Remote I / O system and time synchronization method in remote I / O system | |
JP5041844B2 (en) | PCR correction circuit | |
JP2009033326A (en) | Packet transmitting device and method | |
JP5391964B2 (en) | Clock synchronization method and packet communication system | |
JP2010219971A (en) | Video signal switching apparatus, and video signal switching method used therefor | |
JP2008227599A (en) | Ip broadcast transmission system and ip broadcast transmission method | |
US20130195123A1 (en) | Clock recovery over protected packet networks | |
JP6822407B2 (en) | Receiver, data processing method, and program | |
JP5375021B2 (en) | Clock recovery system and method | |
JP4613080B2 (en) | Clock reproduction information generation circuit and clock reproduction circuit | |
JP6484403B2 (en) | Communication device, communication program, and communication method | |
JP2006174001A (en) | Clock synchronization scheme in data transmission and data transmission system | |
JP5441650B2 (en) | Media receiver | |
JP7409786B2 (en) | Transmission device and transmission device control method | |
JP2008022432A (en) | Signal transmitting/receiving apparatus and communication synchronism control method | |
JP4193856B2 (en) | Data transmission apparatus and method |