JP2009033326A - Packet transmitting device and method - Google Patents

Packet transmitting device and method Download PDF

Info

Publication number
JP2009033326A
JP2009033326A JP2007193472A JP2007193472A JP2009033326A JP 2009033326 A JP2009033326 A JP 2009033326A JP 2007193472 A JP2007193472 A JP 2007193472A JP 2007193472 A JP2007193472 A JP 2007193472A JP 2009033326 A JP2009033326 A JP 2009033326A
Authority
JP
Japan
Prior art keywords
packet
tts
mpeg2
system clock
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007193472A
Other languages
Japanese (ja)
Inventor
Yoshihiko Yagi
芳彦 八木
Takuro Kaneko
拓朗 金子
Toyohei Horiuchi
豊平 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Information and Communication Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Information and Communication Engineering Ltd filed Critical Hitachi Information and Communication Engineering Ltd
Priority to JP2007193472A priority Critical patent/JP2009033326A/en
Publication of JP2009033326A publication Critical patent/JP2009033326A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To attain clock synchronization in a transceiver and to prevent a PCR (Program Clock Reference) jitter in transmission/reception, for a packet transmitting device for an MPEG2-TS packet via a transmission path in which jitter may exist. <P>SOLUTION: A system clock common to transmission/reception is generated from a GPS clock received through a GPS receiver. The transmitter appends the time information of a transmit TTS counter based on the system clock, and sends out a (MPEG2-TTS) packet to a transmission path. The receiver stores the (MPEG2-TTS) packet in a receive buffer based on the system clock, extracts the time information contained in the packet, and reads out packets in the receive buffer in the order of the time. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、パケット伝送装置及び方法に係り、特に、高い転送レートを必要とする、ＭＰＥＧ２−ＴＳ（Transport Stream）などの動画情報のパケットやインターネットプロトコル（ＩＰ：Internet Protocol）などを用いて、ジッタが存在する伝送路を経由してパケットを送受信するためのパケット伝送装置におけるクロック同期に関する。   The present invention relates to a packet transmission apparatus and method, and in particular, using a packet of moving image information such as MPEG2-TS (Transport Stream) or Internet Protocol (IP), which requires a high transfer rate, jitter. The present invention relates to clock synchronization in a packet transmission apparatus for transmitting and receiving a packet via a transmission path in which there is a signal.

近年、テレビジョンなどの放送方式は、デジタル化（ワンセグ、地上デジタル、衛星デジタル等）が進み、その受信可能エリアが拡大している。
デジタル放送では、映像と音声を多重化したＭＰＥＧ２−ＴＳが使用されており、テレビジョン放送を電波で送る場合には、ＭＰＥＧ２−ＴＳにＰＣＲ（Program Clock Reference）を付加して定レートで信号を送信している。受信側では、ＭＰＥＧ２−ＴＳパケット伝送における送受間のクロック同期方法として、送信機とは独立した受信機クロックで動作する電圧制御水晶発振器（ＶＣＸＯ）を具備し、到着したＭＰＥＧ２−ＴＳパケットに包含される時刻情報の送信ＰＣＲパケットを参照し、受信クロックでカウントした時刻情報と送信ＰＣＲパケットを比較から送信クロックとの遅れ／進みを判断し、ＶＣＸＯを制御してクロック同期をさせている。これにより、送受信におけるクロック同期が可能となり、データを誤って再生することが防止できる。 In recent years, broadcasting systems such as television have been digitized (one-segment broadcasting, terrestrial digital, satellite digital, etc.), and their receivable areas have been expanded.
In digital broadcasting, MPEG2-TS in which video and audio are multiplexed is used. When television broadcasting is transmitted by radio waves, a signal at a constant rate is added by adding PCR (Program Clock Reference) to MPEG2-TS. Sending. On the receiving side, as a clock synchronization method between transmission and reception in MPEG2-TS packet transmission, a voltage controlled crystal oscillator (VCXO) that operates with a receiver clock independent of the transmitter is included, and is included in the arrived MPEG2-TS packet. The transmission PCR packet of the time information is referred to, the delay / advance of the transmission clock is determined by comparing the time information counted by the reception clock and the transmission PCR packet, and the VCXO is controlled to synchronize the clock. As a result, clock synchronization in transmission and reception is possible, and data can be prevented from being reproduced erroneously.

これに対して、ジッタが存在する伝送路を経由してパケットを送受信する場合は、定レートで信号が送受することが保証されないため、送信ＰＣＲパケットを参照するのみでは安定したクロック同期を行えず、受信機側で用意するＶＣＸＯに加え、送信機側でタイムスタンプ情報を付加するなどの手段が必要になる。   On the other hand, when packets are transmitted and received via a transmission line with jitter, it is not guaranteed that signals will be transmitted and received at a constant rate, so stable clock synchronization cannot be achieved simply by referring to the transmitted PCR packet. In addition to the VCXO prepared on the receiver side, means such as adding time stamp information on the transmitter side are required.

例えば、特許文献１（特開平１１−３０８２０３号公報）には、ネットワークジッタ吸収およびクロック再生のために付加された時間情報を含むパケットを受信して、ジッタの影響を与えずにクロック再生する技術が開示されている。この技術によれば、時刻情報の抽出値とＭＰＥＧ２−ＴＳのある時点のタイマ値との差からＰＣＲを補正することができる。   For example, Japanese Patent Application Laid-Open No. 11-308203 discloses a technique for receiving a packet including time information added for network jitter absorption and clock recovery and recovering the clock without affecting the jitter. Is disclosed. According to this technique, the PCR can be corrected from the difference between the extracted value of the time information and the timer value at a certain point in MPEG2-TS.

特開平１１−３０８２０３号公報Japanese Patent Laid-Open No. 11-308203

しかしながら、特許文献１に記載されているクロック再生技術において、クロック再生処理をするためには、パケットデータに含まれ、パケットデータの送受信に必要なタイムスタンプ以外に、伝送路への送出時刻情報である時刻基準値に基づいて定期的に時刻合わせなどの補正が必要となるという問題があった。   However, in the clock recovery technique described in Patent Document 1, in order to perform clock recovery processing, in addition to the time stamp included in the packet data and necessary for transmission / reception of the packet data, the transmission time information to the transmission path is used. There has been a problem that it is necessary to periodically correct the time based on a certain time reference value.

本発明の目的は、ジッタが存在する可能性のある伝送路を経由したＭＰＥＧ２−ＴＳパケットの送受信において、ＧＰＳクロックをパケットの送受信に共通に用いてクロック同期をとり、ＰＣＲジッタを抑制することにある。   An object of the present invention is to suppress PCR jitter by using a GPS clock in common for packet transmission / reception in transmission / reception of MPEG2-TS packets via a transmission line in which jitter may exist. is there.

本発明の係るパケット伝送装置は、ジッタが存在する可能性のある伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳという）パケットを送受信するパケット伝送装置において、ＧＰＳ信号を受信してＧＰＳクロックから送受信のシステムクロックを生成するシステムクロック生成手段と、生成された該システムクロックに基づき送信ＴＴＳカウンタの時刻情報を付加するＴＴＳ付加手段と、時刻情報を付加して伝送路に（ＭＰＥＧ２−ＴＴＳ）パケットを送出するパケット送出手段と、を有する送信機として構成する。   A packet transmission apparatus according to the present invention is a packet transmission apparatus that transmits and receives a time-stamped MPEG2-TS (referred to as MPEG2-TTS) packet via a transmission path in which jitter may exist. A system clock generating means for generating a system clock for transmission / reception from the clock; a TTS adding means for adding time information of a transmission TTS counter based on the generated system clock; and a time information added to the transmission path (MPEG2-TTS). And a packet transmission means for transmitting the packet.

また、伝送路を介して受信される（ＭＰＥＧ２−ＴＴＳ）パケットを、ＧＰＳクロックに関連する受信システムクロックに基づいて格納する受信バッファと、受信された（ＭＰＥＧ２−ＴＴＳ）パケットから送信機で付加された時刻情報と、前記システムクロック生成手段にて生成された受信用の時刻情報とを比較し、その比較結果に応じて、受信バッファに格納されたＭＰＥＧ２−ＴＳパケットの読み出しを行う受信バッファ制御手段と、を有する受信機として構成する。   In addition, a (MPEG2-TTS) packet received via the transmission path is stored at the transmitter based on the reception system clock related to the GPS clock, and the received (MPEG2-TTS) packet is added by the transmitter. Receiving buffer control means for comparing the received time information with the receiving time information generated by the system clock generating means and reading out the MPEG2-TS packet stored in the receiving buffer according to the comparison result And configured as a receiver.

本発明に係るパケット伝送方法は、伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳという）パケットを送受信するパケット伝送方法であって、送信機側において、ＧＰＳ信号を受信してＧＰＳクロックから送受信共通のシステムクロックを生成するステップと、該システムクロックに基づき、送信ＴＴＳカウンタの時刻情報を付加した（ＭＰＥＧ２−ＴＴＳ）パケットを伝送路に送出するステップと、受信機側において、伝送路を介して受信される（ＭＰＥＧ２−ＴＴＳ）パケットを、該ＧＰＳクロックに関連する受信システムクロックに基づいて受信バッファに格納するステップと、受信したパケットから時刻情報を抽出するステップと、抽出された該時刻情報と、該システムクロック生成によって生成された受信用の時刻情報とを比較するステップと、該比較結果に応じて、該受信バッファに格納されたＭＰＥＧ２−ＴＳパケットを受け入れるステップと、を有するパケット伝送方法として構成される。   The packet transmission method according to the present invention is a packet transmission method for transmitting and receiving a time-stamped MPEG2-TS (referred to as MPEG2-TTS) packet via a transmission path. The transmitter side receives a GPS signal and receives a GPS clock. Generating a system clock that is common to transmission and reception, transmitting a (MPEG2-TTS) packet to which the time information of the transmission TTS counter is added based on the system clock, and a transmission path on the receiver side. A (MPEG2-TTS) packet received via a reception buffer based on a reception system clock related to the GPS clock, a step of extracting time information from the received packet, and the extracted time Information and generated by the system clock generation Comparing the time information for the receiver, in accordance with the comparison result, configured as a packet transmission method and a step of accepting the MPEG2-TS packets stored in the receive buffer.

本発明によれば、送信機及び受信機を含むパケット伝送装置において、ＧＰＳシステムクロックを用いて同期をとることができ、受信機側で複雑なクロック同期やバッファ制御が不要となり、ＰＣＲジッタを抑止することができる。   According to the present invention, in a packet transmission apparatus including a transmitter and a receiver, synchronization can be achieved using a GPS system clock, and complicated clock synchronization and buffer control are not required on the receiver side, thereby suppressing PCR jitter. can do.

以下、本発明の好適な実施形態について、図面を参照しながら詳細に説明する。
図１は、一実施形態によるパケット伝送装置の構成を示すブロック図である。
このパケット伝送装置１００は、送信機ブロック１１０と、受信機ブロック１２０、及び送受信システムクロックを生成する生成部１３０を有して構成される。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram illustrating a configuration of a packet transmission device according to an embodiment.
The packet transmission apparatus 100 includes a transmitter block 110, a receiver block 120, and a generation unit 130 that generates a transmission / reception system clock.

送受信システムクロック生成部１３０は、送受信システムクロック生成部１３１とＰＬＬ部（例えばＰＬＬ回路）１３２を有しており、ＧＰＳアンテナ１４１を介してＧＰＳ信号受信機１４０に受信されるＧＰＳクロックを用いて、送受信システムクロック生成部１３０で２７ＭＨｚのシステムクロックを生成する。生成されたシステムクロックＣＬＫ（Ｓ），ＣＬＫ（Ｒ）はそれぞれ送信機ブロック１１０及び受信機ブロック１２０に送られ、送信ＴＴＳカウンタ部１１３及び受信ＴＴＳカウンタ部１２３のカウンタ値に採用される。   The transmission / reception system clock generation unit 130 includes a transmission / reception system clock generation unit 131 and a PLL unit (for example, a PLL circuit) 132, and uses the GPS clock received by the GPS signal receiver 140 via the GPS antenna 141. A transmission / reception system clock generation unit 130 generates a 27 MHz system clock. The generated system clocks CLK (S) and CLK (R) are sent to the transmitter block 110 and the receiver block 120, respectively, and adopted as counter values of the transmission TTS counter unit 113 and the reception TTS counter unit 123.

送信機ブロック１１０は、ＴＴＳ付加部１１２とＴＴＳカウンタ部１１３を有する送信ＴＴＳ生成部１１１を備えており、このＴＴＳ付加部１１２に入力されるＭＰＥＧ２−ＴＳパケットＡ１は、送信ＴＴＳ生成部１１１内の送信ＴＴＳ付加部１１２により、ＴＴＳタイムスタンプ化されＭＰＥＧ２−ＴＴＳパケットＡ２として、伝送路１１４に送出される。この時、ＭＰＥＧ２−ＴＴＳパケットに付加されるＴＴＳカウンタ値は、送受信システムクロック生成部１３０で生成された、２７ＭＨｚのシステムクロックＣＬＫ（Ｓ）が用いられる。   The transmitter block 110 includes a transmission TTS generation unit 111 having a TTS addition unit 112 and a TTS counter unit 113. An MPEG2-TS packet A1 input to the TTS addition unit 112 is included in the transmission TTS generation unit 111. The transmission TTS adding unit 112 converts the TTS timestamp into an MPEG2-TTS packet A2 and sends it to the transmission path 114. At this time, the 27 MHz system clock CLK (S) generated by the transmission / reception system clock generation unit 130 is used as the TTS counter value added to the MPEG2-TTS packet.

受信機ブロック１２０は、受信バッファ１２４と、ＴＴＳ値比較部１２２及びＴＴＳカウンタ値を保持する受信カウンタ部１２３を有する受信バッファ制御部１２１を備えている。伝送路１１４を経由して入力されたＭＰＥＧ２−ＴＴＳパケットＢ１は受信バッファ１２４に格納される。そして、ＴＴＳ値比較部１２２において、受信バッファ１２４内のパケットＴＴＳカウンタ値と、受信ＴＴＳカウンタ部１２３のＴＴＳカウンタ値と比較する。比較の結果、両者のＴＴＳカウンタ値が一致した時のみ、受信バッファ制御部１２１は、受信バッファ１２４よりＭＰＥＧ２−ＴＳパケットの読み出しを行うことで、ＭＰＥＧ２−ＴＳパケットＢ２が受信される。   The receiver block 120 includes a reception buffer control unit 121 including a reception buffer 124, a TTS value comparison unit 122, and a reception counter unit 123 that holds a TTS counter value. The MPEG2-TTS packet B1 input via the transmission path 114 is stored in the reception buffer 124. Then, the TTS value comparison unit 122 compares the packet TTS counter value in the reception buffer 124 with the TTS counter value of the reception TTS counter unit 123. Only when the two TTS counter values match as a result of the comparison, the reception buffer control unit 121 reads the MPEG2-TS packet from the reception buffer 124, thereby receiving the MPEG2-TS packet B2.

このように、ＧＰＳ信号受信機１４０を介してＧＰＳ基準周波数に同期したＧＰＳクロックを入力してそこから送受信共通の２７ＭＨｚのシステムクロックを生成し、ＴＴＳカウンタ値を使用して送受信を行うことにより、送受信間でＭＰＥＧ２−ＴＳパケットの同期を実現することができる。
なお、ここで、受信バッファ１２４として、二重の格納エリア（受信バッファＡ、Ｂ）を備えることで、受信バッファへの書き込み、読み出し制御にてＰＣＲによるジッタを抑制して、安定したパケットの送受信を実現することが可能となる。 Thus, by inputting a GPS clock synchronized with the GPS reference frequency via the GPS signal receiver 140 and generating a 27 MHz system clock common to the transmission and reception from the GPS clock by using the TTS counter value, MPEG2-TS packet synchronization can be realized between transmission and reception.
Here, by providing a double storage area (reception buffers A and B) as the reception buffer 124, the jitter due to PCR is suppressed by writing and reading control to the reception buffer, and stable packet transmission / reception is performed. Can be realized.

図２は、本実施形態における送受信クロック生成の動作フローである。
ＧＰＳ信号受信機１４０はＧＰＳ信号を受信し（２１）、ＧＰＳクロックを生成する（２２）。送受信システムクロック生成（２３）において、ＧＰＳ信号受信機１４０から送られるＧＰＳクロックの受信が無いときは、クロック生成カウンタを自走させて（２３３）、２７ＭＨｚの送受信システムクロックを生成する（２３４）。 FIG. 2 is an operation flow of transmission / reception clock generation in the present embodiment.
The GPS signal receiver 140 receives the GPS signal (21) and generates a GPS clock (22). In the transmission / reception system clock generation (23), when the GPS clock sent from the GPS signal receiver 140 is not received, the clock generation counter is run (233) to generate a 27 MHz transmission / reception system clock (234).

一方、ＧＰＳ信号受信機１４０からのＧＰＳクロックを受信したときは、送受信システムクロック生成カウンタ値２４とＰＬＬ部１３２にてクロック生成カウンタ制御して（２３２）、位相調整された２７ＭＨｚ送受信システムクロックを生成する（２３４）。この送受信共通の２７ＭＨｚのシステムクロック生成は、電源投入以降から電源断されるまで（２５）、経時的に位相調整を実施して２７ＭＨｚのシステムクロック生成が行なわれる。   On the other hand, when the GPS clock from the GPS signal receiver 140 is received, the clock generation counter is controlled by the transmission / reception system clock generation counter value 24 and the PLL unit 132 (232), and the phase-adjusted 27 MHz transmission / reception system clock is generated. (234). This 27 MHz system clock generation common to both transmission and reception is performed with phase adjustment over time until the power is turned off after the power is turned on (25), and the 27 MHz system clock is generated.

図３は、本実施形態におけるパケット送信の動作フローである。
送信機側制御３０において、送受信共通の２７ＭＨｚの送信クロックが入力され、送信カウンタ制御により（３１）、送信パケットとして送信ＴＴＳを生成し（３２）、かつ送信ＴＴＳを付加して（３３）、送信するパケットと制御信号を生成して（３４）、生成されたパケットを伝送路に送出する（３５）。 FIG. 3 is an operation flow of packet transmission in this embodiment.
In the transmitter-side control 30, a 27-MHz transmission clock common to transmission and reception is input, and by transmission counter control (31), a transmission TTS is generated as a transmission packet (32), and a transmission TTS is added (33) to transmit. And a control signal are generated (34), and the generated packet is sent to the transmission line (35).

図４は、本実施形態におけるパケット受信の動作フローである。
受信機側制御４０において、送受信共通の２７ＭＨｚの受信クロックが入力され、伝送路を経由してＭＰＥＧ２−ＴＴＳパケット受信される度に（４１）、受信カウンタが制御され（４２）、パケットが受信バッファに書き込まれる（４３）。
そして、受信したパケットからＴＴＳ値が抽出され（４４）、受信ＴＴＳカウンタの制御により、受信バッファに格納されたパケットＴＴＳ値と受信ＴＴＳカウンタ値を比較する（４５）。比較の結果、ＴＴＳカウンタ値が一致した時、受信バッファに格納された、ＭＰＥＧ２−ＴＳパケットの読み出しを行い、ＭＰＥＧ２−ＴＳパケットが受信される（４６）。 FIG. 4 is an operation flow of packet reception in this embodiment.
In the receiver side control 40, a reception clock of 27 MHz common to transmission and reception is input, and each time an MPEG2-TTS packet is received via the transmission line (41), the reception counter is controlled (42), and the packet is received by the reception buffer. (43).
Then, the TTS value is extracted from the received packet (44), and the packet TTS value stored in the reception buffer is compared with the reception TTS counter value under the control of the reception TTS counter (45). As a result of the comparison, when the TTS counter values match, the MPEG2-TS packet stored in the reception buffer is read, and the MPEG2-TS packet is received (46).

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されずに種々変形して実施することができる。例えば、送信機及び受信機は必ずしも共通のパケット伝送装置内に納めて実装する必要は無い。   As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, It can implement in various deformation | transformation. For example, the transmitter and the receiver need not be mounted in a common packet transmission device.

本実施例によれば、送受信機でそれぞれ独立に搭載した２７ＭＨｚシステムクロックを同期させる手段として、ＧＰＳ受信機を介して入力されるＧＰＳクロックを用いて、従来の電圧制御水晶発振器（ＶＣＸＯ）を不要することができる。
ＧＰＳクロックは、ＧＰＳ電波を安定的に受信可能な環境であれば、離れた場所に設置される送受信機に対して各々に入力し、送受信で同期した共通の２７ＭＨｚシステムクロックを生成し、送受信機が完全に同期したシステムクロックを用いることにより、双方の周波数偏差を吸収し、送受信で共通の時刻情報を持つことができる。 According to the present embodiment, a conventional voltage-controlled crystal oscillator (VCXO) is not required by using a GPS clock input via a GPS receiver as means for synchronizing the 27 MHz system clock mounted independently by the transceiver. can do.
If the GPS clock is an environment where GPS radio waves can be stably received, the GPS clock is input to each transmitter / receiver installed at a distant location, and a common 27 MHz system clock synchronized with transmission / reception is generated. By using a completely synchronized system clock, both frequency deviations can be absorbed and common time information can be transmitted and received.

さらに、本実施例によれば、受信機側におけるＭＰＥＧ２−ＴＳパケットの受信バッファからの読み出しにおいて、送受信機においてクロック同期が図られるため、受信されるパケットＴＴＳ情報に従って読み出しするので受信バッファ制御が容易にすることができる。   Furthermore, according to the present embodiment, when the MPEG2-TS packet is read from the reception buffer on the receiver side, clock synchronization is achieved in the transmitter / receiver, so that the read buffer is easily controlled because it is read according to the received packet TTS information. Can be.

一実施形態によるパケット伝送装置のブロック図である。It is a block diagram of the packet transmission apparatus by one Embodiment. 一実施形態における送受信クロック生成の動作フローチャートである。It is an operation | movement flowchart of the transmission / reception clock generation in one Embodiment. 一実施形態におけるパケット送信の動作フローチャートである。It is an operation | movement flowchart of the packet transmission in one Embodiment. 一実施形態におけるパケット受信の動作フローチャートである。It is an operation | movement flowchart of the packet reception in one Embodiment.

符号の説明Explanation of symbols

１００：パケット伝送装置、 １１０：送信機ブロック、 １１１：送信ＴＴＳ生成部、 １１２：送信ＴＴＳ付加部、 １１３：送信ＴＴＳカウンタ部、 １２０：受信機ブロック、 １２１：受信バッファ制御部、 １２２：受信ＴＴＳ比較部、 １２３：受信ＴＴＳカウンタ部、 １２４：受信バッファ、 １３０：送受信システムクロック生成部、１４０：ＧＰＳ信号受信機、 １４１：ＧＰＳアンテナ。 DESCRIPTION OF SYMBOLS 100: Packet transmission apparatus, 110: Transmitter block, 111: Transmission TTS production | generation part, 112: Transmission TTS addition part, 113: Transmission TTS counter part, 120: Receiver block, 121: Reception buffer control part, 122: Reception TTS Comparison unit 123: Reception TTS counter unit 124: Reception buffer 130: Transmission / reception system clock generation unit 140: GPS signal receiver 141: GPS antenna

Claims (8)

伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳ）パケットを送受信するパケット伝送装置であって、
ＧＰＳ信号を受信してＧＰＳクロックから送受信共通のシステムクロックを生成するシステムクロック生成手段と、
該システムクロックに基づき、送信ＴＴＳカウンタの時刻情報を付加するＴＴＳ付加手段と、該時刻情報を付加して伝送路に（ＭＰＥＧ２−ＴＴＳ）パケットを送出するパケット送出手段と、を有する送信機と、
伝送路を介して受信される（ＭＰＥＧ２−ＴＴＳ）パケットを、該ＧＰＳクロックに関連する受信システムクロックに基づいて格納する受信バッファと、受信された該（ＭＰＥＧ２−ＴＴＳ）パケットから送信機で付加された該時刻情報と、前記システムクロック生成手段にて生成された受信用の時刻情報とを比較し、該比較結果に応じて、該受信バッファに格納されたＭＰＥＧ２−ＴＳパケットの読み出しを行う受信バッファ制御手段と、を有する受信機と、を含むことを特徴とするパケット伝送装置。 A packet transmission device for transmitting and receiving a time-stamped MPEG2-TS (MPEG2-TTS) packet via a transmission path,
A system clock generating means for receiving a GPS signal and generating a common system clock for transmission and reception from the GPS clock;
A transmitter having TTS adding means for adding time information of a transmission TTS counter based on the system clock, and packet sending means for adding (MPEG2-TTS) packets to the transmission path by adding the time information;
A reception buffer for storing (MPEG2-TTS) packets received via the transmission path based on a reception system clock related to the GPS clock, and a transmitter added from the received (MPEG2-TTS) packets. A reception buffer that compares the time information with the reception time information generated by the system clock generation means and reads out the MPEG2-TS packet stored in the reception buffer according to the comparison result. A packet transmission apparatus comprising: a receiver having a control means. 伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳ）パケットを送信するパケット伝送装置であって、
ＧＰＳ信号を受信してＧＰＳクロックから送受信共通のシステムクロックを生成するシステムクロック生成手段と、
該システムクロックに基づき、送信ＴＴＳカウンタの時刻情報を付加するＴＴＳ付加手段と、該時刻情報を付加して伝送路に（ＭＰＥＧ２−ＴＴＳ）パケットを送出するパケット送出手段と、を有するパケット伝送装置。 A packet transmission device for transmitting a time stamped MPEG2-TS (MPEG2-TTS) packet via a transmission path,
A system clock generating means for receiving a GPS signal and generating a common system clock for transmission and reception from the GPS clock;
A packet transmission apparatus comprising: TTS adding means for adding time information of a transmission TTS counter based on the system clock; and packet sending means for adding the time information and sending (MPEG2-TTS) packets to the transmission path. 伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳ）パケットを受信するパケット伝送装置であって、
伝送路を介して受信される（ＭＰＥＧ２−ＴＴＳ）パケットを、該ＧＰＳクロックに関連する受信システムクロックに基づいて格納する受信バッファと、受信された該（ＭＰＥＧ２−ＴＴＳ）パケットから送信機で付加された該時刻情報と、前記システムクロック生成手段にて生成された受信用の時刻情報とを比較し、該比較結果に応じて、該受信バッファに格納されたＭＰＥＧ２−ＴＳパケットの読み出しを行う受信バッファ制御手段と、を有することを特徴とするパケット伝送装置。 A packet transmission device for receiving a time-stamped MPEG2-TS (MPEG2-TTS) packet via a transmission path,
A reception buffer for storing (MPEG2-TTS) packets received via the transmission path based on a reception system clock related to the GPS clock, and a transmitter added from the received (MPEG2-TTS) packets. A reception buffer that compares the time information with the reception time information generated by the system clock generation means and reads out the MPEG2-TS packet stored in the reception buffer according to the comparison result. And a packet transmission apparatus. 前記システムクロック生成手段は、ＧＰＳクロックから２７ＭＨｚのシステムクロックを生成することを特徴とする請求項１乃至３のいずれかのパケット伝送装置。 4. The packet transmission device according to claim 1, wherein the system clock generation unit generates a system clock of 27 MHz from a GPS clock. 前記システムクロック生成手段は、ＧＰＳ信号受信機からのＧＰＳクロックを受信して、システムクロック生成カウンタ値とＰＬＬ部にてクロック生成カウンタ制御して、位相調整された２７ＭＨｚのシステムクロックを生成することを特徴とする請求項１乃至４のいずれかのパケット伝送装置。 The system clock generation means receives a GPS clock from a GPS signal receiver, and controls a clock generation counter with a system clock generation counter value and a PLL unit to generate a phase-adjusted 27 MHz system clock. 5. The packet transmission device according to claim 1, wherein 伝送路を経由したタイムスタンプ付きＭＰＥＧ２−ＴＳ（ＭＰＥＧ２−ＴＴＳという）パケットを送受信するパケット伝送方法であって、
送信機側において、ＧＰＳ信号を受信してＧＰＳクロックから送受信共通のシステムクロックを生成するステップと、
該システムクロックに基づき、送信ＴＴＳカウンタの時刻情報を付加した（ＭＰＥＧ２−ＴＴＳ）パケットを伝送路に送出するステップと、
受信機側において、伝送路を介して受信される（ＭＰＥＧ２−ＴＴＳ）パケットを、該ＧＰＳクロックに関連する受信システムクロックに基づいて受信バッファに格納するステップと、
受信したパケットから時刻情報を抽出するステップと、
抽出された該時刻情報と、該システムクロック生成によって生成された受信用の時刻情報とを比較するステップと、
該比較結果に応じて、該受信バッファに格納されたＭＰＥＧ２−ＴＳパケットを受け入れるステップと、を有することを特徴とするパケット伝送方法。 A packet transmission method for transmitting and receiving an MPEG2-TS packet with a time stamp (referred to as MPEG2-TTS) via a transmission path,
On the transmitter side, receiving a GPS signal and generating a transmission / reception common system clock from the GPS clock; and
Sending (MPEG2-TTS) packet to which the time information of the transmission TTS counter is added based on the system clock to the transmission line;
On the receiver side, a (MPEG2-TTS) packet received via the transmission path is stored in a reception buffer based on a reception system clock related to the GPS clock;
Extracting time information from the received packet;
Comparing the extracted time information with the reception time information generated by the system clock generation;
Receiving the MPEG2-TS packet stored in the reception buffer in accordance with the comparison result. 前記システムクロック生成において、ＧＰＳクロックから２７ＭＨｚのシステムクロックを生成することを特徴とする請求項６のパケット伝送方法。 7. The packet transmission method according to claim 6, wherein in the system clock generation, a 27 MHz system clock is generated from a GPS clock. 前記システムクロック生成において、ＧＰＳ信号受信機からのＧＰＳクロックを受信したときは、システムクロック生成カウンタ値とＰＬＬ部にてクロック生成カウンタ制御して、位相調整された２７ＭＨｚのシステムクロックを生成することを特徴とする請求項６又は７のパケット伝送方法。 In the system clock generation, when the GPS clock from the GPS signal receiver is received, the system clock generation counter value and the clock generation counter are controlled by the PLL unit to generate a phase adjusted 27 MHz system clock. 8. The packet transmission method according to claim 6 or 7, wherein:
JP2007193472A 2007-07-25 2007-07-25 Packet transmitting device and method Pending JP2009033326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193472A JP2009033326A (en) 2007-07-25 2007-07-25 Packet transmitting device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193472A JP2009033326A (en) 2007-07-25 2007-07-25 Packet transmitting device and method

Publications (1)

Publication Number Publication Date
JP2009033326A true JP2009033326A (en) 2009-02-12

Family

ID=40403364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193472A Pending JP2009033326A (en) 2007-07-25 2007-07-25 Packet transmitting device and method

Country Status (1)

Country Link
JP (1) JP2009033326A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099959A (en) * 2010-10-29 2012-05-24 Nippon Hoso Kyokai <Nhk> Transmission equipment, reception equipment and transmission system
JP2012099960A (en) * 2010-10-29 2012-05-24 Nippon Hoso Kyokai <Nhk> Transmitter, receiver, and transmission system
JP2013192148A (en) * 2012-03-15 2013-09-26 Nippon Hoso Kyokai <Nhk> Reception device, clock restoration method, and program
DE102013219140A1 (en) 2012-09-25 2014-03-27 Mitsubishi Electric Corp. Packet transmitting and receiving apparatus of descrambling system, has read-out control unit to generate synchronized read-out timing signal of transport stream synchronization signal output from demodulator
JP2015109546A (en) * 2013-12-04 2015-06-11 株式会社日立情報通信エンジニアリング Communication device, communication program, and communication method
US20160216379A1 (en) * 2012-09-21 2016-07-28 Merlin Technology, Inc. Centripetal acceleration determination, centripetal acceleration based velocity tracking system and methods
WO2018179066A1 (en) * 2017-03-27 2018-10-04 株式会社日立国際電気 Broadcast wave synchronization signal converting device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294709A (en) * 1988-09-29 1990-04-05 Mitsubishi Electric Corp Phase locked loop device
JPH1155111A (en) * 1997-08-06 1999-02-26 Oi Denki Kk Synchronous oscillation circuit
JP2000092130A (en) * 1998-09-07 2000-03-31 Victor Co Of Japan Ltd Clock fluctuation compensating method and real-time audio/visual system
JP2001016267A (en) * 1999-07-01 2001-01-19 Sony Corp Communication equipment and method and medium
JP2003259365A (en) * 2002-02-27 2003-09-12 Hitachi Ltd Data stream processing apparatus
JP2004363833A (en) * 2003-06-03 2004-12-24 Nippon Precision Circuits Inc Receiver, and method and program therefor
JP2006174001A (en) * 2004-12-15 2006-06-29 Nakamura Kazunori Clock synchronization scheme in data transmission and data transmission system
JP2006222489A (en) * 2005-02-08 2006-08-24 Hitachi Kokusai Electric Inc Digital wireless system and its synchronization method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294709A (en) * 1988-09-29 1990-04-05 Mitsubishi Electric Corp Phase locked loop device
JPH1155111A (en) * 1997-08-06 1999-02-26 Oi Denki Kk Synchronous oscillation circuit
JP2000092130A (en) * 1998-09-07 2000-03-31 Victor Co Of Japan Ltd Clock fluctuation compensating method and real-time audio/visual system
JP2001016267A (en) * 1999-07-01 2001-01-19 Sony Corp Communication equipment and method and medium
JP2003259365A (en) * 2002-02-27 2003-09-12 Hitachi Ltd Data stream processing apparatus
JP2004363833A (en) * 2003-06-03 2004-12-24 Nippon Precision Circuits Inc Receiver, and method and program therefor
JP2006174001A (en) * 2004-12-15 2006-06-29 Nakamura Kazunori Clock synchronization scheme in data transmission and data transmission system
JP2006222489A (en) * 2005-02-08 2006-08-24 Hitachi Kokusai Electric Inc Digital wireless system and its synchronization method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099959A (en) * 2010-10-29 2012-05-24 Nippon Hoso Kyokai <Nhk> Transmission equipment, reception equipment and transmission system
JP2012099960A (en) * 2010-10-29 2012-05-24 Nippon Hoso Kyokai <Nhk> Transmitter, receiver, and transmission system
JP2013192148A (en) * 2012-03-15 2013-09-26 Nippon Hoso Kyokai <Nhk> Reception device, clock restoration method, and program
US20160216379A1 (en) * 2012-09-21 2016-07-28 Merlin Technology, Inc. Centripetal acceleration determination, centripetal acceleration based velocity tracking system and methods
DE102013219140A1 (en) 2012-09-25 2014-03-27 Mitsubishi Electric Corp. Packet transmitting and receiving apparatus of descrambling system, has read-out control unit to generate synchronized read-out timing signal of transport stream synchronization signal output from demodulator
JP2014068095A (en) * 2012-09-25 2014-04-17 Mitsubishi Electric Corp Packet transmitting and receiving device, and descramble system
DE102013219140B4 (en) 2012-09-25 2022-05-05 Mitsubishi Electric Corp. Packet sending and receiving device and descrambling system
JP2015109546A (en) * 2013-12-04 2015-06-11 株式会社日立情報通信エンジニアリング Communication device, communication program, and communication method
WO2018179066A1 (en) * 2017-03-27 2018-10-04 株式会社日立国際電気 Broadcast wave synchronization signal converting device
JPWO2018179066A1 (en) * 2017-03-27 2019-11-07 株式会社日立国際電気 Broadcast wave sync signal converter
US10841027B2 (en) 2017-03-27 2020-11-17 Hitachi Kokusai Electric Inc. Broadcast wave synchronization signal converting device

Similar Documents

Publication Publication Date Title
EP1684519B1 (en) System and method for multimedia delivery in a wireless environment
JP2009033326A (en) Packet transmitting device and method
JP6258006B2 (en) SFN broadcasting system and broadcast TS transmission method using IP line
KR20080107413A (en) Arrangement for synchronising the high-frequency transmitters of a common-wave network
CA2986568C (en) Reception apparatus and data processing method
US7627071B2 (en) Timing synchronization module and method for synchronously playing a media signal
KR100989677B1 (en) Transmission Apparatus and method for packet data of variable length, and Receiving apparatus
JP2003249922A (en) Data receiver, method for processing received data and computer program
JP4742836B2 (en) Receiver
US7424080B1 (en) Method and system for providing jitter-free transmissions for demodulated data stream
JP2008244704A (en) Digital broadcast signal retransmitter
JP6318953B2 (en) Transmitting apparatus, transmitting method, receiving apparatus, and receiving method
JP2004129009A (en) Streaming transmission device and reception device
US8218577B2 (en) Secure mechanism for transmitting counter value in the context of transmission of a synchronizing signal in a packet network
JP2008193405A (en) Transmission system, transmission side apparatus, reception side apparatus, their operation method, and digital broadcasting system
JP4975493B2 (en) Broadcast TS packet transmitter and broadcast TS packet receiver
JP2013065958A (en) Packet transmission system and method
JP2010103652A (en) Network system and analog video synchronizing signal transmission method for use in same
US20020172309A1 (en) Universal clock reference
JP7069847B2 (en) Synchronization processing device, signal processing system, synchronization processing method, and synchronization processing program
JP6848797B2 (en) Broadcast retransmission device, broadcast receiver, broadcast retransmission method, broadcast reception method, broadcast retransmission program and broadcast reception program
JP2022159374A (en) Transmission method
JP4193856B2 (en) Data transmission apparatus and method
JP2020188497A (en) Transmission method
JP2020170914A (en) Switching method, ip retransmission system, ip retransmission device, and control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130702