JP2010219941A - 高周波フィルタ - Google Patents

Abstract

【課題】伝達特性が可変の高周波フィルタを提供する。
【解決手段】同一の半導体基板に形成されたキャパシタとキャパシタに直列的に接続されたスイッチ素子とを有し、入力端及び出力端間に直列接続された第１の可変容量回路１０及び第３の可変容量回路３０、第１の可変容量回路１０及び第３の可変容量回路３０の接続点と接地との間に接続された第２の可変容量回路２０、並びに入力端及び出力端に直列接続された第１のインダクタ７１と第２のインダクタ７２、更に第２の可変容量回路２０と第３の可変容量回路３０の接続点と接地との間に接続された第３のインダクタ７３を備え、スイッチ素子を制御することによりその周波数特性を可変とした。
【選択図】図１

Description

本発明は、高周波フィルタに関し、特に可変特性の高周波フィルタに関する。

高周波の受信装置において、所望信号の受信時における妨害波の除去は受信性能の重要なポイントとなっている。周波数選択フィルタを用いることで必要な周波数のみの取り出しを行い受信性能を向上させている。受信性能の向上のためには、所望信号の周波数に応じて、選択する周波数を可変とし必要な周波数のみの取り出しを行うことが望ましい。

ところで、周波数選択フィルタには、パッシブフィルタとアクティブフィルタとがある。パッシブフィルタは雑音特性や歪み特性に強く、アクティブフィルタはロス特性やフィルタ特性に優れるという特徴がある。
高周波回路部で用いるには、雑音特性や歪み特性が良いことが必要であり、パッシブフィルタが用いられる。パッシブフィルタにおいて、バラクターダイオードを用いたチューナブルフィルタ（例えば、特許文献１参照）や可変容量ダイオードを用いた帯域可変型フィルタ装置（例えば、特許文献２参照）の提案がある。

しかし、バイアス電流が必要なことと、ダイオードの非線形性が歪み特性を低下させる問題があり、高周波信号の通るフロントエンド部ではこれまで固定フィルタしか用いられてこなかった。

特開２００２−９５７３号公報 特開２００３−２３３６３号公報

本発明は、伝達特性が可変の高周波フィルタを提供する。

本発明の一態様によれば、入力端、出力端ならびに入力端及び出力端間であって、同一の半導体基板に形成されたキャパシタと前記キャパシタに直列的に接続されたスイッチ素子とを有してなる可変容量回路を備えたことを特徴とする高周波フィルタが提供される。

本発明によれば、伝達特性が可変の高周波フィルタが提供される。

本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する回路図である。 図１に表したバンドパスフィルタの各モードにおけるスイッチ素子の状態を例示する模式図である。 図１に表したバンドパスフィルタの各モードの特性を例示する模式図である。 図１に表したバンドパスフィルタの等価回路である。 ５次バンドパスフィルタの等価回路である。 ３次バンドパスフィルタの伝達特性を例示する模式図である。 バンドパスフィルタの他の伝達特性を例示する模式図である。 本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。 図８に表したバンドパスフィルタの伝達特性を例示する模式図である。 本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。 図１０に表したバンドパスフィルタの伝達特性を例示する模式図である。 本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。 本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。 図４に表したバンドパスフィルタの端子を短絡した場合の等価回路である。 本発明の実施形態に係る高周波フィルタを例示する他の回路図である。 図１４に表した第２の可変容量回路が無い場合の高周波フィルタの等価回路である。 本発明の実施形態に係る高周波フィルタを例示する他の回路図である。 各モードにおけるスイッチ素子の状態を表す模式図である。 図１７に表した高周波フィルタの伝達特性を例示する模式図である。 本発明の実施形態に係る高周波フィルタを例示する他の回路図である。 図２０に表した高周波フィルタの伝達特性を例示する模式図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する回路図である。
図１に表したように、本実施例の高周波フィルタ６１は、第１の可変容量回路１０と、第２の可変容量回路２０と、第３の可変容量回路３０とを、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。

ここで、第１の可変容量回路１０、第２の可変容量回路２０及び第３の可変容量回路３０は、それぞれ３つの可変容量回路１１〜１３、２１〜２３及び３１〜３３を並列接続した構造を有する。

すなわち、第１の可変容量回路１０（図中破線で囲んだ部分）は、３つの可変容量回路１１、１２、１３を並列に接続した構造を有する。ここで可変容量回路１１は、キャパシタＣＴ０とスイッチ素子ＳＷ０Ｔとを直列接続した構造を有する。同様に可変容量回路１２、１３は、キャパシタＣＴ１とスイッチ素子ＳＷ１Ｔとを、キャパシタＣＴ２とスイッチ素子ＳＷ２Ｔとをそれぞれ直列接続した構造を有する。

ここで、キャパシタＣＴ０〜ＣＴ２としては、例えば、半導体基板の上の半導体領域とその上に絶縁膜を介して形成した導電膜との間の静電容量を用いることができる。また、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔとしては、例えば、半導体基板の上に形成したＭＯＳＦＥＴを用いることができる。

また、第２の可変容量回路２０（図中破線で囲んだ部分）は、３つの容量回路２１、２２、２３を並列に接続した構造を有し、可変容量回路２１、２２、２３は、キャパシタＣＳ０とスイッチ素子ＳＷ０Ｓとを、キャパシタＣＳ１とスイッチ素子ＳＷ１Ｓとを、キャパシタＣＳ２とスイッチ素子ＳＷ２Ｓとをそれぞれ直列接続した構造を有する。

さらに、第３の可変容量回路３０（図中破線で囲んだ部分）は、３つの可変容量回路３１、３２、３３を並列に接続した構造を有し、可変容量回路３１〜３３は、キャパシタＣＴ０とスイッチ素子ＳＷ０Ｔとを、キャパシタＣＴ１とスイッチ素子ＳＷ１Ｔとを、キャパシタＣＴ２とスイッチ素子ＳＷ２Ｔとをそれぞれ直列に接続した構造を有する。

また、図１に表した高周波フィルタは、バンドパスフィルタ８１であり、本実施例の高周波フィルタ６１の入力端４１、出力端４２、第１の可変容量回路１０と第２の可変容量回路２０との接続点となる端子４３にインダクタ７１、７２、７３を接続した構造を備える。インダクタ７１〜７３は、例えばチップインダクタを用いることができる。

図１に表したように、高周波フィルタ６１においては、入力端４１と端子４３との間に第１の可変容量回路１０が接続され、端子４３と接地ＧＮＤ間に第２の可変容量回路２０が接続され、また端子４３と出力端４２との間に第３の可変容量回路３０が接続されている。第１の可変容量回路１０と第３の可変容量回路３０とは直列接続され、その接続点に第２の可変容量回路２０が接続され、スター状に構成されている。

可変容量回路１１は、スイッチ素子ＳＷ０Ｔがオンのとき、その静電容量がキャパシタＣＴ０の容量となり、スイッチ素子ＳＷ０Ｓがオフのとき、その静電容量がゼロになる。他の可変容量回路１２、１３の静電容量も同様にそれぞれスイッチ素子ＳＷ１Ｔ、ＳＷ２ＴによりキャパシタＣＴ１、ＣＴ２の静電容量に変化する。

従って、これらの可変容量回路１１〜１３を並列接続した第１及び第３の可変容量回路１０、３０は、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔのオン、オフに応じて静電容量を変化させることができる。
例えば、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔのいずれか１つをオンし、他をオフすることにより、第１及び第３の可変容量回路１０、３０の静電容量は、それぞれキャパシタＣＴ０、ＣＴ１、ＣＴ２の静電容量に変化させることができる。

なお、キャパシタＣＴ０〜ＣＴ２の形成に必要となる面積を小さくするためには、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔを１つずつオンするより、同時にオンする個数を２つ、３つと増加することが望ましい。
同様に第２及び第３の可変容量回路２０、３０の静電容量は、スイッチ素子ＳＷ０Ｓ〜ＳＷ２Ｓ、ＳＷ０Ｔ〜ＳＷ２Ｔをオン、オフすることにより、キャパシタＣＳ０〜ＣＳ２、ＣＴ０〜ＣＴ２の静電容量に変化させることができる。

第１及び第３の可変容量回路１０、３０のスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔと、第２の可変容量回路２０のスイッチ素子ＳＷ０Ｓ〜ＳＷ２Ｓとを、例えば、図２に表したように制御することができる。図２においては、モード１、２、３の各モードにおいてオン状態にあるスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔ、ＳＷ０Ｓ〜ＳＷ２Ｓの個数が増加するような制御例を表している。

図２に表したように、モード１においては、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓのすべてがオンである。モード２においては、スイッチ素子ＳＷ０Ｔ、ＳＷ１Ｔ、ＳＷ０Ｓ、ＳＷ１Ｓの各２つがオンで他のスイッチ素子ＳＷ２Ｔ、ＳＷ２Ｓがオフであり、モード３においては、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓの各１つがオンで他のスイッチ素子ＳＷ１Ｔ、ＳＷ２Ｔ、ＳＷ１Ｓ、ＳＷ２Ｓがオフである。このように、第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０の静電容量は、モード１において最大値、モード３において最小値となり、モード２において中間の値となる。

例えば、キャパシタＣＴ０、ＣＴ１、ＣＴ２の静電容量をそれぞれ１ｐＦ、０．５ｐＦ、０．５ｐＦとし、キャパシタＣＳ０、ＣＳ１、ＣＳ２の静電容量をそれぞれ１０ｐＦ、５ｐＦ、５ｐＦとする。第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０の静電容量は、それぞれモード１のとき、２ｐＦ、２０ｐＦ、モード２のとき１．５ｐＦ、１５ｐＦ、モード３のとき１ｐＦ、１０ｐＦとなる。

また、各モードを切替える場合、スイッチ素子ＳＷ０Ｔ〜ＳＷ２ＴとＳＷ０Ｓ〜ＳＷ２Ｓとは、同期して切替わるように制御した方が、伝達特性の乱れがなく望ましい。例えば、モード１からモード２に切替える場合、スイッチ素子ＳＷ２ＴとＳＷ２Ｓとを同時にオフするように制御することが望ましい。

例えば、キャパシタＣＴ０〜ＣＳ２の静電容量が上記の値の場合、モード１のときの第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０のそれぞれの静電容量は、２ｐＦ、２０ｐＦである。この値からモード２のときの静電容量１．５ｐＦ、１５ｐＦに、同期して変化するように制御することが、フィルタ特性が変化するときの乱れが少なく望ましい。このことは、以下の他の実施例についても同様である。

図３は、図１に表したバンドパスフィルタの各モードの特性を例示する模式図である。
図３に表したように、本実施例の高周波フィルタ６１は、モード１〜３の各モードで３つの異なる伝達特性、つまり阻止域と通過域との境界の周波数である特性周波数が異なる伝達特性に可変なバンドパスフィルタ８１を構成することができる。

バンドパスフィルタ８１の通過域と阻止域との境界となる特性周波数は、モード１のとき最低周波数、モード３のとき最高周波数、そしてモード２のとき中間の周波数に変化する。このように、高周波フィルタ６１を用いたバンドパスフィルタ８１は、周波数可変型の高周波フィルタである。

例えば、バンドパスフィルタ８１をＴＶ放送受信チューナに用いることにより、デジタル帯域（４７０ＭＨｚ〜７７０ＭＨｚ）の可変周波数型バンドパスフィルタとして使用することができる。モード１〜３の各モードを切替えることにより、デジタル帯域の中からバンドパスフィルタ８１の通過域の信号を選択することができ、受信性能の向上が図れる。

図４は、図１に表したバンドパスフィルタの等価回路である。
図４に表したように、本実施例の高周波フィルタ６１は、入力端４１と出力端４２との間に直列接続された第１及び第３の可変容量回路１０、３０と第１及び第３の可変容量回路１０、３０の接続点の端子４３と接地との間にさらに第２の可変容量回路２０を接続したスター状の構造を備える。そして、入力端４１、出力端４２及び端子４３にインダクタ７１〜７３を接続することによりバンドパスフィルタ８１を構成することができる。
図４に表したバンドパスフィルタ８１は３次フィルタであり、バターワース、チェビシェフフィルタを構成することができる。

また、同様に可変容量回路を追加することにより、バンドパスフィルタの次数を高くすることができる。
図５は、５次バンドパスフィルタの等価回路である。
図５に表したように、本実施例の高周波フィルタ６２（破線で囲んだ部分）は、第１の可変容量回路１０、第２の可変容量回路２０、第３の可変容量回路３０、第４の可変容量回路４０及び第５の可変容量回路５０を、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。

ここで、第１〜第３の可変容量回路１０〜３０については、図１に表したものと同様にそれぞれ３つの可変容量回路を並列接続して、または任意数の可変容量回路を並列接続して構成することができる。また、任意数の可変容量回路をである。また第４及び第５の可変容量回路４０、５０は、それぞれ複数の可変容量回路を任意数並列接続して構成することができる。

第１、第２及び第３の可変容量回路１０、２０、３０を入力端４１、端子４４、接地及び端子４３との間にスター状に接続した部分については、図４に表した３次のバンドパスフィルタ８１の高周波フィルタ６１と同様である。これに第５の可変容量回路５０を端子４５と出力端４２との間に接続し、さらに端子４５と接地との間に第４の可変容量回路４０を接続したものを追加した構成となっている。

この高周波フィルタ６２の入力端４１、出力端４２、端子４３、４４、４５のそれぞれにインダクタ７１〜７５を接続することにより、５次バンドパスフィルタ８２を構成することができる。

なお、本実施例においては、第１〜第３の可変容量回路１０、２０、３０をスター状に接続したものと、２つの直列接続した第４及び第５の可変容量回路４０、５０を備える５次のバンドパスフィルタ８２の構成を例示しているが、本発明はこれに限定されない。第１〜第３の可変容量回路１０、２０、３０をスター状に接続したものに、可変容量回路を１つ追加して外部にインダクタを接続することにより４次のバンドパスフィルタを構成することができる。同様に、１つの可変容量回路及び２つの直列接続した可変容量回路を追加することにより、さらに高次のバンドパスフィルタに用いることのできる高周波フィルタを構成することができる。

また、入力端４１、端子４３を出力端として、第１の可変容量回路１０のみを半導体基板に形成して１チップ化したものも高周波フィルタとして用いることができる。さらに、端子４３を入出力端子とし、端子４３と接地ＧＮＤとの間に接続した第２の可変容量回路２０のみを半導体基板に形成して１チップ化したものも高周波フィルタとして用いることができる。

ところで、フィルタの次数が増えると、素子感度が高くなり、各素子の誤差により伝達特性が大きく劣化する。また、端子数が増加し外部にインダクタ７１〜７５を接続することによる寄生インダクタ、寄生容量の影響も大きくなる。

図６は、３次バンドパスフィルタの伝達特性を例示する模式図である。
図６（ａ）は、横軸に周波数をとり縦軸にＳパラメータＳ_２１（順方向の伝達特性）をとり、特性周波数の異なる５つのモードの伝達特性を表している。
また、図６（ｂ）は、図６（ａ）に表した伝達特性Ｓ_２１の縦軸方向−５〜０ｄＢの部分、横軸方向３００〜９００ＭＨｚの部分を拡大して表している。
図６（ｂ）に表したように、設計値においては、通過域における伝達特性Ｓ_２１の偏差が±０．１ｄＢの範囲内に収まっている。

図７は、バンドパスフィルタの他の伝達特性を例示する模式図である。
図７においては、設計値２０ｎＨの外部インダクタ７１、７３に０．５ｎＨの寄生インダクタを追加したときの伝達特性の計算例を表している。
図７（ａ）に表したように、伝達特性Ｓ_２１が乱れている。また、図７（ｂ）は、図７（ａ）に表した伝達特性Ｓ_２１の縦軸方向−５〜０ｄＢの部分、横軸方向３００〜９００ＭＨｚの部分を拡大して表している。
図７（ｂ）に表したように、通過域の偏差が大きく劣化している。

従って、例えば、可変容量回路１１〜３３を構成するキャパシタＣＴ０〜ＣＳ２とスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓとを同じ半導体基板に形成しない場合は、キャパシタＣＴ０〜ＣＳ２とスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓとの間の配線による寄生容量、寄生インダクタなどにより、伝達特性が劣化する。
これに対し、本実施例の高周波フィルタ６１によれば、キャパシタＣＴ０〜ＣＳ２とスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓとを有する容量回路１１〜２３を同じ半導体基板に形成して１チップ化した構造のため、上記配線による伝達特性の劣化が軽減される。

ところで、本実施例の高周波フィルタ６１のように、同じ半導体基板に形成して１チップ化した構造の場合、特性を確保するためには、素子感度が低いフィルタの方が望ましい。
本実施例の高周波フィルタ６１においては、第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０を構成する可変容量回路１１〜１３、３１〜３３は、それぞれキャパシタＣＴ０〜ＣＴ２とスイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔとを直列接続した構造、また可変容量回路２１〜２３は、キャパシタＣＳ０〜ＣＳ２とスイッチ素子ＳＷ０Ｓ〜ＳＷ２Ｓとを直列接続した構造を有する。

そのため、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓがオンするとき、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓのそれぞれのオン抵抗がキャパシタＣＴ０〜ＣＳ２のそれぞれに直列に入ることになり、回路のＱが低下する。また、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓがオフのときは、それぞれの寄生容量がキャパシタＣＴ０〜ＣＳ２に並列に入ることになる。
ところで、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓは、常にオンである。そこで、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓを省略し、キャパシタＣＴ０、ＣＳ０は常に接続された状態にすることができる。

図８は、本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。
図８に表したように、本実施例の高周波フィルタ６１ａは、第４及び第６の可変容量回路１０ａ、３０ａと、第５の可変容量回路２０ａとをスター状に接続し、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。

すなわち、本実施例の高周波フィルタ６１ａは、図１に表した高周波フィルタ６１の第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０をそれぞれ第４及び第６の可変容量回路１０ａ、３０ａ、第５の可変容量回路２０ａに置き換えた構造になっている。

ここで、第４の可変容量回路１０ａ（図中破線で囲んだ部分）は、２つの可変容量回路１２、１３とキャパシタＣＴ０とを並列に接続した構造を有する。すなわち、キャパシタＣＴ０は常に接続された状態であり、上記可変容量容量回路１１からスイッチ素子ＳＷ０Ｔを省略した構造を有する。可変容量回路１２、１３は、キャパシタＣＴ１とスイッチ素子ＳＷ１Ｔとを、キャパシタＣＴ２とスイッチ素子ＳＷ２Ｔとをそれぞれ直列接続した構造を有する。

同様に、第５の可変容量回路２０ａ（図中破線で囲んだ部分）は、２つの可変容量回路２２、２３とキャパシタＣＳ０とを並列に接続した構造を有する。すなわち、キャパシタＣＳ０は常に接続された状態であり、上記可変容量回路２１からスイッチ素子ＳＷ０Ｓを省略した構造を有する。可変容量回路２２、２３は、キャパシタＣＳ１とスイッチ素子ＳＷ１Ｓとを、キャパシタＣＳ２とスイッチ素子ＳＷ２Ｓとをそれぞれ直列接続した構造を有する。

同様に、第６の可変容量回路３０ａ（図中破線で囲んだ部分）は、２つの可変容量回路３２、３３とキャパシタＣＳ０とを並列に接続した構造を有する。可変容量回路３２、３３については、上記可変容量回路１２、１３と同様である。

このように、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓを省略することにより、回路のＱが上昇し、フィルタのロス特性を改善することができる。また、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓの寄生容量による影響をなくすことができる。

また、図８に表した回路は、バンドパスフィルタ８１ａであり、本実施例の高周波フィルタ６１ａの入力端４１、出力端４２及び端子４３にインダクタ７１、７２、７３を接続した構造を備える。

図９は、図８に表したバンドパスフィルタの伝達特性を例示する模式図である。
図９に表したように、バンドパスフィルタ８１ａは、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓの抵抗成分による通過域の減衰が少なく、フィルタのロス特性が改善される。なお、図９の破線は、比較のために表したバンドパスフィルタ８１の伝達特性の模式図である。

図１０は、本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。
図１０に表したように、本実施例の高周波フィルタ６１ｂは、第７及び第９の可変容量回路１０ｂ、３０ｂと、第８の可変容量回路２０ｂとをスター状に接続し、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。

すなわち、本実施例の高周波フィルタ６１ｂは、図８に表した高周波フィルタ６１ａの第４及び第６の可変容量回路１０ａ、３０ａ、第５の可変容量回路２０ａをそれぞれ第７及び第９の可変容量回路１０ｂ、３０ｂ、第８の可変容量回路２０ｂに置き換えた構成になっている。

第７の可変容量回路１０ｂ（図中破線で囲んだ部分）は、３つの可変容量回路１２、１３、１４とキャパシタＣＴ０とを並列に接続した構造を有する。ここで、キャパシタＣＴ０、可変容量回路１２、１３については、上記高周波フィルタ６１ａと同様である。また、可変容量回路１４は、キャパシタＣＴ３とスイッチ素子ＳＷ３Ｔとを直列接続した構造を有する。

同様に、第８の可変容量回路２０ｂ（図中破線で囲んだ部分）は、３つの可変容量回路２２、２３、２４とキャパシタＣＳ０とを並列に接続した構造を有する。ここで、キャパシタＣＳ０、可変容量回路２２、２３については、高周波フィルタ６１ａと同様である。また、可変容量回路２４は、キャパシタＣＳ３とスイッチ素子ＳＷ３Ｓとを直列接続した構造を有する。

また、第９の可変容量回路３０ｂ（図中破線で囲んだ部分）は、３つの可変容量回路３２、３３、３４とキャパシタＣＴ０とを並列に接続した構造を有する。ここで、可変容量回路３２〜３４については、上記第１の可変容量回路１０ｂを構成する可変容量回路１２〜１４と同様である。

また、図１０に表した回路は、バンドパスフィルタ８１ｂであり、本実施例の高周波フィルタ６１ｂの入力端４１、出力端４２及び接続点４３にインダクタ７１、７２、７３を接続した構造を備える。

このように、本実施例の高周波フィルタ６１ｂは、高周波フィルタ６１ａの第４及び第６の可変容量回路１０ａ、３０ａ、第５の可変容量回路２０ａにさらに１系統追加した構成である。スイッチ素子ＳＷ１Ｔ〜ＳＷ３Ｔ、ＳＷ１Ｓ〜ＳＷ３Ｓのオン、オフによる特性周波数は２の３乗で８パターンとなるが、ほぼ同じ周波数特性となる組み合わせも発生することから、５段切替程度が妥当となる。その際のバンドパスフィルタの伝達特性は図１１に模式的に表したようになる。

なお、本実施例の高周波フィルタ６１ｂにおいては、第７、第８及び第９の可変容量回路１０ｂ、２０ｂ、３０ｂをそれぞれ３つの可変容量回路１２〜１４、２２〜２４、３２〜３４とキャパシタＣＴ０、ＣＳ０、ＣＴ０とにより構成している。しかし、本発明はこれに限定されるものではなく、同様の構成により任意数の可変容量回路を用い、任意数に切替可能なバンドパスフィルタを構成することができる。他の実施例についても同様である。

スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓを、例えばＭＯＳＦＥＴで構成する場合、各スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓのオン抵抗がキャパシタＣＴ０〜ＣＳ２にそれぞれ直列に入ることになり、回路のＱが低下する。従って、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓのオン抵抗は小さい方が望ましい。

ところで、可変容量回路１１〜２３の回路のＱは、キャパシタＣＴ０〜ＣＳ２の静電容量と直列に接続されるＭＯＳＦＥＴのオン抵抗の積に逆比例する。そのため、キャパシタＣＴ０〜ＣＳ２の静電容量に逆比例するようにオン抵抗を設定することにより、可変容量回路１１〜２３の回路のＱをほぼ一定にすることができる。

このように、小さい静電容量に直列に接続されるＭＯＳＦＥＴのオン抵抗を大きく設定することは、例えば、ゲート幅を小さくすることにより実現できる。ところで、ゲート幅を小さくするとＭＯＳＦＥＴの寄生容量が小さくなる。従って、小さい静電容量のキャパシタに、小さい寄生容量をもつＭＯＳＦＥＴが直列に接続されることになり、素子感度の点からも望ましい。

ところで、バンドパスフィルタは、図４に表したＴ型フィルタの他、図１２に表したようにπ型フィルタで構成することもできる。
図１２に表したように、本実施例の高周波フィルタ６３（破線で囲んだ部分）は、入力端５２と出力端５３との間に３つの直列接続した第１の可変容量回路１０、第２の可変容量回路２０、第３の可変容量回路３０を備える。また、直列接続された第１の可変容量回路１０と第２の可変容量回路２０との接続点の端子５１、入力端５２、出力端５３の各端子にインダクタ７１〜７３を接続することにより、端子５１に入力信号を入力し、出力端５３から出力信号を出力するバンドパスフィルタ８３を構成することができる。

なお、本実施例においては、第１〜第３の可変容量回路１０、２０、３０を３つ直列接続した構成を例示しているが本発明はこれに限定されない。任意数の可変容量回路を直列接続し、外部にインダクタを接続することにより、高次フィルタを構成することができる。

図１３は、本発明の実施形態に係る高周波フィルタを用いたバンドパスフィルタを例示する他の回路図である。
図１３に表したように、本実施例の高周波フィルタ６３ａは、第４の可変容量回路１０ａ、第５の可変容量回路２０ａ、第６の可変容量回路３０ａとを直列に接続し、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。

すなわち、本実施例の高周波フィルタ６３ａは、図１２に表した高周波フィルタ６３の第１の可変容量回路１０、第２の可変容量回路２０及び第３の可変容量回路３０をそれぞれ第４の可変容量回路１０ａ、第５の可変容量回路２０ａ及び第６の可変容量回路３０ａに置き換えた構成になっている。

第４の可変容量回路１０ａ、第５の可変容量回路２０ａについては、図８に表した高周波フィルタ６１ａと同様である。
また、第６の可変容量回路３０ａは、第５の可変容量回路２０ａと同様に２つの並列接続した可変容量回路３２、３３とキャパシタＣＳ０とを有する。
図８に表したバンドパスフィルタ８１ａと同様に、スイッチ素子ＳＷ１Ｔ〜ＳＷ２Ｓを切替えることにより、モード１〜３の周波数可変フィルタを構成することができる。

また、図１３に表した回路は、π型バンドパスフィルタ８３ａであり、本実施例の高周波フィルタ６３ａの端子５１、入力端５２、出力端５３のそれぞれにインダクタ７１、７２、７３を接続した構造を備える。端子５１に入力信号を入力し、出力端５３から出力信号を出力するバンドパスフィルタ８３ａを構成している。なお、インダクタ７１〜７３は、例えばチップインダクタを用いることができる。

以上、バンドパスフィルタに用いることのできる高周波フィルタの実施例について説明したが、高周波フィルタが備える可変容量回路、外部に接続するインダクタの接続点を変更することにより、バンドパスフィルタ以外にも、ローパスフィルタ、ハイパスフィルタ及びバンドイジェクトフィルタの特性を有する高周波フィルタを構成することができる。

ところで、受信装置においては、ローパスフィルタが必要となることも多い。
例えば、ＴＶ放送受信チューナにおいては、デジタル帯域（４７０ＭＨｚ〜７７０ＭＨｚ）の可変周波数型バンドパスフィルタを使用すると、アナログ帯域(４０ＭＨｚ〜４７０ＭＨｚ)の信号は受信できなくなる。

可変周波数型バンドパスフィルタと、外部スイッチによりスルーモード、または別に設けたローパスフィルタとに切替える構成とすることは可能である。デジタル帯域（４７０ＭＨｚ〜７７０ＭＨｚ）においては可変周波数型バンドパスフィルタを使用し、アナログ帯域(４０ＭＨｚ〜４７０ＭＨｚ)の信号は外部スイッチ切替によるスルーモードまたは別に設けたローパスフィルタにより受信することができる。
しかし、本実施例において、可変周波数型ハンドパスフィルタ用の高周波フィルタを１チップに集積したことから、ローパスフィルタを同じチップで実現できることが望ましい。

そこで、ローパスフィルタのモードを追加するために、バンドパスフィルタ内にスイッチを追加することでローパスフィルタを構成する。これにより、バンドパスフィルタとローパスフィルタとを１つのチップで実現することが可能となる。

再度図４のバンドパスフィルタの等価回路に戻り、入力端４１、出力端４２を短絡した場合を考えると、図１４に表した等価回路になる。
図１４に表した回路６４は、多少リップルが大きいもののローパスフィルタ８４として使用可能である。第１及び第３の可変容量回路１０、３０、第２の可変容量回路２０の容量を変化することにより、周波数調整可能なローパスフィルタ８４となる。

図１５は、本発明の実施形態に係る高周波フィルタを例示する他の回路図である。
図１５に表したように、本実施例の高周波フィルタ６４ａは、第４の可変容量回路１０ａと、第５の可変容量回路２０ａと、第６の可変容量回路３０ａと、スイッチ素子ＳＷ０とを、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。本実施例の高周波フィルタ６４ａは、入力端４１と出力端４２とを短絡または開放するスイッチ素子ＳＷ０を備えた点以外は、図８に表した高周波フィルタ６１ａと同様である。

また、図１５に表した高周波フィルタ８４ａは、本実施例の高周波フィルタ６４ａの入力端４１、出力端４２、端子４３のそれぞれにインダクタ７１、７２、７３を接続した構造を備える。
スイッチ素子ＳＷ０は、入力端４１と出力端４２とを短絡または開放するように接続されている。本実施例の高周波フィルタ６４ａは、スイッチ素子ＳＷ０をオンした場合、図１４に表した等価回路の構成となる。また、スイッチ素子ＳＷ０をオフした場合、図８に表したバンドパスフィルタ８１ａの構成となる。

このように、本実施例の高周波フィルタ６４ａを用いれば、バンドパス、ローパスの両モードを備えた可変フィルタを構成することができる。
ところで、図１４の等価回路において、第２の可変容量回路２０がない場合は、高周波フィルタ６５は、図１６の破線で囲んだ等価回路となる。
図１６に表した高周波フィルタ８５は、伝送ゼロ点をもつ特性を有し、例えば、楕円フィルタを構成することにより周波数特性のよいローパスフィルタを実現することができる。

図１７は、本発明の実施形態に係る高周波フィルタを例示する他の回路図である。
図１７に表したように、本実施例の高周波フィルタ６５ａは、第４の可変容量回路１０ａと、第２の可変容量回路２０と、第６の可変容量回路３０ａと、スイッチ素子ＳＷ０とを、同じ半導体基板に形成して１チップ化した構造を備える（図中実線で囲んだ部分）。第４の可変容量回路１０ａ、第２の可変容量回路２０及び第６の可変容量回路３０ａは、スター状に接続され、第４及び第６の可変容量回路１０ａ、３０ａ、第２の可変容量回路２０の各端子は、外部端子と電気的に接続されている。すなわち、本実施例の高周波フィルタ６５ａは、図１５に表した高周波フィルタ６４ａの第５の可変容量回路２０ａを第２の可変容量回路２０に置き換えた構成となっている。

ここで、第４及び第６の可変容量回路１０ａ、３０ａは、図８に表したものと同様であり、また、第２の可変容量回路２０は、図１に表したものと同様である。すなわち、第４及び第６の可変容量回路１０ａ、３０ａは、１つのキャパシタＣＴ０は常に接続された構成を有し、可変容量回路１２、１３、３２、３３はスイッチ素子ＳＷ１Ｔ、ＳＷ２Ｔによりオン、オフ可能な構成を有する。また、第２の可変容量回路２０は、すべての可変容量回路２１〜２３がスイッチ素子ＳＷ０Ｓ〜ＳＷ２Ｓによりオン、オフ可能な構成を有する。

図１８は、各モードにおけるスイッチ素子ＳＷ０、スイッチ素子ＳＷ１Ｔ〜ＳＷ２Ｓの状態を表す模式図である。
モード１〜３においてスイッチ素子ＳＷ０はオフであり、モード０においてスイッチ素子ＳＷ０はオンである。また、モード０のおいては、スイッチ素子ＳＷ０Ｓ〜ＳＷ２Ｓはオフであり、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｔをオン、オフすることにより、ローパスフィルタの特性周波数を変化させることができる。

モード１においては、スイッチ素子ＳＷ０Ｔ〜ＳＷ２Ｓのすべてがオンである。モード２においては、スイッチ素子ＳＷ０Ｔ、ＳＷ１Ｔ、ＳＷ０Ｓ、ＳＷ１Ｓの各２つがオンで他のスイッチ素子ＳＷ２Ｔ、ＳＷ２Ｓがオフであり、モード３においては、スイッチ素子ＳＷ０Ｔ、ＳＷ０Ｓの各１つがオンで他のスイッチ素子ＳＷ１Ｔ、ＳＷ２Ｔ、ＳＷ１Ｓ、ＳＷ２Ｓがオフである。このように、第４及び第６の可変容量回路１０ａ、３０ａ、第２の可変容量回路２０の静電容量はモード１において最大値、モード３において最小値となり、モード２において、中間の値となる。

図１９は、図１７に表した高周波フィルタの伝達特性を例示する模式図である。
図１９に表したように、本実施例の高周波フィルタ６５ａを用いた高周波フィルタ８５ａは、モード０のときローパスフィルタであり、楕円フィルタの特性を有する場合を例示している。
また、モード１〜３のときバンドパスフィルタであり、バターワースまたはチェビシェフ特性を実現できる。

図２０は、本発明の実施形態に係る高周波フィルタを例示する他の回路図である。
図２０に表したように、本実施例の高周波フィルタ６５ｂにおいては、第７及び第９の可変容量回路１０ｂ、３０ｂはそれぞれ３つの可変容量回路１２〜１４、３２〜３４とキャパシタＣＴ０を有し、第８の可変容量回路２０ｃは、４つの可変容量回路２１〜２４を有する場合を例示している。これ以外の点については、図１７に表した高周波フィルタ６５ａと同様である。

高周波フィルタ６５ｂを用いた高周波フィルタ８５ｂは、スイッチ素子ＳＷ０がオンのモード０のとき、図１６に表した等価回路となり、ローパスフィルタとなる。
またスイッチ素子ＳＷ０がオフのモード１〜５のときは、図１０に表したバンドパスフィルタ８１ｂと同様な構成となる。

図２１は、図２０に表した高周波フィルタの伝達特性を例示する模式図である。
図２１に表したように、本実施例の高周波フィルタ６５ｂを用いれば、入力端４１、出力端及び端子４３のそれぞれにインダクタ７１〜７３を接続することにより、特性周波数の調整が可能なローパスフィルタと、特性周波数の多段切替が可能なバンドパスフィルタとを構成することができる。

以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、高周波フィルタを構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施形態として上述した高周波フィルタを基にして、当業者が適宜設計変更して実施し得る全ての高周波フィルタも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

１０ 第１の可変容量回路
１０ｂ 第７の可変容量回路
１１〜１４、２１〜２４、３１〜３４ 可変容量回路
２０ 第２の可変容量回路
２０ｂ 第８の可変容量回路
３０ 第３の可変容量回路
３０ａ 第６の可変容量回路
３０ｂ 第９の可変容量回路
４０、１０ａ 第４の可変容量回路
４１、５２ 入力端
４２、５３ 出力端
４３ 接続点
４４、４５、５１ 端子
５０、２０ａ 第５の可変容量回路
６１〜６５ｂ、８４〜８５ｂ 高周波フィルタ
７１〜７５ インダクタ
８１〜８３ａ バンドパスフィルタ
ＣＴ０〜ＣＴ３、ＣＳ０〜ＣＳ３ キャパシタ
ＳＷ０、ＳＷ０Ｓ〜ＳＷ３Ｓ、ＳＷ０Ｔ〜ＳＷ３Ｔ スイッチ素子

Claims (5)

1. 入力端、出力端ならびに入力端及び出力端間であって、同一の半導体基板に形成されたキャパシタと前記キャパシタに直列的に接続されたスイッチ素子とを有してなる可変容量回路を備えたことを特徴とする高周波フィルタ。
2. 直列接続された２以上の前記可変容量回路及び前記直列接続された２以上の前記可変容量回路どうしの接続点と接地との間に接続された可変容量回路をさらに備え、前記入力端と前記出力端と前記接続点との少なくともいずれかにインダクタを接続する高周波フィルタであって、
   前記スイッチ素子を制御することにより、前記可変容量回路の静電容量を可変として前記インダクタを接続したときの通過域と阻止域との境界となる特性周波数を可変としたことを特徴とする請求項１記載の高周波フィルタ。
3. 前記入力端と前記出力端との間を開放または短絡するスイッチ素子をさらに備え、前記入力端と前記出力端との間を開放または短絡するスイッチ素子を制御することにより前記インダクタを接続したときの特性をバンドパスフィルタまたはローパスフィルタに変化できることを特徴とする請求項２または３に記載の高周波フィルタ。
4. 前記可変容量回路における前記スイッチ素子のオン抵抗は、直列に接続された前記キャパシタの容量に逆比例していることを特徴とする請求項１〜３のいずれか１つに記載の高周波フィルタ。
5. 前記入力端、前記出力端及び前記接続点の少なくともいずれかに接続されるインダクタをさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の高周波フィルタ。

Images