JP2010211739A - 障害対応システムおよび障害対応方法 - Google Patents
障害対応システムおよび障害対応方法 Download PDFInfo
- Publication number
- JP2010211739A JP2010211739A JP2009059844A JP2009059844A JP2010211739A JP 2010211739 A JP2010211739 A JP 2010211739A JP 2009059844 A JP2009059844 A JP 2009059844A JP 2009059844 A JP2009059844 A JP 2009059844A JP 2010211739 A JP2010211739 A JP 2010211739A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- processor
- occurred
- processors
- configuration control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】障害検出部102は、CPU1−1〜1−nのいずれかに発生した障害を検出する。構成制御装置103は、障害検出部102がCPU1−1〜1−nのいずれかに障害が発生したことを検出した場合に、障害が発生したプロセッサ(CPU1−1〜1−n)に割り当てられているハードウェア資源を他のプロセッサに割り当てる。
【選択図】図1
Description
2−1〜2−n メモリ
3−1〜3−n ノースブリッジ
4−1〜4−n ボード
5 サウスブリッジ
6−1〜6−n PCIバス
7−1〜7−n PCIスロット
8−1〜8−n OS
9−1〜9−n MPU
10−1〜10−n TLB
11−1〜11−n ページテーブルレジスタ
12−1〜12−n ページテーブル
13−1〜13−n メモリ空間
100 障害検出手段
101 構成制御手段
102 障害検出部
103 構成制御装置
104 コンピュータシステム
105 主記憶領域
Claims (7)
- 複数のプロセッサと前記プロセッサに割り当てられたハードウェア資源とを備えたコンピュータシステムに発生した障害に対応する障害対応システムにおいて、
前記プロセッサに障害が発生したことを検出する障害検出手段と、
前記障害検出手段が前記複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているハードウェア資源を他のプロセッサに割り当てる構成制御手段とを備えた
ことを特徴とする障害対応システム。 - 構成制御手段は、障害検出手段が複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているハードウェア資源を予め決められた他のプロセッサに割り当てる
請求項1に記載の障害対応システム。 - ハードウェア資源はPCIバスを含み、
構成制御手段は、障害検出手段が複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているPCIバスを他のプロセッサに割り当てる
請求項1または請求項2に記載の障害対応システム。 - ハードウェア資源はメモリを含み、
構成制御手段は、障害検出手段が複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているメモリの領域を他のプロセッサに割り当てる
請求項1から請求項3のうちいずれか1項に記載の障害対応システム。 - 構成制御手段は、障害が発生したプロセッサに割り当てられているメモリの領域を示す識別子を他のプロセッサに割り当てることによって、前記障害が発生したプロセッサに割り当てられているメモリの領域を他のプロセッサに割り当てる
請求項4に記載の障害対応システム。 - 複数のプロセッサと前記プロセッサに割り当てられたハードウェア資源とを備えたコンピュータシステムに発生した障害に対応する障害対応方法において、
前記プロセッサに障害が発生したことを検出する障害検出ステップと、
前記障害検出ステップで前記複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているハードウェア資源を他のプロセッサに割り当てる構成制御ステップとを備えた
ことを特徴とする障害対応方法。 - 構成制御ステップで、障害検出ステップにおいて複数のプロセッサのうち一のプロセッサに障害が発生したことを検出した場合に、前記障害が発生したプロセッサに割り当てられているハードウェア資源を予め決められた他のプロセッサに割り当てる
請求項6に記載の障害対応方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059844A JP5359410B2 (ja) | 2009-03-12 | 2009-03-12 | 障害対応システムおよび障害対応方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009059844A JP5359410B2 (ja) | 2009-03-12 | 2009-03-12 | 障害対応システムおよび障害対応方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010211739A true JP2010211739A (ja) | 2010-09-24 |
JP5359410B2 JP5359410B2 (ja) | 2013-12-04 |
Family
ID=42971787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009059844A Active JP5359410B2 (ja) | 2009-03-12 | 2009-03-12 | 障害対応システムおよび障害対応方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359410B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166960A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 共有メモリに個別領域を有するマルチプロセッサシステム |
JP2005173830A (ja) * | 2003-12-09 | 2005-06-30 | Nec Corp | コンピュータシステム及びプログラム |
JP2006511878A (ja) * | 2002-12-19 | 2006-04-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプロセッサシステムにおけるハイパートランスポートルーティングテーブルをプログラミングするための方法及びシステム |
JP2006201881A (ja) * | 2005-01-18 | 2006-08-03 | Fujitsu Ltd | 情報処理装置およびシステムバス制御方法 |
JP2006209456A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 複数の処理ノードをシリアルバスにより相互接続する装置 |
JP2006521593A (ja) * | 2003-03-25 | 2006-09-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンピュータシステム構造ないしルーティングのコンフィグレーションを行う方法及びルーティング表現 |
JP2007041953A (ja) * | 2005-08-04 | 2007-02-15 | Mitsubishi Heavy Ind Ltd | 制御装置のバックアップ方法及びコンピュータプログラム、並びに制御システム |
JP2008204315A (ja) * | 2007-02-22 | 2008-09-04 | Nec Corp | 仮想サーバシステム |
-
2009
- 2009-03-12 JP JP2009059844A patent/JP5359410B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001166960A (ja) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | 共有メモリに個別領域を有するマルチプロセッサシステム |
JP2006511878A (ja) * | 2002-12-19 | 2006-04-06 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | マルチプロセッサシステムにおけるハイパートランスポートルーティングテーブルをプログラミングするための方法及びシステム |
JP2006521593A (ja) * | 2003-03-25 | 2006-09-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンピュータシステム構造ないしルーティングのコンフィグレーションを行う方法及びルーティング表現 |
JP2005173830A (ja) * | 2003-12-09 | 2005-06-30 | Nec Corp | コンピュータシステム及びプログラム |
JP2006201881A (ja) * | 2005-01-18 | 2006-08-03 | Fujitsu Ltd | 情報処理装置およびシステムバス制御方法 |
JP2006209456A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 複数の処理ノードをシリアルバスにより相互接続する装置 |
JP2007041953A (ja) * | 2005-08-04 | 2007-02-15 | Mitsubishi Heavy Ind Ltd | 制御装置のバックアップ方法及びコンピュータプログラム、並びに制御システム |
JP2008204315A (ja) * | 2007-02-22 | 2008-09-04 | Nec Corp | 仮想サーバシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5359410B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9760455B2 (en) | PCIe network system with fail-over capability and operation method thereof | |
US7660912B2 (en) | I/O adapter LPAR isolation in a hypertransport environment | |
US7617340B2 (en) | I/O adapter LPAR isolation with assigned memory space | |
JP6328134B2 (ja) | クラスタ化されたコンピュータ・システムで通信チャネルのフェイルオーバを実行する方法、装置、およびプログラム | |
KR101885185B1 (ko) | 스위치들 내의 어드레스 캐싱 | |
US8346997B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create redundant configurations | |
US9286148B1 (en) | Hardware-assisted interthread push communication | |
US20080168208A1 (en) | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs | |
US8285911B2 (en) | Computer apparatus, computer system and adapter carry-over method | |
US9575825B2 (en) | Push instruction for pushing a message payload from a sending thread to a receiving thread | |
US20050216696A1 (en) | Multi-processor system and memory accessing method | |
JP2010039760A (ja) | 計算機システム及びバス割当方法 | |
TW201020927A (en) | Information handling system including dynamically merged physical partitions | |
US8521920B2 (en) | Data processor | |
US20160179590A1 (en) | Addressing for inter-thread push communication | |
JP6070732B2 (ja) | 入出力制御装置、入出力制御システム、入出力制御方法、および、プログラム | |
US20080168207A1 (en) | I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory | |
EP3355181B1 (en) | Method and apparatus for responding to request based on node controller | |
JP2010218449A (ja) | リソース割り当てシステム、及びリソース割り当て方法 | |
US8139595B2 (en) | Packet transfer in a virtual partitioned environment | |
US20160179517A1 (en) | Non-serialized push instruction for pushing a message payload from a sending thread to a receiving thread | |
JP2013257695A (ja) | コンピュータシステム | |
JP5359410B2 (ja) | 障害対応システムおよび障害対応方法 | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
US9753859B2 (en) | Input output value prediction with physical or virtual addressing for virtual environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |