JP2010206629A - Receiving apparatus, amplitude control method, and program - Google Patents

Receiving apparatus, amplitude control method, and program Download PDF

Info

Publication number
JP2010206629A
JP2010206629A JP2009050860A JP2009050860A JP2010206629A JP 2010206629 A JP2010206629 A JP 2010206629A JP 2009050860 A JP2009050860 A JP 2009050860A JP 2009050860 A JP2009050860 A JP 2009050860A JP 2010206629 A JP2010206629 A JP 2010206629A
Authority
JP
Japan
Prior art keywords
digital signal
amplitude
analog
unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009050860A
Other languages
Japanese (ja)
Inventor
Shinsei Takeno
信征 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2009050860A priority Critical patent/JP2010206629A/en
Publication of JP2010206629A publication Critical patent/JP2010206629A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a receiving apparatus in which a D/A conversion section and related analog components can be deleted. <P>SOLUTION: A reception amplifier 1 amplifies and frequency-converts a received analog signal to generate an output signal. An analog/digital conversion section 2 converts the output signal of the reception amplifier 1 to a digital signal. Meanwhile, a desired digital signal is stored in a reference amplitude memory 52. A comparison control section 51 compares the output of the analog/digital conversion section 2 with the digital signal stored in the reference amplitude memory 52 and outputs difference control information S6 corresponding to the result of the comparison. A level corrector 53 corrects the output of the analog/digital conversion section 2 based on the difference control information S6 to provide a corrected output. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、W−CDMA(Wideband Code Division Multiple Access)方式を用いた携帯電話等の分野において用いられる受信装置および振幅制御方法並びにプログラムに関するものである。   The present invention relates to a receiving apparatus, an amplitude control method, and a program used in the field of a mobile phone or the like using a W-CDMA (Wideband Code Division Multiple Access) system.

一般に、W−CDMAの受信装置は、A/D変換部への受信アナログ入力を一定にし、受信デジタル信号の振幅が所望の値になるようにAGC(Auto Gain Control)を行っている。 この種の受信装置のAGCを図7を参照して説明する。
この図に示す受信装置は、受信増幅部71、アナログ/デジタル(A/D)変換部72及び演算部75を備える。
受信増幅部71はアンテナからの受信アナログ信号S71を増幅する。アナログ/デジタル(A/D)変換部72は受信増幅部71の出力を受信デジタル信号S72に変換する。演算部75は、所望のデジタル信号の振幅と受信デジタル信号S72の振幅の差分を算出し、デジタル/アナログ(D/A)変換部76に制御情報S76を出力する。D/A変換部76は、制御情報S76をアナログ信号に変換し、受信増幅部71の可変減衰部73へ出力する。
受信増幅部71は、増幅部11と帯域通過フィルタ12と可変減衰部73と周波数変換部13とから構成される。演算部75は、所望のデジタル信号の振幅をあらかじめ記憶した基準振幅メモリ部752と、受信デジタル信号S72と所望のデジタル信号の振幅を比較し、振幅の差分の制御情報S76をD/A変換部76に出力する比較制御部751とから構成される。
In general, a W-CDMA receiver performs AGC (Auto Gain Control) so that the received analog input to the A / D converter is constant and the amplitude of the received digital signal becomes a desired value. AGC of this type of receiving apparatus will be described with reference to FIG.
The receiving apparatus shown in this figure includes a reception amplification unit 71, an analog / digital (A / D) conversion unit 72, and a calculation unit 75.
The reception amplification unit 71 amplifies the reception analog signal S71 from the antenna. An analog / digital (A / D) conversion unit 72 converts the output of the reception amplification unit 71 into a reception digital signal S72. The arithmetic unit 75 calculates the difference between the amplitude of the desired digital signal and the amplitude of the received digital signal S 72, and outputs control information S 76 to the digital / analog (D / A) converter 76. The D / A conversion unit 76 converts the control information S76 into an analog signal and outputs it to the variable attenuation unit 73 of the reception amplification unit 71.
The reception amplification unit 71 includes an amplification unit 11, a band pass filter 12, a variable attenuation unit 73, and a frequency conversion unit 13. The calculation unit 75 compares the amplitude of the desired digital signal with the reference amplitude memory unit 752 that stores the amplitude of the desired digital signal in advance, and compares the amplitude difference control information S76 with the D / A conversion unit. And a comparison control unit 751 that outputs to 76.

特開2000−174623号公報JP 2000-174623 A 特開2001−245008号公報JP 2001-245008 A 特開2003−152479号公報JP 2003-152479 A

ところで、上述した受信装置にあっては、受信アナログ信号S71を所望の受信デジタル信号S75に補正するAGCを行うため、受信増幅部71の可変減衰部73をD/A変換部76から出力するアナログ信号によって制御するようになっているので、アナログ部品およびD/A変換部76が削除できない問題があった。   By the way, in the above-described receiving apparatus, the analog signal output from the D / A converter 76 is the variable attenuation unit 73 of the reception amplifying unit 71 in order to perform AGC for correcting the received analog signal S71 to the desired received digital signal S75. There is a problem that the analog parts and the D / A converter 76 cannot be deleted because they are controlled by signals.

本発明は、このような事情に鑑みてなされたもので、その目的は、D/A変換部およびそれに伴うアナログ部品を削除することができる受信装置および振幅制御方法並びにプログラムを提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a receiving apparatus, an amplitude control method, and a program that can delete a D / A converter and an accompanying analog component. .

本発明は、受信アナログ信号を増幅し周波数変換して出力する受信増幅部と、前記受信増幅部の出力信号をデジタル信号に変換するアナログ/デジタル変換器と、所望のデジタル信号が記憶された基準振幅メモリ部と、前記アナログ/デジタル変換器の出力と前記基準振幅メモリ部に記憶されたデジタル信号とを比較し、比較結果に対応する差分制御情報を出力する比較制御部と、前記アナログ/デジタル変換器の出力を前記差分制御情報に基づいて補正し出力するレベル補正部とを具備することを特徴とする受信装置である。   The present invention relates to a reception amplifying unit that amplifies a received analog signal, converts the frequency and outputs the signal, an analog / digital converter that converts the output signal of the reception amplifying unit into a digital signal, and a reference in which a desired digital signal is stored An amplitude memory unit, a comparison control unit that compares an output of the analog / digital converter and a digital signal stored in the reference amplitude memory unit, and outputs difference control information corresponding to a comparison result; and the analog / digital unit A receiving apparatus comprising: a level correcting unit that corrects and outputs the output of the converter based on the difference control information.

また、本発明は、受信したアナログ信号をA/D変換部にてアナログ/デジタル変換して得られた受信デジタル信号の振幅を所定の値に制御する受信装置における振幅制御方法において、前記受信デジタル信号と予め記憶された所望のデジタル信号との振幅の比較を行う比較処理と、前記比較処理において検出された振幅の差分が最小となるように前記受信デジタル信号の振幅を補正する補正処理とを有することを特徴とする受信装置における振幅制御方法である。   The present invention also relates to an amplitude control method in a receiving apparatus for controlling the amplitude of a received digital signal obtained by analog / digital conversion of a received analog signal by an A / D converter to a predetermined value. A comparison process for comparing the amplitude of the signal with a desired digital signal stored in advance, and a correction process for correcting the amplitude of the received digital signal so that the difference in amplitude detected in the comparison process is minimized. It is the amplitude control method in the receiver characterized by having.

また、本発明は、受信したアナログ信号をA/D変換部にてアナログ/デジタル変換して得られた受信デジタル信号の振幅を所定の値に制御するプログラムにおいて、前記受信デジタル信号と予め記憶された所望のデジタル信号との振幅の比較を行い差分を検出する比較処理と、前記比較処理において検出された振幅の差分が最小となるように前記受信デジタル信号の振幅を補正する補正処理とをコンピュータに実行させるためのプログラムである。   Further, the present invention provides a program for controlling the amplitude of a received digital signal obtained by analog / digital conversion of the received analog signal by an A / D converter to a predetermined value, and is stored in advance as the received digital signal. Comparison processing for comparing the amplitude with the desired digital signal and detecting the difference, and correction processing for correcting the amplitude of the received digital signal so that the difference in amplitude detected in the comparison processing is minimized It is a program for making it run.

本発明によれば、受信デジタル信号と予め記憶された所望のデジタル信号との差分が最小となるように受信デジタル信号の振幅を補正するようにしたので、従来、AGCのために必要となっていたアナログ部品およびD/A変換部を削除することができる効果がある。   According to the present invention, the amplitude of the received digital signal is corrected so that the difference between the received digital signal and the desired digital signal stored in advance is minimized. Further, there is an effect that the analog parts and the D / A conversion unit can be deleted.

本発明の一実施形態による受信装置の構成を示すブロック図である。It is a block diagram which shows the structure of the receiver by one Embodiment of this invention. 図1に示すレベル補正部53の構成を示すブロック図である。It is a block diagram which shows the structure of the level correction | amendment part 53 shown in FIG. 図1における比較制御部51の構成を示すブロック図である。It is a block diagram which shows the structure of the comparison control part 51 in FIG. 図2に示すレベル補正部53の動作を説明するための図である。It is a figure for demonstrating operation | movement of the level correction | amendment part 53 shown in FIG. 図1に示す比較制御部51から出力される差分制御情報S6を示す図である。It is a figure which shows difference control information S6 output from the comparison control part 51 shown in FIG. 図1に示す演算部5の動作を説明するための図である。It is a figure for demonstrating operation | movement of the calculating part 5 shown in FIG. 従来の受信装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional receiver.

以下、図面を参照し、本発明の実施形態について説明する。
図1は、本発明の一実施形態による受信装置の構成を示すブロック図である。この受信装置は、受信増幅部1、アナログ/デジタル(A/D)変換部2及び演算部5を備える。
受信増幅部1はアンテナからの受信アナログ信号S1を増幅し、受信アナログ信号S1aを出力する。アナログ/デジタル(A/D)変換部2は、受信アナログ信号S1aを受信デジタル信号S2に変換する。演算部5は、所望のデジタル信号の振幅と受信デジタル信号S2の振幅の差分を算出し、算出した差分に応じて受信デジタル信号S2を補正し受信デジタル信号S5として出力する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a receiving apparatus according to an embodiment of the present invention. The receiving apparatus includes a reception amplification unit 1, an analog / digital (A / D) conversion unit 2, and a calculation unit 5.
The reception amplification unit 1 amplifies the reception analog signal S1 from the antenna and outputs the reception analog signal S1a. The analog / digital (A / D) converter 2 converts the received analog signal S1a into a received digital signal S2. The computing unit 5 calculates the difference between the amplitude of the desired digital signal and the amplitude of the received digital signal S2, corrects the received digital signal S2 according to the calculated difference, and outputs the received digital signal S5.

受信増幅部1は、増幅部11と帯域通過フィルタ12と周波数変換部13とから構成される。演算部5は、所望のデジタル信号の振幅をあらかじめ記憶した基準振幅メモリ部52と、受信デジタル信号S2と所望のデジタル信号の振幅を比較する比較制御部51と、受信デジタル信号S2の振幅と所望のデジタル信号の振幅差分を補正するレベル補正部53とから構成される。   The reception amplification unit 1 includes an amplification unit 11, a band pass filter 12, and a frequency conversion unit 13. The arithmetic unit 5 includes a reference amplitude memory unit 52 that stores the amplitude of a desired digital signal in advance, a comparison control unit 51 that compares the amplitude of the received digital signal S2 and the desired digital signal, and the amplitude of the received digital signal S2 and the desired value. And a level correction unit 53 that corrects the amplitude difference of the digital signal.

図2は、レベル補正部53の構成を示すブロック図である。このレベル補正部53は、ビットシフト部30、ビットシフト部31〜37、スイッチ40〜47及び加算部50を備える。
ビットシフト部30は入力した受信デジタル信号S2をそのまま出力する。ビットシフト部31〜37は、入力した受信デジタル信号S2の出力ビットを予めシフトさせ入力した振幅値に対して出力の振幅値を減衰させた受信デジタル信号を出力する。スイッチ40〜47は、比較制御部51からの差分制御情報S6によりオン/オフ制御される。加算部50は、オン/オフ制御されたスイッチ40〜47を介して入力されるビットシフト部30〜37の出力を加算し、一つの受信デジタル信号S5として出力する。
FIG. 2 is a block diagram showing the configuration of the level correction unit 53. The level correction unit 53 includes a bit shift unit 30, bit shift units 31 to 37, switches 40 to 47, and an addition unit 50.
The bit shift unit 30 outputs the received digital signal S2 as it is. The bit shift units 31 to 37 shift the output bits of the input reception digital signal S2 in advance and output the reception digital signal in which the output amplitude value is attenuated with respect to the input amplitude value. The switches 40 to 47 are on / off controlled by the difference control information S6 from the comparison control unit 51. The adder 50 adds the outputs of the bit shifters 30 to 37 input via the switches 40 to 47 controlled to be turned on / off, and outputs the result as one received digital signal S5.

図3は、比較制御部51の構成を示すブロック図である。この比較制御部51は、平均処理部182、比較器184及び制御部185を備える。
平均処理部182は、入力される受信デジタル信号S2を任意の一定時間蓄積し平均化した平均受信電力データS31を出力する。比較器184は、平均受信電力データS31と基準振幅メモリ部52にあらかじめ設定された基準電力データS32との比較を行い、差分を示す振幅情報S33を出力する。制御部185は、振幅情報S33を元に8ビットの差分制御情報S6を出力する。
FIG. 3 is a block diagram illustrating a configuration of the comparison control unit 51. The comparison control unit 51 includes an average processing unit 182, a comparator 184, and a control unit 185.
The average processing unit 182 outputs average received power data S31 obtained by accumulating and averaging the input received digital signal S2 for an arbitrary fixed time. The comparator 184 compares the average received power data S31 and the reference power data S32 preset in the reference amplitude memory unit 52, and outputs amplitude information S33 indicating the difference. The control unit 185 outputs 8-bit difference control information S6 based on the amplitude information S33.

次に、上述した受信装置の動作について説明する。
アンテナから受信した受信アナログ信号S1は、受信増幅部1で増幅、帯域制限、および周波数変換され、A/D変換部2で受信デジタル信号S2に変換される。受信デジタル信号S2が、演算部5に入力され、演算部5は受信デジタル信号S2を所望の振幅の受信デジタル信号にレベル補正し、受信デジタル信号S5として出力する。演算部5では、比較制御部51およびレベル補正部53に受信デジタル信号S2が入力される。比較制御部51は、基準振幅メモリ部52に予め記憶された所望のデジタル信号と受信デジタル信号S2を比較して差分制御情報S6を出力する。
Next, the operation of the above receiving apparatus will be described.
The reception analog signal S1 received from the antenna is amplified, band limited, and frequency-converted by the reception amplification unit 1, and converted to the reception digital signal S2 by the A / D conversion unit 2. The received digital signal S2 is input to the arithmetic unit 5, and the arithmetic unit 5 corrects the level of the received digital signal S2 to a received digital signal having a desired amplitude and outputs the received digital signal S5. In the calculation unit 5, the received digital signal S <b> 2 is input to the comparison control unit 51 and the level correction unit 53. The comparison control unit 51 compares a desired digital signal stored in advance in the reference amplitude memory unit 52 with the received digital signal S2, and outputs difference control information S6.

次に、図2に示すレベル補正部53の動作について説明する。ビットシフト部30は、入力された受信デジタル信号S1をそのまま出力し、ビットシフト部31〜37は、入力された受信デジタル信号S1を、それぞれ1、2、3、4、5、6、7ビットだけLSB側へシフトして出力している。スイッチ40〜47は、差分制御情報S6によりオン/オフ制御され、ビットシフト部30〜37の出力を選択して加算部50に出力する。   Next, the operation of the level correction unit 53 shown in FIG. 2 will be described. The bit shift unit 30 outputs the input reception digital signal S1 as it is, and the bit shift units 31 to 37 output the input reception digital signal S1 to 1, 2, 3, 4, 5, 6, 7 bits, respectively. Is shifted to the LSB side and output. The switches 40 to 47 are ON / OFF controlled by the difference control information S6, select the outputs of the bit shift units 30 to 37, and output them to the adder unit 50.

ここで、デジタル信号化された受信デジタル信号の振幅値は2進数で表現されている。2進数は桁が1つ下がるとその数字は今までの1/2倍、桁が1つ上がるとその数字は今までの2倍の大きさを示すことになる。よって、2進数で表現された振幅値は、nビット下がると1/2倍、nビット上がると2倍の振幅値になる。例えば、受信信号出力を補正して、2dB分のRF信号出力電圧を減衰させる(−2dB)場合、振幅比で“0.794328234”となる。1以下の数を2進数で表現した場合、少数点以下のそれぞれの桁は、図4(a)に示すような値となる。よって、“−2dB”を2進数で表現すると、図4(b)に示すように“0.1100110”となる。したがって、レベル補正部53では、受信デジタル信号を補正するためには、1ビットシフト部31、2ビットシフト部32、5ビットシフト部35、6ビットシフト部36の組み合わせを加算部50で加算すればよい。ここで、加算部50の出力ビット数は、入力するベースバンド信号の最大振幅値に対して2ビット以上大きなビット数とする。 Here, the amplitude value of the received digital signal converted into a digital signal is expressed in binary. When a digit is lowered by one digit, the number is ½ times the current number, and when the digit is incremented by one, the number is twice as large as before. Therefore, the amplitude value represented by binary number, n bits decreases the 1/2 n times, up n bits becomes an amplitude value of 2 n times. For example, when the received signal output is corrected and the RF signal output voltage for 2 dB is attenuated (−2 dB), the amplitude ratio is “0.794328234”. When a number of 1 or less is expressed in binary, each digit after the decimal point has a value as shown in FIG. Therefore, when “−2 dB” is expressed in binary, it becomes “0.1100110” as shown in FIG. Therefore, the level correction unit 53 adds the combination of the 1-bit shift unit 31, the 2-bit shift unit 32, the 5-bit shift unit 35, and the 6-bit shift unit 36 in the addition unit 50 in order to correct the received digital signal. That's fine. Here, the number of output bits of the adding unit 50 is set to a number of bits larger by 2 bits or more than the maximum amplitude value of the input baseband signal.

図5は、レベル補正部53で設定される補正値に対するスイッチ部40〜47の組み合わせを示している。スイッチ部40〜47の制御により加算部50に入力されるビットシフト部30〜37が選択され、加算部50の出力が補正後の受信デジタル信号S5となる。ここでは、設定したいレベル補正値を理想dB値、その理想dB値を比にした値を真値として表現する。そしてこのレベル補正部53により実際に設定される補正値を近似dB値とする。例えば、補正値“−2dB”は、近似dB値として、“−1.972dB”という値で実現することができる。ビットシフト部を設ける数を増やせば増やすほど、理想dB値と近似dB値の間の誤差は小さくなるが、ビットシフト部が7つの場合でも、この誤差は、実用上問題ないほど小さくなっている。   FIG. 5 shows combinations of the switch units 40 to 47 with respect to the correction values set by the level correction unit 53. The bit shift units 30 to 37 input to the adding unit 50 are selected by the control of the switch units 40 to 47, and the output of the adding unit 50 becomes the corrected received digital signal S5. Here, the level correction value to be set is expressed as an ideal dB value, and a value obtained by comparing the ideal dB value as a ratio is expressed as a true value. The correction value actually set by the level correction unit 53 is set as an approximate dB value. For example, the correction value “−2 dB” can be realized as a value of “−1.972 dB” as an approximate dB value. As the number of bit shift units increases, the error between the ideal dB value and the approximate dB value decreases. However, even when there are seven bit shift units, this error is small enough to cause no practical problem. .

ここで、図6(a)に示す受信レベル信号S2の振幅のレベル補正値“ΔαdB”が“−0.8dB”の場合の補正について説明する。図3の比較制御部51の制御部185から、レベル補正値“−0.8dB”を設定する差分制御情報S6を出力する。制御部185には、あらかじめ図5に示すレベル補正値に対するスイッチ40〜47の組み合わせが設定されており、この場合、差分制御情報S6として"01110101“が出力される。この差分制御情報S6により、図2のレベル補正部53のスイッチ41、42、43、45、47がオンとされる。従って、加算部50から出力される受信デジタル信号S5の振幅は、入力信号を1/2、1/4、1/8、1/32、1/64倍したデジタル信号を加算した値で出力される。レベル補正部53から出力される受信デジタル信号S5は、入力された受信デジタル信号S2の振幅に対して“−0.8dB”減衰されているので、受信デジタル信号S5は所望の受信振幅になる。   Here, correction when the level correction value “ΔαdB” of the amplitude of the reception level signal S2 shown in FIG. 6A is “−0.8 dB” will be described. Difference control information S6 for setting the level correction value “−0.8 dB” is output from the control unit 185 of the comparison control unit 51 of FIG. In the control unit 185, combinations of the switches 40 to 47 with respect to the level correction values shown in FIG. 5 are set in advance. In this case, “01110101” is output as the difference control information S6. With this difference control information S6, the switches 41, 42, 43, 45, 47 of the level correction unit 53 in FIG. 2 are turned on. Accordingly, the amplitude of the received digital signal S5 output from the adder 50 is output as a value obtained by adding digital signals obtained by multiplying the input signal by 1/2, 1/4, 1/8, 1/32, or 1/64. The Since the reception digital signal S5 output from the level correction unit 53 is attenuated by “−0.8 dB” with respect to the amplitude of the input reception digital signal S2, the reception digital signal S5 has a desired reception amplitude.

同様に、図6(b)に示す振幅のレベル補正値“ΔβdB”が“+1.2dB”の場合の補正について説明する。この場合、比較制御部51から差分制御情報S6として"10010011“が出力される。この差分制御情報S6により、図2のレベル補正部53のスイッチ40、43、46、47がオンとされる。従って、加算部50から出力される受信デジタル信号S5の振幅は、入力信号を1、1/8、1/64、1/128倍したデジタル信号を加算した値で出力される。レベル補正部53から出力される受信デジタル信号S5は、入力された受信デジタル信号S2の振幅に対して“+1.2dB”増加されているので、受信デジタル信号S5は所望の受信振幅になる。   Similarly, correction when the amplitude level correction value “Δβ dB” shown in FIG. 6B is “+1.2 dB” will be described. In this case, the comparison control unit 51 outputs “10010011” as the difference control information S6. With this difference control information S6, the switches 40, 43, 46, 47 of the level correction unit 53 in FIG. 2 are turned on. Therefore, the amplitude of the received digital signal S5 output from the adder 50 is output as a value obtained by adding digital signals obtained by multiplying the input signal by 1, 1/8, 1/64, or 1/128. Since the reception digital signal S5 output from the level correction unit 53 is increased by “+1.2 dB” with respect to the amplitude of the input reception digital signal S2, the reception digital signal S5 has a desired reception amplitude.

次に、図3を参照し比較制御部51の動作について説明する。受信デジタル信号S2と基準振幅メモリ部52にあらかじめ設定された基準電力データS32はそれぞれ比較制御部51に入力され、受信デジタル信号S2は平均処理部182から平均受信電力データS31として出力される。比較器184には、平均受信電力データS31および基準電力データS32が入力される。比較器184は、平均受信電力データS31と基準電力データS32のデジタル信号の振幅差分を一定の基準に従って受信電力レベルに変換し、振幅情報S33として出力する。制御部185は、振幅情報S33から得られた振幅差分に応じた差分制御情報S6をレベル補正部53に出力する。
なお、上記実施形態は受信装置をハードウエアによって構成した場合であるが、この発明による受信装置をマイクロプロセッサを用いて構成することも勿論可能である。
この場合、図1のレベル補正部53、比較制御部51に代えてマイクロプロセッサを用いる。そして、このマイクロプロセッサによって、受信デジタル信号S2と予め基準振幅メモリ部51に記憶された所望のデジタル信号との振幅の比較を行い差分を検出する比較処理と、比較処理において検出された振幅の差分が最小となるように受信デジタル信号S2の振幅を補正する補正処理とを行う。
Next, the operation of the comparison control unit 51 will be described with reference to FIG. The received digital signal S2 and the reference power data S32 preset in the reference amplitude memory unit 52 are respectively input to the comparison control unit 51, and the received digital signal S2 is output from the average processing unit 182 as the average received power data S31. The average received power data S31 and the reference power data S32 are input to the comparator 184. The comparator 184 converts the difference in amplitude between the digital signals of the average received power data S31 and the reference power data S32 into a received power level according to a certain reference, and outputs it as amplitude information S33. The control unit 185 outputs difference control information S6 corresponding to the amplitude difference obtained from the amplitude information S33 to the level correction unit 53.
Although the above embodiment is a case where the receiving device is configured by hardware, it is of course possible to configure the receiving device according to the present invention using a microprocessor.
In this case, a microprocessor is used in place of the level correction unit 53 and the comparison control unit 51 of FIG. The microprocessor compares the amplitude of the received digital signal S2 with a desired digital signal stored in advance in the reference amplitude memory unit 51 to detect a difference, and the difference in amplitude detected in the comparison process. Correction processing is performed to correct the amplitude of the received digital signal S2 so as to be minimized.

本発明は、W−CDMA(Wideband Code Division Multiple Access)方式を用いた携帯電話等の分野において用いられる。さらに、本発明は、今後AGC制御を適用する受信装置および振幅制御方法並びにプログラムに対しても適用できる。   The present invention is used in the field of mobile phones using W-CDMA (Wideband Code Division Multiple Access). Furthermore, the present invention can be applied to a receiving apparatus, an amplitude control method, and a program to which AGC control will be applied in the future.

1…受信増幅部
2…A/D変換部
5…演算部
30〜37…ビットシフト部
40〜47…スイッチ
50…加算器
51…比較制御部
52…基準振幅メモリ部
53…レベル補正部
182…平均処理部
184…比較器
185…制御部
DESCRIPTION OF SYMBOLS 1 ... Reception amplification part 2 ... A / D conversion part 5 ... Operation part 30-37 ... Bit shift part 40-47 ... Switch 50 ... Adder 51 ... Comparison control part 52 ... Reference amplitude memory part 53 ... Level correction part 182 ... Average processing unit 184 ... Comparator 185 ... Control unit

Claims (7)

受信アナログ信号を増幅し周波数変換して出力する受信増幅部と、
前記受信増幅部の出力信号をデジタル信号に変換するアナログ/デジタル変換器と、
所望のデジタル信号が記憶された基準振幅メモリ部と、
前記アナログ/デジタル変換器の出力と前記基準振幅メモリ部に記憶されたデジタル信号とを比較し、比較結果に対応する差分制御情報を出力する比較制御部と、
前記アナログ/デジタル変換器の出力を前記差分制御情報に基づいて補正し出力するレベル補正部と、
を具備することを特徴とする受信装置。
A reception amplification unit that amplifies the reception analog signal, converts the frequency and outputs it;
An analog / digital converter that converts an output signal of the reception amplification unit into a digital signal;
A reference amplitude memory unit in which a desired digital signal is stored;
A comparison control unit that compares the output of the analog / digital converter with a digital signal stored in the reference amplitude memory unit and outputs difference control information corresponding to a comparison result;
A level correction unit for correcting and outputting the output of the analog / digital converter based on the difference control information;
A receiving apparatus comprising:
前記レベル補正部は、
前記アナログ/デジタル変換器の出力をビットシフトする複数のビットシフト部と、
前記各ビットシフト部の出力を前記差分制御情報に従ってオン/オフ制御する制御手段と、
前記制御手段の出力を加算する加算器と、
から構成されていることを特徴とする請求項1に記載の受信装置。
The level correction unit
A plurality of bit shift units for bit shifting the output of the analog / digital converter;
Control means for controlling on / off of the output of each bit shift unit according to the difference control information;
An adder for adding the outputs of the control means;
The receiving apparatus according to claim 1, comprising:
前記比較制御部は、前記アナログ/デジタル変換器の出力を受けて平均受信電力を示す平均受信電力データを出力する平均処理部と、
前記平均受信電力データと、前記基準振幅メモリ部の出力データの差分を示す差分データを出力する比較器と、
前記差分データに対応する差分制御情報を前記レベル補正部へ出力する制御部と、
から構成されていることを特徴とする請求項1または請求項2に記載の受信装置。
The comparison control unit receives an output of the analog / digital converter and outputs average received power data indicating average received power; and
A comparator that outputs difference data indicating a difference between the average received power data and output data of the reference amplitude memory unit;
A control unit that outputs difference control information corresponding to the difference data to the level correction unit;
The receiving apparatus according to claim 1, wherein the receiving apparatus comprises:
受信したアナログ信号をA/D変換部にてアナログ/デジタル変換して得られた受信デジタル信号の振幅を所定の値に制御する受信装置における振幅制御方法において、
前記受信デジタル信号と予め記憶された所望のデジタル信号との振幅の比較を行う比較処理と、
前記比較処理において検出された振幅の差分が最小となるように前記受信デジタル信号の振幅を補正する補正処理と、
を有することを特徴とする受信装置における振幅制御方法。
In an amplitude control method in a receiving apparatus for controlling the amplitude of a received digital signal obtained by analog / digital conversion of a received analog signal by an A / D converter to a predetermined value,
A comparison process for comparing the amplitude of the received digital signal with a desired digital signal stored in advance;
Correction processing for correcting the amplitude of the received digital signal so that the difference in amplitude detected in the comparison processing is minimized;
An amplitude control method in a receiving apparatus, comprising:
前記比較処理は、前記受信デジタル信号から平均受信電力を示す平均受信電力データを求め、該平均受信電力データと前記所望のデジタル信号との比較を行うことを特徴とする請求項4に記載の受信装置における振幅制御方法。   5. The reception according to claim 4, wherein the comparison processing obtains average received power data indicating average received power from the received digital signal, and compares the average received power data with the desired digital signal. Amplitude control method in apparatus. 前記補正処理は、前記受信デジタル信号を前記比較処理の結果に応じて複数回ビットシフトし、その結果を加算することによって補正後のデジタル信号を得ることを特徴とする請求項4または請求項5に記載の受信装置における振幅制御方法。   6. The correction process according to claim 4, wherein the received digital signal is bit-shifted a plurality of times according to the result of the comparison process, and the result is added to obtain a corrected digital signal. An amplitude control method in the receiving apparatus according to the above. 受信したアナログ信号をA/D変換部にてアナログ/デジタル変換して得られた受信デジタル信号の振幅を所定の値に制御するプログラムにおいて、
前記受信デジタル信号と予め記憶された所望のデジタル信号との振幅の比較を行い差分を検出する比較処理と、
前記比較処理において検出された振幅の差分が最小となるように前記受信デジタル信号の振幅を補正する補正処理と、
をコンピュータに実行させるためのプログラム。
In a program for controlling the amplitude of a received digital signal obtained by analog / digital conversion of a received analog signal by an A / D converter to a predetermined value,
A comparison process for comparing the received digital signal with a desired digital signal stored in advance and detecting a difference;
Correction processing for correcting the amplitude of the received digital signal so that the difference in amplitude detected in the comparison processing is minimized;
A program that causes a computer to execute.
JP2009050860A 2009-03-04 2009-03-04 Receiving apparatus, amplitude control method, and program Pending JP2010206629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009050860A JP2010206629A (en) 2009-03-04 2009-03-04 Receiving apparatus, amplitude control method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050860A JP2010206629A (en) 2009-03-04 2009-03-04 Receiving apparatus, amplitude control method, and program

Publications (1)

Publication Number Publication Date
JP2010206629A true JP2010206629A (en) 2010-09-16

Family

ID=42967635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050860A Pending JP2010206629A (en) 2009-03-04 2009-03-04 Receiving apparatus, amplitude control method, and program

Country Status (1)

Country Link
JP (1) JP2010206629A (en)

Similar Documents

Publication Publication Date Title
US6088583A (en) Automatic gain control circuit
US10224946B2 (en) Digital-to-analog converter (DAC) with enhanced dynamic element matching (DEM) and calibration
JPH09199961A (en) Agc equipment
JP2011188012A (en) Dc offset canceler
JP2012039363A (en) Radio device
JPH11289231A (en) Agc circuit
WO2013046574A1 (en) Reception circuit and receiver
JP4820942B2 (en) Digital automatic gain control method and device
TW200421727A (en) Enhanced automatic gain control mechanism for timeslotted data transmissions
JP2009182589A (en) Rf receiver
JP2010206629A (en) Receiving apparatus, amplitude control method, and program
JP4238200B2 (en) Automatic gain controller
US20050239427A1 (en) Gain control method, gain controller, receiver having the gain controller, and mobile telephone
US20080143437A1 (en) Method and apparatus for a nonlinear feedback control system
WO2016191993A1 (en) Analog pre-distortion (apd) correction system and method
JP2017188734A (en) Amplifier device
US9660679B2 (en) Method, system and apparatus for automatic gain control in direct-conversion receiver
US20170331435A1 (en) Radio apparatus and abnormality detecting method
JP4955409B2 (en) Signal control apparatus and signal control method
JP2011135143A (en) Distortion compensating apparatus of predistortion system
JP3552585B2 (en) ALC circuit
JP2010278527A (en) Agc circuit and radio device including the same, and method of controlling the agc circuit
US20160268972A1 (en) Wireless communication device
KR101161030B1 (en) Apparatus and method for controlling a gain in a receiver
JP2010157938A (en) Distortion compensating circuit and radio base station

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20100618

Free format text: JAPANESE INTERMEDIATE CODE: A7424