JP3552585B2

JP3552585B2 - ALC circuit

Info

Publication number: JP3552585B2
Application number: JP11891199A
Authority: JP
Inventors: 成人山村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-04-27
Filing date: 1999-04-27
Publication date: 2004-08-11
Anticipated expiration: 2019-04-27
Also published as: JP2000312119A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＡＬＣ（Auto Level Control）回路に関するものである。特に、レーダ装置等に用いられるＡＬＣ回路に関する。
【０００２】
【従来の技術】
図５は従来のＡＬＣ回路を示すブロック図である。図５において、１は増幅または減衰が可能な可変増幅減衰器、２は信号分配器、３は信号レベル検出器、４はＡ／Ｄ(Analog to Digital)変換器、５は誤差演算回路、６は加減算回路、７はＤ／Ａ(Digital to Analog)変換器、８ａは信号レベル用基準値、９はＡＬＣ動作開始時の初期値である。
【０００３】
次に従来のＡＬＣ回路の動作について説明する。可変増幅減衰器１に入力された入力信号は可変増幅減衰器１により減衰（増幅）され、信号分配器２で入力信号の一部が分岐され、信号レベル検出器３は入力された高調波信号の包絡線を得てＡ／Ｄ変換器４に送出し、Ａ／Ｄ変換器４でその包絡線の値がディジタル値に変換される。
【０００４】
次に、Ａ／Ｄ変換器４からの出力は誤差演算回路５に入力され、誤差演算回路５はＡ／Ｄ変換器４からの出力と所定の基準値８ａとの差分演算を行い補正量を求め、加減算回路６に供給する。加減算回路６は、ＡＬＣ動作の開始時には、初期値９と誤差演算回路５からの値とを加減算し、その後は加減算回路６中にストアされた現在の制御値と誤差演算回路５から供給された補正量との加減算を行う。その結果はＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１にフィードバックすることにより、信号分配器２から出力される信号レベルが所定量になるように制御する。
【０００５】
【発明が解決しようとする課題】
従来のＡＬＣ回路は以上のように構成されていたので、Ａ／Ｄ変換器（Ａ／Ｄ変換器制御回路含む）や誤差演算回路、加減算回路が必要となり、これらの回路は規模が大きいため、ＡＬＣ回路規模が大きく高価となるなどの問題点があった。
本発明の目的は、上記のような問題点を解消するためになされたもので、従来の装置における（Ａ／Ｄ変換器＋Ａ／Ｄ制御回路）を信号レベル比較器に置き換えることによってＡ／Ｄ制御回路をなくし、（誤差演算回路＋加減算回路）を（カウンタ＋中間値演算回路）または（制御回路＋中間値演算回路）に置き換え、加減算回路よりも構成が小さい中間値演算回路を用いることによって、ＡＬＣ回路の回路規模を小さくし、かつＡＬＣ回路を安価に製造できることにある。
【０００６】
【課題を解決するための手段】
第１の本発明によれば、本発明は、信号レベルを可変できる可変増幅減衰器、その可変増幅減衰器によって増幅または減衰された信号出力の一部を分岐する分配器および分岐された信号を演算し可変増幅減衰器にフィードバックするフィードバック回路を有するＡＬＣ回路において、分岐された信号レベルを所定の基準値と比較し、分岐された信号レベルが第１の基準値以上のときは第１の信号を出力し、分岐された信号レベルが第２の基準値以下のときは第２の信号を出力する信号レベル比較器と、回路起動時には初期値がセットされ、その後は前記の信号レベル比較器からの第１、第２の信号に従って歩進および歩退されるカウンタと、その信号レベル比較器からの出力および前記カウンタからの出力の中間値を得る中間値演算回路と、回路起動中には前記のカウンタからの出力を選択し、その後は前記中間値演算回路からの出力を選択するセレクタと、そのセレクタからの出力をＤ／Ａ変換し前記可変増幅減衰器にフィードバックするＤ／Ａ変換器とを備え、分配器からの出力を所定量にするように構成される。
【０００７】
第２の本発明によれば、本発明は、信号レベルを可変できる可変増幅減衰器、その可変増幅減衰器によって増幅または減衰された信号出力の一部を分岐する分配器および分岐された信号を演算し可変増幅減衰器にフィードバックするフィードバック回路を有するＡＬＣ回路において、分岐された信号レベルを所定の基準値と比較し、分岐された信号レベルが第１の基準値以上のときは第１の信号を出力し、分岐された信号レベルが第２の基準値以下のときは第２の信号を出力する信号レベル比較器と、回路起動時には現在値として初期値（２^(m-1)）（ここで、ｍはＤ／Ａ変換器７におけるビット数を示す。）がセットされ、その後は前記の信号レベル比較器からの第１、第２の信号に従って、現在値＋２^(m-n)（ここで、ｎは演算段数２≦ｎ≦ｍ）、または現在値−２^(m-n+1)＋２^(m-n)を演算する制御回路と、前記信号レベル比較器からの出力および前記制御回路からの出力の中間値を得る中間値演算回路と、回路起動時には前記の制御回路からの出力を選択し、その後は前記中間値演算回路からの出力を選択するセレクタと、そのセレクタからの出力をＤ／Ａ変換し前記可変増幅減衰器にフィードバックするＤ／Ａ変換器とを備え、分配器からの出力を所定量にするように構成される。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１のＡＬＣ回路を示す図である。図１において、８ｂは所定の信号レベルに相当する基準値、１０は信号レベル比較器、１１はカウンタである。図１において、図５中の符号と同一符号は、同一回路あるいは相当部を示すので、詳細な説明を省略する。
【０００９】
次に、実施の形態１のＡＬＣ回路の動作について説明する。ＡＬＣ動作の開始時には、まず初期値９、例えば、１００がカウンタ１１に与えられる。カウンタ１１はその値１００をＤ／Ａ変換器７に供給し、Ｄ／Ａ変換器７はその初期値をＤ／Ａ変換し、可変増幅減衰器１にフィードバックする。
【００１０】
次に、可変増幅減衰器１は、Ｄ／Ａ変換器７から受領した制御信号によって可変増幅減衰器１に入力された入力信号は減衰または増幅されて信号分配器２に入力され、信号分配器２で分配された信号は信号レベル検出器３を介して信号レベル比較器１０に入力する。信号レベル比較器１０は、信号レベル検出器３からの出力が基準値８ｂ以上のときには、例えば、比較値「１」を出力し、信号レベル比較器１０からの出力が基準値８ｂ以下のときには、例えば、比較値「０」を出力するものとする。
【００１１】
ＡＬＣ動作の開始後には、可変増幅減衰器１に入力された入力信号は、可変増幅減衰器１により減衰（増幅）され、信号分配器２で分岐され、信号レベル検出器３経由で信号レベル比較器１０に入力される。信号レベル比較器１０は信号レベル検出器３からの出力と所定の信号レベルに相当する基準値８ｂとを比較した比較結果「１」または「０」をカウンタ１１へ出力する。
【００１２】
次に、信号レベル比較器１０およびカウンタ１１の動作について説明する。信号レベル比較器１０は、信号レベル検出器３からの出力が基準値８ｂよりも大きいときには、比較値「１」を出力し、カウンタ１１は初期値を歩進する。一方、信号レベル検出器３からの出力が基準値８ｂよりも小さいときには、信号レベル比較器１０は比較値「０」を出力し、カウンタ１１は初期値を歩退する。このように、カウンタ１１においては、ＡＬＣ動作の開始後には、カウンタ１１にストアされた現在の制御値に信号レベル比較器１０から出力された比較値により新たな制御値を出力する。この新たに出力されたカウント値はＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１にフィードバックされる。カウンタ１１でのカウント値が増加すると可変増幅減衰器１は減衰器として動作し入力信号は減衰され、一方、カウンタ１１でのカウント値が減少すると可変増幅減衰器１は増幅器として動作し入力信号は増幅される。以上のような制御によって、信号分配器２から出力される信号レベルは所定量にされる。なお、上記においては、比較器１０が比較値「１」を出力したときには、カウンタ１１は初期値を歩進し、比較値「０」を出力したときには、カウンタ１１は初期値を歩退するものとしたが、これと逆に、比較器１０が比較値「１」を出力したときには、カウンタ１１は初期値を歩退し、比較値「０」を出力したときには、カウンタ１１は初期値を歩進するものとしてもよい。
【００１３】
実施の形態２．
図２は、本発明の実施の形態２のＡＬＣ回路を示す図である。図２において、１２は初期値および信号レベル比較器１０からの出力を基にして演算を行う制御回路である。図２において、図１および図５中の符号と同一符号は、同一回路あるいは相当部を示すので、詳細な説明を省略する。
【００１４】
次に、実施の形態２のＡＬＣ回路の動作について説明する。ＡＬＣ動作の開始時には、初期値２^(n-1)（ここで、ｎはＤ／Ａ変換器７の構成ビット数を示す）（例えば、ｎ＝４の時には１０００，ｎ＝８のときには１０００００００）を制御回路１２に与え、その初期値はｎビットＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１に供給される。
【００１５】
本願発明のＡＬＣ回路においては、Ｄ／Ａ変換器７からの出力信号によって、可変増幅減衰器１は制御され、可変増幅減衰器１に入力された入力信号は減衰（増幅）され、信号分配器２で分岐された信号は、信号レベル検出器３経由で信号レベル比較器１０に入力される。信号レベル比較器１０は信号レベル検出器３からの出力と所定の信号レベルに相当する基準値８ｂとを比較した結果を制御回路１２へ出力する。
【００１６】
以下の説明において、Ｄ／Ａ変換器７と可変増幅減衰器１は、組み合わされて、Ｄ／Ａ変換器７からの出力値が大きくなるにつれ、可変増幅減衰器１での減衰が大きくなり信号分配器２から出力される信号レベルは小さくなり、Ｄ／Ａ変換器７の出力値が小さくなるにつれ可変増幅減衰器１での減衰が小さくなり、信号分配器２から出力される信号レベルは増幅されるように動作するものとする。
【００１７】
なお、Ｄ／Ａ変換器７と可変増幅減衰器１の組み合わせの動作が逆の場合、すなわち、制御回路１２からの出力値が大きくなるにつれ、可変増幅減衰器１は増幅器として動作し信号分配器２から出力される信号レベルは大きくなり、制御回路１２からの出力値が小さくなるにつれ、可変増幅減衰器１は減衰器として動作し信号分配器２から出力される信号レベルが小さくなる場合についても、制御回路１２の演算動作を逆にすることによって上と同じ効果を得ることができる。
【００１８】
次に、信号レベル検出器３から入力する信号レベルが基準値８ｂ以上であれば、信号レベル比較器１０は例えば比較信号「１」を制御回路１２に供給し、信号レベル検出器３から入力する信号レベルが基準値８ｂ以下であれば、信号レベル比較器１０は例えば比較信号「０」を制御回路１２に供給する。制御回路１２は、信号レベル比較器１０からの比較信号が「１」の場合には、次の制御値として初期値（ここでは、２^(n-1)）＋２^(n-2)（初期値の１／２）を作成し、Ｄ／Ａ変換器７に供給する。信号レベル比較器１０からの比較信号が「０」の場合には、制御回路１２は、次の制御値として初期値（ここでは、２^(n-1)）−２^(n-1)＋２^(n-2)（初期値の１／２）＝２^(n-2)を作成し、Ｄ／Ａ変換器７に供給する。以下、上記の値（２^(n-1)＋２^(n-2)）または２^(n-2)を第２段の制御値と呼ぶ。
【００１９】
Ｄ／Ａ変換器７に供給された上記の制御値は可変増幅減衰器１にフィードバックされ、その結果、減衰または増幅された信号は信号分配器２を通じて出力される。信号分配器２で分岐された信号は、信号レベル検出器３を経由して信号レベル比較器１０に入力される。信号レベル比較器１０は上と同様に信号レベル検出器３からの出力と基準値８ｂとを比較し、信号レベル検出器３から得られる信号が基準値８ｂ以上であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)（この計算結果を第３段の制御値という）を作成し、Ｄ／Ａ変換器７に供給する。
【００２０】
具体的に記述すると、制御回路１２にストアされた第２段の制御値が（２^(n-1)＋２^(n-2)）であり、信号レベル比較器１０から得られる信号が比較信号「１」であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)＝２^(n-1)＋２^(n-2)＋２^(n-3)を作成しＤ／Ａ変換器７に供給する。一方、制御回路１２にストアされた第２段の制御値が（２^(n-1)＋２^(n-2)）であり、信号レベル比較器１０から得られる信号が比較信号「０」であれば、制御回路１２は、次の制御値として、第２段の制御値−２^(n-2)＋２^(n-3)＝（２^(n-1)＋２^(n-2)）−２^(n-2)＋２^(n-3)＝２^(n-1)＋２^(n-3)（この計算結果も第３段の制御値という）を作成しＤ／Ａ変換器７に供給する。
【００２１】
また、制御回路１２にストアされた第２段の制御値が２^(n-2)であり、信号レベル比較器１０から得られる信号が比較信号「１」であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)＝２^(n-2)＋２^(n-3)（第３段の制御値）を作成しＤ／Ａ変換器７に供給する。一方、制御回路１２にストアされた第２段の制御値が２^(n-2)であり、信号レベル比較器１０から得られる信号が比較信号「０」であれば、制御回路１２は、次の制御値として、第２段の制御値−２^(n-2)＋２^(n-3)＝２^(n-2)−２^(n-2)＋２^(n-3)＝２^(n-3)（第３段の制御値）を作成しＤ／Ａ変換器７に供給する。
同様の動作をｎビットの最小制御値（ＬＳＢ）（第ｎ段の制御値）まで行うことにより、信号分配器２からの出力信号レベルが所定量になるように制御することができる。
【００２２】
実施の形態３．
図３は、本発明の実施の形態３のＡＬＣ回路を示す図である。図３において、８ｃは所定の信号レベルの上限値に相当する上限基準値、８ｄは所定の信号レベルの下限値に相当する下限基準値、１３は上限基準値から下限基準値までのカウンタ１１のカウント値の中間値を演算する回路、１４はセレクタである。図３は図１に中間値演算回路１３およびセレクタ１４を付加したものである。図３において、図１，図２および図５中の符号と同一符号は、同一回路あるいは相当部を示すので、詳細な説明を省略する。
【００２３】
次に、実施の形態３のＡＬＣ回路の動作について説明する。ＡＬＣ動作の開始時には、まず初期値９、例えば、１００がカウンタ１１に与えられる。カウンタ１１はその値１００をセレクタ１４を介してＤ／Ａ変換器７に供給し、Ｄ／Ａ変換器７はその初期値をＤ／Ａ変換し、可変増幅減衰器１にフィードバックする。なお、セレクタ１４は、ＡＬＣ動作中は、カウンタ１１からの信号をＤ／Ａ変換器７に供給し、その他の場合には、ＡＬＣ動作完了後に中間値演算回路１３からの出力信号をＤ／Ａ変換器７に供給するように動作する。
【００２４】
次に、入力信号は可変増幅減衰器１で増幅または減衰され信号分配器２に入力される。信号分配器２で分配された信号は信号レベル検出器３を介して信号レベル比較器１０に入力する。信号レベル比較器１０は、信号レベル検出器３からの出力が上限基準値８ｃ以上のときには、例えば、比較値Ａ＝「１」を出力し、上限基準値８ｃ未満のときには、例えば、比較値Ａ＝「０」を出力し、信号レベル検出器３からの出力が下限基準値８ｄ以下のときには、例えば、比較値Ｂ＝「１」を出力し、信号レベル比較器１０からの出力が下限基準値８ｄを超えるときには、例えば、比較値Ｂ＝「０」を出力するものとする。
【００２５】
ＡＬＣ動作の開始後には、可変増幅減衰器１に入力された信号は、可変増幅減衰器１により減衰（増幅）され、信号分配器２で分岐され、信号レベル検出器３経由で信号レベル比較器１０に入力される。信号レベル比較器１０は信号レベル検出器３からの出力と信号レベルの上限および下限に相当する基準値８ｃ，８ｄとを比較した比較結果Ａ＝「１」、Ａ＝「０」またはＢ＝「１」、Ｂ＝「０」をカウンタ１１へ出力する。
【００２６】
次に、信号レベル比較器１０、中間値演算回路１３およびカウンタ１１の動作について説明する。信号レベル比較器１０は、信号レベル検出器３からの出力と上限基準値８ｃおよび下限基準値８ｄとを比較し、その結果、信号レベル検出器３からの出力が上限基準値８ｃ以上の場合には信号レベル比較器１０は、比較値Ａ＝「１」を出力し、信号レベル検出器３からの出力が下限基準値８ｄ以下の場合には信号レベル比較器１０は、比較値Ｂ＝「１」を出力する。例えば、上限基準値との比較値である比較値ＡがＡ＝「１」のときにはカウンタ１１を歩進し（レベルを下げる方向）、下限基準値との比較値である比較値ＢがＢ＝「１」のときにはカウンタ１１を歩退し（レベルを上げる方向）、比較値ＡがＡ＝「０」で比較値ＢがＢ＝［０］となるように制御する。これにより、信号レベルを上限基準値８ｃと下限基準値８ｄとを検出できる。
【００２７】
なお、入力の初期値が上限基準値と下限基準値との間にある場合（入力がＡ＝「０」、Ｂ＝「０」の場合）には、ＡＬＣ動作中に、Ａ＝「０」ならカウンタ１１をレベルを上げる方向にカウンタ１１を制御していき、比較値ＡがＡ＝「１」になったらレベルを下げる方向にカウンタ１１を制御することで、上限値が検出され、また、Ｂ＝「０」ならレベルを下げる方向にカウンタ１１を制御し、比較値ＢがＢ＝「１」になったらレベルを上げる方向にカウンタ１１を制御することで、下限値が検出される。
【００２８】
一方、中間値演算回路１３は、上限値のときにカウンタ１１から出力されたカウント値と下限値のときにカウンタ１１から出力されたカウント値との中間値（＝｛（上限値のときのカウント値＋下限値のときのカウント値）／２｝）を算出し、その結果をセレクタ１４に送出する。ＡＬＣ動作完了後、この中間値はＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１にフィードバックされる。このように、中間値演算回路１３は加算回路のみで構成できるので従来の加減算回路６よりも規模の小さい構成で実現できる。以上のような制御によって、信号分配器２から出力される信号レベルを所定量にする。
【００２９】
実施の形態４．
図４は、本発明の実施の形態４のＡＬＣ回路を示す図である。図４は図２に中間値演算回路１３およびセレクタ１４を付加したものである。図４において、図１から３および図５中の符号と同一符号は、同一回路あるいは相当部を示すので、詳細な説明を省略する。
【００３０】
次に、実施の形態４のＡＬＣ回路の動作について説明する。ＡＬＣ動作の開始時には、初期値２^(n-1)（ここで、ｎはＤ／Ａ変換器７の構成ビット数を示す）（例えば、ｎ＝４の時には１０００，ｎ＝８のときには１０００００００）を制御回路１２に与え、その初期値はｎビットＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１に供給される。
【００３１】
本願発明のＡＬＣ回路においては、Ｄ／Ａ変換器７からの出力信号によって、可変増幅減衰器１は制御され、可変増幅減衰器１に入力された入力信号は減衰（増幅）され、信号分配器２で分岐された信号は、信号レベル検出器３経由で信号レベル比較器１０に入力される。信号レベル比較器１０は信号レベル検出器３からの出力と所定の信号レベルに相当する上限基準値８ｃおよび下限基準値８ｄとを比較した結果を制御回路１２へ出力する。
【００３２】
以下の説明において、Ｄ／Ａ変換器７と可変増幅減衰器１は、組み合わされて、Ｄ／Ａ変換器７からの出力値が大きくなるにつれ、可変増幅減衰器１での減衰が大きくなり信号分配器２から出力される信号レベルは小さくなり、Ｄ／Ａ変換器７の出力値が小さくなるにつれ可変増幅減衰器１での減衰が小さくなり、信号分配器２から出力される信号レベル
は増幅されるように動作するものとする。
【００３３】
なお、Ｄ／Ａ変換器７と可変増幅減衰器１の組み合わせの動作が逆の場合、すなわち、制御回路１２からの出力値が大きくなるにつれ、可変増幅減衰器１は増幅器として動作し信号分配器２から出力される信号レベルは大きくなり、制御回路１２からの出力値が小さくなるにつれ、可変増幅減衰器１は減衰器として動作し信号分配器２から出力される信号レベルが小さくなる場合についても、制御回路１２の演算動作を逆にすることによって上と同じ効果を得ることができる。
【００３４】
ＡＬＣ動作の開始後には、可変増幅減衰器１に入力された入力信号は、可変増幅減衰器１により減衰（増幅）され、信号分配器２で分岐され、信号レベル検出器３経由で信号レベル比較器１０に入力される。信号レベル比較器１０は、信号レベル検出器３からの出力が上限基準値８ｃ以上のときには、例えば、比較値Ａ＝「１」を出力し、上限基準値８ｃ未満のときには、例えば、比較値Ａ＝「０」を出力し、信号レベル比較器１０からの出力が下限基準値８ｄ以下のときには、例えば、比較値Ｂ＝「１」を出力し、信号レベル比較器１０からの出力が下限基準値８ｄを超えるときには、例えば、比較値Ｂ＝「０」を出力するものとする。
【００３５】
制御回路１２は、信号レベル比較器１０からの比較信号がＡ＝「１」の場合には、次の制御値として初期値（ここでは、２^(n-1)）＋２^(n-2)（初期値の１／２）を作成し（レベルを下げる方向）、Ｄ／Ａ変換器７に供給する。信号レベル比較器１０からの比較信号がＢ＝「１」の場合には、制御回路１２は、次の制御値として初期値（ここでは、２^(n-1)）−２^(n-1)＋２^(n-2)（初期値の１／２）＝２^(n-2)を作成し（レベルを上げる方向）、中間値演算回路１３に供給する。以下、上記の値（２^(n-1)＋２^(n-2)）、２^(n-2)または２^(n-1)を第２段の制御値と呼ぶ。
【００３６】
Ｄ／Ａ変換器７に供給された上記の制御値は可変増幅減衰器１にフィードバックされ、その結果、減衰または増幅された信号は信号分配器２を通じて出力される。信号分配器２で分岐された信号は、信号レベル検出器３を経由して信号レベル比較器１０に入力される。信号レベル比較器１０は上と同様に信号レベル検出器３からの出力と基準値８ｃまたは８ｄとを比較し、信号レベル検出器３から得られる信号が基準値８ｃ以上であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)（この計算結果を第３段の制御値という）を作成し、中間値演算回路１３に供給する。
【００３７】
具体的に記述すると、制御回路１２にストアされた第２段の制御値が（２^(n-1)＋２^(n-2)）であり、信号レベル比較器１０から得られる信号が比較信号Ａ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)＝２^(n-1)＋２^(n-2)＋２^(n-3)を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。一方、制御回路１２にストアされた第２段の制御値が（２^(n-1)＋２^(n-2)）であり、信号レベル比較器１０から得られる信号が比較信号Ｂ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値−２^(n-2)＋２^(n-3)＝（２^(n-1)＋２^(n-2)）−２^(n-2)＋２^(n-3)＝２^(n-1)＋２^(n-3)（この計算結果も第３段の制御値という）を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。
【００３８】
また、制御回路１２にストアされた第２段の制御値が２^(n-2)であり、信号レベル比較器１０から得られる信号が比較信号Ａ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)＝２^(n-2)＋２^(n-3)（第３段の制御値）を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。一方、制御回路１２にストアされた第２段の制御値が２^(n-2)であり、信号レベル比較器１０から得られる信号が比較信号Ｂ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値−２^(n-2)＋２^(n-3)＝２^(n-2)−２^(n-2)＋２^(n-3)＝２^(n-3)（第３段の制御値）を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。
同様の動作をｎビットの最小制御値（ＬＳＢ）（第ｎ段の制御値）まで２回行うことにより、入力信号の上限値および下限値を得る。
【００３９】
また、制御回路１２にストアされた第２段の制御値が２^(n-1)であり、信号レベル比較器１０から得られる信号が比較信号Ａ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値＋２^(n-3)＝２^(n-1)＋２^(n-3)（第３段の制御値）を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。一方、制御回路１２にストアされた第２段の制御値が２^(n-1)であり、信号レベル比較器１０から得られる信号が比較信号Ｂ＝「１」であれば、制御回路１２は、次の制御値として、第２段の制御値−２^(n-2)＋２^(n-3)＝２^(n-1)−２^(n-2)＋２^(n-3)（第３段の制御値）を作成し、セレクタ１４を介してＤ／Ａ変換器７に供給する。
同様の動作をｎビットの最小制御値（ＬＳＢ）（第ｎ段の制御値）まで２回行うことにより、入力信号の上限値および下限値を得る。
【００４０】
なお、入力の初期値が上限基準値と下限基準値との間にある場合（入力がＡ＝「０」、Ｂ＝「０」の場合）には、ＡＬＣ動作中に、Ａ＝「０」ならカウンタ１１をレベルを上げる方向にカウンタ１１を制御していき、比較値ＡがＡ＝「１」になったらレベルを下げる方向にカウンタ１１を制御することで、上限値が検出され、また、Ｂ＝「０」ならレベルを下げる方向にカウンタ１１を制御し、比較値ＢがＢ＝「１」になったらレベルを上げる方向にカウンタ１１を制御することで、下限値が検出される。
【００４１】
次に、中間値演算回路１３では、上記で得られた上限値のときの制御回路１２の出力および下限値のときの制御回路１２の出力の中間値を計算し、その結果をセレクタ１４に送出する。ＡＬＣ動作完了後、この中間値はＤ／Ａ変換器７でＤ／Ａ変換され、可変増幅減衰器１にフィードバックされる。以上のような制御によって、信号分配器２から出力される信号レベルを所定量にする。
【００４２】
【発明の効果】
第１の本発明によれば、本発明は、信号レベルを可変できる可変増幅減衰器、その可変増幅減衰器によって増幅または減衰された信号出力の一部を分岐する分配器および分岐された信号を演算し可変増幅減衰器にフィードバックするフィードバック回路を有するＡＬＣ回路において、分岐された信号レベルを所定の基準値と比較し、分岐された信号レベルが第１の基準値以上のときは第１の信号を出力し、分岐された信号レベルが第２の基準値以下のときは第２の信号を出力する信号レベル比較器と、回路起動時には初期値がセットされ、その後は前記の信号レベル比較器からの第１、第２のおよび第３の出力に従って歩進および歩退されるカウンタと、その信号レベル比較器からの出力および前記カウンタからの出力の中間値を得る中間値演算回路と、回路起動時には前記のカウンタからの出力を選択し、ＡＬＣ完了後は、前記中間値演算回路からの出力を選択するセレクタと、そのセレクタからの出力をＤ／Ａ変換し前記可変増幅減衰器にフィードバックするＤ／Ａ変換器とを備え、分配器からの出力を所定量にするように構成されるので、回路規模が小さく、安価なものが得られる効果がある。
【００４３】
第２の本発明によれば、本発明は、信号レベルを可変できる可変増幅減衰器、その可変増幅減衰器によって増幅または減衰された信号出力の一部を分岐する分配器および分岐された信号を演算し可変増幅減衰器にフィードバックするフィードバック回路を有するＡＬＣ回路において、分岐された信号レベルを所定の基準値と比較し、分岐された信号レベルが第１の基準値以上のときは第１の信号を出力し、分岐された信号レベルが第２の基準値以下のときは第２の信号を出力する信号レベル比較器と、回路起動時には現在値として初期値（２^(m-1)）（ここで、ｍはＤ／Ａ変換器７におけるビット数を示す。）がセットされ、その後は前記の信号レベル比較器からの第１または第２の信号に従って、現在値＋２^(m-n)（ここで、ｎは演算段数２≦ｎ≦ｍ）、または現在値−２^(m-n+1)＋２^(m-n)を演算する制御回路と、その信号レベル比較器からの出力および前記制御回路から得られる上限値と下限値の中間値を得る中間値演算回路と、回路起動時には前記の制御回路からの出力を選択し、ＡＬＣ完了後は前記中間値演算回路からの出力を選択するセレクタと、そのセレクタからの出力をＤ／Ａ変換し前記可変増幅減衰器にフィードバックするＤ／Ａ変換器とを備え、分配器からの出力を所定量にするように構成されるので、回路規模が小さく、安価なものが得られる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１のＡＬＣ回路を示す図である。
【図２】本発明の実施の形態２のＡＬＣ回路を示す図である。
【図３】本発明の実施の形態３のＡＬＣ回路を示す図である。
【図４】本発明の実施の形態４のＡＬＣ回路を示す図である。
【図５】従来のＡＬＣ回路を示す図である。
【符号の説明】
１可変増幅減衰器
２信号分配器
３信号レベル検出器
７Ｄ／Ａ変換器
８ｂ基準値
８ｃ上限基準値
８ｄ下限基準値
９初期値
１０信号レベル比較器
１１カウンタ
１２制御回路
１３中間値演算回路
１４セレクタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an ALC (Auto Level Control) circuit. In particular, it relates to an ALC circuit used for a radar device or the like.
[0002]
[Prior art]
FIG. 5 is a block diagram showing a conventional ALC circuit. In FIG. 5, 1 is a variable amplification / attenuator capable of amplifying or attenuating, 2 is a signal distributor, 3 is a signal level detector, 4 is an A / D (Analog to Digital) converter, 5 is an error calculation circuit, 6 Is an addition / subtraction circuit, 7 is a D / A (Digital to Analog) converter, 8a is a reference value for signal level, and 9 is an initial value at the start of ALC operation.
[0003]
Next, the operation of the conventional ALC circuit will be described. The input signal input to the variable amplification attenuator 1 is attenuated (amplified) by the variable amplification attenuator 1, a part of the input signal is branched by the signal distributor 2, and the signal level detector 3 outputs the input harmonic signal. Is obtained and sent to the A / D converter 4, where the value of the envelope is converted into a digital value.
[0004]
Next, the output from the A / D converter 4 is input to an error calculation circuit 5, and the error calculation circuit 5 calculates a difference between the output from the A / D converter 4 and a predetermined reference value 8a to determine a correction amount. It is obtained and supplied to the addition / subtraction circuit 6. At the start of the ALC operation, the addition / subtraction circuit 6 adds / subtracts the initial value 9 and the value from the error calculation circuit 5, and thereafter supplies the current control value stored in the addition / subtraction circuit 6 and the error calculation circuit 5. Addition and subtraction with the correction amount are performed. The result is D / A converted by the D / A converter 7 and fed back to the variable amplification attenuator 1 so that the signal level output from the signal distributor 2 is controlled to a predetermined level.
[0005]
[Problems to be solved by the invention]
Since the conventional ALC circuit is configured as described above, an A / D converter (including an A / D converter control circuit), an error calculation circuit, and an addition / subtraction circuit are required. Since these circuits are large in scale, There is a problem that the ALC circuit scale is large and expensive.
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, and an A / D converter is provided by replacing (A / D converter + A / D control circuit) in a conventional device with a signal level comparator. Eliminate the control circuit and replace (error operation circuit + addition / subtraction circuit) with (counter + intermediatevalueArithmetic circuit) or (control circuit + intermediate)valueOperation circuit), which has a smaller configuration than the addition / subtraction circuitvalueBy using an arithmetic circuit, the circuit scale of the ALC circuit can be reduced, and the ALC circuit can be manufactured at low cost.
[0006]
[Means for Solving the Problems]
FirstAccording to the present invention, the present invention provides a variable attenuator capable of varying a signal level, a distributor for branching a part of a signal output amplified or attenuated by the variable attenuator, and a variable signal for calculating and varying a branched signal. In an ALC circuit having a feedback circuit for feeding back to an amplification attenuator, a branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or more than a first reference value, a first signal is output. A signal level comparator that outputs a second signal when the branched signal level is equal to or less than a second reference value, and an initial value when the circuit is activated, and thereafter, the first signal from the signal level comparator. The secondsignalAnd an intermediate for obtaining an intermediate value between the output from the signal level comparator and the output from the counter.valueThe arithmetic circuit and the output from the counter are selected during circuit startup, and thereafter the intermediatevalueA selector for selecting an output from the arithmetic circuit; and a D / A converter for D / A converting the output from the selector and feeding it back to the variable attenuator, so that the output from the distributor is set to a predetermined amount. Is configured.
[0007]
SecondAccording to the present invention, the present invention provides a variable attenuator capable of varying a signal level, a distributor for branching a part of a signal output amplified or attenuated by the variable attenuator, and a variable signal for calculating and varying a branched signal. In an ALC circuit having a feedback circuit for feeding back to an amplification attenuator, a branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or more than a first reference value, a first signal is output. A signal level comparator which outputs a second signal when the branched signal level is equal to or lower than a second reference value, and an initial value (2^(m-1)) (Where m indicates the number of bits in the D / A converter 7), and then the first signal from the signal level comparator is set.,SecondsignalAccording to the present value +2^(mn)(Where n is the number of operation stages2≤ n ≤ m) or current value -2^{(m-n + 1)}+2^(mn)And an intermediate for obtaining an intermediate value between the output from the signal level comparator and the output from the control circuit.valueThe arithmetic circuit and the output from the control circuit are selected at the time of starting the circuit, and thereafter the intermediate circuit is selected.valueA selector for selecting an output from the arithmetic circuit; and a D / A converter for D / A converting the output from the selector and feeding it back to the variable attenuator, so that the output from the distributor is set to a predetermined amount. Is configured.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a diagram showing an ALC circuit according to the first embodiment of the present invention. In FIG. 1, 8b is a reference value corresponding to a predetermined signal level, 10 is a signal level comparator, and 11 is a counter. 1, the same reference numerals as those in FIG. 5 denote the same circuits or corresponding parts, and a detailed description thereof will be omitted.
[0009]
Next, the operation of the ALC circuit according to the first embodiment will be described. At the start of the ALC operation, first, an initial value 9, for example, 100 is given to the counter 11. The counter 11 supplies the value 100 to the D / A converter 7, and the D / A converter 7 D / A converts the initial value and feeds it back to the variable attenuator 1.
[0010]
Next, the variable amplification attenuator 1 attenuates or amplifies the input signal input to the variable amplification attenuator 1 by the control signal received from the D / A converter 7 and inputs the signal to the signal distributor 2, The signal distributed in 2 is input to a signal level comparator 10 via a signal level detector 3. The signal level comparator 10 uses the output from the signal level detector 3 as a reference.value8b or more, for example, a comparison value “1” is output, and the output from the signal level comparator 10 is used as a reference.valueWhen the value is 8b or less, for example, the comparison value “0” is output.
[0011]
After the start of the ALC operation, the input signal input to the variable amplification attenuator 1 is attenuated (amplified) by the variable amplification attenuator 1, branched by the signal distributor 2, and compared with the signal level via the signal level detector 3. Input to the device 10. The signal level comparator 10 outputs to the counter 11 a comparison result “1” or “0” obtained by comparing the output from the signal level detector 3 with a reference value 8b corresponding to a predetermined signal level.
[0012]
Next, operations of the signal level comparator 10 and the counter 11 will be described. The signal level comparator 10 uses the output from the signal level detector 3 as a reference.valueIf it is larger than 8b, the comparison value "1" is output, and the counter 11 increments the initial value. On the other hand, the output from the signal level detector 3 isvalueIf it is smaller than 8b, the signal level comparator 10 outputs the comparison value "0", and the counter 11 steps down the initial value. As described above, after the ALC operation is started, the counter 11 outputs a new control value based on the comparison value output from the signal level comparator 10 to the current control value stored in the counter 11. The newly output count value is D / A converted by the D / A converter 7 and fed back to the variable amplification attenuator 1. When the count value of the counter 11 increases, the variable amplification attenuator 1 operates as an attenuator and the input signal is attenuated. On the other hand, when the count value of the counter 11 decreases, the variable amplification attenuator 1 operates as an amplifier and the input signal becomes Amplified. By the above control, the signal level output from the signal distributor 2 is set to a predetermined level. In the above description, when the comparator 10 outputs the comparison value “1”, the counter 11 advances the initial value, and when the comparator 10 outputs the comparison value “0”, the counter 11 decrements the initial value. On the contrary, when the comparator 10 outputs the comparison value “1”, the counter 11 steps down the initial value, and when the comparator 10 outputs the comparison value “0”, the counter 11 starts counting the initial value. It is good also as what advances.
[0013]
Embodiment 2 FIG.
FIG. 2 is a diagram illustrating an ALC circuit according to a second embodiment of the present invention. In FIG. 2, reference numeral 12 denotes a control circuit that performs an operation based on the initial value and the output from the signal level comparator 10. 2, the same reference numerals as those in FIGS. 1 and 5 denote the same circuits or corresponding parts, and a detailed description thereof will be omitted.
[0014]
Next, the operation of the ALC circuit according to the second embodiment will be described. At the start of the ALC operation, the initial value 2^(n-1)(Here, n indicates the number of constituent bits of the D / A converter 7) (for example, 1000 when n = 4, 10000000 when n = 8) is given to the control circuit 12, and the initial value is n bits D It is D / A converted by the / A converter 7 and supplied to the variable amplification attenuator 1.
[0015]
In the ALC circuit of the present invention, the variable amplification / attenuator 1 is controlled by the output signal from the D / A converter 7, the input signal input to the variable amplification / attenuator 1 is attenuated (amplified), and the signal is distributed. The signal branched at 2 is input to the signal level comparator 10 via the signal level detector 3. The signal level comparator 10 compares the output from the signal level detector 3 with a reference value 8b corresponding to a predetermined signal level and outputs a result to the control circuit 12.
[0016]
In the following description, the D / A converter 7 and the variable amplification attenuator 1 are combined, and as the output value from the D / A converter 7 increases, the attenuation in the variable amplification attenuator 1 increases, The signal level output from the distributor 2 decreases, and as the output value of the D / A converter 7 decreases, the attenuation in the variable amplification attenuator 1 decreases, and the signal level output from the signal distributor 2 is amplified. Shall operate as follows.
[0017]
When the operation of the combination of the D / A converter 7 and the variable amplification attenuator 1 is reversed, that is, as the output value from the control circuit 12 increases, the variable amplification attenuator 1 operates as an amplifier and operates as a signal distributor. 2, the variable amplification attenuator 1 operates as an attenuator and the signal level output from the signal distributor 2 decreases as the output value from the control circuit 12 decreases. By reversing the arithmetic operation of the control circuit 12, the same effect as above can be obtained.
[0018]
Next, if the signal level input from the signal level detector 3 is equal to or more than the reference value 8b, the signal level comparator 10 supplies, for example, a comparison signal “1” to the control circuit 12 and inputs the signal from the signal level detector 3. If the signal level is equal to or less than the reference value 8b, the signal level comparator 10 supplies, for example, a comparison signal “0” to the control circuit 12. When the comparison signal from the signal level comparator 10 is “1”, the control circuit 12 sets the initial value (here, 2) as the next control value.^(n-1)) +2^(n-2)(1/2 of the initial value) is created and supplied to the D / A converter 7. When the comparison signal from the signal level comparator 10 is “0”, the control circuit 12 sets the initial value (here, 2^(n-1)) -2^(n-1)+2^(n-2)(1/2 of the initial value) = 2^(n-2)And supplies it to the D / A converter 7. Hereinafter, the above value (2^(n-1)+2^(n-2)) Or 2^(n-2)Is referred to as a second-stage control value.
[0019]
The control value supplied to the D / A converter 7 is fed back to the variable amplification attenuator 1, and as a result, the attenuated or amplified signal is output through the signal distributor 2. The signal branched by the signal distributor 2 is input to the signal level comparator 10 via the signal level detector 3. The signal level comparator 10 compares the output from the signal level detector 3 with the referencevalue8b, and the signal obtained from the signal level detector 3 is used as a reference.value8b or more, the control circuit 12 determines that the next control value is the second-stage control value + 2^(n-3)(This calculation result is referred to as a third-stage control value), which is supplied to the D / A converter 7.
[0020]
Specifically, the control value of the second stage stored in the control circuit 12 is (2^(n-1)+2^(n-2)), And if the signal obtained from the signal level comparator 10 is the comparison signal “1”, the control circuit 12 sets the second control value +2 as the next control value.^(n-3)= 2^(n-1)+2^(n-2)+2^(n-3)And supplies it to the D / A converter 7. On the other hand, the control value of the second stage stored in the control circuit 12 is (2^(n-1)+2^(n-2)), And if the signal obtained from the signal level comparator 10 is the comparison signal “0”, the control circuit 12 sets the second control value −2 as the next control value.^(n-2)+2^(n-3)= (2^(n-1)+2^(n-2)) -2^(n-2)+2^(n-3)= 2^(n-1)+2^(n-3)(This calculation result is also referred to as a third-stage control value) and is supplied to the D / A converter 7.
[0021]
The control value of the second stage stored in the control circuit 12 is 2^(n-2)When the signal obtained from the signal level comparator 10 is the comparison signal “1”, the control circuit 12 sets the next control value as the control value of the second stage + 2.^(n-3)= 2^(n-2)+2^(n-3)(Third stage control value) and supplies it to the D / A converter 7. On the other hand, if the control value of the second stage stored in the control circuit 12 is 2^(n-2)If the signal obtained from the signal level comparator 10 is the comparison signal “0”, the control circuit 12 sets the second control value −2 as the next control value.^(n-2)+2^(n-3)= 2^(n-2)-2^(n-2)+2^(n-3)= 2^(n-3)(Third stage control value) and supplies it to the D / A converter 7.
By performing the same operation up to the n-bit minimum control value (LSB) (the control value of the n-th stage), the output signal level from the signal distributor 2 can be controlled to be a predetermined amount.
[0022]
Embodiment 3 FIG.
FIG. 3 is a diagram illustrating an ALC circuit according to a third embodiment of the present invention. In FIG. 3, 8c is an upper reference value corresponding to an upper limit value of a predetermined signal level, 8d is a lower reference value corresponding to a lower limit value of a predetermined signal level, and 13 is an upper reference value.FromLower reference valueCount value of counter 11 up toAnd 14 is a selector for calculating the intermediate value of. FIG. 3 is intermediate to FIG.valueAn arithmetic circuit 13 and a selector 14 are added. 3, the same reference numerals as those in FIGS. 1, 2 and 5 denote the same circuits or corresponding parts, and a detailed description thereof will be omitted.
[0023]
Next, the operation of the ALC circuit according to the third embodiment will be described. At the start of the ALC operation, first, an initial value 9, for example, 100 is given to the counter 11. The counter 11 supplies the value 100 to the D / A converter 7 via the selector 14, and the D / A converter 7 performs D / A conversion on the initial value and feeds it back to the variable amplification attenuator 1. The selector 14 supplies the signal from the counter 11 to the D / A converter 7 during the ALC operation.valueIt operates to supply the output signal from the arithmetic circuit 13 to the D / A converter 7.
[0024]
Next, the input signal is amplified or attenuated by the variable attenuator 1 and input to the signal distributor 2. The signal distributed by the signal distributor 2 is input to a signal level comparator 10 via a signal level detector 3. The signal level comparator 10 outputs, for example, the comparison value A = “1” when the output from the signal level detector 3 is equal to or more than the upper limit reference value 8c, and outputs the comparison value A when the output is less than the upper limit reference value 8c. = “0” is output and the signal levelDetector 3When the output from is less than or equal to the lower limit reference value 8d, for example, the comparison value B = “1” is output. When the output from the signal level comparator 10 exceeds the lower limit reference value 8d, for example, the comparison value B = “0”. Is output.
[0025]
After the start of the ALC operation, the signal input to the variable amplification attenuator 1 is attenuated (amplified) by the variable amplification attenuator 1, branched by the signal distributor 2 and passed through the signal level detector 3 to the signal level comparator. 10 is input. The signal level comparator 10 compares the output from the signal level detector 3 with reference values 8c and 8d corresponding to the upper and lower limits of the signal level, A = “1”, A = “0” or B = “ 1 ”and B =“ 0 ”are output to the counter 11.
[0026]
Next, the signal level comparator 10, intermediatevalueThe operation of the arithmetic circuit 13 and the counter 11 will be described. The signal level comparator 10 compares the output from the signal level detector 3 with the upper reference value 8c and the lower reference value 8d. As a result, when the output from the signal level detector 3 is equal to or more than the upper reference value 8c. The signal level comparator 10 outputs the comparison value A = “1”, and the output from the signal level detector 3 isunderIf the reference level is equal to or less than 8d, the signal level comparator 10 outputs the comparison value B = "1".For example, when the comparison value A, which is a comparison value with the upper reference value, is A = “1”, the counter 11 is incremented (in a direction of decreasing the level), and the comparison value B, which is a comparison value with the lower reference value, is B = When it is "1", the counter 11 is stepped down (in a direction of increasing the level), and the control is performed so that the comparison value A becomes "0" and the comparison value B becomes B = [0]. Thereby, the signal level can be detected as the upper reference value 8c and the lower reference value 8d.
[0027]
When the initial value of the input is between the upper reference value and the lower reference value (when the input is A = "0" and B = "0"), A = "0" during the ALC operation. Then, the counter 11 is controlled to increase the level of the counter 11, and when the comparison value A becomes "1", the counter 11 is controlled to decrease the level, whereby the upper limit value is detected. If B = "0", level The lower limit is detected by controlling the counter 11 in a lowering direction and controlling the counter 11 in a highering direction when the comparison value B becomes B = 1.
[0028]
Meanwhile, the middlevalueThe arithmetic circuit 13At the upper limitOutput from counter 11countValue and lower limitWhen the count value output from the counter 11Intermediate value (= ｛(upper limitCount value when+ Lower limitCount value when) / 2}), and sends the result to the selector 14.After ALC operation is completed,This intermediate value is D / A converted by the D / A converter 7 and fed back to the variable amplification attenuator 1. Thus, in the middlevalueSince the arithmetic circuit 13 can be constituted only by an adder circuit, it can be realized with a smaller configuration than the conventional adder / subtractor circuit 6. By the above control, the signal level output from the signal distributor 2 is set to a predetermined level.
[0029]
Embodiment 4 FIG.
FIG. 4 is a diagram illustrating an ALC circuit according to a fourth embodiment of the present invention. FIG. 4 is intermediate to FIG.valueAn arithmetic circuit 13 and a selector 14 are added. In FIG. 4, the same reference numerals as those in FIGS. 1 to 3 and FIG. 5 indicate the same circuits or corresponding parts, and thus detailed description will be omitted.
[0030]
Next, the operation of the ALC circuit according to the fourth embodiment will be described. At the start of the ALC operation, the initial value 2^(n-1)(Here, n indicates the number of constituent bits of the D / A converter 7) (for example, 1000 when n = 4, 10000000 when n = 8) is given to the control circuit 12, and the initial value is n bits D It is D / A converted by the / A converter 7 and supplied to the variable amplification attenuator 1.
[0031]
In the ALC circuit of the present invention, the variable amplification / attenuator 1 is controlled by the output signal from the D / A converter 7, the input signal input to the variable amplification / attenuator 1 is attenuated (amplified), and the signal is distributed. The signal branched at 2 is input to the signal level comparator 10 via the signal level detector 3. The signal level comparator 10 compares the output from the signal level detector 3 with an upper reference value 8c and a lower reference value 8d corresponding to a predetermined signal level, and outputs the result to the control circuit 12.
[0032]
In the following description, the D / A converter 7 and the variable amplification attenuator 1 are combined, and as the output value from the D / A converter 7 increases, the attenuation in the variable amplification attenuator 1 increases, The signal level output from the distributor 2 decreases, and as the output value of the D / A converter 7 decreases, the attenuation in the variable amplification attenuator 1 decreases, and the signal level output from the signal distributor 2
Operate to be amplified.
[0033]
When the operation of the combination of the D / A converter 7 and the variable amplification attenuator 1 is reversed, that is, as the output value from the control circuit 12 increases, the variable amplification attenuator 1 operates as an amplifier and operates as a signal distributor. 2, the variable amplification attenuator 1 operates as an attenuator and the signal level output from the signal distributor 2 decreases as the output value from the control circuit 12 decreases. By reversing the arithmetic operation of the control circuit 12, the same effect as above can be obtained.
[0034]
After the start of the ALC operation, the input signal input to the variable amplification attenuator 1 is attenuated (amplified) by the variable amplification attenuator 1, branched by the signal distributor 2, and compared with the signal level via the signal level detector 3. Input to the device 10. The signal level comparator 10 outputs, for example, the comparison value A = “1” when the output from the signal level detector 3 is equal to or more than the upper limit reference value 8c, and outputs the comparison value A when the output is less than the upper limit reference value 8c. = "0" is output and when the output from the signal level comparator 10 is equal to or less than the lower limit reference value 8d, for example, the comparison value B = "1" is output, and the output from the signal level comparator 10 is lower limit reference value. If it exceeds 8d, for example, the comparison value B = "0" is output.
[0035]
The control circuit 12 determines that the comparison signal from the signal level comparator 10 is A = “1”."In the case of, the initial value (here, 2^(n-1)) +2^(n-2)(1/2 of the initial value)(Direction to lower the level), D / A converter 7. The comparison signal from the signal level comparator 10 isB= “1”, the control circuit 12 sets the initial value (here, 2^(n-1)) -2^(n-1)+2^(n-2)(1/2 of the initial value) = 2^(n-2)Create(Increase the level), MiddlevalueIt is supplied to the arithmetic circuit 13. Hereinafter, the above value (2^(n-1)+2^(n-2)), 2^(n-2)Or 2^(n-1)Is referred to as a second-stage control value.
[0036]
The control value supplied to the D / A converter 7 is fed back to the variable amplification attenuator 1, and as a result, the attenuated or amplified signal is output through the signal distributor 2. The signal branched by the signal distributor 2 is input to the signal level comparator 10 via the signal level detector 3. The signal level comparator 10 compares the output from the signal level detector 3 with the referencevalue8c or 8d, and the signal obtained from the signal level detector 3 is used as a reference.value8c or more, the control circuit 12 determines that the next control value is the second-stage control value + 2^(n-3)(This calculation result is called the control value of the third stage)valueIt is supplied to the arithmetic circuit 13.
[0037]
Specifically, the control value of the second stage stored in the control circuit 12 is (2^(n-1)+2^(n-2)), And the signal obtained from the signal level comparator 10 is the comparison signal A = “1”."If so, the control circuit 12 sets the second control value + 2 as the next control value.^(n-3)= 2^(n-1)+2^(n-2)+2^(n-3)And supplies it to the D / A converter 7 via the selector 14. On the other hand, the control value of the second stage stored in the control circuit 12 is (2^(n-1)+2^(n-2)), And the signal obtained from the signal level comparator 10 is a comparison signal.B= “1”, the control circuit 12 sets the second-stage control value −2 as the next control value.^(n-2)+2^(n-3)= (2^(n-1)+2^(n-2)) -2^(n-2)+2^(n-3)= 2^(n-1)+2^(n-3)(This calculation result is also referred to as a third-stage control value) and is supplied to the D / A converter 7 via the selector 14.
[0038]
The control value of the second stage stored in the control circuit 12 is 2^(n-2)And the signal obtained from the signal level comparator 10 is the comparison signal A = “1”."If so, the control circuit 12 sets the second control value + 2 as the next control value.^(n-3)= 2^(n-2)+2^(n-3)(3rd stage control value) is created and supplied to the D / A converter 7 via the selector 14. On the other hand, if the control value of the second stage stored in the control circuit 12 is 2^(n-2)And the signal obtained from the signal level comparator 10 is a comparison signalB= “1”, the control circuit 12 sets the second-stage control value −2 as the next control value.^(n-2)+2^(n-3)= 2^(n-2)-2^(n-2)+2^(n-3)= 2^(n-3)(3rd stage control value) is created and supplied to the D / A converter 7 via the selector 14.
By performing the same operation twice to the n-bit minimum control value (LSB) (the control value of the n-th stage), the upper limit value and the lower limit value of the input signal are obtained.
[0039]
The control value of the second stage stored in the control circuit 12 is 2^(n-1)And the signal obtained from the signal level comparator 10 is the comparison signal A = “1”."If so, the control circuit 12 sets the second control value + 2 as the next control value.^(n-3)= 2^(n-1)+2^(n-3)(3rd stage control value) is created and supplied to the D / A converter 7 via the selector 14. On the other hand, if the control value of the second stage stored in the control circuit 12 is 2^(n-1)And the signal obtained from the signal level comparator 10 is a comparison signalB= “1”, the control circuit 12 sets the second-stage control value −2 as the next control value.^(n-2)+2^(n-3)= 2^(n-1)-2^(n-2)+2^(n-3)(3rd stage control value) is created and supplied to the D / A converter 7 via the selector 14.
By performing the same operation twice to the n-bit minimum control value (LSB) (the control value of the n-th stage), the upper limit value and the lower limit value of the input signal are obtained.
[0040]
When the initial value of the input is between the upper reference value and the lower reference value (when the input is A = "0" and B = "0"), A = "0" during the ALC operation. If so, the counter 11 is controlled to increase the level, and the level is decreased when the comparison value A becomes "1". By controlling the counter 11 in the direction, the upper limit value is detected, and if B = "0", the counter 11 is controlled in the direction of decreasing the level, and if the comparison value B becomes B = "1", the level is increased. By controlling the counter 11 in the direction, the lower limit value is detected.
[0041]
Then, in the middlevalueIn the arithmetic circuit 13, the output of the control circuit 12 at the time of the upper limit obtained above and the lower limitOutput of the control circuit 12 whenCalculate the intermediate value ofThen, the result is sent to the selector 14. After the ALC operation is completed, the intermediate value is D / A converted by the D / A converter 7 and fed back to the variable attenuator 1.By the above control, the signal level output from the signal distributor 2 is set to a predetermined level.
[0042]
【The invention's effect】
FirstDepartureLightAccording to the present invention, there is provided a variable amplification attenuator capable of varying a signal level, a distributor for branching a part of a signal output amplified or attenuated by the variable amplification attenuator, and a variable amplification attenuator for calculating a branched signal to calculate a branched signal. In an ALC circuit having a feedback circuit for feeding back a signal, a branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or higher than a first reference value, a first signal is output. When the signal level is less than or equal to the second reference value, a signal level comparator that outputs a second signal and an initial value are set when the circuit is started, and thereafter, the first and second signals from the signal level comparator are set. A counter incremented and decremented according to the second and third outputs, and an intermediate for obtaining an intermediate value between the output from the signal level comparator and the output from the counter.valueThe arithmetic circuit and the output from the counter are selected when the circuit is started.valueA selector for selecting an output from the arithmetic circuit; and a D / A converter for D / A converting the output from the selector and feeding it back to the variable attenuator, so that the output from the distributor is set to a predetermined amount. Therefore, there is an effect that the circuit scale is small and inexpensive.
[0043]
SecondAccording to the present invention, the present invention provides a variable attenuator capable of varying a signal level, a distributor for branching a part of a signal output amplified or attenuated by the variable attenuator, and a variable signal for calculating and varying a branched signal. In an ALC circuit having a feedback circuit for feeding back to an amplification attenuator, a branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or more than a first reference value, a first signal is output. A signal level comparator which outputs a second signal when the branched signal level is equal to or lower than a second reference value, and an initial value (2^(m-1)) (Where m indicates the number of bits in the D / A converter 7), and then the first or second signal from the signal level comparator is set.signalAccording to the present value +2^(mn)(Where n is the number of operation stages2≤ n ≤ m) or current value -2^{(m-n + 1)}+2^(mn)And an intermediate value for obtaining an output from the signal level comparator and an intermediate value between an upper limit value and a lower limit value obtained from the control circuit.valueThe arithmetic circuit and the output from the control circuit are selected when the circuit is started, and after the ALC is completed, the intermediate circuit is selected.valueA selector for selecting an output from the arithmetic circuit; and a D / A converter for D / A converting the output from the selector and feeding it back to the variable attenuator, so that the output from the distributor is set to a predetermined amount. Therefore, there is an effect that the circuit scale is small and inexpensive.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating an ALC circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating an ALC circuit according to a second embodiment of the present invention.
FIG. 3 is a diagram illustrating an ALC circuit according to a third embodiment of the present invention.
FIG. 4 is a diagram illustrating an ALC circuit according to a fourth embodiment of the present invention.
FIG. 5 is a diagram showing a conventional ALC circuit.
[Explanation of symbols]
1 Variable attenuator
2 Signal distributor
3 signal level detector
7 D / A converter
8b Reference value
8c Upper reference value
8d Lower reference value
9 Initial value
10. Signal level comparator
11 counter
12 Control circuit
13 Intermediate value calculation circuit
14 Selector

Claims

It has a variable attenuator capable of varying the signal level, a distributor for branching a part of the signal output amplified or attenuated by the variable attenuator, and a feedback circuit for calculating the branched signal and feeding it back to the variable attenuator. In the ALC circuit,
The branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or higher than a first reference value, a first signal is output, and the branched signal level is equal to or lower than a second reference value. A signal level comparator for outputting a second signal,
An initial value is set at the time of starting the circuit, and thereafter, a counter that is incremented and decremented according to the first and second signals from the signal level comparator, and an intermediate value calculation that obtains an intermediate value of the output from the counter A selector that selects an output from the counter during circuit and circuit activation, and then selects an output from the intermediate value calculation circuit;
An ALC circuit comprising: a D / A converter that D / A converts an output from the selector and feeds back the feedback to the variable attenuator; and sets an output from the distributor to a predetermined amount.

It has a variable attenuator capable of varying the signal level, a distributor for branching a part of the signal output amplified or attenuated by the variable attenuator, and a feedback circuit for calculating the branched signal and feeding it back to the variable attenuator. In the ALC circuit,
The branched signal level is compared with a predetermined reference value, and when the branched signal level is equal to or higher than a first reference value, a first signal is output, and the branched signal level is equal to or lower than a second reference value. A signal level comparator for outputting a second signal,
When the circuit is started, an initial value (2 ^(m-1) ) (where m indicates the number of bits in the D / A converter 7) is set as the current value, and thereafter, the second value from the signal level comparator is set. 1, in accordance with the second signal, (wherein, n represents the arithmetic stages 2 ≦ n ≦ m) current value +2 ^(mn), or the current value ^{^{-2 (mn + 1) +2 (}} mn) calculates the control circuit When,
A selector for selecting an output from the control circuit at the start of the circuit and an intermediate value arithmetic circuit for obtaining an intermediate value of the output from the control circuit, and thereafter selecting an output from the intermediate value arithmetic circuit;
An ALC circuit comprising: a D / A converter that D / A converts an output from the selector and feeds back the feedback to the variable attenuator; and sets an output from the distributor to a predetermined amount.