JP2010157938A - Distortion compensating circuit and radio base station - Google Patents
Distortion compensating circuit and radio base station Download PDFInfo
- Publication number
- JP2010157938A JP2010157938A JP2008335562A JP2008335562A JP2010157938A JP 2010157938 A JP2010157938 A JP 2010157938A JP 2008335562 A JP2008335562 A JP 2008335562A JP 2008335562 A JP2008335562 A JP 2008335562A JP 2010157938 A JP2010157938 A JP 2010157938A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- inverse model
- model
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、歪補償回路及びそれを備えた無線基地局に関する。 The present invention relates to a distortion compensation circuit and a radio base station including the same.
携帯電話等を用いた通信システムが備える無線基地局においては、送信信号を増幅して出力するための高出力増幅器(HPA:High Power Amplifier)が、送信処理部内に実装される。一般的にHPAは、増幅効率を優先するが故に、入出力特性の線形性が低い。つまりHPAにおいては、その入力信号と出力信号との間の入出力特性が、非線形の歪特性を呈する。従って、このような入出力特性を有するHPAを用いて入力信号を増幅すると、その歪に起因して、所望の出力信号が得られない場合がある。そこで、このような歪を補償するための歪補償方式の一つとして、増幅器の入出力特性を表すモデルを推定し、そのモデルとは逆の特性を呈する逆モデルをディジタル信号処理によって生成し、増幅器への入力信号(アナログ信号に変換する前のディジタル信号)に対してその逆モデルを付加することにより、増幅器の入出力特性における歪を補償する手法(いわゆるDPD:Digital Pre-Distortion)が、下記非特許文献1において提案されている。また、下記非特許文献2,3においては、HPAの高効率増幅技術が提案されている。
In a radio base station included in a communication system using a mobile phone or the like, a high power amplifier (HPA) for amplifying and outputting a transmission signal is mounted in the transmission processing unit. Generally, HPA gives priority to amplification efficiency, and therefore has low linearity of input / output characteristics. That is, in HPA, the input / output characteristics between the input signal and the output signal exhibit nonlinear distortion characteristics. Therefore, when an input signal is amplified using an HPA having such input / output characteristics, a desired output signal may not be obtained due to the distortion. Therefore, as one of the distortion compensation methods for compensating for such distortion, a model representing the input / output characteristics of the amplifier is estimated, and an inverse model exhibiting characteristics opposite to the model is generated by digital signal processing. A method (so-called DPD: Digital Pre-Distortion) that compensates for distortion in the input / output characteristics of the amplifier by adding its inverse model to the input signal to the amplifier (digital signal before being converted into an analog signal) The following
HPAの入出力特性は温度変化等によって変動するため、高精度の歪補償を実現するためには、逆モデルを常に最新のものに更新する必要がある。ここで、入力信号の全範囲をカバーする逆モデルを正確に作成するためには、最大値(ピーク値)を含む入力信号及びそれに対応する出力信号が必要となる。しかし、最大値の入力信号が常に通信信号に含まれているとは限らず、通信データ量が少ない状況(深夜の時間帯等)においては、最大値の入力信号の出現頻度は低下する。従って、常に最大値の入力信号の到達を待って逆モデルの更新を実施する場合には、通信データ量が少ない状況において逆モデルの更新頻度が低下するため、高精度の歪補償を行うことが困難となる。 Since the input / output characteristics of the HPA fluctuate due to temperature changes or the like, it is necessary to always update the inverse model to the latest one in order to realize highly accurate distortion compensation. Here, in order to accurately create an inverse model that covers the entire range of the input signal, an input signal including a maximum value (peak value) and an output signal corresponding to the input signal are required. However, the input signal with the maximum value is not always included in the communication signal, and the appearance frequency of the input signal with the maximum value decreases in a situation where the amount of communication data is small (such as a midnight time zone). Therefore, when updating the inverse model always waiting for the arrival of the maximum input signal, the frequency of updating the inverse model decreases in a situation where the amount of communication data is small, so high-precision distortion compensation can be performed. It becomes difficult.
本発明はかかる事情に鑑みて成されたものであり、最大値の入力信号の出現頻度が低い状況においても逆モデルの更新を実施することにより、高精度の歪補償を実現することが可能な歪補償回路、及びそれを備えた無線基地局を得ることを目的とするものである。 The present invention has been made in view of such circumstances, and it is possible to realize highly accurate distortion compensation by updating the inverse model even in a situation where the appearance frequency of the maximum input signal is low. An object of the present invention is to obtain a distortion compensation circuit and a radio base station including the distortion compensation circuit.
本発明の第1の態様に係る歪補償回路は、増幅器への入力信号と前記増幅器からの出力信号とに基づいて、前記増幅器の入出力特性を表すモデルに対する逆モデルを推定する推定部と、前記逆モデルを前記入力信号に付加することにより、前記入出力特性の歪を補償する歪補償部と、直近の所定時間内における前記入力信号及び前記出力信号をサンプリングして前記推定部に入力するサンプリング部とを備え、前記推定部は、前記入力信号のとり得る最大値が、前記サンプリング部によってサンプリングされた範囲内に含まれているか否かに拘わらず、前記サンプリング部から入力された前記入力信号及び前記出力信号に基づいて前記逆モデルを更新することを特徴とするものである。 The distortion compensation circuit according to the first aspect of the present invention includes: an estimation unit that estimates an inverse model for a model representing input / output characteristics of the amplifier based on an input signal to the amplifier and an output signal from the amplifier; By adding the inverse model to the input signal, a distortion compensator that compensates for distortion of the input / output characteristics, and the input signal and the output signal within the latest predetermined time are sampled and input to the estimation unit A sampling unit, and the estimation unit receives the input from the sampling unit regardless of whether a maximum value that the input signal can take is included in a range sampled by the sampling unit. The inverse model is updated based on the signal and the output signal.
第1の態様に係る歪補償回路によれば、推定部は、入力信号のとり得る最大値が、サンプリング部によってサンプリングされた範囲内に含まれているか否かに拘わらず、サンプリング部から入力された入力信号及び出力信号に基づいて逆モデルを更新する。従って、最大値の入力信号の出現頻度が低い状況においても推定部は逆モデルを更新することができるため、歪補償部において高精度の歪補償を実現することが可能となる。 According to the distortion compensation circuit according to the first aspect, the estimation unit is input from the sampling unit regardless of whether or not the maximum value that the input signal can take is included in the range sampled by the sampling unit. The inverse model is updated based on the input signal and the output signal. Accordingly, since the estimation unit can update the inverse model even in a situation where the appearance frequency of the maximum value input signal is low, it is possible to realize highly accurate distortion compensation in the distortion compensation unit.
本発明の第2の態様に係る歪補償回路は、第1の態様に係る歪補償回路において特に、前記推定部は、前記サンプリング部によってサンプリングされた範囲内における前記入力信号の最大値が、所定のしきい値以上であることを条件として、前記逆モデルを更新することを特徴とするものである。 The distortion compensation circuit according to a second aspect of the present invention is the distortion compensation circuit according to the first aspect, in particular, the estimation unit has a predetermined maximum value of the input signal within a range sampled by the sampling unit. The inverse model is updated on condition that the threshold value is equal to or greater than the threshold value.
第2の態様に係る歪補償回路によれば、推定部は、サンプリング部によってサンプリングされた範囲内における入力信号の最大値が、所定のしきい値以上であることを条件として、逆モデルを更新する。従って、サンプリングされた範囲内の入力信号の信号レベルがしきい値未満である場合には、逆モデルの更新は行われない。その結果、逆モデルがカバーする入力信号の範囲が極端に小さくなることを回避できる。 According to the distortion compensation circuit according to the second aspect, the estimation unit updates the inverse model on the condition that the maximum value of the input signal within the range sampled by the sampling unit is equal to or greater than a predetermined threshold value. To do. Therefore, when the signal level of the input signal within the sampled range is less than the threshold value, the inverse model is not updated. As a result, it can be avoided that the range of the input signal covered by the inverse model becomes extremely small.
本発明の第3の態様に係る歪補償回路は、第2の態様に係る歪補償回路において特に、前記所定のしきい値は、現在の前記逆モデルにおける前記入力信号の上限値に応じて複数設定されていることを特徴とするものである。 The distortion compensation circuit according to the third aspect of the present invention is the distortion compensation circuit according to the second aspect, in particular, the predetermined threshold value is set in accordance with the upper limit value of the input signal in the current inverse model. It is characterized by being set.
第3の態様に係る歪補償回路によれば、しきい値は、現在の逆モデルにおける入力信号の上限値に応じて複数設定されている。従って、逆モデルがカバーする入力信号の範囲が急激に小さくなることを回避できる。 According to the distortion compensation circuit according to the third aspect, a plurality of threshold values are set according to the upper limit value of the input signal in the current inverse model. Therefore, it is possible to avoid a sudden decrease in the range of the input signal covered by the inverse model.
本発明の第4の態様に係る歪補償回路は、第1〜第3のいずれか一つの態様に係る歪補償回路において特に、直近の所定期間内における前記入力信号の平均値に基づいて、前記入力信号の予測最大値を設定する設定部をさらに備え、前記サンプリング部によるサンプリングが開始された後、前記予測最大値以上の前記入力信号が検出されると、前記所定時間の経過を待つことなく、前記サンプリング部はサンプリングを終了することを特徴とするものである。 The distortion compensation circuit according to the fourth aspect of the present invention is the distortion compensation circuit according to any one of the first to third aspects, in particular, based on the average value of the input signal within the most recent predetermined period. A setting unit configured to set a predicted maximum value of the input signal; and after the sampling unit starts sampling, when the input signal that is equal to or greater than the predicted maximum value is detected, without waiting for the predetermined time to elapse The sampling unit ends sampling.
第4の態様に係る歪補償回路によれば、設定部は、入力信号の予測最大値を設定し、サンプリング部によるサンプリングが開始された後、予測最大値以上の前記入力信号が検出されると、サンプリング部はサンプリングを終了する。従って、サンプリング期間の短縮化を図ることができるとともに、予測最大値の入力信号を確実に取得できるため、予測最大値以下の範囲をカバーする逆モデルを確実に作成することが可能となる。 According to the distortion compensation circuit according to the fourth aspect, the setting unit sets the predicted maximum value of the input signal, and after the sampling unit starts sampling, when the input signal equal to or larger than the predicted maximum value is detected The sampling unit ends the sampling. Accordingly, the sampling period can be shortened and the input signal of the predicted maximum value can be acquired with certainty, so that it is possible to reliably create an inverse model that covers the range below the predicted maximum value.
本発明の第5の態様に係る無線基地局は、増幅器と、第1〜第4のいずれか一つの態様に係る歪補償回路とを備えることを特徴とするものである。 A radio base station according to a fifth aspect of the present invention includes an amplifier and a distortion compensation circuit according to any one of the first to fourth aspects.
第5の態様に係る無線基地局によれば、増幅器の入出力特性の歪が歪補償回路によって適切に補償されることにより、所望の送信信号を無線基地局から送信することが可能となる。 According to the radio base station according to the fifth aspect, it is possible to transmit a desired transmission signal from the radio base station by appropriately compensating the distortion of the input / output characteristics of the amplifier by the distortion compensation circuit.
本発明によれば、最大値の入力信号の出現頻度が低い状況においても逆モデルの更新を実施することができるため、高精度の歪補償を実現することが可能となる。 According to the present invention, since the inverse model can be updated even in a situation where the appearance frequency of the maximum value input signal is low, highly accurate distortion compensation can be realized.
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the element which attached | subjected the same code | symbol in different drawing shall show the same or corresponding element.
図1は、本発明の実施の形態に係る無線基地局1の構成の一部を示すブロック図である。図1の接続関係で示すように、無線基地局1は、DPD(Digital Pre-Distortion)処理部2、DAC(Digital-to-Analog Converter)3、LPF(Low Pass Filter)4、周波数変換部5、HPA(High Power Amplifier)6、カプラ7、アンテナ8、周波数変換部9、LPF10、及びADC(Analog-to-Digital Converter)11を備えて構成されている。
FIG. 1 is a block diagram showing a part of the configuration of
DPD処理部2は、ディジタル信号である入力信号S1を補正することにより、信号S2を出力する。DPD処理部2による補正の内容については後述する。DAC3は、ディジタル信号である信号S2をアナログ信号である信号S3に変換して出力する。LPF4は、信号S3に対してローパスフィルタ処理を施して、信号S4を出力する。周波数変換部5は、ベースバンドの信号S4を高周波の信号S5に周波数変換して出力する。HPA6は、信号S5を増幅することにより、信号S6を出力する。信号S6は、アンテナ8から送信される。
The
HPA6からアンテナ8に向かう信号S6の一部は、カプラ7によって信号S7として取り出される。周波数変換部9は、高周波の信号S7をベースバンドの信号S8に周波数変換して出力する。LPF10は、信号S8に対してローパスフィルタ処理を施して、信号S9を出力する。ADC11は、アナログ信号である信号S9をディジタル信号である信号S10に変換して出力する。信号S10はDPD処理部2に入力される。
A part of the signal S6 from the HPA 6 toward the antenna 8 is extracted by the
図2は、DPD処理部2の第1の構成例を示すブロック図である。図2の接続関係で示すように、DPD処理部2は、サンプリング回路20、検出部21、逆モデル推定部22、上限値記憶部23、係数記憶部24、判定部25、及び歪補償部26を備えて構成されている。
FIG. 2 is a block diagram illustrating a first configuration example of the
サンプリング回路20には、歪補償部26から信号S2が入力されるとともに、ADC11から信号S10が入力される。サンプリング回路20は、直近の所定時間(以下「サンプリング時間」と称す)内における信号S2,S10をサンプリングして、これらの信号S2,S10を逆モデル推定部22に入力する。逆モデル推定部22は、信号S2,S10に基づいて、HPA6の入出力特性を表すモデルを推定し、そのモデルに対応する逆モデルをn次べき級数(nは自然数)の多項式の形で表現するための各次の係数(つまり逆モデルの係数セット)を、演算によって求める。ここで、逆モデルとは、モデルにおける非線形の歪を補償するための、モデルの歪特性とは逆の特性を呈するモデルである。
The
また、検出部21は、サンプリング時間内における入力信号S1のレベルの最大値(例えば最大電力値)を検出し、その最大電力値に関するデータS21をサンプリング回路20に入力する。データS21は、サンプリング回路20から逆モデル推定部22に入力され、上記で求めた逆モデルの係数セットと対応付けられる。データS21で与えられる最大電力値は、対応する逆モデルがカバーするカバー域の上限値を表すこととなる。
The
逆モデルの係数セットに関するデータS22は、逆モデル推定部22から係数記憶部24に入力され、係数記憶部24内に記憶される。換言すれば、係数記憶部24内に逆モデルが記憶される。また、その逆モデルに対応する最大電力値に関するデータS21は、逆モデル推定部22から上限値記憶部23に入力され、上限値記憶部23内に記憶される。
Data S22 regarding the coefficient set of the inverse model is input from the inverse
歪補償部26には、入力信号S1が入力されるとともに、係数記憶部24から係数セットに関するデータS24が入力される。歪補償部26は、データS24で与えられる係数セット(逆モデル)に基づいて入力信号S1を補正する。これにより、入力信号S1に対して適切な歪補償がなされた信号S2が、歪補償部26から出力される。
The
ところで、HPA6の入出力特性は温度変化等によって変動するため、歪補償部26によって高精度の歪補償を実現するためには、逆モデル推定部22においてモデル及び逆モデルを定期的に最新のものに更新する必要がある。
By the way, since the input / output characteristics of the HPA 6 fluctuate due to a temperature change or the like, in order to realize highly accurate distortion compensation by the
図3は、順に更新された複数のモデルK0〜K2の一例を示す図である。横軸は入力信号S1の信号レベル(例えば電力値)であり、縦軸は出力信号(信号S10)の信号レベル(例えば電力値)である。モデルK0は、通信データ量が多い状況で逆モデル推定部22によって推定されたモデルであり、モデルK0のカバー域の上限値Pm0は、入力信号S1の信号レベルがとり得る最大値(ピーク値)に一致している。従って、モデルK0を用いることにより、逆モデル推定部22は、入力信号S1の全範囲をカバーする逆モデルを作成することができる。上限値Pm0を示すデータS21は、モデルK0の逆モデルに対応付けられて、上限値記憶部23内に記憶される。
FIG. 3 is a diagram illustrating an example of a plurality of models K0 to K2 updated in order. The horizontal axis represents the signal level (for example, power value) of the input signal S1, and the vertical axis represents the signal level (for example, power value) of the output signal (signal S10). The model K0 is a model estimated by the inverse
モデルK0から更新されたモデルK1は、通信データ量がやや少ない状況で逆モデル推定部22によって推定されたモデルであり、モデルK1のカバー域の上限値Pm1は、モデルK0の上限値Pm0よりも小さくなっている。従って、モデルK1に基づいて作成された逆モデルを用いることによっては、歪補償部26は、上限値Pm1を超える信号レベルの入力信号S1に対する歪補償を行うことができない。しかしながら、上限値Pm1以下の範囲に関しては、モデルK0よりも新しい入出力特性をモデルK1によって表現できるため、高精度の歪補償を実現することができる。上限値Pm1を示すデータS21は、モデルK1の逆モデルに対応付けられて、上限値記憶部23内に記憶される。
The model K1 updated from the model K0 is a model estimated by the inverse
モデルK1から更新されたモデルK2は、通信データ量がさらに少ない状況で逆モデル推定部22によって推定されたモデルであり、モデルK2のカバー域の上限値Pm2は、モデルK1の上限値Pm1よりも小さくなっている。従って、モデルK2に基づいて作成された逆モデルを用いることによっては、歪補償部26は、上限値Pm2を超える信号レベルの入力信号S1に対する歪補償を行うことができない。しかしながら、上限値Pm2以下の範囲に関しては、モデルK0,K1よりも新しい入出力特性をモデルK2によって表現できるため、高精度の歪補償を実現することができる。上限値Pm2を示すデータS21は、モデルK2の逆モデルに対応付けられて、上限値記憶部23内に記憶される。
The model K2 updated from the model K1 is a model estimated by the inverse
本実施の形態に係るDPD処理部2においては、各モデルK0〜K2に対応する全ての逆モデルの係数セットが、係数記憶部24内に記憶される。歪補償部26は、モデルK0〜K2に対応する3個の逆モデルの中から最適な逆モデルを選択することによって、入力信号S1に対する歪補償を行う。具体的には以下の通りである。
In the
図4は、歪補償部26による逆モデルの選択を説明するための図である。入力信号S1は、歪補償部26に入力されるとともに、判定部25に入力される。また、判定部25には、各逆モデルのカバー域の上限値に関するデータS21が、上限値記憶部23から入力される。入力信号S1の信号レベルが上限値Pm2以下である場合には、判定部25は、モデルK2に対応する逆モデルを選択する。つまり、入力信号S1の信号レベルが上限値Pm2以下である場合には、その信号レベルをカバーする逆モデルとしては、モデルK0〜K2に対応する3個の逆モデルが存在する。この場合には、判定部25は、これら3個の逆モデルの中から最新の逆モデル(モデルK2に対応する逆モデル)を選択する。逆モデルの選択に関するデータS23は、判定部25から係数記憶部24に入力される。そして、選択された逆モデルの係数セットに関するデータS24が、係数記憶部24から歪補償部26に入力される。歪補償部26は、データS24で与えられる係数セットの逆モデルに基づいて、入力信号S1を補正する。
FIG. 4 is a diagram for explaining selection of an inverse model by the
同様に、入力信号S1の信号レベルが上限値Pm2超かつ上限値Pm1以下である場合には、判定部25は、モデルK1に対応する逆モデルを選択する。つまり、入力信号S1の信号レベルが上限値Pm2超かつ上限値Pm1以下である場合には、その信号レベルをカバーする逆モデルとしては、モデルK0,K1に対応する2個の逆モデルが存在する。この場合には、判定部25は、これら2個の逆モデルのうち最新の逆モデル(モデルK1に対応する逆モデル)を選択し、歪補償部26は、その選択された逆モデルに基づいて入力信号S1を補正する。
Similarly, when the signal level of the input signal S1 is greater than the upper limit value Pm2 and less than or equal to the upper limit value Pm1, the
また、入力信号S1の信号レベルが上限値Pm1超である場合には、その信号レベルをカバーする逆モデルとしては、モデルK0に対応する逆モデルしか存在しない。この場合には、判定部25は、モデルK0に対応する逆モデルを選択し、歪補償部26は、その選択された逆モデルに基づいて入力信号S1を補正する。
Further, when the signal level of the input signal S1 exceeds the upper limit value Pm1, only an inverse model corresponding to the model K0 exists as an inverse model that covers the signal level. In this case, the
なお、以上では、上限値が徐々に小さくなる順(モデルK0→K1→K2の順)にモデルが更新される例について説明した。これとは異なり、例えばモデルK1→K0→K2の順にモデルが更新された場合には、モデルK0に対応する逆モデルが係数記憶部24に記憶された時点で、モデルK1に対応する逆モデルを係数記憶部24から削除しても良い。この場合、判定部25は、入力信号S1の信号レベルが上限値Pm2以下である場合にはモデルK2に対応する逆モデルを選択し、入力信号S1の信号レベルが上限値Pm2超である場合にはモデルK0に対応する逆モデルを選択することとなる。
In the above, the example in which the model is updated in the order in which the upper limit value gradually decreases (in the order of model K0 → K1 → K2) has been described. Unlike this, for example, when the models are updated in the order of
図5は、DPD処理部2の第2の構成例を示すブロック図である。図2に示した構成に対して比較部30が追加されており、その他の構成は図2と同様である。
FIG. 5 is a block diagram illustrating a second configuration example of the
図6は、図3に対応して複数のモデルK0〜K3の一例を示す図である。入力信号S1の信号レベルに関して所定のしきい値Hが設定されている。しきい値Hは、例えば、入力信号S1がとり得る最大値(ピーク値)の半分の値に設定されている。但し、しきい値Hはその他の値に設定されていても良い。しきい値Hの設定値は、比較部30に予め教示されている。
FIG. 6 is a diagram illustrating an example of a plurality of models K0 to K3 corresponding to FIG. A predetermined threshold value H is set for the signal level of the input signal S1. The threshold value H is set to, for example, half the maximum value (peak value) that the input signal S1 can take. However, the threshold value H may be set to other values. The set value of the threshold value H is taught to the
逆モデル推定部22が逆モデルの推定を行うにあたって、比較部30は、サンプリング回路20によってサンプリングされた範囲内における入力信号S1の最大値(つまりデータS21で与えられる上限値)と、しきい値Hとを比較する。そして、その比較の結果をデータS30として逆モデル推定部22に入力する。逆モデル推定部22は、データS30に基づいて、サンプリング範囲内の入力信号S1の最大値がしきい値H以上である場合には、逆モデルの更新を行う。一方、サンプリング範囲内の入力信号S1の最大値がしきい値H未満である場合には、逆モデルの更新を行わない。図6に示した例では、モデルK0→K1→K2に対応する逆モデルの更新は行われるが、モデルK3のカバー域の上限値(つまりモデルK3の推定を行うにあたってのサンプリング範囲内の入力信号S1の最大値)Pm3はしきい値H未満であるため、モデルK2に対応する逆モデルからモデルK3に対応する逆モデルへの更新は行われない。
When the inverse
図7は、図3に対応して複数のモデルK0〜K2の他の例を示す図である。入力信号S1の信号レベルに関して複数のしきい値H0,H1が設定されている。しきい値H1は、例えば、入力信号S1がとり得る最大値(ピーク値)の半分の値に設定されている。また、しきい値H0は、例えば、ピーク値としきい値H1との中間値に設定されている。但し、しきい値H0,H1はその他の値に設定されていても良い。また、しきい値の個数は2個に限らず、3個以上(例えば4個)であっても良い。しきい値H0,H1の各設定値は、比較部30に予め教示されている。
FIG. 7 is a diagram illustrating another example of the plurality of models K0 to K2 corresponding to FIG. A plurality of threshold values H0 and H1 are set for the signal level of the input signal S1. The threshold value H1 is set to, for example, a half value of the maximum value (peak value) that the input signal S1 can take. The threshold value H0 is set to an intermediate value between the peak value and the threshold value H1, for example. However, the threshold values H0 and H1 may be set to other values. Further, the number of threshold values is not limited to two, and may be three or more (for example, four). The set values of the threshold values H0 and H1 are taught in advance to the
逆モデル推定部22が逆モデルの推定を行うにあたって、比較部30は、サンプリング範囲内の入力信号S1の最大値と、しきい値H0,H1とを比較する。そして、その比較の結果をデータS30として逆モデル推定部22に入力する。
When the inverse
逆モデル推定部22は、ピーク値を含むモデルK0に対応する逆モデルを、それよりもカバー域の上限値が小さい逆モデルに更新する際には、更新後の逆モデルの上限値がしきい値H0以上であることを条件として更新を行う。つまり、データS30に基づいて、更新後の逆モデルの上限値がしきい値H0以上である場合には更新を行い、しきい値H0未満である場合には更新を行わない。図7に示した例ではモデルK1の上限値Pm1はしきい値H0以上であるため、モデルK0に対応する逆モデルからモデルK1に対応する逆モデルへの更新は行われる。但し、モデルK2の上限値Pm2はしきい値H0未満であるため、モデルK0に対応する逆モデルからモデルK2に対応する逆モデルへの直接的な更新は行われない。なお、図7に示した例では、上限値Pm0を示すデータS21の代わりに、信号S2,S10がピーク値をカバーしている旨に関するフラグ情報が、その信号S2,S10に対応付けられてサンプリング回路20から逆モデル推定部22に入力される。同様に、図7に示した例では、上限値Pm1を示すデータS21の代わりに、信号S2,S10がしきい値H0をカバーしている旨に関するフラグ情報が、その信号S2,S10に対応付けられてサンプリング回路20から逆モデル推定部22に入力される。
When the inverse
また、逆モデル推定部22は、上限値がしきい値H0以上であるモデルK1に対応する逆モデルを、それよりもカバー域の上限値が小さい逆モデルに更新する際には、更新後の逆モデルの上限値がしきい値H1以上であることを条件として更新を行う。つまり、データS30に基づいて、更新後の逆モデルの上限値がしきい値H1以上である場合には更新を行い、しきい値H1未満である場合には更新を行わない。図7に示した例ではモデルK2の上限値Pm2はしきい値H1以上であるため、モデルK1に対応する逆モデルからモデルK2に対応する逆モデルへの更新は行われる。なお、上記と同様に、図7に示した例では、上限値Pm2を示すデータS21の代わりに、信号S2,S10がしきい値H1をカバーしている旨に関するフラグ情報が、その信号S2,S10に対応付けられてサンプリング回路20から逆モデル推定部22に入力される。
In addition, when the inverse
図8は、図7に対応して歪補償部26による逆モデルの選択を説明するための図である。入力信号S1の信号レベルがしきい値H1以下である場合には、歪補償部26は、この範囲の最新のモデルK2のうち、しきい値H1以下の部分に対応する逆モデルに基づいて、入力信号S1を補正する。また、入力信号S1の信号レベルがしきい値H1超かつしきい値H0以下である場合には、歪補償部26は、この範囲の最新のモデルK1のうち、しきい値H1超かつしきい値H0以下の部分に対応する逆モデルに基づいて、入力信号S1を補正する。また、入力信号S1の信号レベルがしきい値H0超である場合には、歪補償部26は、この範囲の最新のモデルK0のうち、しきい値H0超の部分に対応する逆モデルに基づいて、入力信号S1を補正する。
FIG. 8 is a diagram for explaining selection of an inverse model by the
図9は、DPD処理部2の第3の構成例を示すブロック図である。図2に示した構成に対して設定部40が追加されており、その他の構成は図2と同様である。
FIG. 9 is a block diagram illustrating a third configuration example of the
設定部40は、サンプリング回路20がサンプリングを開始する直前の所定期間内において、その所定期間内における入力信号S1の信号レベル(例えば電力値)の平均値を求める。そして、その平均値から所定レベル(例えば10〜11dBm)だけ高い値を、入力信号S1の予測最大値として設定する。なお、予測最大値の上限は、入力信号S1がとり得る最大値(ピーク値)とする。予測最大値に関するデータS40は、設定部40から検出部21に入力される。
The setting
サンプリング回路20がサンプリングを開始すると、検出部21は、サンプリングされる入力信号S1の信号レベルを逐次監視する。そして、検出部21は、データS40で与えられる予測最大値以上の入力信号S1を検出すると、その旨を示すデータS41をサンプリング回路20に入力する。データS41を受けたサンプリング回路20は、その時点でサンプリングを終了する。一方、データS40で与えられる予測最大値以上の入力信号S1を検出部21が検出しなかった場合には、サンプリング開始から所定時間の経過後に、サンプリング回路20はサンプリングを終了する。
When the
このように本実施の形態に係るDPD処理部2(歪補償回路)によれば、逆モデル推定部22は、入力信号S1がとり得る最大値(ピーク値)が、サンプリング回路20によってサンプリングされた範囲内における入力信号S1に含まれているか否かに拘わらず、サンプリング回路20から入力された信号S2,S10に基づいて逆モデルを更新する。従って、最大値(ピーク値)の入力信号S1の出現頻度が低い状況においても逆モデル推定部22はモデルを更新することができ、それに応じて逆モデルも更新されるため、歪補償部26において高精度の歪補償を実現することが可能となる。
As described above, according to the DPD processing unit 2 (distortion compensation circuit) according to the present embodiment, the inverse
また、図5,6に示したDPD処理部2によれば、逆モデル推定部22は、サンプリング回路20によってサンプリングされた範囲内における入力信号S1の最大値が、所定のしきい値H以上であることを条件として、逆モデルを更新する。従って、サンプリングされた範囲内の入力信号S1の信号レベルがしきい値H未満である場合には、逆モデルの更新は行われない。その結果、逆モデルがカバーする入力信号S1の範囲が極端に小さくなることを回避できる。
Also, according to the
また、図7に示したDPD処理部2によれば、現在の逆モデルにおける入力信号S1の上限値に応じて、複数のしきい値H0,H1が設定されている。従って、逆モデルがカバーする入力信号S1の範囲が急激に小さくなることを回避できる。例えば、モデルK0に対応する逆モデルが、モデルK2に対応する逆モデルに直接的に更新されることを回避できる。
Further, according to the
また、図9に示したDPD処理部2によれば、設定部40は、入力信号S1の予測最大値を設定し、サンプリング回路20によるサンプリングが開始された後、予測最大値以上の入力信号S1が検出されると、サンプリング回路20はサンプリングを終了する。従って、サンプリング期間の短縮化を図ることができるとともに、予測最大値の入力信号S1を確実に取得できるため、予測最大値以下の範囲をカバーする逆モデルを確実に作成することが可能となる。
Further, according to the
また、本実施の形態に係る無線基地局1によれば、HPA6の入出力特性の歪がDPD処理部2によって適切に補償されることにより、所望の送信信号を無線基地局1から送信することが可能となる。
Further, according to the
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined not by the above-mentioned meaning but by the scope of claims for patent, and is intended to include all modifications within the scope and meaning equivalent to the scope of claims for patent.
1 無線基地局
2 DPD処理部
6 HPA
20 サンプリング回路
21 検出部
22 逆モデル推定部
23 上限値記憶部
24 係数記憶部
25 判定部
26 歪補償部
30 比較部
40 設定部
H,H0,H1 しきい値
K0〜K2 モデル
Pm0〜Pm2 上限値
1
DESCRIPTION OF
Claims (5)
前記逆モデルを前記入力信号に付加することにより、前記入出力特性の歪を補償する歪補償部と、
直近の所定時間内における前記入力信号及び前記出力信号をサンプリングして前記推定部に入力するサンプリング部と
を備え、
前記推定部は、前記入力信号のとり得る最大値が、前記サンプリング部によってサンプリングされた範囲内に含まれているか否かに拘わらず、前記サンプリング部から入力された前記入力信号及び前記出力信号に基づいて前記逆モデルを更新する、歪補償回路。 An estimation unit for estimating an inverse model for a model representing input / output characteristics of the amplifier based on an input signal to the amplifier and an output signal from the amplifier;
A distortion compensator that compensates for distortion of the input / output characteristics by adding the inverse model to the input signal;
A sampling unit that samples the input signal and the output signal within the most recent predetermined time and inputs them to the estimation unit;
The estimation unit determines whether the maximum value that the input signal can take is included in the range sampled by the sampling unit, whether the input signal or the output signal is input from the sampling unit. A distortion compensation circuit for updating the inverse model based on the distortion compensation circuit.
前記サンプリング部によるサンプリングが開始された後、前記予測最大値以上の前記入力信号が検出されると、前記所定時間の経過を待つことなく、前記サンプリング部はサンプリングを終了する、請求項1〜3のいずれか一つに記載の歪補償回路。 Based on the average value of the input signal within the most recent predetermined period, further comprising a setting unit for setting the predicted maximum value of the input signal,
The sampling unit finishes sampling without waiting for the elapse of the predetermined time when the input signal equal to or greater than the predicted maximum value is detected after sampling by the sampling unit is started. The distortion compensation circuit according to any one of the above.
請求項1〜4のいずれか一つに記載の歪補償回路と
を備える、無線基地局。 An amplifier;
A radio base station comprising the distortion compensation circuit according to claim 1.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008335562A JP5354262B2 (en) | 2008-12-27 | 2008-12-27 | Distortion compensation circuit and radio base station |
RU2011131073/08A RU2011131073A (en) | 2008-12-27 | 2009-10-19 | DISTORTION COMPENSATION SCHEME AND BASIC RADIO STATION |
PCT/JP2009/067974 WO2010073803A1 (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
CN200980152149.9A CN102265508B (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
US13/142,204 US8390377B2 (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
KR1020117017362A KR101602988B1 (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
EP09834608.3A EP2375567B1 (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
CA2748192A CA2748192A1 (en) | 2008-12-27 | 2009-10-19 | Distortion compensating circuit and radio base station |
TW098139851A TW201110535A (en) | 2008-12-27 | 2009-11-24 | Distortion compensation circuit and wireless base station |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008335562A JP5354262B2 (en) | 2008-12-27 | 2008-12-27 | Distortion compensation circuit and radio base station |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157938A true JP2010157938A (en) | 2010-07-15 |
JP5354262B2 JP5354262B2 (en) | 2013-11-27 |
Family
ID=42575491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008335562A Expired - Fee Related JP5354262B2 (en) | 2008-12-27 | 2008-12-27 | Distortion compensation circuit and radio base station |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354262B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133603A (en) * | 2017-02-13 | 2018-08-23 | 株式会社日立国際電気 | Predistorter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006095422A1 (en) * | 2005-03-09 | 2006-09-14 | Fujitsu Limited | Strain compensation device |
JP2008295089A (en) * | 2004-09-21 | 2008-12-04 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier apparatus |
-
2008
- 2008-12-27 JP JP2008335562A patent/JP5354262B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008295089A (en) * | 2004-09-21 | 2008-12-04 | Hitachi Kokusai Electric Inc | Distortion compensating amplifier apparatus |
WO2006095422A1 (en) * | 2005-03-09 | 2006-09-14 | Fujitsu Limited | Strain compensation device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018133603A (en) * | 2017-02-13 | 2018-08-23 | 株式会社日立国際電気 | Predistorter |
Also Published As
Publication number | Publication date |
---|---|
JP5354262B2 (en) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11632085B2 (en) | Distortion compensation device and distortion compensation method | |
US8737937B2 (en) | Distortion compensation apparatus, transmitter, and distortion compensation method | |
JP2007329766A (en) | Distortion compensating device and amplifying device, and transmission device | |
JP2008177899A (en) | Amplifier circuit, and radio communication equipment | |
US20100148862A1 (en) | Method and apparatus for enhancing performance of doherty power amplifier | |
US8831135B2 (en) | Address controller, transmitter, and address control method | |
WO2010073803A1 (en) | Distortion compensating circuit and radio base station | |
JP4973532B2 (en) | Amplifier circuit, wireless communication apparatus and computer program having the same | |
JP5593724B2 (en) | AMPLIFIER, WIRELESS TRANSMITTER INCLUDING THE SAME, AND GAIN ADJUSTMENT METHOD FOR AMPLIFIER | |
JP5354262B2 (en) | Distortion compensation circuit and radio base station | |
US20150077179A1 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP5234279B2 (en) | Distortion compensation circuit and radio base station | |
JP5228723B2 (en) | Distortion compensation apparatus and method | |
JP2018142798A (en) | Amplifier and communication device | |
JP2007189535A (en) | Distortion compensation amplifier | |
JP2010166454A (en) | Distortion compensating apparatus and radio base station | |
JP2010157936A (en) | Distortion compensating circuit and radio base station | |
JP2017188734A (en) | Amplifier device | |
JP2010045508A (en) | Amplifier circuit and wireless communication apparatus | |
JP2010166450A (en) | Distortion compensating apparatus and radio base station | |
JP6307779B2 (en) | Correction apparatus and correction method | |
JP2010166451A (en) | Distortion compensating apparatus and radio base station | |
JP2010166453A (en) | Distortion compensating apparatus and radio base station | |
JP2010157939A (en) | Distortion compensating circuit and radio base station | |
JP2010166452A (en) | Distortion compensating apparatus and radio base station |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |