JP2010192760A - セラミックパッケージ基板 - Google Patents
セラミックパッケージ基板 Download PDFInfo
- Publication number
- JP2010192760A JP2010192760A JP2009036958A JP2009036958A JP2010192760A JP 2010192760 A JP2010192760 A JP 2010192760A JP 2009036958 A JP2009036958 A JP 2009036958A JP 2009036958 A JP2009036958 A JP 2009036958A JP 2010192760 A JP2010192760 A JP 2010192760A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- metal wiring
- frame
- package substrate
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】セラミック基板を用いて、高い気密性を有するセラミックパッケージ基板を提供すること。
【解決手段】セラミックベース10と、複数のセラミックグリーンシートを積層焼成して形成され、前記セラミックベースの上面に枠状に配置される積層セラミック枠体20と、前記金属配線30は、前記積層セラミック枠体20の異なる層間を経由して、前記積層セラミック枠体20の内側と外側を連通してなる金属配線30と、を備えたセラミックパッケージ基板100とした。
【選択図】図1
【解決手段】セラミックベース10と、複数のセラミックグリーンシートを積層焼成して形成され、前記セラミックベースの上面に枠状に配置される積層セラミック枠体20と、前記金属配線30は、前記積層セラミック枠体20の異なる層間を経由して、前記積層セラミック枠体20の内側と外側を連通してなる金属配線30と、を備えたセラミックパッケージ基板100とした。
【選択図】図1
Description
本発明は、半導体素子、高周波モジュール等の電子部品を高気密にパッケージする高気密性セラミックパッケージ基板に関する。
半導体素子、圧電素子等の電子部品、特に高周波回路を備えた電子部品を実装する場合、この電子部品を水分や塵埃等から保護するために、外部との気密性を確保してパッケージする必要がある。
従来のセラミックパッケージ基板は、一般的に、図8に示すように、セラミック基板上を枠状に形成された積層セラミックで中心を囲うようにキャビティ型の構造を有する。そして、枠状に形成されたセラミック基板の積層体の層間にメタライズした配線が内設されて、内側と外側を導通させてある。電子部品は、セラミック基板の略中心にダイボンドで実装され、その半導体素子のパッドと内部配線がワイヤボンディングされ、特性を有するパッケージ基板となる。さらに、この枠状の積層セラミックの上面をはんだ接合やシーム溶接等の接合技術を用いて金属製のキャップで密封して内側が気密性を有する。
しかし、こうしたセラミックパッケージ基板では、金属とセラミックとで熱膨張による膨張収縮曲線が異なるため、配線とセラミックとの界面で膨張・収縮挙動差による微少な隙間が発生する。これが気密性を損なう原因となっていた。
しかしながら、このような微少な隙間の発生が要因となって、10−8Pa・m3/sec程度の気密性を確保するのが限界であった。さらなる気密性の要求に対しては金属製の基板を用いる以外に方法はなかった。そこで、本発明は、セラミック基板を用いて、高い気密性を有するセラミックパッケージ基板を提供することを目的とする。
以上のような課題を解決するために、本発明が採った手段は以下の通りである。
本発明のセラミックパッケージ基板は、セラミックベースと、複数のセラミックグリーンシートを積層焼成して形成され、前記セラミックベースの上面に枠状に配置される積層セラミック枠体と、前記積層セラミック枠体の異なる層間を経由して、前記積層セラミック枠体の内側と外側を連通してなる金属配線と、を備えている。
係る構成を採用することによって、気密性低下の原因であったセラミックと金属配線の界面がセラミック枠体の内側から外側に至るまでの間で向きが変わって形成される。よって、金属配線とセラミックの収縮挙動作が生じても、金属配線とセラミックとの界面の方向が異なる部分が存在するため、すべての界面に隙間が発生することはない。すなわち、一般的に収縮挙動作が発生した場合であっても、水平方向、垂直方向又はそれ以外の方向のいずれかの方向に強い剪断力が発生してもすべての方向に強い剪断力が発生することはまれである。よって、水平方向、垂直方向の両方同時に隙間が生じることはまれであり、例えば、水平方向に隙間が生じた場合であっても垂直方向への隙間の発生は防止することができる。また、その逆の場合も同様である。従って内部の金属配線の方向を変化させることによって高い気密性を確保することができる。また、収縮挙動差によって一部隙間が発生したとしても、配線の向きを変更させることによって、その隙間を途中で途切れさせることができ、隙間が内側から外側まで貫通することがなく、高気密性を確保することができる。なお、本明細書及び特許請求の範囲における層間には、セラミックの表面層にある金属配線がある場合も含む。
また、前記セラミックベースは、複数のセラミックグリーンシートを積層形成し、前記金属配線を、前記積層セラミック枠体の異なる層間に代えて、セラミックベースの層間を経由させることもできる。
係る構成を採用することにより、前記構成と同様に、気密性低下の原因であったセラミックと金属配線の界面を積層セラミック枠体の内側から外側に至るまでの間に、セラミックベースで金属配線の向きを変えて形成することができる。
また、前記金属配線は、積層セラミック枠体及びセラミックベースの両方の層間を経由させてもよい。係る構成を採用することにより、前記構成と同様に、気密性低下の原因であったセラミックと金属配線の界面を積層セラミック枠体の内側から外側に至るまでの間に向きを変えて形成することができると同時に、内設した金属配線を長く形成することができるので、より隙間を発生させづらくすることができる。
さらに、前記金属配線は、異なる層間を、ビアホールを介して連通させてもよい。係る構成を採用することによって、通常のセラミック積層型の配線基板を作製するときの工程を応用して作製することができる。すなわち、あらかじめスルーホールを形成したセラミックグリーンシートに導電ペーストを充填して焼成すれば、ビアホールを介した内部配線をセラミック基板の焼成と同時に内設することができる。
さらに、前記金属配線は、少なくとも2以上のビアホールを介して連通させてもよい。係る構成を採用することによって、金属配線の向きの変わる部分を2カ所以上設けることができるので、金属配線とセラミックとの界面の隙間の発生を途切れさせる箇所が増える。そのため、隙間が内側から外側まで貫通する可能性を低く抑えることができ、より高い気密性を確保することができる。
さらに、前記金属配線は、同一のセラミックグリーンシートに形成された2以上のビアホールを介して連通させてもよい。係る構成を採用することにより、例えば、断面視でコの字型を90度回転させた形態に金属配線を作製することができる。係る形態の断面の金属配線構造を採用することにより、詳細は後述するが、セラミックパッケージ基板全体の焼成時や使用による熱によって湾曲(反り)が発生しても、高気密性を確保できるセラミックパッケージ基板を作製することができる。
さらに、前記積層セラミック枠体の上面に蓋体を接合してもよい。本発明のセラミックパッケージ基板は、マザーボード等の基板に実装する段階で蓋体を配設してもよいが、あらかじめ蓋体を接合してキャビティ内の気密性を確保しておいてもよい。
本発明によれば、セラミック基板に対して収縮挙動作の異なる金属配線を用いているにもかかわらず、高い気密性を有するとの効果を奏する。
以下、本発明の実施の形態について、詳細に説明する。本発明のセラミックパッケージ基板は、電子部品が直接実装されるセラミックベースと、前記セラミックベースの上面に枠状に配置される積層セラミック枠体と、前記積層セラミック枠体の内側と外側を連通してなる金属配線と、を備えている。
これらは、ベースとなるセラミックベースの上面に、内側にキャビティを形成するように複数のセラミックグリーンシートを積層焼成して形成された枠状の積層セラミック枠体が配置される。よって、中心に電子部品実装空間が形成される。従って、電子部品を実装した後に積層セラミック枠体の上に蓋体を接合することによって、セラミックベース、積層セラミック枠体及び蓋体で囲まれ、電子部品実装空間を密閉空間とすることができる。そして、電子部品と外部の端子との間の電気的接続を確保するために、電子部品実装空間の内側から外側にかけて金属配線の少なくとも一部が内設されている。
前記セラミックベース及び前記積層セラミック枠体は、セラミックグリーンシートを焼成して形成される。セラミックベースは積層体であっても、単層体であってもよい。積層セラミック枠体は、複数のセラミックグリーンシートを積層して多層基板とされる。セラミックグリーンシートとしては、限定するものではないが、アルミナにガラス系成分を添加し、900℃以下の低温で焼成できるものを用いるのが好ましい。セラミックベースや積層セラミック枠体の内部に金属配線を焼成と同時に作製する場合には、AgやCu等の低抵抗導体の融点より低い温度で焼結することができるセラミックグリーンシートを採用することが好ましい。
金属配線は、積層セラミック枠体又はセラミックベース若しくはこれら両方を通過して内側と外側が連通される。連通する場所は、セラミックグリーンシートで形成される層の層間を経由して内側と外側が連通される。本発明では、金属配線は単一の層間で直線上に内設されることはなく、必ず上層又は下層の異なる階層を経由して内側と外側とが連通され、結果として断面視した場合に屈曲形成された金属配線を形成することになる。
係る構成を採用することによって、必ず積層したセラミックグリーンシートの内側から外側までの層間に必ずセラミック同士の接合面が存在することになる。従って、内側から外側まで直線又は一平面のセラミックと金属配線の界面が発生することはない。つまり、セラミック同士の接合面(層間)は、熱膨張係数が同じであるため収縮挙動作が発生することはなく、高密閉性を維持することができる。そのため同一階層において内側から外側まで貫通した隙間が発生するのを防止することができ、高気密性を保持することができる。また、セラミックと金属配線の界面は、積層セラミック枠体の内側から外側(キャビティの内側から外側)に至るまでの間に屈曲して形成されることから、金属配線とセラミックの収縮挙動作が生じても、金属配線とセラミックとの界面の方向が異なるため、界面全体に隙間が発生することを防止することができる。また、収縮挙動差によって一部隙間が発生したとしても、その隙間を屈曲部分(方向が変わる部分)で途切れさせることができ、内部から外部まで隙間が貫通することがなく、高気密性を確保することができる。係る構成を採用することによって、得られるセラミックパッケージ基板の気密性は、Heガスリーク試験において10−8〜10−10Pa・m3/secという高い気密性を確保することができる。
異なる層間に金属配線を内設するには、セラミック配線基板等の導体パターンの印刷及びビアホールの形成を応用して作製することができる。すなわち、各階層をなすセラミックグリーンシートのうち、水平の金属配線を形成したい層にはあらかじめ導電ペーストで導体パターンを印刷しておき、各層間接続部を形成したい層にはレーザ等によってビアホールを形成するとともに導電ペーストを充填しておく。こうして作製されたセラミックグリーンシートを複数積層した後焼成することで、水平の金属配線及び層間金属配線を内設することができる。勿論作製方法はこれらに限定されるものではなく、異なる層間を経由するように作製可能であれば、他の方法を用いても構わない。なお、導電ペーストとしては、銀粒子、金粒子、プラチナ粒子等に有機溶剤等を加えて混練しペースト化したものが用いられる。勿論これらに限定するものではない。
金属配線を異なる層間を経由させるに際しては、異なる階層の層間を経由していれば、経由する層間の数は限定するものではない。このときに、少なくとも2以上のビアホールを介して連通させ、より多くの層間を経由させれば、屈曲部が多くなり高い気密性を確保することができる。
また、前記金属配線は、同一のセラミックグリーンシートに形成された2以上のビアホールを介して連通させるとよい。同一層のセラミックグリーンシートに2以上のビアホールを介して連通させると、例えば、断面視で図1や図4のようにコの字を90°回転させた形状をなすことになる。係る構成を採用することで、焼結時や実装した後の各電子素子の熱や外気の熱によって反りが発生した場合であっても、図2のようにあらかじめ想定される反りに対してコの字の平行二直線部分が閉じる方向となるように配置しておけば、隙間が発生するのを防止することができる。
なお、積層セラミック枠体の上面に電子部品実装空間(キャビティ)内を気密に封止する蓋体を接合してもよいし、基板への実装時に封止してもよい。蓋体の素材や形態については特に限定するものではなく、接合方法についても特に限定するものではない。
以下、本発明の実施例について、図面に沿って、詳細に説明する。尚、以下に説明する実施例及び図面は、本発明の実施例の1形態を例示するものであり、これらの構成に限定する目的に使用されるものではない。
実施例に係るセラミックパッケージ基板100は、図1に示すように、セラミックベース10と、積層セラミック枠体20と、金属配線30とを備えている。セラミックベース10は、3層のセラミックグリーンシート(図示しない。)を積層したものを焼成して形成されており、半導体素子40が略中心に実装される。
積層セラミック枠体20は、前記半導体素子40が実装される部位(電子部品実装空間)の周囲を囲うように前記セラミックベース10の上面に枠状に形成された13層のセラミックグリーンシート(図示しない)を積層したものを焼成して形成されている。従って、セラミックベース10と積層セラミック枠体20とで囲われた部分はキャビティをなす。積層セラミック枠体20は、幅の厚い下層セラミック枠体21の上に幅の狭い上層セラミック枠体22を積層して途中で段差を設けてあり、この段差の上面に金属配線30を設置できるようにして、後述する金属配線30の接続端部(31、35)をワイヤボンディングしやすくしてある。
金属配線30は、積層セラミック枠体20を形成するセラミックグリーンシートの積層体の層間を通じて、積層セラミック枠体20の内側と外側を連通するように内設されている。具体的には以下の通りである。まず、積層セラミック枠体20の外側段差の表面に設けられた金属配線31がビアホール32を通じて下層の層間に設けられた金属配線33と接続され、金属配線33は、ビアホール34を通じて積層セラミック枠体20の内側段差に設けられた金属配線35と連通されている。こうして金属配線30は、下層の異なる層間を経由して内側と外側とが連通され、結果として図1に示したように、断面視した場合にコの字を時計回りに90°回転したように屈曲形成されることになる。このような形状の金属配線30は、プリント配線基板を作製する方法を応用して作製される。すなわち、水平の金属配線31、33、35を形成する部分は、あらかじめセラミックグリーンシートに導電ペーストをスクリーン印刷等の方法で印刷しておき、ビアホール32,34を形成する部分は、あらかじめセラミックグリーンシートにスルーホールを設け、このスルーホールに導電ペーストを充填しておく。そして、これらのセラミックグリーンシートを積層して焼成することで連通した金属配線30を、セラミックパッケージ基板100を焼成するのと同時に生成することができる。
係る構成を採用することよって、従来例のように、積層セラミック枠体の同一階層において金属配線が内側から外側まで連通することがなく、各層において必ずセラミック同士で接合される部分ができる。よって、隙間が内側から外側まで連続して発生するのを防止することができる。また、このようにコの字を時計回りに90°回転したように屈曲形成することによって、熱によってセラミックパッケージ基板100に反りが発生した場合にも密閉性を保持することができる。つまり、セラミックパッケージ基板100が、図2のように反りが発生した場合であってもコの字の開口側が閉じる方向となるので、二平行直線部分は押さえられる方向(矢印)に力が働くので隙間が発生するのを防止することができるのである。なお、もしセラミックパッケージ基板100が逆に反る特性を有する場合には、下記に説明する図4のように金属配線30を上層の層間に設け、コの字を90°半時計回りに回転させた形状とすることで隙間が発生するのを防止することができる。尚、図2はあくまで説明目的のため、かなり誇張して図示したものであり、実際には図に示されるほどの反りはない。
こうして作製されたセラミックパッケージ基板100は、半導体をセラミックベース10の中央に実装した後、内側の金属配線35とワイヤボンディング等で半導体素子40と電気的に接続して完成する。そして、蓋体60を積層セラミック枠体20に接合して内部を密閉して気密性を有する電子部品実装空間として完成する。なお、蓋体60は、この段階で接合してもよいし、セラミックパッケージ基板100をマザーボード等に実装した後に接合してもよい。図3に示すように、セラミックベース10の下面に、半導体素子40に発生する熱を外部へ放出するために、放熱用のサーマルビア50と呼ばれる貫通スルーホールを形成して、内部に熱伝導性の高い金属が充填させてもよい。この場合には、このサーマルビアによる気密性を保持するために下面に金属板を設けるとよい。
本実施例1のセラミックパッケージ基板100(サーマルビアは採用していない)を使用して、
JIS Z2331の条件の下、真空引きとHeガス噴射の気密性試験を行った。比較例としては、従来例として図8に示した枠状に形成されたセラミック基板の積層体の一層間をメタライズした配線によって内側と外側を導通させたものを使用した。
真空引き Heガス噴射時
比較例 3.8×10−10 1.3×10−8
実施例1 3.3×10−10 3.3×10−10(変化無し)
単位Pa・m3/sec
以上の実験の結果、比較例・実施例ともにセラミックパッケージ基板は、酸素の真空引きでは、両者とも大きく差はないが、比較例は、Heガス噴射時の気密性は大きく落ち込んでいるのに対し、本実施例1に係るセラミックパッケージ基板は、Heガス噴射時においても気密性に変化がなく、気密性を維持する効果が高いことが証明された。
JIS Z2331の条件の下、真空引きとHeガス噴射の気密性試験を行った。比較例としては、従来例として図8に示した枠状に形成されたセラミック基板の積層体の一層間をメタライズした配線によって内側と外側を導通させたものを使用した。
真空引き Heガス噴射時
比較例 3.8×10−10 1.3×10−8
実施例1 3.3×10−10 3.3×10−10(変化無し)
単位Pa・m3/sec
以上の実験の結果、比較例・実施例ともにセラミックパッケージ基板は、酸素の真空引きでは、両者とも大きく差はないが、比較例は、Heガス噴射時の気密性は大きく落ち込んでいるのに対し、本実施例1に係るセラミックパッケージ基板は、Heガス噴射時においても気密性に変化がなく、気密性を維持する効果が高いことが証明された。
金属配線30の形態としては、上記例に限定するものではない。実施例2においては、図4に示すように、積層セラミック枠体20の外側段差の表面に設けられた金属配線31がビアホール32を通じて上層の層間に設けられた金属配線33と接続され、金属配線33が、ビアホール34を通じて積層セラミック枠体20の内側段差に設けられた金属配線35と接続される。このように、セラミックパッケージ基板の反りの状況に応じて上記例とは逆に下方に開口を有するコの字状に形成することで、隙間が発生するのを効果的に防止することができる。
実施例3においては、金属配線30の形態として、図5に示すように、金属配線30をセラミックベース10のみに設けている。すなわち、積層セラミック枠体20の外側のセラミックベース10表面に設けられた金属配線31がビアホール32を通じて下層の層間に設けられた金属配線33と接続され、金属配線33がビアホール34を通じて積層セラミック枠体20の内側のセラミックベース10表面に設けられた金属配線35と連通される。このように、積層セラミック枠体20を経由することなくセラミックベース10のみを経由させて金属配線を連通させてもよい。
実施例4に係る金属配線30は、図6に示すようにビアホールをセラミックセラミックベース10まで作製して、積層セラミック枠体20とセラミックベース10の両方を介して積層セラミック枠体20の内側から外側まで連通させてもよい。金属配線30の長さを長くすればするほど、隙間が連続する可能性を低くすることができ、より気密性の高いセラミックパッケージ基板100を作製することができる。
さらに、実施例5に係る金属配線30は、図7に示すように、多数のビアホールを形成し、金属配線30を複数の層間を経由させて積層セラミック枠体20の内側から外側まで連通させてもよい。このように屈曲部分を多くすることで、隙間の発生を途中で途切れさせる部位を多く作製することができるので、より効果的に高気密性を有するセラミックパッケージ基板100を作製することができる。
本発明に係るセラミックパッケージ基板は、主として、気密性・高信頼性を要求されるパッケージとして産業上利用可能性がある。
100 セラミックパッケージ基板
10 セラミックベース
20 積層セラミック枠体
30 金属配線
40 半導体素子
10 セラミックベース
20 積層セラミック枠体
30 金属配線
40 半導体素子
Claims (7)
- セラミックベースと、
複数のセラミックグリーンシートを積層焼成して形成され、前記セラミックベースの上面に枠状に配置される積層セラミック枠体と、
前記積層セラミック枠体の異なる層間を経由して、前記積層セラミック枠体の内側と外側を連通してなる金属配線と、
を備えていることを特徴とするセラミックパッケージ基板。 - 前記セラミックベースは、複数のセラミックグリーンシートを積層して形成され、
前記金属配線は、前記積層セラミック枠体の異なる層間に代えて、セラミックベースの層間を経由していることを特徴とする請求項1記載のセラミックパッケージ基板。 - 前記金属配線は、積層セラミック枠体及びセラミックベースの両方の層間を経由していることを特徴とする請求項1又は2に記載のセラミックパッケージ基板。
- 前記金属配線は、異なる層間を、ビアホールを介して連通させてあることを特徴とする請求項3記載のセラミックパッケージ基板。
- 前記金属配線は、少なくとも2以上の前記ビアホールを介して連通させてあることを特徴とする請求項1から4のいずれか1項に記載のセラミックパッケージ基板。
- 前記金属配線は、同一のセラミックグリーンシートに形成された2以上の前記ビアホールを介して連通させてあることを特徴とする請求項1から5のいずれか1項に記載のセラミックパッケージ基板。
- 前記積層セラミック枠体の上面に蓋体が接合されていることを特徴とする請求項1から6のいずれか1項に記載のセラミックパッケージ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036958A JP2010192760A (ja) | 2009-02-19 | 2009-02-19 | セラミックパッケージ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036958A JP2010192760A (ja) | 2009-02-19 | 2009-02-19 | セラミックパッケージ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010192760A true JP2010192760A (ja) | 2010-09-02 |
Family
ID=42818451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009036958A Pending JP2010192760A (ja) | 2009-02-19 | 2009-02-19 | セラミックパッケージ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010192760A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197285A (ja) * | 2012-03-19 | 2013-09-30 | Mitsubishi Electric Corp | セラミック多層基板及び半導体パッケージ |
CN105845581A (zh) * | 2016-03-30 | 2016-08-10 | 中国电子科技集团公司第十三研究所 | 高频高速陶瓷封装外壳用陶瓷件、外壳、层压模具及烧结模具 |
-
2009
- 2009-02-19 JP JP2009036958A patent/JP2010192760A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197285A (ja) * | 2012-03-19 | 2013-09-30 | Mitsubishi Electric Corp | セラミック多層基板及び半導体パッケージ |
CN105845581A (zh) * | 2016-03-30 | 2016-08-10 | 中国电子科技集团公司第十三研究所 | 高频高速陶瓷封装外壳用陶瓷件、外壳、层压模具及烧结模具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
JPWO2015137489A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
TWI448219B (zh) | 電路板及電路板的製造方法 | |
JP6845316B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージ、および電子装置 | |
JP2014207346A (ja) | 多層配線基板およびこれを備えるモジュール | |
JP4761441B2 (ja) | 電子部品収納用セラミックパッケージ | |
JP2010192760A (ja) | セラミックパッケージ基板 | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP7075810B2 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP4439291B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP3758947B2 (ja) | セラミックパッケージ | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP6573515B2 (ja) | セラミック基板 | |
JP6129491B2 (ja) | 多数個取り配線基板 | |
JP6993220B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
WO2019208577A1 (ja) | 放熱基板および電子装置 | |
JP6332474B2 (ja) | セラミック基板、電子部品およびセラミック基板の製造方法 | |
JP4581643B2 (ja) | 多層セラミック基板の製造方法 | |
JP2005072421A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6312256B2 (ja) | 電子部品収納用パッケージ | |
JP2005191045A (ja) | 配線基板 | |
JP5882868B2 (ja) | 圧電装置ならびに圧電装置の製造方法 | |
JP2018181995A (ja) | 配線基板 | |
JP2005079424A (ja) | 電子部品用パッケージ |