JP2010191281A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2010191281A JP2010191281A JP2009036731A JP2009036731A JP2010191281A JP 2010191281 A JP2010191281 A JP 2010191281A JP 2009036731 A JP2009036731 A JP 2009036731A JP 2009036731 A JP2009036731 A JP 2009036731A JP 2010191281 A JP2010191281 A JP 2010191281A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image display
- display device
- luminance information
- reset operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】輝度情報の補正を行うことなく、各画素の輝度を表示領域内の位置に応じて制御することのできる画像表示装置を提供する。
【解決手段】表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、当該制御手段は、各画素に対してリセット動作を実行する時間を、表示領域内における当該画素の位置に応じて変化させる画像表示装置である。
【選択図】図5
【解決手段】表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、当該制御手段は、各画素に対してリセット動作を実行する時間を、表示領域内における当該画素の位置に応じて変化させる画像表示装置である。
【選択図】図5
Description
本発明は、有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
例えば発光素子として有機エレクトロルミネッセンス素子(以下、有機EL素子という)を備えた有機エレクトロルミネッセンス表示装置(以下、有機EL表示装置という)のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置においては、一般に、各画素に対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素を発光させる発光制御を行う。さらに、毎フレーム期間において、輝度情報の書き込みに先立って、当該画素に前回のフレーム期間において書き込まれた輝度情報を消去するリセット動作を実行する場合がある(例えば特許文献1,2及び3参照)。このようなリセット動作を行うことによって、以前に書き込まれた輝度情報や画素回路を構成するスイッチ素子の特性などに影響されずに、フレーム期間ごとに輝度情報に応じた発光制御を実現できる。
上述したような画像表示装置において、各画素の発光素子は、電源線から供給される電流や電圧の大きさに応じた明るさで発光する。そのため、電源線から供給される電力の大きさが画素ごとに不均一になってしまうと、表示画面全体の明るさも不均一になってしまうおそれがある。ところが、通常、電源線は複数の画素に対して共通して電力供給を行う。そのため、複数の画素を同時期に発光させようとすると、同じ電源線から複数の発光素子に一斉に電流が流れて、各画素に供給される電力の大きさが低下してしまう。さらに、このような電力の低下の度合いは、電源線の抵抗などの影響により、電力供給源から各画素の位置までの電源線の距離などに依存して変化することとなる。これによって、画素ごとの明るさが画素の画面内における位置に依存して変化する画面内輝度傾斜(輝度シェーディング)が生じる場合がある。
例えば図9は、有機EL表示装置において、各画素内の発光素子に電力を供給する電源線が接続される主電源線PWRmの配置例を示している。この図9においては、紙面上方のフレキシブルプリント基板FPCを介して外部から主電源線PWRmが有機EL表示装置のガラス基板SUB1上に引き込まれており、主電源線PWRmは表示領域Aを取り囲むように配置されている。表示領域A内の各画素に設けられた発光素子に直接電流を供給する電源線PWRは、表示領域A内において格子状に複数本延在しており、その端部で主電源線PWRmに接続されている。この図の例では、フレキシブルプリント基板FPC側から主電源線PWRmを介して各電源線PWRに電流が流れることによって、各画素に対して発光素子を発光させるための電力が供給される。そのため、フレキシブルプリント基板FPCと反対側(紙面下方)に位置する画素に供給される電力は、フレキシブルプリント基板FPC側(紙面上方)に位置する画素と比較して、低下する傾向がある。このような電力の低下によって、画素むらが生じるおそれがある。
また、上述したような画像表示装置においては、一般に、画面の明るさを明るくする(高輝度化する)ことが望まれる。ところが、高輝度化を実現するためには電力消費量を増やす必要があり、消費電力の低減という要請には反することになる。そこで、特に人の目から見た画面の明るさとして重要なのは画面中央近傍の輝度であることに着目して、画面中央部の輝度を画面周縁部に対して相対的に高めることによって、消費電力の増大を抑えつつ見た目の明るさを向上させることが検討されている。
以上説明したような課題を解決するための方法の一つとして、ルックアップテーブルを用いるなどして、画像データに含まれる各画素の輝度情報を補正することが考えられる。しかしながら、このような方法には、システム負荷の増大を招いたり、高輝度に対応した信号入力を行うためにデータ信号出力回路(輝度情報書き込みのための信号を出力する回路)のダイナミックレンジを広げる必要が生じたりするなどの問題がある。
本発明は上記実情を考慮してなされたものであって、その目的の一つは、輝度情報の補正を行うことなく、各画素の輝度を表示領域内の位置に応じて制御することのできる画像表示装置を提供することにある。
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
(1)表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、前記各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、前記制御手段は、前記各画素に対して前記リセット動作を実行する時間を、前記表示領域内における当該画素の位置に応じて変化させることを特徴とする画像表示装置。
(2)(1)において、前記制御手段は、前記各画素に対して電力を供給する電力供給路の、電力供給源からの距離に応じて、前記各画素に対して前記リセット動作を実行する時間を変化させることを特徴とする画像表示装置。
(3)(1)において、前記制御手段は、前記各画素の前記表示領域中心からの距離に応じて、前記各画素に対してリセット動作を実行する時間を変化させることを特徴とする画像表示装置。
(4)(1)において、前記複数の画素は、前記表示領域内において行列状に配置され、前記制御手段は、複数の画素行又は画素列のそれぞれごとに、前記リセット動作を実行する時間を変化させることを特徴とする画像表示装置。
(5)(1)において、前記発光素子は、有機エレクトロルミネセンス素子であって、前記書き込まれた輝度情報に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させることを特徴とする画像表示装置。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
ここでは、画像表示装置の一態様である有機EL表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機EL素子を含む画素回路が行列状に形成されたガラス基板と、当該ガラス基板に貼り合わされて有機EL素子を封止する封止基板とを含んで構成されている。ガラス基板上には薄膜トランジスタ(TFT)が形成され、この薄膜トランジスタを介して有機EL素子の発光が制御されることによって、画素毎の表示制御が行われる。
図1は、本実施形態に係る画像表示装置においてガラス基板上に実装される画素回路の概略構成の一例を示す図である。同図に示されるように、画像表示装置の表示領域内にはそれぞれ発光素子を備えた複数の画素回路10が行列状に配置されており、各画素回路10には、データ信号線DAT、点灯スイッチ制御線ILM、リセットスイッチ制御線RES、及び電源線PWRが接続される。データ信号線DATは、表示画面の上下方向(図1のy軸方向)に沿って、互いに並んで複数本延在している。また、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESは、いずれも表示画面の左右方向(図1のx軸方向)に沿って、互いに並んで複数本延在している。すなわち、x軸方向に一列に並んだ複数の画素回路10が1つの画素行Prowを構成し、同じ画素行Prowに属する各画素回路10に対しては、共通する点灯スイッチ制御線ILM及びリセットスイッチ制御線RESが接続される。また、y軸方向に一列に並んだ複数の画素回路10が1つの画素列Pcolを構成し、同じ画素列Pcolに属する各画素回路10に対しては、共通するデータ信号線DATが接続される。
さらに、図1に示されるように、電源線PWRは表示領域内において格子状に配置されている。すなわち、図中x軸方向及びy軸方向それぞれに、互いに並んで複数本の電源線PWRが延在しており、x軸方向に延びる電源線PWRとy軸方向に延びる電源線PWRとは、その交点で電気的に接続されている。この電源線PWRを介して、各画素回路10内の発光素子を駆動するための電力が供給される。このように電源線PWRが格子状に配置されることによって、電源線PWRの電気抵抗に起因する、電源線PWRを介して各画素に供給される電圧の降下を抑えることができる。なお、x軸方向に延びる電源線PWRとy軸方向に延びる電源線PWRとは互いに同種の材料によって形成されてもよいし、異なる材料により形成されてもよい。また、各方向に延びる複数本の電源線PWRは、各画素行Prowまたは各画素列Pcolに1対1に対応して配置されてもよいし、複数行の画素行Prowまたは複数列の画素列Pcolごとに間隔をおいて配置されてもよい。図1の例では、y軸方向に延びる電源線PWRは画素列Pcolごとに1本配置され、x軸方向に延びる電源線PWRは2行の画素行Prowごとに1本配置されている。
なお、以降の説明では、表示画面の上から数えてi番目の画素行をProw(i)と表記し、画素行Prow(i)内の各画素回路10と接続される点灯スイッチ制御線、リセットスイッチ制御線をそれぞれILM(i)、RES(i)と表記する。また、表示画面の左から数えてi番目の画素列をPcol(i)と表記し、画素列Pcol(i)内の各画素回路10と接続されるデータ信号線をDAT(i)と表記する。
また、図1においては、3行3列の計9個の画素回路10のみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路がガラス基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向320画素、垂直方向240画素の解像度の表示パネルの場合、各画素は赤(R)、緑(G)、青(B)それぞれの色に対応する3つのサブ画素から構成され、各サブ画素に対応して画素回路10が形成される。したがって、縦方向に240行、横方向に320×3=960列で計(240×320×3)個の画素回路10がガラス基板上に形成されることとなる。なお、以降の説明においては、1個の画素回路10によって構成されるサブ画素のそれぞれを、単に画素と表記する。
また、各データ信号線DATの一端はデータ信号出力回路12に、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESの一端はいずれも走査回路14に、それぞれ接続される。さらに、各電源線PWRは主電源線PWRmに接続される。ガラス基板外部の電源(電力供給源)からこの主電源線PWRmに対して所定の電圧が印加されており、主電源線PWRm及び電源線PWRを介して、各画素回路10内の発光素子を駆動するための電力が供給される。なお、データ信号出力回路12及び走査回路14は、各画素回路10を構成するスイッチなどと同様に、ガラス基板上に多結晶シリコンTFT素子等を用いて形成されることとしてよい。あるいは、データ信号出力回路12や走査回路14は、ガラス基板上に搭載された1個又は複数個のドライバICチップなどによって構成されてもよいし、このようなドライバICチップと多結晶シリコンTFT素子等の回路素子との組み合わせによって構成されてもよい。走査回路14に含まれるリセット信号出力回路の回路構成例については、後述する。
図2は、各画素回路10の構成例を示す回路図である。各画素回路10には、発光素子として有機EL素子20が設けられており、そのカソード端は共通電極22に接続される。共通電極22は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機EL素子20のアノード端は、n型のTFTによって構成される点灯スイッチ24の一端に接続され、点灯スイッチ24の他端は、p型のTFTである駆動TFT26を介して電源線PWRに接続される。駆動TFT26及び点灯スイッチ24がともにオン状態になると、電源線PWRから共通電極22に向かって有機EL素子20内に電流が流れ、これによって有機EL素子20が発光する。
さらに、点灯スイッチ24の他端と駆動TFT26のゲートとの間には、n型のTFTによって構成されるリセットスイッチ28が接続され、駆動TFT26のゲートにはさらに保持容量30の一端が接続される。そして、保持容量30の他端はデータ信号線DATに接続される。また、図2に示されるように、点灯スイッチ24のゲートは点灯スイッチ制御線ILMに、リセットスイッチ28のゲートはリセットスイッチ制御線RESに、それぞれ接続されている。これらの制御線からVH(高電圧)及びVL(低電圧)の二値の電圧レベルの制御信号が入力されることによって、各スイッチのオン/オフが切り替えられる。すなわち、点灯スイッチ24は、点灯スイッチ制御線ILMからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。同様に、リセットスイッチ28は、リセットスイッチ制御線RESからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。
図3は、本実施形態に係る画像表示装置における、表示パネルの断面構造の一例を示す断面図である。この図の例では、ある一つの画素を構成する有機EL素子20及びこれに接続されるTFTを含んだ部分の断面構造が示されている。なお、同図における上方向を向いた矢印は、光の放射方向を示している。
図3に示されるように、表示パネルを製造する際には、まずLTPS工程において、ガラス基板SUB1上に、多結晶シリコンを材料としたチャネル層FG、P−TEOSを材料としたゲート絶縁膜INS1、MoWを材料としたゲート配線SG、P−TEOSを材料としたCONT絶縁膜INS2、金属材料により形成されるソース/ドレイン配線AL、P−SiNを材料としたパッシベーション層PASを順に積層して、TFTを形成する。その後、パッシベーション層PASの上にTFT形成によって生じた段差を平坦化するための平坦化層OCを形成する。平坦化層OCは、窒化シリコンなどの無機膜や、アクリル樹脂、ポリイミド樹脂などの有機膜であってよい。次に、平坦化層OC上に反射層AMを形成する。反射層AMは、例えばMoW(Mo:80wt%、W:20wt%)とAlSi(Si:1.0wt%以下)の二層構造によって形成される。続いて、ITOからなる陽極ADを形成する。この陽極ADは、ソース/ドレイン配線ALと接続される。その後、LTPS工程の最後に、電極端部での陽極−陰極間のショートを防ぐためのSiNバンクSiL2を形成する。
次に、OLED工程において、RGBを打ち分けるための精密マスクを用いて有機EL層ELを形成し、表示領域全体を覆う形でIZOからなる透明陰極CDを形成する。透明陰極CDは薄膜化する必要があるため、隣接画素間の抵抗を小さくするように、さらに補助電極AUXを形成する。最後に、水分侵入を防ぐために乾燥剤を塗布した封止基板SUB2をN2環境下で封止して、表示パネルを製造する。
なお、ここでは本実施形態に係る画像表示装置がトップエミッション型の有機EL表示装置であるものとして、その断面構造を説明したが、本実施形態に係る画像表示装置はこれに限らずボトムエミッション型の有機EL表示装置であってもよい。
以下、本実施形態に係る画像表示装置における各画素の表示制御の具体例について、説明する。
図4は、本実施形態に係る画像表示装置の1フレーム期間Tfrm内における制御動作を説明する図であって、横軸は時間tを、縦軸は表示画面を構成する各画素行Prowを表している。同図に示されるように、1フレーム期間Tfrmは、全体として、前半の輝度情報書き込み期間Tdatと後半の発光制御期間Tilmとに分割される。そして、さらに輝度情報書き込み期間Tdatは、画素行ごとの水平期間Th(1),Th(2),・・・,に分割される。すなわち、1フレーム期間Tfrmが開始すると、まず画素行Prow(1)内の画素への輝度情報書き込み、次に画素行Prow(2)内の画素への輝度情報書き込み、・・・、と順に各画素行Prowへの輝度情報書き込みが行われる。そして、全画素行Prowへの輝度情報書き込みが完了し、表示画面内の全ての画素に対して輝度情報が設定された状態になると、続く発光制御期間Tilm内に、設定された輝度情報に応じて各画素を発光させる発光制御が行われる。図4にも示されるように、本実施形態では、発光制御期間Tilmは表示画面内の全画素に共通する期間となっており、後述するように、この期間内に全画素の輝度情報に応じた発光制御が一斉に実行される。
図5は、1フレーム期間Tfrmのうち、特にi番目の画素行Prow(i)に対する輝度情報書き込みを行う水平期間Th(i)と、発光制御期間Tilmと、において、画素行Prow(i)に属する各画素回路10に入力される信号の一例を示すタイミング図である。この図においては、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に入力される制御信号の電圧レベルの時間変化(すなわち信号波形)が示されている。また、データ信号線DATに入力される信号レベルの時間変化の一例も示されている。
図5にも示されるように、各水平期間Th(i)は、さらに前半のデータ入力期間Tdiと後半のデータ書き込み期間Tdsに分割される。データ入力期間Tdi内においては、赤、緑、青それぞれの輝度情報が順にデータ信号出力回路12に入力される。
続いて、データ書き込み期間Tds内において、データ信号出力回路12に入力された輝度情報を実際に各画素回路10に対して設定するデータ書き込みが行われる。具体的には、まず輝度情報の書き込みに先立って、前回のフレーム期間Tfrmにおいて書き込まれた輝度情報を消去するリセット動作が実行される。すなわち、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)のそれぞれにVHレベルの信号が入力されることによって、画素行Prow(i)を構成する各画素回路10内の点灯スイッチ24及びリセットスイッチ28がオン状態になる。点灯スイッチ24及びリセットスイッチ28がオン状態になると、駆動TFT26のゲートとドレインとが同電位のダイオード接続となり、駆動TFT26と有機EL素子20が導通状態となる。
図6は、駆動TFT26のゲート電圧Vinとドレイン電圧Voutとの間の関係を示すグラフである。個々の駆動TFT26の個体差によって、駆動TFT26の閾値電圧Vthにはばらつきが生じる。図6では、閾値電圧Vthが互いに異なる値Vth1,Vth2及びVth3となっている3個の駆動TFT26の例が示されている。ここで、リセット動作によって駆動TFT26のゲートとドレインが短絡されると、駆動TFT26のゲート電圧Vinは、ゲート電圧Vinとドレイン電圧Voutが一致する状態になるよう収束する。このときのゲート電圧Vinは、図6においてVin=Voutの直線と駆動TFT26の特性曲線の交点の位置によって表される。同図に示されるように、駆動TFT26の閾値電圧Vthに関わらず、リセット動作によって、駆動TFT26のゲート電圧Vinは閾値電圧Vthに応じた電圧にリセットされる。これにより、画素ごとの駆動TFT26の閾値電圧Vthのばらつきが吸収される。なお、リセット動作は、前回のフレーム期間Tfrmにおいて書き込まれた輝度情報によって駆動TFT26のゲート電圧Vinがどのような値になっていたとしても、その電圧値が閾値電圧Vthに応じた電圧に収束するのに十分な時間だけ、実行される必要がある。また、このとき点灯スイッチ24がオン状態になっているので、電源線PWRから駆動TFT26及び点灯スイッチ24を介して有機EL素子20に電流が流れ、リセット動作が実行される時間(以下、リセット動作時間Tcという)にわたって、有機EL素子20が発光することになる。
この状態において、図5に示されるように点灯スイッチ制御線ILM(i)の信号レベルがVLに変化し、点灯スイッチ24がオフ状態になると、駆動TFT26と有機EL素子20とが切り離されて有機EL素子20に電流が流れなくなる。また、この時点において保持容量30の他端には、図5に示されるようにある電圧レベルのデータ信号Sdatがデータ信号線DATから入力されている。ここで、画素行Prow(i)内の各画素に入力されるデータ信号Sdatの電圧レベルは、当該画素を発光させるための輝度情報に応じたレベルになっている。そのため、リセットスイッチ28がオフ状態になることで、保持容量30の両端の電位差はその時点の状態のまま保持されて、各画素を発光させるための輝度情報が各画素回路10に設定された状態になる。
以上説明したような制御が全画素行Prowに対して実行されることによって、輝度情報書き込み期間Tdat内に全ての画素に対して輝度情報の設定が行われる。なお、画素行Prow(i)以外の他の画素行Prowに対して輝度情報の書き込みが行われている間は、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に対する信号入力は行われないので、他の画素行Prow内の画素に対して輝度情報書き込みを行うためのデータ信号Sdatが各データ信号線DATに入力されても、画素行Prow(i)内の画素に設定された輝度情報はそのまま保持されることとなる。
次に、発光制御期間Tilmにおける制御内容について説明する。図5に示されるように、発光制御期間Tilmでは、全画素行の点灯スイッチ制御線ILMにVHレベルの信号が入力され、その結果全画素において点灯スイッチ24がオン状態になる。そのため、各画素において駆動TFT26がオン状態になれば、電源線PWRから有機EL素子20に電流が流れ、当該画素が点灯することになる。
この状態において、各データ信号線DATを介して、時間とともに電圧レベルが変化する発光期間制御信号Sswpが全画素に対して入力される。このとき、発光期間制御信号Sswpの電圧レベルの変動範囲は、輝度情報に応じて各画素回路10に入力されるデータ信号Sdatの電圧レベルの変動範囲に対応した範囲になっている。具体的に、本実施形態では、発光期間制御信号Sswpは図5に示すように三角波になっている。
この発光期間制御信号Sswpによって、予め各画素に書き込まれた輝度情報に応じて決まる期間にわたって、各画素の有機EL素子20が発光する。具体的には、発光期間制御信号Sswpの電圧レベルと、画素ごとに入力されたデータ信号Sdatの電圧レベルに対応する基準電圧レベルと、の大小関係によって、有機EL素子20の発光が制御される。本実施形態では、発光期間制御信号Sswpの電圧レベルが画素回路10ごとに書き込まれた輝度情報に応じた基準電圧レベルを下回る期間の間だけ、当該画素回路10内の駆動TFT26がオン状態になり、有機EL素子20に電流が流れる。ここで、発光期間制御信号Sswpが三角波になっているため、画素回路10に設定された輝度情報に応じた基準電圧レベルが小さければ小さいほど、発光期間制御信号Sswpがこの基準電圧レベルを下回る期間は短くなり、有機EL素子20が発光する期間も短くなる。逆に基準電圧レベルが大きくなるにつれ、発光期間制御信号Sswpが基準電圧レベルを下回る期間は長くなり、有機EL素子20が発光する期間が長くなる。そして、単位時間当たりの発光期間が長ければ長いほど、人間の目には当該画素が明るく発光しているように感じられる。それゆえ、予め各画素回路10に対して設定された輝度情報に応じた期間にわたって有機EL素子20を発光させることによって、各画素を設定された輝度情報に応じた輝度で発光させることができる。
本実施形態では、上述した各画素に対するリセット動作時間Tcを、表示領域内における各画素の位置に応じて変化させることとしている。上述したように、画素行Prow(i)内の各画素に対するリセット動作時間Tcは、リセットスイッチ制御線RES(i)及び点灯スイッチ制御線ILM(i)に対して同時期にVHレベルの信号を入力している時間によって決まる。そのため、本実施形態では、同じ画素行Prowに属する画素に対するリセット動作時間Tcは、共通となる。つまり、リセット動作時間Tcは、画素行Prowごとに制御可能になっている。
具体的に、本実施形態に係る画像表示装置は、各画素に対して電力を供給する電力供給路(すなわち、電源線PWR及び主電源線PWRm)の、電力供給源からの距離に応じて、各画素に対するリセット動作時間Tcを変化させることとする。図9に示したように、表示領域Aの上側にフレキシブルプリント基板FPCが接続され、このフレキシブルプリント基板FPCを経由して電源が供給される場合、表示領域Aの上側に配置された画素ほど電力供給源からの電力供給路の距離が短いことになる。そこで、このような電力供給源まで近い位置の画素に対するリセット動作時間Tcを短くし、逆に電力供給源から遠い位置の画素に対するリセット動作時間Tcを長くする。
例えば、画素行Prow(i)内の各画素に対するリセット動作時間をTc(i)と表記することとすると、リセット動作時間Tc(i)は以下の計算式によって表される時間であってよい。
Tc(i)=Tc0+α・i
ここで、Tc0はリセット動作を行うために最低限必要なリセット動作時間であり、αは主電源線PWRmからの距離により予め定められた係数である。リセット動作時間Tc(i)は駆動TFT26のゲート電圧Vinが閾値電圧Vthに応じた値に収束するのに要する時間である。この計算式によれば、電源供給ポイントからの距離に比例して、リセット期間を相対的に長く規定することで、面内輝度傾斜を改善することができる。すなわち本実施形態によれば表示領域内の上側の画素になるほど、徐々にリセット動作時間Tcが長くなる。これにより、画像データから得られる輝度情報自体は補正することなく、画面内輝度傾斜によって輝度が下がる傾向にある画素を選択的に明るく発光させる制御が可能となり、画面内輝度傾斜の影響を相殺することができる。
Tc(i)=Tc0+α・i
ここで、Tc0はリセット動作を行うために最低限必要なリセット動作時間であり、αは主電源線PWRmからの距離により予め定められた係数である。リセット動作時間Tc(i)は駆動TFT26のゲート電圧Vinが閾値電圧Vthに応じた値に収束するのに要する時間である。この計算式によれば、電源供給ポイントからの距離に比例して、リセット期間を相対的に長く規定することで、面内輝度傾斜を改善することができる。すなわち本実施形態によれば表示領域内の上側の画素になるほど、徐々にリセット動作時間Tcが長くなる。これにより、画像データから得られる輝度情報自体は補正することなく、画面内輝度傾斜によって輝度が下がる傾向にある画素を選択的に明るく発光させる制御が可能となり、画面内輝度傾斜の影響を相殺することができる。
なお、ここでは各画素までの電力供給源からの距離に応じてリセット動作時間Tcを制御することとしたが、これに限らず、各画素の表示領域中心からの距離に応じて、各画素に対するリセット動作時間Tcを変化させることとしてもよい。すなわち、表示領域中心に近い画素ほど、リセット動作時間Tcが長くなるように制御することとする。具体的に、表示領域中心近傍の画素行Prow内の画素に対するリセット動作時間Tcを最大にし、表示領域の上端及び下端の画素行Prow内の画素に対するリセット動作時間Tcを最小にするように、画素行Prowごとのリセット動作時間Tcを変化させる。こうすれば、閲覧者の注目を集めやすい画面中央近傍を明るく発光させることによって、画面全体を高輝度化する場合と比較して消費電力の増大を抑えつつ、見かけの明るさを向上させることができる。
ここで、以上説明したように画素行Prowごとにリセット動作時間Tcを変化させる方法について、説明する。図5に示されるように、画素行Prow(i)内の各画素に対するリセット動作時間Tc(i)は、点灯スイッチ制御線ILM(i)とリセットスイッチ制御線RES(i)に同時期にVHレベルの信号が入力される時間に対応している。そこで、リセット動作実行時に、点灯スイッチ制御線ILM(i)に対して、リセット動作時間Tcの最大値以下の期間にわたってVHレベルの信号を入力することとし、リセットスイッチ制御線RES(i)に対してリセット動作時間Tc(i)に対応する時間だけVHレベルの信号を入力することによって、画素行Prowごとにリセット動作時間Tcを変化させることができる。すなわち、リセット動作時間Tc(i)が十分長ければOLED駆動TFT26のゲート電圧Vinは、OLED駆動TFT26のゲート電圧Vinとドレイン電圧Voutの特性曲線と直線Vin=Voutとの交点の値に収束する。上記のような発光期間変調方式の点灯・消灯メカニズムにおける閾値電圧Vthのキャンセル動作を行うために、OLED素子20との接続及び切り離しを制御する点灯スイッチ24とリセット機能を担うリセットスイッチ28を積極的に利用し、全面点灯時の輝度シェーディング(面内輝度傾斜)を補正するように、リセット動作時間Tc(i)を調節することで、シェーディングを改善することができる。
図7は、このような制御を実現するための、走査回路14に含まれるリセット動作時間信号出力回路の回路構成例を示す図である。同図に示されるように、リセット動作時間信号出力回路は、シフトレジスタ回路14aと、それぞれ点灯スイッチ制御線ILMに接続された複数のタイマー回路14bと、を含んで構成される。なお、以下では点灯スイッチ制御線ILM(i)に接続されるタイマー回路を、タイマー回路14b(i)と表記する。シフトレジスタ回路14aは、水平同期信号HSYNC及びトリガー信号TRGの入力を受け付けて、各画素行Prow(i)の水平期間に応じたタイミングを通知する信号を、タイマー回路14b(i)に入力する。タイマー回路14b(i)は、シフトレジスタ回路14aから入力された信号と、クロック信号CLKと、に基づいて、水平期間Th(i)内において点灯スイッチ24をオン状態にすべきタイミングで、VHレベルの信号を点灯スイッチ制御線ILM(i)に出力する。ここで、各タイマー回路14bは、期間情報保存回路14cを内蔵しており、この期間情報保存回路14c内に、画素行Prowごとのリセット動作時間Tcの長さを示す情報が記憶されている。タイマー回路14b(i)は、この期間情報保存回路14cに記憶された情報を用いて、画素行Prow(i)について予め定められたリセット動作時間Tc(i)にわたって、点灯スイッチ制御線ILM(i)にVHレベルの信号を出力する。このように、各期間情報保存回路14cに、リセット動作時間Tcに応じた情報をそれぞれ記憶させることによって、画素行ごとにリセット動作時間Tcを変化させる制御が実現される。
図8は、図9と同様に主電源線PWRm及び電源線PWRが配置されている場合に、従来例の画像表示装置における輝度分布と、本実施形態に係る画像表示装置の輝度分布と、を比較する図である。この図においては、x方向の輝度分布の一例が示されており、縦軸は輝度に関する指標値Lを示している。図8に示されるように、従来例の画像表示装置においては、フレキシブルプリント基板FPCから遠ざかるにつれて輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面縦方向の輝度分布が一様になっていることが分かる。
以上説明したように、本実施形態に係る画像表示装置によれば、表示領域内の各画素の位置に応じて、各画素に対するリセット動作時間Tcを変化させることによって、外部から入力される画像データの輝度情報を補正することなく、表示領域内の位置に応じて画素の発光輝度を調整可能としている。これにより、画面内輝度傾斜の影響を抑えたり、画面中央などの閲覧者が注目する領域の輝度を高めたりすることができる。
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、TV放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
なお、本発明の実施の形態は以上説明したものに限られない。例えば以上の説明においては、リセット動作時間Tcを画素行ごとに変化させることとしたが、リセットスイッチ制御線が表示領域内の各画素列に沿って配置されている場合などにおいては、リセット動作時間Tcを画素列ごとに変化させることとしてもよい。また、以上の説明においては、各画素行のリセット動作時間を互いに異ならせることとしたが、例えば互いに隣接する複数の画素行をまとめて一つの画素行グループとし、この画素行グループごとに、リセット動作時間Tcを変化させることとしてもよい。また、互いに隣接する複数の画素列をまとめて一つの画素列グループとし、この画素列グループごとに、リセット動作時間Tcを変化させることとしてもよい。さらに、表示領域内の各画素をその他の基準でグループ分けして、このグループごとにリセット動作時間Tcを変化させてもよい。また、上述した実施形態ではデータ信号線DATに三角波である発光期間制御信号Sswpを印加することで有機EL素子の発光期間を制御したが、データ信号線DATに電圧レベルを制御した矩形波を印加して有機EL素子の輝度を制御しても良い。
また、以上の説明においては発光素子として有機EL素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機EL素子やFED(Field-Emission Device)など、各種の発光素子を用いた画像表示装置であってよい。
10 画素回路、12 データ信号出力回路、14 走査回路、14a シフトレジスタ回路、14b タイマー回路、14c 期間情報保存回路、20 有機EL素子、22 共通電極、24 点灯スイッチ、26 駆動TFT、28 リセットスイッチ、30 保持容量、DAT データ信号線、ILM 点灯スイッチ制御線、PWR 電源線、PWRm 主電源線、RES リセットスイッチ制御線。
Claims (5)
- 表示領域内に配置された複数の画素のそれぞれに対して輝度情報の書き込みを行い、当該書き込まれた輝度情報に応じた輝度で各画素に含まれる発光素子を発光させる画像表示装置であって、
前記各画素に対して、輝度情報の書き込みに先立って、当該画素の発光素子を発光させながら、以前に書き込まれた輝度情報を消去するリセット動作を行う制御手段を含み、
前記制御手段は、前記各画素に対して前記リセット動作を実行する時間を、前記表示領域内における当該画素の位置に応じて変化させる
ことを特徴とする画像表示装置。 - 請求項1記載の画像表示装置において、
前記制御手段は、前記各画素に対して電力を供給する電力供給路の、電力供給源からの距離に応じて、前記各画素に対して前記リセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。 - 請求項1記載の画像表示装置において、
前記制御手段は、前記各画素の前記表示領域中心からの距離に応じて、前記各画素に対してリセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。 - 請求項1記載の画像表示装置において、
前記複数の画素は、前記表示領域内において行列状に配置され、
前記制御手段は、複数の画素行又は画素列のそれぞれごとに、前記リセット動作を実行する時間を変化させる
ことを特徴とする画像表示装置。 - 請求項1記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネセンス素子であって、
前記書き込まれた輝度情報に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させる
ことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036731A JP2010191281A (ja) | 2009-02-19 | 2009-02-19 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009036731A JP2010191281A (ja) | 2009-02-19 | 2009-02-19 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010191281A true JP2010191281A (ja) | 2010-09-02 |
Family
ID=42817367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009036731A Withdrawn JP2010191281A (ja) | 2009-02-19 | 2009-02-19 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010191281A (ja) |
-
2009
- 2009-02-19 JP JP2009036731A patent/JP2010191281A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11568810B2 (en) | Display apparatus | |
US10591753B2 (en) | Electroluminescent display | |
US10840319B2 (en) | Display device, method of manufacturing display device, and electronic apparatus | |
US20100177086A1 (en) | Image display device | |
KR20180062048A (ko) | 전계 발광 표시 장치 | |
CN107785392B (zh) | 显示装置 | |
JP5346520B2 (ja) | 画像表示装置 | |
JP2015125366A (ja) | 表示装置 | |
JP2009169071A (ja) | 表示装置 | |
US11322088B2 (en) | Display device and terminal device | |
US20100231615A1 (en) | Image display device | |
JP2019012621A (ja) | 電気光学装置、および電子機器 | |
KR102568932B1 (ko) | 전계 발광 표시장치 | |
US11882742B2 (en) | Display panel and electronic device including same | |
JP6999382B2 (ja) | 表示装置 | |
CN111009552B (zh) | 显示装置 | |
JP2012118381A (ja) | 有機el表示装置及びその駆動方法 | |
KR20140080734A (ko) | 유기 발광 디스플레이 장치 | |
JP5209109B2 (ja) | 表示装置 | |
KR20240031491A (ko) | 표시 패널 및 이를 포함하는 전계발광 표시장치 | |
JP5903421B2 (ja) | 表示装置 | |
KR102491261B1 (ko) | 유기 발광 다이오드 디스플레이 장치 | |
JP2010191281A (ja) | 画像表示装置 | |
KR102560268B1 (ko) | 유기발광 다이오드 표시장치 | |
JP2008083483A (ja) | 電気光学装置とその駆動方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130527 |