JP2010186655A - Electron beam device and image display device using the same - Google Patents
Electron beam device and image display device using the same Download PDFInfo
- Publication number
- JP2010186655A JP2010186655A JP2009030586A JP2009030586A JP2010186655A JP 2010186655 A JP2010186655 A JP 2010186655A JP 2009030586 A JP2009030586 A JP 2009030586A JP 2009030586 A JP2009030586 A JP 2009030586A JP 2010186655 A JP2010186655 A JP 2010186655A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electron
- cathode
- insulating member
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。 The present invention relates to an electron beam apparatus including an electron-emitting device that emits electrons, which is used for a flat panel display.
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献1には電子放出部のギャップが5nm以下である、高効率電子放出素子の提案がなされている。また、特許文献2には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献3には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部(リセス部)を設けた構成が開示されている。
Conventionally, there are electron-emitting devices in which a large number of electrons emitted from a cathode collide with an opposing gate and are scattered and then taken out as electrons. As a device that emits electrons in such a form, a surface conduction electron-emitting device and a stacked electron-emitting device are known.
特許文献1に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。
In the element disclosed in
また特許文献2の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。
Also in the element of
さらに特許文献3の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。
Furthermore, in the element of
本発明の目的は、簡易な構成で電子放出効率が高く、安定して動作し、アノードへの電子到達効率の高い電子放出素子を備えた電子線装置及び該電子線装置を用いた画像表示装置を提供することにある。 An object of the present invention is to provide an electron beam apparatus including an electron-emitting device having a simple configuration, high electron emission efficiency, stable operation, and high electron arrival efficiency to the anode, and an image display apparatus using the electron beam apparatus Is to provide.
本発明の第1は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも1個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、少なくともカソードと対向する領域の一部が突出し、該突出した領域を挟んでゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成されていることを特徴とする電子線装置である。
The first of the present invention is an insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
At least one cathode located on the surface of the insulating member so as to project from the edge of the recess toward the gate, the projecting portion facing the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The gate is formed on the surface of the insulating member so that at least a part of a region facing the cathode protrudes, and a gate end portion recedes across the protruding region. It is an electron beam device.
本発明の電子線装置においては、以下の構成を好ましい態様として含む。 The electron beam apparatus of the present invention includes the following configuration as a preferred embodiment.
前記ゲートの突出した領域の幅をT5[m]、カソードの幅をT4[m]、カソードの突起部分とゲートとの最短距離をT13[m]、ゲートの突出した領域がカソードと対向する領域からはみ出した部分の長さをT12[m]とした時、
T5>T4
T12<T13
である。
The width of the protruding region of the gate is T5 [m], the width of the cathode is T4 [m], the shortest distance between the protruding portion of the cathode and the gate is T13 [m], and the protruding region of the gate is the region facing the cathode When the length of the protruding part is T12 [m],
T5> T4
T12 <T13
It is.
ゲートと絶縁部材の積層方向における凹部の高さをT2[m]、後退部の後退距離をT8[m]、カソードの仕事関数をWf[eV]、カソードとゲートとの間に印加される電圧Vf[V]によって電子1個が加速された時のエネルギーをEVf[eV]とした時、
T8≧6×T2×{1−(Wf/EVf)}
である。
The height of the recess in the stacking direction of the gate and the insulating member is T2 [m], the receding distance of the receding portion is T8 [m], the work function of the cathode is Wf [eV], and the voltage applied between the cathode and the gate When the energy when one electron is accelerated by Vf [V] is EVf [eV],
T8 ≧ 6 × T2 × {1- (Wf / EVf)}
It is.
前記カソードを2個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている。 Two or more cathodes are provided, and a gate is formed in a comb shape on the surface of the insulating member.
ゲートの後退部に対応する絶縁部材の少なくとも一部が該後退部と同様に表面が後退するように形成されている。 At least a part of the insulating member corresponding to the receding portion of the gate is formed such that the surface recedes in the same manner as the receding portion.
本発明の第2は、上記本発明の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。 According to a second aspect of the present invention, there is provided an image display device comprising the electron beam device according to the present invention and a light emitting member positioned outside the anode.
本発明によれば、ゲートに後退部を設けたことで、放出電子のゲート底面への衝突が低減し、電子の電子放出効率が向上する。よって、本発明の電子線装置を用いた画像表示装置においては、高品質な画像を安定して表示することができる。 According to the present invention, since the gate is provided with the receding portion, collision of the emitted electrons to the gate bottom surface is reduced, and the electron emission efficiency of the electrons is improved. Therefore, in the image display apparatus using the electron beam apparatus of the present invention, a high quality image can be stably displayed.
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。 Exemplary embodiments of the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in the following embodiments are not intended to limit the scope of the present invention only to those unless otherwise specified.
〔構成の概要〕
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
[Configuration overview]
The electron beam apparatus of the present invention includes an electron-emitting device that emits electrons, and an anode that the electrons emitted from the electron-emitting devices reach.
図1A乃至図1Dは本発明の電子線装置の好ましい実施形態の電子放出素子の構成を示す模式図であり、図1Aは斜視図、図1Bは平面図、図1Cは図1BにおけるA−A’断面図、図1Dは図1BにおけるB−B’断面図である。 1A to 1D are schematic views showing a configuration of an electron-emitting device according to a preferred embodiment of the electron beam apparatus of the present invention. FIG. 1A is a perspective view, FIG. 1B is a plan view, and FIG. 1C is an AA in FIG. 'Cross-sectional view, FIG. 1D is a cross-sectional view along BB' in FIG. 1B.
図1A乃至図1D中、1は基板、2は電極、3は絶縁部材であって、絶縁層3aと3bの積層体からなる。5はゲート、6はカソードであって電極2に電気的に接続されている。5aはゲート5の側面であり、5bは凹部7に露出したゲート5の底面である。7は絶縁部材3の凹部であって、本例では絶縁層3bの側面のみを絶縁層3aの側面よりも内側に凹ませて形成している。8は電子放出に必要な電界が形成される間隙(カソード6の先端からゲート5の底面5bまでの最短距離)である。
1A to 1D, 1 is a substrate, 2 is an electrode, 3 is an insulating member, and is formed of a laminate of insulating
本発明に係る電子放出素子においては、図1A乃至図1Dに示すように、ゲート5が絶縁部材3の表面(本例では上面)に形成されている。一方、カソード6も絶縁部材3の表面(本例では側面)に形成され、凹部7を挟んでゲート5に対向する側に凹部7の縁からゲート5に向かって突起する突起部分を有している。よって、カソード6は該突起部分において、間隙8を介してゲート5と対向している。尚、本発明においては、カソード6はゲート5よりも低電位に規定される。また、図1乃至図1Dでは不図示であるが、ゲート5を介して(介在させて)カソード6と対向する位置には、これらよりも高電位に規定されたアノードを有している。尚、本発明の電子線装置を用いた画像表示装置においては、アノードの外側(電子放出素子が位置する側とは反対側)に発光部材が配置される。
In the electron-emitting device according to the present invention, as shown in FIGS. 1A to 1D, the
本発明においては、カソード6は1素子内に少なくとも1個形成されており、後述するように、好ましくは2個以上有する。本例は2個有する例を示す。
In the present invention, at least one
ゲート5は、少なくともカソード6と対向する領域の一部が突出し、該突出した領域12(突出領域)を挟む両側の領域のゲート端部が後退した後退部9となる凹凸形状の端部を有するように絶縁部材表面に形成されている。即ち、凹凸形状の凸に当たる突出領域12の先端がカソード6と対向し、凹に当たる領域が後退部9である。カソード6が複数の場合は、図1Bに示すように、平面形状において櫛歯状となる。尚、本例は、ゲート5の、後退部9で挟まれた突出領域12の幅T5が、カソード6の幅T4と等しい例を示した。
The
図1A乃至図1Dの電子放出素子においては、ゲート5の後退部9に対応する絶縁部材3の側面は、後退部9のように内側に後退していないが、本発明はこれに限定されない。例えば、図2A乃至図2Cに示すように、後退部9に対応する(後退部9に重なる)絶縁部材3を該後退部9と同様に、側面が内側に後退するように形成しても良い。また、図20に示すように、絶縁部材3の一部のみ(図20においては絶縁層3bと3aの上方)を後退部9と同様に、端部が内側に後退するように凹ませて形成しても良い。尚、図2A及び図20はそれぞれ本発明の実施形態の斜視図であり、図2Bは図2Aの平面図、図2Cは図2BのB−B’断面図である。
In the electron-emitting device of FIGS. 1A to 1D, the side surface of the insulating
本発明において、電子放出素子の各部材の長さを次の通り定義する。
T1:ゲート5と絶縁部材3の積層方向(Z方向)におけるゲート5の高さ
T2:ゲート5と絶縁部材3の積層方向(Z方向)における絶縁部材3の凹部7の高さ( 絶縁層3bの高さ)
T3:ゲート5と絶縁部材3の積層方向(Z方向)における絶縁部材3の凹部7のカソー ド6側の縁から基板1までの距離(絶縁層3aの高さ)
T4:カソード6の幅(ゲート5とカソード6の互いに対向する端辺に平行な方向(Y方 向)におけるカソード6の長さ)
T5:ゲート5の突出領域12の幅(ゲート5とカソード6の互いに対向する端辺に平行 な方向(Y方向)における突出領域12の長さ)
T6:凹部7の深さ(凹部7における絶縁層3bの側面と絶縁層3a及びゲート5の側面 との距離(X方向の長さ))
T7:カソード6を複数有する場合のカソード6間の距離
T8:後退部9の後退距離(ゲート5のカソード6との対向側側面と、後退部9の側面( 最も後退した位置の側面)との距離、或いは、ゲート5の突出領域12のX方向の 長さ)
T13:カソード先端とゲートとの最短距離
In the present invention, the length of each member of the electron-emitting device is defined as follows.
T1: Height of the
T3: distance from the edge on the
T4: Width of the cathode 6 (the length of the
T5: width of the protruding
T6: Depth of the recess 7 (distance between the side surface of the insulating
T7: Distance between the
T13: The shortest distance between the cathode tip and the gate
〔後退部9の作用〕
本発明における後退部9の作用を説明する。図3Aに、後退部9を設けず、カソード6に対して、ゲート9が広がっている(T4<T5)素子、図3Bに図1の素子のそれぞれのカソード6とゲート5の対向部分を電極2側から見た拡大模式図を示す。
[Operation of the retreating portion 9]
The operation of the retreating
図3Aに示すように、後退部9を設けず、カソード6との対向領域において、カソード6よりもゲート5が広い場合、カソード6の幅方向端部付近から放出された電子は、図中の破線で示されるように、ゲート5の底面5bで等方的に散乱する。そして、散乱した電子の一部は再びゲート5に衝突して散乱を繰り返すことになる。
As shown in FIG. 3A, when the retreating
一方、本発明においては、図3Bに示すように、ゲート5のカソード6に対向する領域の両側に後退部9が形成されていると、該後退部9にはゲート5が存在しないため、図3Aの構成に比べて、ゲート5の底面5bでの電子の衝突散乱が少なくなる。よって、当該構成では後退部9を介してアノード側に飛翔する電子が増え、放出電子の電子放出効率が向上する。
On the other hand, in the present invention, as shown in FIG. 3B, when the retreating
〔後退距離T8〕
後退部9の後退距離T8は、できる限り大きい方が電子の衝突する領域が低減されるので、電子放出効率の向上に寄与することは明らかであるが、ゲート5に後退部9を形成する工程のタクト短縮の観点からは小さい方が有利である。そこで、ゲート5の後退部9の後退距離T8と、電子放出効率の関係をシミュレーションで計算した結果を図4に示す。
[Reverse distance T8]
The retreat distance T8 of the
図4において、横軸は後退部9の後退距離T8、縦軸は電子放出効率を示している。図4によれば、電子放出効率はゲート5の後退距離T8大きくするほど上昇していくが、ある値以上で飽和していることがわかる。これは、ある程度の広さの後退部9を設けると、そこまで飛翔する電子の数が少なくなるため、それ以上後退距離T8を大きくしても電子放出効率の向上には効果がなくなることを示している。
In FIG. 4, the abscissa indicates the receding distance T8 of the receding
ここで、電子放出効率の上昇が飽和する最小の後退距離T8をLsatとし、Lsatを表す式について検討する。 Here, let Lsat be the minimum receding distance T8 at which the increase in electron emission efficiency is saturated, and an expression representing Lsat will be examined.
先ず、後退部9がない(T8=0)場合を考えると、カソード6から放出された電子の一部は、ゲート5の底面5bで衝突散乱し、凹部7の間を飛翔することになる。この時の電子の平均自由工程は、平行平板で駆動電圧Vfによる一様電場を仮定すると、以下のように導出される。
First, considering the case where there is no retreating portion 9 (T8 = 0), some of the electrons emitted from the
先ず、図5に示すように、xy平面上で距離hだけ離れた2枚の電極21,22にそれぞれV=0[V]とV=Vf[V]の電位を与えた一様電場とする。ここで、V=0[V]の電極21側から仕事関数Wf[eV]だけオフセットした位置より放出された電子がV=Vf側に衝突して散乱した後の電子の飛距離を考える。電子1個の電荷量e[C]、電子1個の質量m[kg]、電子1個の運動エネルギーK[kg・m2/s2]、電界強度E[V/m]、電子の速度の大きさv[m/s]、電子の加速度a[m/s2]、電子のx方向速度vx[m/s]、y方向速度vy[m/s]、電子1個が電位差Vfで加速された時のエネルギーEVf[eV]=e×Vfとすると、
K=(1/2)×m×v2 (1)
ma=eE (2)
(1),(2)より、
v=(2K/m)1/2 (3)
a=eE/m (4)
時刻tにおけるy方向変位y(t)=vy×t+(1/2)×a×t2 (5)
x方向変位x(t)=vx×t (6)
(5)よりy(t)=0となるt=−2×(vy/a) (7)
(7)を(6)に代入してx=−2×vx×(vy/a) (8)
(8)でxが最大になるのはvx=v/21/2、vy=−v/21/2の時であり、この時、
x=v×(v/a)=(2×K/m)/(eE/m)=2K/(e×E) (9)
E=Vf/h、K=EVf−Wfとすると、
x=2×h×{1−(Wf/EVf)} (10)
となる。
First, as shown in FIG. 5, a uniform electric field is obtained in which the potentials of V = 0 [V] and V = Vf [V] are applied to the two
K = (1/2) × m × v 2 (1)
ma = eE (2)
From (1) and (2),
v = (2K / m) 1/2 (3)
a = eE / m (4)
Y-direction displacement y (t) at time t = vy × t + (1/2) × a × t 2 (5)
x-direction displacement x (t) = vx × t (6)
From (5), t = −2 × (vy / a) where y (t) = 0 (7)
Substituting (7) into (6), x = −2 × vx × (vy / a) (8)
In (8), x is maximum when vx = v / 2 1/2 and vy = −v / 2 1/2 ,
x = v × (v / a) = (2 × K / m) / (eE / m) = 2K / (e × E) (9)
If E = Vf / h and K = EVf−Wf,
x = 2 * h * {1- (Wf / EVf)} (10)
It becomes.
後退部9を設けると、電界が弱まるので、その分、電子はより遠くまで飛ぶようになる。後退部9を設けて電界が弱まることによる効果分を係数αとして、平均飛距離は
x’=α×x=2α×h×{1−(Wf/EVf)} (11)
となる。
When the retreating
It becomes.
(11)式におけるhは絶縁層3bの高さT2に相当し、また、これまでの検討結果からαの値は3くらいが妥当であり、結局、後退距離T8の飽和量Lsatの値は
Lsat=6×T2×{1−(Wf/EVf)} (12)
で表すことができる。
In the equation (11), h corresponds to the height T2 of the insulating
Can be expressed as
即ち、電子放出効率の上昇効果を十分に得るためには、
T8≧6×T2×{1−(Wf/EVf)}であることが望ましい。
That is, in order to sufficiently obtain the effect of increasing the electron emission efficiency,
It is desirable that T8 ≧ 6 × T2 × {1- (Wf / EVf)}.
〔T4とT5〕
以上の説明においては、カソード6の幅T4と、ゲート5の突出領域12の幅T5とが等しい構成について述べてきたが、T4>T5の場合にも電子放出効率上昇の効果が得られることは前記した後退部9の作用から明らかである。
[T4 and T5]
In the above description, the configuration in which the width T4 of the
しかしながら、T5>T4の場合、カソード6より放出された電子は、ゲート5の後退部9に到達する前に、ゲート5の幅がカソード6より広い分だけそこで散乱を繰り返して、電子放出効率上昇の効果が得られにくくなると考えられる。
However, when T5> T4, the electrons emitted from the
以上の検討により、電子放出効率上昇の効果を得るためには、図1Cに示す間隙8の最短距離をT13、図6に示すゲート5の突出領域12がカソード6と対向する領域よりはみ出した部分の長さをT12とした時に、T12<T13であることが望ましい。
From the above examination, in order to obtain the effect of increasing the electron emission efficiency, the shortest distance of the
以上においては、ゲート5や絶縁部材3に凹部7を設ける際の角部は直角で示しているが、図7の10に示すように角が丸まっている(R部)構成であっても良い。但し、図7のような構成であっても、電子放出効率の上昇が飽和する最小の後退距離T8は前述の(12)式で表される。
In the above description, the corner when the
即ち、図7においてゲート5の側壁を最も後退させた位置での後退距離T8’は、
T8’≧6×T2×{1−(Wf/EVf)}であることが望ましい。
That is, the receding distance T8 ′ at the position where the side wall of the
It is desirable that T8 ′ ≧ 6 × T2 × {1- (Wf / EVf)}.
〔製造方法〕
以上述べた本発明に係る電子放出素子の製造方法について、図8A、図8Bを参照して説明する。
〔Production method〕
A method of manufacturing the electron-emitting device according to the present invention described above will be described with reference to FIGS. 8A and 8B.
図8A,図8Bは、図1Cに例示した電子放出素子の製造工程の一例を順に示した模式図である。 8A and 8B are schematic views sequentially illustrating an example of a manufacturing process of the electron-emitting device illustrated in FIG. 1C.
基板1は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
The
先ず最初に、図8Aの(a)に示すように基板1上に絶縁層3aとなる絶縁層23、絶縁層3bとなる絶縁層24及びゲート5となる導電層25を積層する。絶縁層23,24は、加工性に優れる材料からなる絶縁性の膜であり、例えばSiN(SixNy)やSiO2であり、その作製方法はスパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成される。絶縁層23,24の厚さとしては、それぞれ5nm乃至50μmの範囲で設定され、好ましくは50nm乃至500nmの範囲で選択される。尚、絶縁層23と24を積層した後に凹部7を形成する必要があるため、絶縁層23と絶縁層24との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層23と絶縁層24との間には選択比として10以上が望ましく、できれば50以上とれることが望ましい。具体的には、例えば、絶縁層23にはSixNyを用い、絶縁層24にはSiO2等の絶縁性材料を用いる、或いはリン濃度の高いPSG、ホウ素濃度の高いBSG膜等を用いることができる。
First, as shown in FIG. 8A (a), an insulating
導電層25は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層25としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物、Si,Ge等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
The
また、導電層25の厚さとしては、5nm乃至500nmの範囲で設定され、好ましくは50nm乃至500nmの範囲で選択される。
Further, the thickness of the
次に、フォトリソグラフィ技術により導電層25上にレジストパターンを形成した後、エッチング手法を用いて導電層25,絶縁層24、絶縁層23を順次加工する。これにより、図8Aの(b)に示すように、ゲート5と、絶縁層3b及び絶縁層3aからなる絶縁部材3が得られる。
Next, after a resist pattern is formed on the
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なRIE(Reactive Ion Etching)が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はCF4、CHF3、SF6のフッ素系ガスが選ばれる。またSiやAlのように塩化物を形成する場合はCl2、BCl3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。 In such an etching process, RIE (Reactive Ion Etching) is generally used in which an etching gas is turned into plasma and irradiated on the material to enable precise etching of the material. As the processing gas at this time, a fluorine-based gas such as CF 4 , CHF 3 , or SF 6 is selected when the target member to be processed produces fluoride. In the case of forming a chloride such as Si or Al, a chlorine-based gas such as Cl 2 or BCl 3 is selected. Further, in order to obtain a selection ratio with the resist, hydrogen, oxygen, argon gas or the like is added at any time in order to ensure the smoothness of the etching surface or increase the etching speed.
図8Aの(c)に示すようにエッチング手法を用いて、積層体の一側面において絶縁層3bの側面のみを一部除去し、凹部7を形成する。
As shown in FIG. 8A (c), by using an etching method, only a part of the side surface of the insulating
エッチングの手法は例えば絶縁層3bがSiO2からなる材料であれば通称バッファーフッ酸(BHF)と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層3bがSixNyからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
Method for etching can be used a mixed solution of for
凹部7の深さ、即ち凹部7における絶縁層3bの側面と絶縁層3a及びゲート5の側面との距離(図1AのT6)は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部7を深く形成しすぎるとゲート5が変形する等の課題が発生するため、30nm乃至200nm程度で形成される。
The depth of the
尚、本例では、絶縁部材3を絶縁層3aと3bの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部7を形成してもかまわない。
In this example, the insulating
次に、再度、後退部9を形成するために、ゲート5上にレジストパターンを形成する。エッチング手法を用いてゲート5、絶縁層3b、必要に応じて絶縁層3bを順に加工し、ゲート5に後退部9を形成し、絶縁部材3の不要部分を除去する。
Next, a resist pattern is formed on the
次に、図8Aの(d)に示すようにゲート5表面に剥離層20を形成する。剥離層20の形成は、次の工程で堆積するカソード材料26をゲート5から剥離することが目的である。このような目的のため、例えばゲート5を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層20が形成される。
Next, as shown in FIG. 8A (d), a
図8B(e)に示すようにカソード材料26を基板1上及び絶縁部材3の側面に付着させる。この時、カソード材料26がゲート5上にも付着する。
As shown in FIG. 8B (e), the
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物が挙げられる。また、TiN,ZrN,HfN、TaN等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。 The cathode material may be any material that is conductive and field emission, and is generally a high melting point of 2000 ° C. or higher and a work function material of 5 eV or less, and it is difficult to form a chemical reaction layer such as an oxide. Or the material which can remove a reaction layer easily is preferable. Examples of such materials include metal or alloy materials such as Hf, V, Nb, Ta, Mo, W, Au, Pt, and Pd, carbides such as TiC, ZrC, HfC, TaC, SiC, and WC, HfB 2 , and ZrB. 2 , borides such as CeB 6 , YB 4 , and GdB 4 . Examples thereof include nitrides such as TiN, ZrN, HfN, and TaN, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and a carbon compound.
カソード材料26の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、EB蒸着が好ましく用いられる。
As a method for depositing the
前述したように、本発明においては効率良く電子を取り出すためカソード6が最適な形状になるように、蒸着の角度と成膜時間、形成時の温度及び形成時の真空度を制御して作製する必要がある。
As described above, in the present invention, the
図8Bの(f)に示すように剥離層20をエッチングで取り除くことにより、ゲート5上のカソード材料26を除去する。また、基板1上及び絶縁部材3側面上のカソード材料26をフォトリソグラフィ等によりパターニングして、カソード6を形成する。
As shown in FIG. 8B (f), the
次に、図8Bの(g)に示すように、カソード6と電気的な導通を取るために電極2を形成する。この電極2は、前記カソード6と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。電極2の材料としては、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。
Next, as shown in FIG. 8B (g), the
電極2の厚さとしては、50nm乃至5mmの範囲で設定され、好ましくは50nm乃至5μmの範囲で選択される。
The thickness of the
電極2及びゲート5は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート5は電極2に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
The
尚、上記製造方法では剥離層20を設けてゲート5上のカソード材料26を除去しているが、図25に示すように、カソード材料26からなる突起部分30をゲート5上に形成した構成も本発明の範疇である。このような突起部分30は、ゲート5上にカソード6に対応する領域に剥離層20を設けずにカソード材料26をゲート5上に堆積させるか、剥離層20を設けずにカソード材料26を堆積させた後にカソード材料26をパターニングして形成することができる。
In the above manufacturing method, the
以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図26Aを用いて説明する。 Hereinafter, an image display apparatus including an electron source obtained by arranging a plurality of electron-emitting devices according to the present invention will be described with reference to FIG. 26A.
図26Aにおいて、31は電子源基板、32はX方向配線、33はY方向配線であり、電子源基板31は先に説明した電子放出素子の基板1に相当する。また、34は本発明に係る電子放出素子、35は結線である。
In FIG. 26A, 31 is an electron source substrate, 32 is an X direction wiring, 33 is a Y direction wiring, and the
m本のX方向配線32は、Dx1,Dx2,…Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。 The m X-directional wirings 32 are made of Dx1, Dx2,... Dxm, and can be made of a conductive metal or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, film thickness, and width of the wiring are appropriately designed.
Y方向配線33は、Dy1,Dy2,…Dynのn本の配線よりなり、X方向配線32と同様に形成される。これらm本のX方向配線32とn本のY方向配線33との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。
The Y-
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線32を形成した電子源基板31の全面或いは一部に所望の形状で形成され、特に、X方向配線32とY方向配線33の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。X方向配線32とY方向配線33は、それぞれ外部端子として引き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, the
電極2とゲート5は、m本のX方向配線32とn本のY方向配線33と導電性金属等からなる結線35によって電気的に接続されている。
The
配線32と配線33を構成する材料、結線35を構成する材料及び電極2、ゲート5を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
The material constituting the
電極2とゲート5のいずれをX方向配線32に接続するかは特に限定されるものではなく、適宜選択することができる。一般的にはX方向配線32には、X方向に配列した電子放出素子34の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Y方向配線33には、Y方向に配列した電子放出素子34の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。
Which of the
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。 The drive voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。 In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring.
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図26Bを用いて説明する。図26Bは画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。 An image display device configured using such a simple matrix electron source will be described with reference to FIG. 26B. FIG. 26B is a schematic diagram illustrating an example of the display panel of the image display device, which is shown with a part thereof cut away.
図26Bにおいて、図26Aと同じ部材には同じ符号を付した。また、41は電子源基板31を固定したリアプレート、46はガラス基板43の内面に発光部材としての蛍光体である蛍光膜44とアノード11であるメタルバック45等が形成されたフェースプレートである。
In FIG. 26B, the same members as those in FIG.
また、42は支持枠であり、この支持枠42にリアプレート41、フェースプレート46がフリットガラス等を介して取り付けられ、外囲器47を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、400乃至500℃の温度範囲で10分以上焼成することにより実施される。
外囲器47は、上述の如く、フェースプレート46、支持枠42、リアプレート41で構成される。ここで、リアプレート41は主に電子源基板31の強度を補強する目的で設けられるため、電子源基板31自体で十分な強度を持つ場合には、別体のリアプレート41は不要とすることができる。
The
即ち、電子源基板31に直接支持枠42を封着し、フェースプレート46、支持枠42及び電子源基板31とで外囲器47を構成しても良い。一方、フェースプレート46とリアプレート41との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
That is, the
このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子34の上部に蛍光体をアライメントして配置する。
In such an image display device, in consideration of the emitted electron trajectory, the phosphor is aligned and arranged on the upper part of each electron-emitting
図26Cは、図26Bの画像表示装置に用いられる蛍光膜44の一例を示す模式図である。カラーの蛍光膜の場合は、蛍光体52の配列により(a)に示すブラックストライプ或いは(b)に示すブラックマトリクスなどと呼ばれる黒色導電材51と蛍光体52とから構成すると良い。
FIG. 26C is a schematic diagram illustrating an example of the
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図26Dを用いて説明する。 Next, a configuration example of a driver circuit for performing television display based on NTSC television signals on a display panel configured using an electron source with a simple matrix arrangement will be described with reference to FIG. 26D.
図26Dにおいて、61は画像表示パネル、62は走査回路、63は制御回路、64はシフトレジスタである。65はラインメモリ、66は同期信号分離回路、67は変調信号発生器、Vx及びVaは直流電圧源である。 In FIG. 26D, 61 is an image display panel, 62 is a scanning circuit, 63 is a control circuit, and 64 is a shift register. 65 is a line memory, 66 is a synchronizing signal separation circuit, 67 is a modulation signal generator, and Vx and Va are DC voltage sources.
表示パネル61は、端子Dx1乃至Dxm、端子Dy1乃至Dyn、及び高圧端子Hvを介して外部の電気回路と接続している。端子Dx1乃至Dxmには、表示パネル内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された電子放出素子群を一行(N素子)ずつ順次駆動する為の走査信号が印加される。一方、端子Dy1乃至Dynには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
The
高圧端子Hvには、直流電圧源Vaより、例えば10[kV]の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。 The high-voltage terminal Hv is supplied with a DC voltage of, for example, 10 [kV] from the DC voltage source Va, which gives sufficient energy to excite the phosphor to the electron beam emitted from the electron-emitting device. It is an acceleration voltage to do.
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。 As described above, an image display is realized by accelerating the emitted electrons and irradiating the phosphor with a scanning signal, a modulation signal, and application of a high voltage to the anode.
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。 By forming such a display device using the electron-emitting device of the present invention, a display device with a well-shaped electron beam can be configured, and as a result, a display device with good display characteristics can be provided. .
(実施例1)
図1A乃至図1Dに示した構成の電子放出素子を図8A乃至図8Bの工程に沿って作製した。
Example 1
The electron-emitting device having the configuration shown in FIGS. 1A to 1D was fabricated along the steps of FIGS. 8A to 8B.
最初に、基板1としてプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用い、絶縁層23、24として厚さ500nmのSiN(SixNy)と厚さ30nmのSiO2をスパッタ法により形成した。次いで、導電層25として厚さ30nmのTaNをスパッタ法により積層した〔図8A(a)〕。
First, PD200, which is a low sodium glass developed for plasma displays, is used as the
次に、フォトリソグラフィ技術により導電層25上に櫛歯状の突出領域12と後退部9を含むレジストパターンを形成した後、ドライエッチング手法を用いて導電層25、絶縁層24、絶縁層23を順に加工した。この時、後退距離T8を100nm、カソード6間の距離T7、カソード6の幅T4、突出領域12の幅T5をそれぞれ5μmとして10μmピッチの櫛歯状加工を行った〔図8A(b)〕。
Next, after forming a resist pattern including comb-like protruding
また、この時の加工ガスとしては、絶縁層23、24及び導電層25にフッ化物を作る材料が選択されているため、CF4系のガスを用いた。このガスを用いてRIEを行った結果、絶縁層3a,3b、及びゲート5の側面のエッチング後の角度は基板1の水平面に対しておよそ80°の角度で形成されていた。
Further, as the processing gas at this time, CF 4 -based gas was used because a material for forming a fluoride in the insulating
レジストを剥離した後、BHF(フッ酸/フッ化アンモニウム水溶液)を用いて深さT6が約70nmになるようにエッチング手法を用いて、絶縁層3bの側面をエッチングし、絶縁部材3に凹部7を形成した〔図8A(c)〕。
After stripping the resist, the side surface of the insulating
ゲート5表面に電解メッキによりNiを電解析出させて剥離層20を形成した〔図8A(d)〕。
Ni was electrolytically deposited on the surface of the
カソード材料26であるモリブデン(Mo)をゲート5上及び絶縁部材3の側面と基板1表面に付着させた。本例では成膜方法としてEB蒸着法を用いた。本形成方法では基板1の角度を水平面に対し60°にセットした。これによりゲート5の上部にはMoが60°で入射し、絶縁部材3のRIE加工後の斜面には入射角度が40°で入射した。蒸着は約12nm/minになるように蒸着速度を定め、2.5分蒸着時間を精密に制御することにより斜面のMoの厚さが30nmになるように形成した〔図8B(e)〕。
Molybdenum (Mo), which is the
Mo膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート5上に析出させたNi剥離層20を除去することによりゲート5上のMo膜を剥離した〔図8B(f)〕。
After the Mo film was formed, the
次に、カソード6の幅T4が5μmになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて基板1上及び絶縁層3a側面上のMo膜を加工し、カソード6を形成した。この時の加工ガスとしては、カソード材料26として用いたモリブデンがフッ化物を作ることからCF4系のガスを用いた。
Next, a resist pattern was formed by photolithography so that the width T4 of the
断面TEM(透過型電子顕微鏡)による解析の結果、カソード6とゲート5間の間隙8の最短距離T13は9nmであった。
As a result of analysis by a cross-sectional TEM (transmission electron microscope), the shortest distance T13 of the
次にスパッタ法にて厚さ500nmのCuを堆積し、パターニングして電極2を形成した〔図8B(g)〕。 Next, Cu having a thickness of 500 nm was deposited by sputtering and patterned to form an electrode 2 [FIG. 8B (g)].
以上の方法で素子を形成した後、図9に示した構成で電子放出素子の特性を評価した。 After the device was formed by the above method, the characteristics of the electron-emitting device were evaluated using the configuration shown in FIG.
図9の構成は、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図9に示すように、本発明の電子線装置においては、ゲート5を介在させて、アノード11をカソード6の突起部分に対向配置させる。本例においては、絶縁部材3が基板1上に配置しているため、アノード11は該基板1の絶縁部材3が配置している側に、該基板1に対向して配置されているとも言える。
The configuration of FIG. 9 shows a power supply arrangement when measuring the electron emission characteristics of the device according to the present invention. As shown in FIG. 9, in the electron beam apparatus of the present invention, the
図9において、Vfは素子のゲート5とカソード6の間に印加される電圧、Ifはこの時流れる素子電流、Vaはカソード6とアノード11の間に印加される電圧、Ieは電子放出電流である。
In FIG. 9, Vf is a voltage applied between the
ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ifと真空中に取り出される電流Ieを用いて、一般には効率η=Ie/(If+Ie)で与えられる。 Here, the electron emission efficiency η is generally given by an efficiency η = Ie / (If + Ie) using a current If detected when a voltage is applied to the device and a current Ie taken out in vacuum.
図9の構成で本例の素子の特性を評価した結果、26Vの駆動電圧で平均の電子放出電流Ieは1.5μA、平均14%の電子放出効率が得られた。 As a result of evaluating the characteristics of the device of this example with the configuration shown in FIG. 9, an average electron emission current Ie of 1.5 μA and an average electron emission efficiency of 14% were obtained at a driving voltage of 26V.
(比較例1)
次に、ゲート5に後退部9を設けず、絶縁部材3においても、該後退部9に対応する領域を残した以外は実施例1と同様にして電子放出素子を作製した。カソード6は実施例1と同様に短冊状とした。
(Comparative Example 1)
Next, an electron-emitting device was fabricated in the same manner as in Example 1 except that the
こうして得られた電子放出素子を用いて実施例1同様の特性評価を行ったところ、26Vの駆動電圧で電子放出電流Ieはほぼ0.8μA、電子放出効率は平均でほぼ9%程度しか得られなかった。 Using the electron-emitting device thus obtained, the same characteristic evaluation as in Example 1 was performed. As a result, an electron emission current Ie of approximately 0.8 μA and an electron emission efficiency of approximately 9% on average were obtained at a driving voltage of 26V. There wasn't.
(実施例2)
T8を変化させる以外は実施例1と同様にして電子放出素子を作製し、電子放出効率のT8依存性を検討した。
(Example 2)
An electron-emitting device was fabricated in the same manner as in Example 1 except that T8 was changed, and the T8 dependence of the electron emission efficiency was examined.
その結果、T8が大きくなるに従って電子放出効率の上昇が確認されたが、その影響は次第に小さくなり、ある一定値に飽和する傾向が確認された。その様子を図10に示す。 As a result, an increase in electron emission efficiency was confirmed as T8 increased, but the effect gradually decreased and a tendency to saturate to a certain value was confirmed. This is shown in FIG.
T8=0の場合の電子放出効率は8%程度であったものがT8を20nm、40nm、60nm・・・と増加させるに従って次第に上昇し、T8=80nmでほぼ14%となりそれ以上T8を増加させても効率の上昇が見られなくなった。 Although the electron emission efficiency when T8 = 0 was about 8%, it gradually increased as T8 was increased to 20 nm, 40 nm, 60 nm, etc., and T8 was increased to about 14% at 80 nm, further increasing T8. However, the increase in efficiency is no longer seen.
次に、上記同様のT8における電子放出素子駆動電圧の依存性を検討した。その結果、図11に示すように、駆動電圧が低いほど放出効率は低いものの、より小さいT8で効率上昇は飽和し、高い駆動電圧ほど放出効率が高く且つ効率上昇の飽和するT8が大きくなる傾向にあった。 Next, the dependence of the electron-emitting device driving voltage at T8 similar to the above was examined. As a result, as shown in FIG. 11, although the emission efficiency is lower as the drive voltage is lower, the increase in efficiency is saturated at a smaller T8, and the emission efficiency is higher and T8 at which the increase in efficiency is saturated increases as the drive voltage is higher. It was in.
(シミュレーションによる検討)
以上の実施例1、比較例、実施例2に示した結果に対してシミュレーションによる計算を行い、本発明の効果についての確認を行った。
(Examination by simulation)
Calculations by simulation were performed on the results shown in Example 1, Comparative Example, and Example 2, and the effects of the present invention were confirmed.
尚、以下に示す計算において、特に明記していない場合、T1=30nm、T2=30nm、T3=500nm、T4=T5=5μm、T6=70nm、T7=3μmとしている。また駆動電圧Vf=24V、アノード印加電圧=11.8kV、仕事関数Wf=4.6eVとした。 In the following calculation, unless otherwise specified, T1 = 30 nm, T2 = 30 nm, T3 = 500 nm, T4 = T5 = 5 μm, T6 = 70 nm, and T7 = 3 μm. The driving voltage Vf = 24 V, the anode applied voltage = 11.8 kV, and the work function Wf = 4.6 eV.
〔T8を変化〕
T8を0nm乃至120nmの範囲で変化させた場合の計算結果を図4に示す。
[Change T8]
FIG. 4 shows the calculation result when T8 is changed in the range of 0 nm to 120 nm.
図4より後退距離T8を大きくすると電子放出効率は上昇していくが、ある量以上で効率がほぼ一定となっている。効率がほぼ一定となる後退距離T8をLsatとすると、図4でのLsatは約65nmと読み取れる。 As shown in FIG. 4, when the receding distance T8 is increased, the electron emission efficiency increases, but the efficiency is substantially constant above a certain amount. If the receding distance T8 at which the efficiency is substantially constant is Lsat, Lsat in FIG. 4 can be read as about 65 nm.
図4に示した計算結果において、電子の散乱回数別のアノード到達本数を示すのが表1である。 In the calculation results shown in FIG. 4, Table 1 shows the number of arrivals of the anode for each number of electron scattering times.
表1より、後退距離T8を大きくすると、1回散乱後にアノードに到達する電子が増大しており、1回散乱電子の増大が効率上昇に寄与していることがわかる。即ち、カソード6から放出された電子が、一度ゲート5に衝突した後、再び衝突することなく後退部9を通ってアノードに到達していることが確認できる。
As can be seen from Table 1, when the receding distance T8 is increased, the number of electrons that reach the anode after one-time scattering increases, and the increase in one-time scattered electrons contributes to an increase in efficiency. That is, it can be confirmed that the electrons emitted from the
以上より、ゲート5に後退部9を設けることにより、電子放出効率が上昇することは確認できた。
From the above, it has been confirmed that the electron emission efficiency is increased by providing the
次に電子放出効率の上昇が飽和する最小の後退距離Lsatの値が、電子が放出するカソード6とゲート5の間隙8の形状や、駆動電圧、カソード6の材料を変えた時に、効率上昇が飽和するLsatの値がどのように変化するかについて、検討を行った。具体的には、T1,T2,T3,T4,T5,駆動電圧Vf,カソード6の仕事関数Wf,アノード印加電圧Vaをそれぞれ独立に変化させた場合に、Lsatの値がどのように変化するかについて、シミュレーションにて検討を行った。
Next, when the value of the minimum receding distance Lsat at which the increase in electron emission efficiency saturates changes the shape of the
〔T8とVfの関係〕
駆動電圧Vfを12乃至48Vの範囲で変化させた場合の計算結果を図12に示す。図12の横軸は後退距離T8、縦軸は電子放出効率である。図12より、駆動電圧Vfの値によって、電子放出効率が一定となる後退距離Lsatが異なることがわかる。駆動電圧Vf=12Vの時、Lsat=40nm、駆動電圧Vf=24Vの時、Lsat=65nm、駆動電圧Vf=48Vの時、Lsat=100nmであることが図12より読み取れる。
[Relationship between T8 and Vf]
FIG. 12 shows the calculation result when the drive voltage Vf is changed in the range of 12 to 48V. In FIG. 12, the horizontal axis represents the receding distance T8, and the vertical axis represents the electron emission efficiency. From FIG. 12, it can be seen that the receding distance Lsat at which the electron emission efficiency is constant differs depending on the value of the driving voltage Vf. It can be seen from FIG. 12 that when the drive voltage Vf = 12 V, Lsat = 40 nm, when the drive voltage Vf = 24 V, Lsat = 65 nm, and when the drive voltage Vf = 48 V, Lsat = 100 nm.
〔T8とT2の関係〕
凹部7の高さT2を20nm乃至35nmの範囲で変化させた場合の計算結果を図13に示す。横軸は後退距離T8、縦軸は電子放出効率である。図13より、凹部7の高さT2の値によって、電子放出効率が一定となる後退距離Lsatの値が異なることがわかる。T2=20nmの時、Lsat=90nm、T3=35nmの時、Lsat=120nmであることが図13より読み取れる。
[Relationship between T8 and T2]
FIG. 13 shows the calculation result when the height T2 of the
〔T8とWfの関係〕
カソード6の構成材料の仕事関数Wfを3.0eV乃至6.0eVの範囲で変化させた場合の計算結果を図14に示す。図14は横軸を後退距離T8、縦軸を電子放出効率としている。図14に示す計算結果では駆動Vfを12Vとしている。図14より、仕事関数の値によって、電子放出効率が一定となる後退距離Lsatの値が異なることがわかる。仕事関数3.0eVのときLsat=70nm、仕事関数4.5eVの時、Lsat=50nm、仕事関数6.0eVの時、Lsat=30nmであることが図14より読み取れる。
[Relationship between T8 and Wf]
FIG. 14 shows the calculation result when the work function Wf of the constituent material of the
〔T8とT1の関係〕
ゲート5の高さT1を10nm乃至50nmの範囲で変化させた場合の計算結果を図15に示す。横軸は後退距離T8、縦軸は電子放出効率である。図15より、ゲート5の高さT1の値によって、電子放出効率が一定となる後退距離Lsatに大きな変化が無いことがわかる。
[Relationship between T8 and T1]
FIG. 15 shows the calculation result when the height T1 of the
〔T8とT3の関係〕
凹部7から基板1までの距離(絶縁層3aの高さ)T3を130nm乃至1μmの範囲で変化させた場合の計算結果を図16に示す。横軸は後退距離T8、縦軸は電子放出効率である。図16より、凹部7から基板1までの距離によって、電子放出効率が一定となる後退距離Lsatに大きな変化が無いことがわかる。
[Relationship between T8 and T3]
FIG. 16 shows a calculation result when the distance (height of the insulating
〔T8とT7の関係〕
カソード6間の距離T7を750nm乃至5μmの間で変化させた場合の計算結果を図17に示す。横軸は後退距離T8、縦軸は電子放出効率である。図17より、T7の値によって、電子放出効率が一定となる後退距離Lsatに大きな変化が無いことがわかる。
[Relationship between T8 and T7]
FIG. 17 shows the calculation result when the distance T7 between the
〔T8とVaの関係〕
アノード印加電圧Vaを1kV乃至11.8kVの範囲で変化させた場合の計算結果を図18に示す。横軸は後退距離T8、縦軸は電子放出効率である。図18より、アノード印加電圧Vaの値によって、電子放出効率が一定となる後退距離Lsatに大きな変化が無いことがわかる。
[Relationship between T8 and Va]
FIG. 18 shows the calculation result when the anode applied voltage Va is changed in the range of 1 kV to 11.8 kV. The horizontal axis is the receding distance T8, and the vertical axis is the electron emission efficiency. FIG. 18 shows that there is no significant change in the receding distance Lsat where the electron emission efficiency becomes constant depending on the value of the anode applied voltage Va.
〔T4とT5の関係〕
ここまではカソード6の幅T4と該カソード6に対向するゲート5の突出領域の幅T5が等しい、即ち、図6におけるT12=0の場合についての計算結果を示してきた。T4≧T5の場合は、ここまでに示した結果により、後退部9を設けることによる電子放出効率上昇の効果があると言える。以下では、T5>T4、即ち、T12>0の場合について検討を行った。
[Relationship between T4 and T5]
Up to this point, the calculation results for the case where the width T4 of the
後退距離T8を115nm、カソード6とゲート5との最短距離T13を12nmとして、T12の値を0乃至35nmの範囲で変化させた場合の計算結果を図19に示す。横軸はT12、縦軸は電子放出効率である。図19より、T12の値を大きくすると、電子放出効率は下がっていくことがわかる。後退部9を設けて電子放出効率の上昇効果を得るためには、T12<T13を満たすことが望ましいことがわかる。
FIG. 19 shows a calculation result when the receding distance T8 is 115 nm, the shortest distance T13 between the
〔図2A及び図20の構成〕
ここまでは、図2Aに示した、ゲート5の後退部9に対応する絶縁部材3の側面も後退させた構成についての結果を示したが、後退させる領域はできるだけ小さい方が、工数削減につながる。
[Configuration of FIGS. 2A and 20]
Up to this point, the results of the configuration in which the side surface of the insulating
そこで、図1Aに示すように絶縁部材3の側面は後退させず、ゲート5にのみ後退部9を設ける構成や、図20に示すように第1の絶縁層3aについては基板面からある程度の高さまで残す構成についてシミュレーションによる検討を行った。
Therefore, the side surface of the insulating
図20の構成において、後退距離T8を115nmとし、図20に示す第1の絶縁層3aにおいて、後退部9に対応させて側面を後退させた部分の高さT11を0乃至500nmの範囲で変化させた場合の計算結果を図21に示す。横軸は後退距離T8、縦軸は電子放出効率である。T11=0は図20において第2の絶縁層3bの側面を後退させ、第1の絶縁層3aの側面を後退させない場合を意味し、T11=500nmは図2Aに示すように、第1の絶縁層3aの側面を全て後退させた構成を意味する。ゲートのみ後退とはT11=0且つ第2の絶縁層3bも後退させない場合を意味する。
In the configuration of FIG. 20, the receding distance T8 is set to 115 nm, and the height T11 of the portion of the first insulating
図21に示すように、第1の絶縁層3aの側面を全く後退させないT11=0の場合でも、第2の絶縁層3bの側面を後退させることにより電子放出効率の上昇が見込めることがわかる。さらに、第2の絶縁層3bも後退させずゲート5のみ後退部を設ける構成であっても電子放出効率の上昇が見込めることがわかる。また、電子放出効率が一定となる後退距離Lsatについても、T11=0の場合にT11>0やゲート5のみ後退の場合に比べてやや小さい傾向が見られるが、T11≧10nmの範囲ではLsatの値に大きな差は見られない。
As shown in FIG. 21, even when T11 = 0 in which the side surface of the first insulating
〔Lsatの数式とシミュレーション結果の比較〕
以上の計算結果より、電子放出効率を十分に上昇させるために必要な後退距離Lsatを変動させるパラメータは、T4≧T5またはT5>T4の場合にT12<T13の条件を満たす時、仕事関数Wfや駆動電圧Vf、凹部7の高さT2であることがわかる。
[Comparison of Lsat formula and simulation results]
From the above calculation results, the parameter for changing the receding distance Lsat necessary for sufficiently increasing the electron emission efficiency is the work function Wf or T5 when the condition of T12 <T13 is satisfied when T4 ≧ T5 or T5> T4. It can be seen that the driving voltage Vf is the height T2 of the
後退距離Lsatを表す式としては、Wf、Vf、T2を用いて、前述した式(11)
Lsat=6×T2×{1−(Wf/EVf)} (11)
であることを示したが、計算式(11)によって得られた後退距離Lsatと、シミュレーションで計算した後退距離Lsatsimの関係について示したのが、図22、図23、図24である。
As a formula representing the retreat distance Lsat, the formula (11) described above is used by using Wf, Vf, and T2.
Lsat = 6 × T2 × {1- (Wf / EVf)} (11)
FIG. 22, FIG. 23, and FIG. 24 show the relationship between the backward distance Lsat obtained by the calculation formula (11) and the backward distance Lsat sim calculated by the simulation.
図22は横軸にVf、縦軸に後退距離Lsatを取り、仕事関数Wf=4.6eV、凹部7の高さT2=20nmとしている。Vf=12V乃至48Vのどの値においても、Lsat>Lsatsimになっており、計算式(11)で求まる量の後退部9を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
In FIG. 22, the horizontal axis represents Vf, the vertical axis represents the receding distance Lsat, the work function Wf = 4.6 eV, and the height T2 of the
同様に、図23は横軸に凹部7の高さT2、縦軸に後退距離Lsatを取った図であり、Vf=24V、仕事関数Wf=4.6eVとしている。T2=20nm、35nmのいずれの値でも、Lsat>Lsatsimになっており、計算式(11)で求まる量の後退部9を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
Similarly, FIG. 23 is a diagram in which the horizontal axis represents the height T2 of the
さらに、図24は横軸に仕事関数Wf、縦軸に後退距離Lsatを取った図であり、Vf=12V、凹部7の高さT2=20nmとしている。Wf=3乃至6eVのどの値においても、Lsat>Lsatsimになっており、計算式(11)で求まる量の後退部9を設ければ、十分に電子放出効率上昇の効果が得られることがわかる。
Further, FIG. 24 is a diagram in which the horizontal axis represents the work function Wf and the vertical axis represents the receding distance Lsat, where Vf = 12 V and the height T2 of the
以上の結果より、電子放出効率を十分に上昇させるために必要な後退距離Lsatは、計算式(11)で表せることをシミュレーションで確認できた。 From the above results, it was confirmed by simulation that the receding distance Lsat necessary for sufficiently increasing the electron emission efficiency can be expressed by the calculation formula (11).
(実施例3)
図25に示す、ゲート5上に突出部30を設けた電子放出素子を作製した。図25中、(a)は平面図、(b)は(a)のA−A’断面図、(c)は(a)を紙面右側から見た図である。
(Example 3)
An electron-emitting device provided with a
本例では、カソード6を4個とし、後退距離T8は100nmとした。
In this example, the number of
基本的な作製方法は実施例1と同様であるので、ここでは実施例1との違いだけ述べる。 Since the basic manufacturing method is the same as that of the first embodiment, only differences from the first embodiment will be described here.
本実施例においては図25に示すように、ゲート5上にもカソード材料であるモリブデン(Mo)が付着する。Ni剥離層は、突出部30を形成する領域を除いて形成した。Moの成膜方法としてEB蒸着法を用い、基板の角度を80°にセットした。これによりゲート5上部にはMoが80°で入射し、素子の絶縁層3aのRIE加工後の斜面(側面)には入射角度が20°で入射するようにセットした。蒸着は約10nm/minになるように蒸着速度を定め、2分蒸着時間を精密に制御することにより斜面のMoの厚さが20nmになるように形成した。
In this embodiment, as shown in FIG. 25, molybdenum (Mo), which is a cathode material, also adheres to the
Mo膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート5上に析出させたNi剥離層を除去することにより不要なMoをゲート5上から剥離した。
After forming the Mo film, unnecessary Mo was peeled off from the
剥離後、カソード6の幅T4が3μmでカソード6間の距離T7が3μmになるようにフォトリソグラフィ技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてカソード6を加工した。この時の加工ガスとしては、カソード材料として用いたモリブデンはフッ化物を作る材料が選択されているためCF4系のガスを用いた。
After peeling, a resist pattern was formed by photolithography so that the width T4 of the
得られた素子について、断面TEMによる解析の結果、カソード6とゲート5の間の間隙8の最短距離T13が平均的に8.5nmとなっていた。
As a result of cross-sectional TEM analysis of the obtained device, the shortest distance T13 of the
以上の方法で素子を形成した後、実施例1と同様にして電子放出素子の特性を評価した。 After the device was formed by the above method, the characteristics of the electron-emitting device were evaluated in the same manner as in Example 1.
その結果、26Vの駆動電圧で平均の電子放出電流Ieは6.2μA、平均15%の電子放出効率が得られる素子が得られた。 As a result, an element was obtained in which the average electron emission current Ie was 6.2 μA and the average electron emission efficiency was 15% at a driving voltage of 26 V.
この特性から考察すると、カソード6の本数を増やすことで、電子放出電流が短冊の本数だけ増加したように推測される。
Considering this characteristic, it is presumed that the electron emission current is increased by the number of strips by increasing the number of
同様な製法で、カソード6の幅T4とカソード6間の距離T7を0.5μmとし、カソード6の本数を100倍に増やし、これに対応してゲート5の突出領域の幅T5と後退部9の幅とを0.5μmとした場合には約100倍の電子放出量が得られた。尚、このように複数のカソード6を設けた本発明においては、各カソード6の端部から優先的に電子が放出できるので、従前の電子放出素子に比べて、電子ビーム形状の整った電子ビーム源を提供できる。つまり、従前の電子放出素子のような、電子放出箇所が不特定であることに基づく、電子ビーム形状の制御の困難性を解消し、電子ビーム形状の整った電子ビーム源を提供しえる。
In the same manufacturing method, the distance T7 between the width T4 of the
(実施例4)
本実施例では、上述した本発明の実施例1で作製した電子放出素子と同様の製造方法によって電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子放出素子基板を用いて図26Bに示した画像表示装置を作製した。尚、基板41としては基板31をそのまま用いた。以下に本例の画像表示装置の製造工程を説明する。
Example 4
In this example, an electron source substrate is formed by arranging a large number of electron-emitting devices in a matrix on a substrate by the same manufacturing method as the electron-emitting device manufactured in Example 1 of the present invention described above. The image display device shown in FIG. 26B was manufactured using the substrate. As the
〈電極作製工程〉
ガラス基板31上にSiN/SiO2/TaN/Mo膜を順次成膜した後、実施例1の電子放出素子と同様の製造方法で凹部7を形成し、さらに、後退部9を有する段差をエッチング加工した。本例では櫛歯状の加工を1素子当たり100本として1画素当たり100本のカソード6を配置することとした。
<Electrode production process>
After sequentially forming a SiN / SiO 2 / TaN / Mo film on the
〈カソード形成〉
カソード材料であるモリブデン(Mo)を、ゲート5上に付着させた。本例では成膜方法としてEB蒸着法を用い、基板31の角度を60°にセットした。これによりゲート5上部にはMoが60°で入射し、素子の絶縁層3a(SiN)のRIE加工後の斜面には入射角度が40°で入射するようにセットした。蒸着は約10nm/minになるように蒸着速度を定め、4分間蒸着を行った。蒸着時間を精密に制御することにより斜面のMoの厚さが40nmになるように形成した。
<Cathode formation>
Molybdenum (Mo), which is a cathode material, was deposited on the
その後、フォトリソグラフィ及びエッチングにより100本の短冊状Mo加工を行って電子放出素子を形成した。 Thereafter, 100 strips of Mo were processed by photolithography and etching to form electron-emitting devices.
〈Y方向配線形成工程〉
次に、Y方向配線33をゲート5に接続するように配置した。このY方向配線33は変調信号が印加される配線として機能する。
<Y direction wiring formation process>
Next, the Y-
〈絶縁層形成工程〉
次に、次の工程で作製するX方向配線32と前述のY方向配線33を絶縁するために、酸化シリコンからなる絶縁層を、後述するX方向配線32の下であって、且つ、先に形成したX方向配線32を覆うように配置した。X方向配線32と電極2の電気的接続が可能なように、絶縁層の一部にコンタクトホールを開けて形成した。
<Insulating layer formation process>
Next, in order to insulate the
〈X方向配線形成工程〉
次に、銀を主成分とするX方向配線32を、先に形成した絶縁層の上に形成した。X方向配線32は絶縁層を挟んでY方向配線33と交差しており、絶縁層のコンタクトホール部分で電極に接続される。このX方向配線32は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板が形成された。
<X direction wiring formation process>
Next, an
次いで、図26Bに示したように、上記基板31の2mm上方に、ガラス基板43の内面に蛍光膜44とメタルバック45とが積層されたフェースプレート46を、支持枠42を介して配置した。
Next, as shown in FIG. 26B, a
そして、フェースプレート46、支持枠42、基板31の接合部を、低融点金属であるインジウム(In)を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。
And the joint part of the
本例では、画像形成部材であるところの蛍光膜44は、カラーを実現するために、ストライプ形状の蛍光体とし、先にブラックストライプ(不図示)を形成し、その間隙部にスラリー法により各色蛍光体(不図示)を塗布して蛍光膜44を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
In this example, the
また、蛍光膜44の内面側(電子放出素子側)にはアルミニウムからなるメタルバック45を設けた。メタルバック45は、蛍光膜44の内面側に、Alを真空蒸着することで作製した。
In addition, a metal back 45 made of aluminum was provided on the inner surface side (electron emitting element side) of the
上述の工程によって画像表示装置を作製したところ、表示画像の良好な表示装置を実現できた。 When an image display device was manufactured by the above-described steps, a display device having a good display image could be realized.
1 基板
2 電極
3 絶縁部材
3a、3b 絶縁層
5 ゲート
6 カソード
7 凹部
8 間隙
9 後退部
10 R部
11 アノード
12 突出領域
30 突出部
DESCRIPTION OF
Claims (6)
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも1個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、少なくともカソードと対向する領域の一部が突出し、該突出した領域を挟んでゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成されていることを特徴とする電子線装置。 An insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
At least one cathode located on the surface of the insulating member so as to project from the edge of the recess toward the gate, the projecting portion facing the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The gate is formed on the surface of the insulating member so that at least a part of a region facing the cathode protrudes, and a gate end portion recedes across the protruding region. Electron beam equipment.
T5>T4
T12<T13
である請求項1に記載の電子線装置。 The width of the protruding region of the gate is T5 [m], the width of the cathode is T4 [m], the shortest distance between the cathode tip and the gate is T13 [m], and the protruding region of the gate protrudes from the region facing the cathode. When the length of the part is T12 [m],
T5> T4
T12 <T13
The electron beam apparatus according to claim 1, wherein
T8≧6×T2×{1−(Wf/EVf)}
である請求項1または2に記載の電子線装置。 The height of the recess in the stacking direction of the gate and the insulating member is T2 [m], the receding distance of the receding portion is T8 [m], the work function of the cathode is Wf [eV], and the voltage applied between the cathode and the gate When the energy when one electron is accelerated by Vf [V] is EVf [eV],
T8 ≧ 6 × T2 × {1- (Wf / EVf)}
The electron beam apparatus according to claim 1 or 2.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030586A JP2010186655A (en) | 2009-02-13 | 2009-02-13 | Electron beam device and image display device using the same |
US12/694,474 US8154188B2 (en) | 2009-02-12 | 2010-01-27 | Electron emitting device and image displaying apparatus using the same |
CN201010115887A CN101866799A (en) | 2009-02-12 | 2010-02-09 | Electron beam apparatus and image displaying apparatus using the same |
EP10152999A EP2219200A3 (en) | 2009-02-12 | 2010-02-09 | Electron beam apparatus and image displaying apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030586A JP2010186655A (en) | 2009-02-13 | 2009-02-13 | Electron beam device and image display device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010186655A true JP2010186655A (en) | 2010-08-26 |
Family
ID=42767188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030586A Withdrawn JP2010186655A (en) | 2009-02-12 | 2009-02-13 | Electron beam device and image display device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010186655A (en) |
-
2009
- 2009-02-13 JP JP2009030586A patent/JP2010186655A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380792B2 (en) | Electron beam apparatus, image display apparatus using the same, and electron-emitting device | |
JP4378431B2 (en) | Electron emitting device, electron beam apparatus, and image display apparatus using the same | |
CN101572206B (en) | Electron source and image display apparatus | |
US20100060141A1 (en) | Electron beam device and image display apparatus using the same | |
JP4637233B2 (en) | Manufacturing method of electron-emitting device and manufacturing method of image display device using the same | |
JP2011018491A (en) | Electron emitting device, electron beam apparatus using this, and image display apparatus | |
US7786658B1 (en) | Electron-emitting device and image display apparatus using the same | |
JP2010186655A (en) | Electron beam device and image display device using the same | |
JP2012150937A (en) | Method for manufacturing electron emission element, electron beam device, and image display device | |
US20090309479A1 (en) | Electron emitting-device and image display apparatus | |
KR101010987B1 (en) | Electron beam apparatus and image display apparatus using the same | |
JP2010146914A (en) | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus | |
JP2010262892A (en) | Electron beam apparatus and image display apparatus therewith | |
JP2010186615A (en) | Electron beam device and image display using this | |
JP2010146916A (en) | Electron-emitting element, and manufacturing method for image display apparatus using the same | |
JP2010067398A (en) | Electron beam apparatus | |
JP2010267474A (en) | Electron beam device and image display device using the same | |
US20100264808A1 (en) | Electron beam device | |
JP2010086927A (en) | Electron beam device and image display | |
JP2010146917A (en) | Electron-emitting element and manufacturing method for image display using the same | |
US20100320898A1 (en) | Image display apparatus | |
JP2012156034A (en) | Electron emission element, electron beam apparatus and method of manufacturing image display device | |
JP2012113999A (en) | Electron emission element and image display unit including electron emission element | |
JP2011187278A (en) | Electron emission element, and electron source substrate and image display device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120501 |