JP2010186615A - Electron beam device and image display using this - Google Patents

Electron beam device and image display using this Download PDF

Info

Publication number
JP2010186615A
JP2010186615A JP2009029312A JP2009029312A JP2010186615A JP 2010186615 A JP2010186615 A JP 2010186615A JP 2009029312 A JP2009029312 A JP 2009029312A JP 2009029312 A JP2009029312 A JP 2009029312A JP 2010186615 A JP2010186615 A JP 2010186615A
Authority
JP
Japan
Prior art keywords
gate
cathode
insulating member
electron
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009029312A
Other languages
Japanese (ja)
Inventor
Tamayo Hiroki
珠代 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009029312A priority Critical patent/JP2010186615A/en
Priority to US12/694,474 priority patent/US8154188B2/en
Priority to EP10152999A priority patent/EP2219200A3/en
Priority to CN201010115887A priority patent/CN101866799A/en
Publication of JP2010186615A publication Critical patent/JP2010186615A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electron beam device equipped with an electron-emitting element having a simple configuration and high electron emission efficiency, operating stably, and with emitted electron beams effectively converged. <P>SOLUTION: On a substrate 1, an insulation member 3 and a gate 5 are formed, a concave part 7 is formed on the insulation member 3, a cathode 6 is arranged on a side surface of the insulation member 3. A gate 5 is formed in a concavo-convex shape having a retreat part9 protruding a region corresponding to the cathode 6 and retreating gate end parts on both sides of the region, the surface of the insulation member 3 exposed to the retreat part 9 is made retreat at least to a surface of an insulation layer 3a to form a control electrode 13 on the surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。   The present invention relates to an electron beam apparatus including an electron-emitting device that emits electrons, which is used for a flat panel display.

従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献1には電子放出部のギャップが5nm以下である、高効率電子放出素子の提案がなされている。また、特許文献2には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献3には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部(リセス部)を設けた構成が開示されている。   Conventionally, there are electron-emitting devices in which a large number of electrons emitted from a cathode collide with an opposing gate and are scattered and then taken out as electrons. As a device that emits electrons in such a form, a surface conduction electron-emitting device and a stacked electron-emitting device are known. Patent Document 1 discloses a high-efficiency electron emission in which the gap of the electron-emitting portion is 5 nm or less. Elements have been proposed. Patent Document 2 discloses a stacked electron-emitting device, and conditions for enabling high-efficiency electron emission are given as a function of gate material thickness, drive voltage, and insulating layer thickness. . Further, Patent Document 3 discloses a configuration in which a stacked electron-emitting device is provided with a recess (recess portion) in an insulating layer near the electron-emitting portion.

特開2000−251643号公報JP 2000-251643 A 特開2001−229809号公報JP 2001-229809 A 特開2001−167693号公報JP 2001-167893 A

特許文献1に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。   In the element disclosed in Patent Document 1, there are a plurality of electron emission points in the formed gap, whereby discharge and the like in the electron emission part are suppressed, and an electron emission element that is stable for a long time can be provided. It is said. However, even though the discharge at the electron emission portion can be suppressed, the problem that the amount of electron emission from each point of the electron emission point increases or decreases with the drive time for driving the element has not been sufficiently solved. In addition, a phenomenon has occurred in which the number of electron emission points in the gap increases or decreases with the driving time of the electron-emitting device.

また特許文献2の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。   Also in the element of Patent Document 2, a phenomenon similar to the above has been found, and a more stable electron-emitting element has been desired.

さらに特許文献3の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。   Furthermore, in the element of Patent Document 3, the electron emission efficiency is good, but further improvement in characteristics has been demanded.

本発明の目的は、簡易な構成で電子放出効率が高く、安定して動作し、放出された電子ビームが良好に集束する電子放出素子を備えた電子線装置及び該電子線装置を用いた画像表示装置を提供することにある。   An object of the present invention is to provide an electron beam apparatus including an electron-emitting device that has a simple configuration, high electron emission efficiency, operates stably, and focuses an emitted electron beam well, and an image using the electron beam apparatus It is to provide a display device.

本発明の第1は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも1個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をVf[V]、制御電極とカソードとの間に印加される電圧をVc[V]、アノードとカソードとの間に印加される電圧をVa[V]、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をh[m]、ゲートの突出した領域の幅をT5[m]とした時、
T5<5×(Vf/Va)×(h/π)
Vf≧Vc
であることを特徴とする電子線装置である。
The first of the present invention is an insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
At least one cathode located on the surface of the insulating member so as to project from the edge of the recess toward the gate, the projecting portion facing the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The gate is formed on the surface of the insulating member so that a region facing the cathode protrudes, and a gate end portion of a region sandwiching the protruding region has a retreated portion,
Retreat until the surface of the insulating member facing the anode through the receding portion reaches at least the edge on the cathode side of the recess, and a control electrode is disposed in a region facing the anode through the receding portion,
The voltage applied between the cathode and the gate is Vf [V], the voltage applied between the control electrode and the cathode is Vc [V], and the voltage applied between the anode and the cathode is Va [V]. ] When the distance from the surface opposite to the side where the gate of the insulating member is disposed to the anode is h [m], and the width of the protruding region of the gate is T5 [m],
T5 <5 × (Vf / Va) × (h / π)
Vf ≧ Vc
This is an electron beam apparatus.

本発明第1の電子線装置においては、前記カソードを2個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている構成を好ましい態様として含む。   The first electron beam apparatus of the present invention includes a configuration in which two or more of the cathodes are provided and the gate is formed in a comb shape on the surface of the insulating member.

本発明の第2は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をVf[V]、制御電極とカソードとの間に印加される電圧をVc[V]、アノードとカソードとの間に印加される電圧をVa[V]、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をh[m]、ゲートのカソードと対向する領域の幅をT5[m]、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをT5x[m]とした時、
T5<5×(Vf/Va)×(h/π)
T5x<5×(Vf/Va)×(h/π)
Vf≧Vc
であることを特徴とする電子線装置である。
The second of the present invention is an insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
A cathode portion protruding from the edge of the recess toward the gate, the cathode positioned on the surface of the insulating member such that the protrusion portion faces the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The surface of the insulating member on the side where the gate is disposed has a receding portion that recedes at least around the cathode side edge of the concave portion around the gate;
A control electrode is disposed on the surface of the receding portion;
The voltage applied between the cathode and the gate is Vf [V], the voltage applied between the control electrode and the cathode is Vc [V], and the voltage applied between the anode and the cathode is Va [V]. ] The distance from the surface of the insulating member opposite to the side where the gate is disposed to the anode is h [m], the width of the region facing the cathode of the gate is T5 [m], and the gate surface facing the anode When the length of the gate in the direction orthogonal to the edge on the side facing the cathode is T5x [m],
T5 <5 × (Vf / Va) × (h / π)
T5x <5 × (Vf / Va) × (h / π)
Vf ≧ Vc
This is an electron beam apparatus.

本発明第2の電子線装置においては、前記カソードと該カソードと対向するゲートとを2組以上有する構成を好ましく含む。   The second electron beam apparatus according to the present invention preferably includes a configuration having two or more sets of the cathode and the gate facing the cathode.

本発明の第3は、上記本発明第1又は第2の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。   A third aspect of the present invention is an image display device comprising the first or second electron beam apparatus according to the present invention and a light emitting member located outside the anode.

本発明によれば、ゲートの周囲に制御電極を設けて電界を制御したことにより、放出された電子ビームを良好に集束することができる。よって、該電子放出素子を用いて、高品質の画像表示が可能な画像表示装置を提供することができる。   According to the present invention, since the electric field is controlled by providing the control electrode around the gate, the emitted electron beam can be focused well. Therefore, it is possible to provide an image display device capable of displaying a high-quality image using the electron-emitting device.

本発明の第1の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of one Embodiment of the electron-emitting element of the 1st electron beam apparatus of this invention. 図1Aの電子放出素子の平面模式図である。It is a plane schematic diagram of the electron-emitting device of FIG. 1A. 図1Bの電子放出素子の断面模式図である。It is a cross-sectional schematic diagram of the electron-emitting device of FIG. 1B. 図1Bの電子放出素子の断面模式図である。It is a cross-sectional schematic diagram of the electron-emitting device of FIG. 1B. 本発明の電子線装置の電子放出素子の別の実施形態の構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of another embodiment of the electron-emitting element of the electron beam apparatus of this invention. 図2Aの電子放出素子の断面模式図である。It is a cross-sectional schematic diagram of the electron-emitting device of FIG. 2A. ゲートに後退部を設けず、制御電極を持たない構成における電子軌道図である。It is an electron orbit figure in the structure which does not provide a retreat part in a gate and does not have a control electrode. 図1BのC−C’断面での電子軌道図である。FIG. 1C is an electron trajectory diagram in the C-C ′ cross section of FIG. 1B. 本発明における後退部の後退距離T8と電子ビームのサイズとの関係を示す図である。It is a figure which shows the relationship between receding distance T8 of the receding part in this invention, and the size of an electron beam. ゲートの突出領域の幅T5と電子ビームのサイズとの関係を示す図である。It is a figure which shows the relationship between width T5 of the protrusion area | region of a gate, and the size of an electron beam. 本発明に係る電子放出素子の製造工程を示す図である。It is a figure which shows the manufacturing process of the electron emission element which concerns on this invention. 本発明に係る電子放出素子の製造工程を示す図である。It is a figure which shows the manufacturing process of the electron emission element which concerns on this invention. 本発明の電子線装置の電子放出特性を測定する構成を示す模式図である。It is a schematic diagram which shows the structure which measures the electron emission characteristic of the electron beam apparatus of this invention. 本発明の実施例において作製した比較例の素子の構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of the element of the comparative example produced in the Example of this invention. 図3Bのゲートの端部付近の部分拡大図である。FIG. 3B is a partially enlarged view of the vicinity of the end of the gate of FIG. 3B. 本発明の第2の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of one Embodiment of the electron-emitting element of the 2nd electron beam apparatus of this invention. 図10Aの電子放出素子の平面図である。FIG. 10B is a plan view of the electron-emitting device in FIG. 10A. 図10Bの電子放出素子の断面模式図である。It is a cross-sectional schematic diagram of the electron-emitting device of FIG. 10B. 図10Bの電子放出素子の断面模式図である。It is a cross-sectional schematic diagram of the electron-emitting device of FIG. 10B. 本発明の画像表示装置の電子源の一例の構成を模式的に示す平面図である。It is a top view which shows typically the structure of an example of the electron source of the image display apparatus of this invention. 本発明の画像表示装置の一例の表示パネルの構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of the display panel of an example of the image display apparatus of this invention. 本発明の画像表示装置に用いられる蛍光膜の構成を模式的に示す平面図である。It is a top view which shows typically the structure of the fluorescent film used for the image display apparatus of this invention. 図11Aに示した電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例を示す模式図である。It is a schematic diagram which shows the structural example of the drive circuit for performing the television display based on the television signal of an NTSC system on the display panel comprised using the electron source shown to FIG. 11A. 本発明の電子装置におけるVa,Vfと電子ビームのサイズとの関係を示す図である。It is a figure which shows the relationship between Va and Vf in the electronic device of this invention, and the size of an electron beam. 図12Aで示される関係をT5=100μmで規格化した図である。It is the figure which normalized the relationship shown by FIG. 12A with T5 = 100 micrometer.

以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。   Exemplary embodiments of the present invention will be described in detail below with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the components described in the following embodiments are not intended to limit the scope of the present invention only to those unless otherwise specified.

〔構成の概要〕
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
[Configuration overview]
The electron beam apparatus of the present invention includes an electron-emitting device that emits electrons, and an anode that the electrons emitted from the electron-emitting devices reach.

図1A乃至図1Dは本発明の第1の電子線装置の好ましい実施形態の電子放出素子の構成を示す模式図であり、図1Aは斜視図、図1Bは平面図、図1Cは図1BにおけるA−A’断面図、図1Dは図1BにおけるB−B’断面図である。   1A to 1D are schematic views showing a configuration of an electron-emitting device according to a preferred embodiment of the first electron beam apparatus of the present invention. FIG. 1A is a perspective view, FIG. 1B is a plan view, and FIG. 1C is in FIG. AA ′ sectional view, FIG. 1D is a BB ′ sectional view in FIG. 1B.

図1A乃至図1D中、1は基板、2は電極、3は絶縁部材であって、絶縁層3aと3bの積層体からなる。5はゲート、6はカソードであって電極2に電気的に接続されている。5aはゲート5の側面であり、5bは凹部7に露出したゲート5の底面である。7は絶縁部材3の凹部であって、本例では絶縁層3bの側面のみを絶縁層3aの側面よりも内側に凹ませて形成している。8は電子放出に必要な電界が形成される間隙(カソード6の先端からゲート5の底面5bまでの最短距離)である。   1A to 1D, 1 is a substrate, 2 is an electrode, 3 is an insulating member, and is formed of a laminate of insulating layers 3a and 3b. Reference numeral 5 denotes a gate, and reference numeral 6 denotes a cathode, which is electrically connected to the electrode 2. 5 a is a side surface of the gate 5, and 5 b is a bottom surface of the gate 5 exposed in the recess 7. Reference numeral 7 denotes a concave portion of the insulating member 3, and in this example, only the side surface of the insulating layer 3 b is recessed inward from the side surface of the insulating layer 3 a. 8 is a gap (shortest distance from the tip of the cathode 6 to the bottom surface 5b of the gate 5) in which an electric field necessary for electron emission is formed.

本発明に係る電子放出素子においては、図1A乃至図1Dに示すように、ゲート5が絶縁部材3の表面(本例では上面)に形成されている。一方、カソード6も絶縁部材3の表面(本例では側面)に形成され、凹部7を挟んでゲート5に対向する側に凹部7の縁からゲート5に向かって突起する突起部分を有している。よって、カソード6は該突起部分において、間隙8を介してゲート5と対向している。尚、本発明においては、カソード6はゲート5よりも低電位に規定される。また、図1乃至図1Dでは不図示であるが、ゲート5を介して(介在させて)カソード6と対向する位置には、これらよりも高電位に規定されたアノードを有している。尚、本発明の電子線装置を用いた画像表示装置においては、アノードの外側(電子放出素子が位置する側とは反対側)に発光部材が配置される。   In the electron-emitting device according to the present invention, as shown in FIGS. 1A to 1D, the gate 5 is formed on the surface of the insulating member 3 (upper surface in this example). On the other hand, the cathode 6 is also formed on the surface (side surface in this example) of the insulating member 3 and has a protruding portion protruding from the edge of the recessed portion 7 toward the gate 5 on the side facing the gate 5 with the recessed portion 7 interposed therebetween. Yes. Therefore, the cathode 6 faces the gate 5 through the gap 8 at the protruding portion. In the present invention, the cathode 6 is defined at a lower potential than the gate 5. Although not shown in FIGS. 1 to 1D, an anode defined at a higher potential than these is provided at a position facing the cathode 6 via (intervening) the gate 5. In the image display device using the electron beam apparatus of the present invention, the light emitting member is disposed outside the anode (on the side opposite to the side where the electron-emitting device is located).

本発明においては、カソード6は1素子内に少なくとも1個形成されており、後述するように、好ましくは2個以上有する。本例は2個有する例である。   In the present invention, at least one cathode 6 is formed in one element, and preferably has two or more as described later. This example is an example having two.

ゲート5は、カソード6と対向する領域が突出し、該突出した領域12(突出領域)を挟む両側の領域のゲート端部が後退した後退部9となる凹凸形状の端部を有するように絶縁部材表面に形成されている。即ち、凹凸形状の凸に当たる突出領域12の先端がカソード6と対向し、凹に当たる領域が後退部9である。カソード6が複数の場合は、図1Bに示すように、ゲート5は平面形状において櫛歯状となる。   The insulating member is formed so that the gate 5 has a concavo-convex end that protrudes from a region facing the cathode 6 and has a recess 9 in which the gate ends of the regions on both sides sandwiching the protruding region 12 (protruding region) are retreated. It is formed on the surface. That is, the tip of the projecting region 12 that hits the convex / concave shape is opposite to the cathode 6, and the region that hits the concave is the receding portion 9. When there are a plurality of cathodes 6, as shown in FIG. 1B, the gate 5 has a comb shape in a planar shape.

さらに、本発明においては、該後退部9に露出した、即ち後述するアノード11に対向する絶縁部材3の表面が、少なくとも凹部7のカソード側の縁に達するまで後退している。即ち、絶縁部材3が絶縁層3aと3bとの積層体である場合、後退部9においては、絶縁層3aが露出するまで絶縁層3bが除去されている。本例は、さらに絶縁層3aの一部を残して絶縁部材3の表面を後退させた構成であり、図2Aに示すように、後退部9に露出する絶縁部材3を全て除去しても構わない。尚、図2Aは本発明の実施形態の斜視図であり、平面図は図1Bと同様である。図2Bは図2Aの断面図であり、図1BのB−B’断面に相当する。   Furthermore, in the present invention, the surface of the insulating member 3 exposed to the retreating portion 9, that is, the surface of the insulating member 3 facing the anode 11 described later, retreats at least until it reaches the cathode side edge of the recess 7. That is, when the insulating member 3 is a laminated body of the insulating layers 3a and 3b, the insulating layer 3b is removed in the receding portion 9 until the insulating layer 3a is exposed. In this example, the surface of the insulating member 3 is further retracted while leaving a part of the insulating layer 3a, and as shown in FIG. 2A, all of the insulating member 3 exposed to the retracted portion 9 may be removed. Absent. 2A is a perspective view of the embodiment of the present invention, and the plan view is the same as FIG. 1B. 2B is a cross-sectional view of FIG. 2A and corresponds to the B-B ′ cross section of FIG. 1B.

本発明において、後退部9に露出した領域(本例においては絶縁層3aの一部を除去した表面)に、制御電極13が配置されている。制御電極13は、カソード6とは電気的に絶縁状態で形成し、独立して電位を制御しても良いが、図1A,図2Aに示すように、カソード6に連続して形成することにより、製造工程が簡易になるので好ましい。   In the present invention, the control electrode 13 is disposed in a region exposed in the receding portion 9 (in this example, a surface from which a part of the insulating layer 3a has been removed). The control electrode 13 is formed in an electrically insulated state from the cathode 6 and may control the potential independently. However, as shown in FIGS. 1A and 2A, the control electrode 13 is formed continuously with the cathode 6. This is preferable because the manufacturing process is simplified.

本発明において、電子放出素子の各部材の長さを次の通り定義する。
T1:ゲート5と絶縁部材3の積層方向(Z方向)におけるゲート5の高さ
T2:ゲート5と絶縁部材3の積層方向(Z方向)における絶縁部材3の凹部7の高さ( 絶縁層3bの高さ)
T3:ゲート5と絶縁部材3の積層方向(Z方向)における絶縁部材3の凹部7のカソー ド6側の縁から基板1までの距離(絶縁層3aの高さ)
T5:ゲート5の突出領域12の幅(ゲート5とカソード6の互いに対向する端部に平行 な方向(Y方向)における突出領域12の長さ)
T6:凹部7の深さ(凹部7における絶縁層3bの側面と絶縁層3a及びゲート5の側面 との距離(X方向の長さ))
T7:カソード6を複数有する場合のゲート5の後退部9の幅(突出領域12間の距離) 及びカソード6間の距離
T8:後退部9の後退距離(ゲート5のカソード6との対向側側面と、後退部9の側面( 最も後退した位置の側面)との距離、或いは、ゲート5の突出領域12のX方向の 長さ)
T9:絶縁部材3の凹部7のカソード6側の縁から制御電極13表面までの距離
T13:カソード先端とゲートとの最短距離
h:絶縁部材3のゲートが配置された側とは反対側の面からアノードまでの距離(基板1 からアノードまでの距離)
In the present invention, the length of each member of the electron-emitting device is defined as follows.
T1: Height of the gate 5 in the stacking direction (Z direction) of the gate 5 and the insulating member 3 T2: Height of the recess 7 of the insulating member 3 in the stacking direction (Z direction) of the gate 5 and the insulating member 3 (insulating layer 3b Height)
T3: distance from the edge on the cathode 6 side of the recess 7 of the insulating member 3 to the substrate 1 in the stacking direction (Z direction) of the gate 5 and the insulating member 3 (height of the insulating layer 3a)
T5: width of the protruding region 12 of the gate 5 (length of the protruding region 12 in the direction (Y direction) parallel to the opposite ends of the gate 5 and the cathode 6)
T6: Depth of the recess 7 (distance between the side surface of the insulating layer 3b and the side surface of the insulating layer 3a and the gate 5 in the recess 7 (length in the X direction))
T7: width of the receding portion 9 of the gate 5 (distance between the projecting regions 12) and a distance between the cathodes 6 when there are a plurality of cathodes 6 T8: receding distance of the receding portion 9 And the distance between the receding portion 9 and the side surface (the side surface at the most receded position) or the length of the protruding region 12 of the gate 5 in the X direction)
T9: Distance from the edge of the concave portion 7 of the insulating member 3 on the cathode 6 side to the surface of the control electrode 13 T13: Shortest distance between the tip of the cathode and the gate h: Surface opposite to the side where the gate of the insulating member 3 is disposed Distance from substrate to anode (distance from substrate 1 to anode)

〔後退部9に制御電極13を設けたことの効果〕
図1BのC−C’断面での電子軌道図を図3Bに示す。図3Aはゲート5に後退部9を設けず、制御電極13も設けなかった構成での電子軌道図である。図3A及び図3Bにおいて、左右に延びる実線は等電位線、紙面上下方向の破線は電子軌道を示す。また、11はアノードである。
[Effect of Providing Control Electrode 13 in Retreat Part 9]
FIG. 3B shows an electron trajectory in the CC ′ section of FIG. 1B. FIG. 3A is an electron trajectory diagram in a configuration in which the gate 5 is not provided with the recess 9 and the control electrode 13 is not provided. 3A and 3B, a solid line extending in the left and right direction is an equipotential line, and a broken line in the vertical direction on the paper surface indicates an electron trajectory. Reference numeral 11 denotes an anode.

図3Aに示すように、後退部9及び制御電極13を持たない構成においては、Y方向に沿っては電位がほとんど変化しない。従って、Y−Z面に垂直なXの方向から電子軌道を観察すると、電子はアノード11と平行電場のみの影響を受け、図3Aに示すような、放物線状に広がる軌道を描く。   As shown in FIG. 3A, in the configuration without the retreating portion 9 and the control electrode 13, the potential hardly changes along the Y direction. Therefore, when the electron trajectory is observed from the X direction perpendicular to the YZ plane, the electrons are affected only by the anode 11 and the parallel electric field, and draw a trajectory spreading in a parabolic shape as shown in FIG. 3A.

これに対して図3Bに示すように、ゲート5に後退部9を設け、該後退部9に制御電極13を設けた構成にすると、Y方向に沿った電位が、制御電極13とゲート5によって、破線に示すような軌道をとる。即ち、Y方向の電子ビームの広がりが抑制され、集束効果が現れる。   On the other hand, as shown in FIG. 3B, when the retracted portion 9 is provided in the gate 5 and the control electrode 13 is provided in the retracted portion 9, the potential along the Y direction is controlled by the control electrode 13 and the gate 5. Take a trajectory as shown by the broken line. That is, the spread of the electron beam in the Y direction is suppressed, and a focusing effect appears.

後退部9の後退距離T8は、大きく取ったほうが、集束効果がより大きくなることは予想されるが、タクト短縮の観点から考えると、T8は小さいほうが有利である。   Although it is expected that the retraction distance T8 of the retreating portion 9 is larger, the focusing effect is expected to be larger, but from the viewpoint of shortening tact, it is advantageous that T8 is smaller.

後退部9のT8と電子ビームのY方向サイズとの関係を図4に示す。図4は後退部9に挟まれた1領域から電子が放出された場合である。   FIG. 4 shows the relationship between T8 of the retreating portion 9 and the size of the electron beam in the Y direction. FIG. 4 shows a case where electrons are emitted from one region sandwiched between the retreat portions 9.

図4において横軸はゲート5の後退部9の後退距離T8、縦軸はアノード11に到達した時のY方向の電子ビームサイズを示している。図4によれば、Y方向の電子ビームサイズは、ゲート5の後退部9の後退距離T8を大きくするほど小さくなるが、ある値以上で飽和傾向があることがわかる。これは、ある程度の大きさの後退部9を設けると、そこまで飛翔する電子の数が少なくなるため、それ以上後退部9を大きくしてもY方向の電子ビームサイズの減少にはあまり寄与しないことを示している。   In FIG. 4, the abscissa indicates the receding distance T8 of the receding portion 9 of the gate 5, and the ordinate indicates the electron beam size in the Y direction when reaching the anode 11. As can be seen from FIG. 4, the electron beam size in the Y direction decreases as the receding distance T8 of the receding portion 9 of the gate 5 increases, but tends to saturate above a certain value. This is because if the retracting portion 9 of a certain size is provided, the number of electrons flying to that extent decreases, so even if the retracting portion 9 is further increased, it does not contribute much to the reduction of the electron beam size in the Y direction. It is shown that.

〔T5〕
図1Aの構成において、ゲート5の突出領域12の幅T5が小さくなると、制御電極13とゲート5の電位差で生成される電界の影響がより強くなり、電子ビームの集束効果が向上することが期待できる。
[T5]
In the configuration of FIG. 1A, when the width T5 of the protruding region 12 of the gate 5 is reduced, the influence of the electric field generated by the potential difference between the control electrode 13 and the gate 5 becomes stronger, and the electron beam focusing effect is expected to be improved. it can.

この効果を図3B及び図9を用いて説明する。図9は図3Bのゲート5の紙面左側端部近傍の拡大模式図である。本発明によれば、(1)ゲート5と制御電極13との電位差Vcと、(2)アノード11とカソード6との電位差Vaとの関係により、図3B、図9に示したように等電位曲線がひずみ、V=Vcの等電位線がゲート5上に距離xsだけ入り込む。このxsはZ方向の電界が0になる位置であり、(1)による電界と(2)による電界のつりあう位置である。この電位のVcの張り出しの程度はVc、Va、hなどにより変化し、
xs=(Vc/Va)×(h/π)
で表される。ここで、πは円周率である。T5がこのxsに対して小さければ、電子ビームが集束される効果が高くなると予想できる。
This effect will be described with reference to FIGS. 3B and 9. FIG. 9 is an enlarged schematic view of the vicinity of the left side edge of the gate 5 of FIG. 3B. According to the present invention, the equipotential as shown in FIGS. 3B and 9 is obtained by the relationship between (1) the potential difference Vc between the gate 5 and the control electrode 13 and (2) the potential difference Va between the anode 11 and the cathode 6. The curve is distorted, and an equipotential line of V = Vc enters the gate 5 by a distance xs. This xs is a position where the electric field in the Z direction becomes zero, and is a position where the electric field of (1) and the electric field of (2) are balanced. The degree of overhang of Vc at this potential varies depending on Vc, Va, h, etc.
xs = (Vc / Va) × (h / π)
It is represented by Here, π is the circumference ratio. If T5 is small relative to this xs, it can be expected that the effect of focusing the electron beam will be enhanced.

T5を小さくしていくと、T5がある値より小さくなるに従って電子ビームのY方向のサイズの減少が確認された。その様子を図5に示す。横軸は、T5/xsである。T5/xs<5で電子ビームのY方向サイズに対する集束効果が現れることがわかった。   As T5 was made smaller, a decrease in the size of the electron beam in the Y direction was confirmed as T5 became smaller than a certain value. This is shown in FIG. The horizontal axis is T5 / xs. It was found that a focusing effect on the size of the electron beam in the Y direction appears at T5 / xs <5.

即ち、本発明においては、
T5<5×(Vf/Va)×(h/π)
Vf≧Vc
を満たす必要がある。
That is, in the present invention,
T5 <5 × (Vf / Va) × (h / π)
Vf ≧ Vc
It is necessary to satisfy.

T5=100μmの場合、Y方向ビームサイズが300μm程度であったものが、T5を9μm、5μm、3μm・・・と減少させるに従って、Y方向ビームサイズが次第に減少してゆくことがわかった。   When T5 = 100 μm, the Y-direction beam size was about 300 μm, but it was found that the Y-direction beam size gradually decreased as T5 was decreased to 9 μm, 5 μm, 3 μm,.

〔Va,Vf〕
図7の構成は、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図7に示すように、本発明の電子線装置においては、ゲート5を介在させて、アノード11をカソード6の突起部分に対向配置させる。本例においては、絶縁部材3が基板1上に配置しているため、アノード11は該基板1の絶縁部材3が配置している側に、該基板1に対向して配置されているとも言える。
[Va, Vf]
The configuration of FIG. 7 shows a power supply arrangement when measuring the electron emission characteristics of the device according to the present invention. As shown in FIG. 7, in the electron beam apparatus of the present invention, the anode 11 is disposed opposite the protruding portion of the cathode 6 with the gate 5 interposed. In this example, since the insulating member 3 is disposed on the substrate 1, it can be said that the anode 11 is disposed on the side of the substrate 1 where the insulating member 3 is disposed so as to face the substrate 1. .

図7において、Vfは素子のゲート5とカソード6の間に印加される電圧、Ifはこの時流れる素子電流、Vaはカソード6とアノード11の間に印加される電圧、Ieは電子放出電流である。   In FIG. 7, Vf is a voltage applied between the gate 5 and the cathode 6 of the device, If is a device current flowing at this time, Va is a voltage applied between the cathode 6 and the anode 11, and Ie is an electron emission current. is there.

図7において、印加する電圧Va,Vfが異なるとY方向の電子ビームサイズが変化する。図12A及び図12BにVa、VfとY方向の電子ビームサイズの関係をグラフにした。   In FIG. 7, when the applied voltages Va and Vf are different, the electron beam size in the Y direction changes. 12A and 12B are graphs showing the relationship between Va, Vf and the electron beam size in the Y direction.

図12Aは3種類のVa、Vfの組み合わせのY方向ビームサイズを示す。しかし、図12Bのように、Y方向の電子ビームサイズをT5が100μmの時のサイズで規格化することで、1本の線にまとまる。グラフ中のxsは、
xs=(Vc/Va)×(h/π)
で表される。
FIG. 12A shows the Y-direction beam size of three types of combinations of Va and Vf. However, as shown in FIG. 12B, by standardizing the electron beam size in the Y direction with the size when T5 is 100 μm, it is combined into one line. Xs in the graph is
xs = (Vc / Va) × (h / π)
It is represented by

ここで、πは円周率である。   Here, π is the circumference ratio.

〔第2の実施形態〕
次に、本発明第2の電子線装置の電子放出素子について、図10A乃至図10Dを用いて説明する。
[Second Embodiment]
Next, the electron-emitting device of the second electron beam apparatus of the present invention will be described with reference to FIGS. 10A to 10D.

本発明の電子放出素子は、先に説明した第1の電子線装置の電子放出素子において、後退部9と該後退部9に露出した領域に形成される制御電極13をさらに広げて、該後退部9と制御電極13でゲート5を取り囲んだ構成である。即ち、本発明においては、ゲート5は、図10Aに示すように、矩形に形成され、その周囲に制御電極13が配置される。   The electron-emitting device according to the present invention is the electron-emitting device of the first electron beam apparatus described above, further expanding the receding portion 9 and the control electrode 13 formed in the region exposed to the receding portion 9, The gate 9 is surrounded by the portion 9 and the control electrode 13. That is, in the present invention, the gate 5 is formed in a rectangular shape as shown in FIG. 10A, and the control electrode 13 is disposed around the gate 5.

本発明において、カソード6とこれと対向するゲート5とは1組であっても良いが、好ましくは、2組以上互いに距離を置いて有する構成とする。図10Aは2組とした例である。   In the present invention, the cathode 6 and the gate 5 opposed to the cathode 6 may be one set, but preferably have two or more sets spaced apart from each other. FIG. 10A shows an example of two sets.

図10A乃至図10Dに示した構成は、後退部9に露出した絶縁部材3を全て除去した構成であるが、図1Aに示したように、絶縁層3bの除去は部分的であっても良い。当該構成における後退部9と制御電極13の効果は、先に記載した第1の発明と同様である。しかしながら、アノード11に対向するゲート表面(X−Y平面)において、ゲート5がカソード6と対向する側の端辺に直交する方向(X方向)のゲート5の長さをT5x[m]とした時、次の式を満たす必要がある。   The configuration shown in FIGS. 10A to 10D is a configuration in which the insulating member 3 exposed to the receding portion 9 is completely removed. However, as shown in FIG. 1A, the insulating layer 3b may be partially removed. . The effects of the retreating portion 9 and the control electrode 13 in the configuration are the same as in the first invention described above. However, on the gate surface (XY plane) facing the anode 11, the length of the gate 5 in the direction (X direction) perpendicular to the edge on the side where the gate 5 faces the cathode 6 is T5x [m]. Sometimes it is necessary to satisfy:

T5<5×(Vf/Va)×(h/π)
T5x<5×(Vf/Va)×(h/π)
Vf≧Vc
T5 <5 × (Vf / Va) × (h / π)
T5x <5 × (Vf / Va) × (h / π)
Vf ≧ Vc

尚、ゲート5は制御電極13、カソード6と電気的に絶縁状態とするため、その電位は図10Cに示すように、絶縁部材3にコンタクトホールを形成し、導電部材15によって基板1上に形成した配線によって素子外に引き出せばよい。   Since the gate 5 is electrically insulated from the control electrode 13 and the cathode 6, the potential is formed on the substrate 1 by the conductive member 15 and a contact hole is formed in the insulating member 3 as shown in FIG. 10C. What is necessary is just to pull out out of an element by the done wiring.

〔製造方法〕
本発明に係る電子放出素子の製造方法について、図6A、図6Bを参照して説明する。
〔Production method〕
A method for manufacturing an electron-emitting device according to the present invention will be described with reference to FIGS. 6A and 6B.

図6A,図6Bは、図1Cに例示した電子放出素子の製造工程の一例を順に示した模式図である。   6A and 6B are schematic views sequentially illustrating an example of a manufacturing process of the electron-emitting device illustrated in FIG. 1C.

基板1は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。   The substrate 1 is an insulating substrate for mechanically supporting the element, and is made of quartz glass, glass with reduced impurity content such as Na, blue plate glass, and a silicon substrate. The necessary functions of the substrate 1 are not only high mechanical strength, but also resistant to alkalis and acids such as dry or wet etching and developer, and film formation when used as an integrated display panel. A material or a material having a small difference in thermal expansion from other laminated members is desirable. Further, it is desirable to use a material in which alkali elements or the like from the inside of the glass are difficult to diffuse with heat treatment.

先ず最初に、図6Aの(a)に示すように基板1上に絶縁層3aとなる絶縁層23、絶縁層3bとなる絶縁層24及びゲート5となる導電層25を積層する。絶縁層23,24は、加工性に優れる材料からなる絶縁性の膜であり、例えばSiN(Sixy)やSiO2であり、その作製方法はスパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成される。絶縁層23,24の厚さとしては、それぞれ5nm乃至50μmの範囲で設定され、好ましくは50nm乃至500nmの範囲で選択される。尚、絶縁層23と24を積層した後に凹部7を形成する必要があるため、絶縁層23と絶縁層24との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層23と絶縁層24との間には選択比として10以上が望ましく、できれば50以上とれることが望ましい。具体的には、例えば、絶縁層23にはSixyを用い、絶縁層24にはSiO2等の絶縁性材料を用いる、或いはリン濃度の高いPSG、ホウ素濃度の高いBSG膜等を用いることができる。 First, as shown in FIG. 6A, an insulating layer 23 to be the insulating layer 3a, an insulating layer 24 to be the insulating layer 3b, and a conductive layer 25 to be the gate 5 are stacked on the substrate 1. The insulating layers 23 and 24 are insulating films made of a material excellent in workability, such as SiN (Si x N y ) or SiO 2 , and the manufacturing method thereof is a general vacuum film forming method such as a sputtering method. The CVD method and the vacuum deposition method are used. The thickness of the insulating layers 23 and 24 is set in the range of 5 nm to 50 μm, and preferably selected in the range of 50 nm to 500 nm. In addition, since it is necessary to form the recessed part 7 after laminating | stacking the insulating layers 23 and 24, you have to set so that it may have a different etching amount with respect to an etching between the insulating layer 23 and the insulating layer 24. FIG. Desirably, the selectivity between the insulating layer 23 and the insulating layer 24 is preferably 10 or more, and preferably 50 or more. Specifically, for example, Si x N y is used for the insulating layer 23, and an insulating material such as SiO 2 is used for the insulating layer 24, or a PSG having a high phosphorus concentration, a BSG film having a high boron concentration, or the like is used. be able to.

導電層25は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層25としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物、Si,Ge等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。 The conductive layer 25 is formed by a general vacuum film forming technique such as vapor deposition or sputtering. As the conductive layer 25, a material having high thermal conductivity and high melting point in addition to conductivity is desirable. For example, metal or alloy material such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, Pd, TiC, ZrC, HfC, TaC, Examples thereof include carbides such as SiC and WC. Further, HfB 2, ZrB 2, CeB 6, YB 4, GdB borides such as 4, TiN, ZrN, HfN, nitride such as TaN, Si, a semiconductor such as Ge, an organic polymer material may also be used. Furthermore, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, a carbon compound, and the like can be cited, and are appropriately selected from these.

また、導電層25の厚さとしては、5nm乃至500nmの範囲で設定され、好ましくは50nm乃至500nmの範囲で選択される。   Further, the thickness of the conductive layer 25 is set in the range of 5 nm to 500 nm, and is preferably selected in the range of 50 nm to 500 nm.

次に、フォトリソグラフィ技術により導電層25上にレジストパターンを形成した後、エッチング手法を用いて導電層25,絶縁層24、絶縁層23を順次加工する。これにより、図6Aの(b)に示すように、ゲート5と、絶縁層3b及び絶縁層3aからなる絶縁部材3が得られる。   Next, after a resist pattern is formed on the conductive layer 25 by photolithography, the conductive layer 25, the insulating layer 24, and the insulating layer 23 are sequentially processed using an etching method. Thereby, as shown to (b) of FIG. 6A, the insulating member 3 which consists of the gate 5, the insulating layer 3b, and the insulating layer 3a is obtained.

このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なRIE(Reactive Ion Etching)が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はCF4、CHF3、SF6のフッ素系ガスが選ばれる。またSiやAlのように塩化物を形成する場合はCl2、BCl3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。 In such an etching process, RIE (Reactive Ion Etching) is generally used in which an etching gas is turned into plasma and irradiated on the material to enable precise etching of the material. As the processing gas at this time, a fluorine-based gas such as CF 4 , CHF 3 , or SF 6 is selected when the target member to be processed produces fluoride. In the case of forming a chloride such as Si or Al, a chlorine-based gas such as Cl 2 or BCl 3 is selected. Further, in order to obtain a selection ratio with the resist, hydrogen, oxygen, argon gas or the like is added at any time in order to ensure the smoothness of the etching surface or increase the etching speed.

図6Aの(c)に示すようにエッチング手法を用いて、積層体の一側面において絶縁層3bの側面のみを一部除去し、凹部7を形成する。   As shown in FIG. 6A (c), by using an etching technique, only a part of the side surface of the insulating layer 3b is removed on one side surface of the stacked body to form the recess 7.

エッチングの手法は例えば絶縁層3bがSiO2からなる材料であれば通称バッファーフッ酸(BHF)と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層3bがSixyからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。 Method for etching can be used a mixed solution of for example insulating layer 3b is ammonium fluoride and hydrofluoric acid, it referred to as long as the material of SiO 2 called buffer hydrofluoric acid (BHF). If the insulating layer 3b is made of Si x N y, it can be etched with a hot phosphoric acid based etchant.

凹部7の深さ、即ち凹部7における絶縁層3bの側面と絶縁層3a及びゲート5の側面との距離(図1AのT6)は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部7を深く形成しすぎるとゲート5が変形する等の課題が発生するため、30nm乃至200nm程度で形成される。   The depth of the concave portion 7, that is, the distance between the side surface of the insulating layer 3b and the side surface of the insulating layer 3a and the gate 5 in the concave portion 7 (T6 in FIG. 1A) is deeply related to the leakage current after forming the element. The current value becomes smaller. However, if the recess 7 is formed too deep, problems such as deformation of the gate 5 occur, and therefore, the recess 7 is formed with a thickness of about 30 nm to 200 nm.

尚、本例では、絶縁部材3を絶縁層3aと3bの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部7を形成してもかまわない。   In this example, the insulating member 3 is a laminated body of the insulating layers 3a and 3b. However, the present invention is not limited to this, and by removing a part of one insulating layer. The recess 7 may be formed.

次に、再度、後退部9を形成するために、ゲート5上にレジストパターンを形成する。エッチング手法を用いてゲート5、絶縁層3b、必要に応じて絶縁層3bを順に加工し、ゲート5に後退部9を形成し、絶縁部材3の不要部分を除去する。   Next, a resist pattern is formed on the gate 5 in order to form the recess 9 again. The gate 5, the insulating layer 3 b, and the insulating layer 3 b are processed in this order using an etching method to form a recess 9 in the gate 5, and unnecessary portions of the insulating member 3 are removed.

次に、図6Aの(d)に示すようにゲート5表面に剥離層20を形成する。剥離層20の形成は、次の工程で堆積するカソード材料26をゲート5から剥離することが目的である。このような目的のため、例えばゲート5を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層20が形成される。   Next, as shown in FIG. 6A (d), a release layer 20 is formed on the surface of the gate 5. The purpose of forming the release layer 20 is to release the cathode material 26 deposited in the next step from the gate 5. For this purpose, the release layer 20 is formed by, for example, a method of oxidizing the gate 5 to form an oxide film, or attaching a release metal by electrolytic plating.

後退部9に露出した絶縁層3の表面に制御電極13の構成材料を成膜し、パターニングした後、図6B(e)に示すようにカソード材料26を基板1上及び絶縁部材3の側面に付着させる。この時、カソード材料26がゲート5上にも付着する。   After the constituent material of the control electrode 13 is formed on the surface of the insulating layer 3 exposed in the receding portion 9 and patterned, the cathode material 26 is placed on the substrate 1 and the side surface of the insulating member 3 as shown in FIG. 6B (e). Adhere. At this time, the cathode material 26 also adheres on the gate 5.

制御電極13は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。構成材料としては、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物、Si,Ge等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。 The control electrode 13 is formed by a general vacuum film forming technique such as vapor deposition or sputtering. Examples of the constituent material include metals such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, and Pd, and TiC, ZrC. , HfC, TaC, SiC, WC and other carbides. Further, HfB 2, ZrB 2, CeB 6, YB 4, GdB borides such as 4, TiN, ZrN, HfN, nitride such as TaN, Si, a semiconductor such as Ge, an organic polymer material may also be used. Furthermore, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, a carbon compound, and the like can be cited, and are appropriately selected from these.

制御電極13の厚さとしては、5nm乃至500nmの範囲で設定され、好ましくは50nm乃至500nmの範囲で選択される。   The thickness of the control electrode 13 is set in the range of 5 nm to 500 nm, and preferably selected in the range of 50 nm to 500 nm.

カソード材料としては導電性があり、電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物が挙げられる。また、TiN,ZrN,HfN、TaN等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。 The cathode material may be any material that is conductive and field emission, and is generally a high melting point of 2000 ° C. or higher and a work function material of 5 eV or less, and it is difficult to form a chemical reaction layer such as an oxide. Or the material which can remove a reaction layer easily is preferable. Examples of such materials include metal or alloy materials such as Hf, V, Nb, Ta, Mo, W, Au, Pt, and Pd, carbides such as TiC, ZrC, HfC, TaC, SiC, and WC, HfB 2 , and ZrB. 2 , borides such as CeB 6 , YB 4 , and GdB 4 . Examples thereof include nitrides such as TiN, ZrN, HfN, and TaN, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and a carbon compound.

カソード材料26の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、EB蒸着が好ましく用いられる。   As a method for depositing the cathode material 26, a general vacuum film forming technique such as vapor deposition or sputtering is used, and EB vapor deposition is preferably used.

カソード材料としては導電性があり、電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物が挙げられる。また、TiN,ZrN,HfN、TaN等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。 The cathode material may be any material that is conductive and field emission, and is generally a high melting point of 2000 ° C. or higher and a work function material of 5 eV or less, and it is difficult to form a chemical reaction layer such as an oxide. Or the material which can remove a reaction layer easily is preferable. Examples of such materials include metal or alloy materials such as Hf, V, Nb, Ta, Mo, W, Au, Pt, and Pd, carbides such as TiC, ZrC, HfC, TaC, SiC, and WC, HfB 2 , and ZrB. 2 , borides such as CeB 6 , YB 4 , and GdB 4 . Examples thereof include nitrides such as TiN, ZrN, HfN, and TaN, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and a carbon compound.

カソード材料26の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、EB蒸着が好ましく用いられる。   As a method for depositing the cathode material 26, a general vacuum film forming technique such as vapor deposition or sputtering is used, and EB vapor deposition is preferably used.

図6Bの(f)に示すように剥離層20をエッチングで取り除くことにより、ゲート5上のカソード材料26を除去する。また、基板1上及び絶縁部材3側面上のカソード材料26をフォトリソグラフィ等によりパターニングして、カソード6を形成する。さらに、リセス部7及び凹み部9の第2の絶縁層3b側壁に付着したカソード材料を取り除くため、リセス部7を作製した時と同じエッチングを再度行う。   As shown in FIG. 6B (f), the release layer 20 is removed by etching to remove the cathode material 26 on the gate 5. Moreover, the cathode material 26 on the substrate 1 and the side surface of the insulating member 3 is patterned by photolithography or the like to form the cathode 6. Further, in order to remove the cathode material adhering to the side wall of the second insulating layer 3b of the recess portion 7 and the recess portion 9, the same etching as that for producing the recess portion 7 is performed again.

次に、図6Bの(g)に示すように、カソード6と電気的な導通を取るために電極2を形成する。この電極2は、前記カソード6と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。電極2の材料としては、例えば、Be,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。 Next, as shown in FIG. 6B (g), the electrode 2 is formed in order to establish electrical continuity with the cathode 6. The electrode 2 has conductivity similar to the cathode 6 and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. Examples of the material of the electrode 2 include metals such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, and Pd, and TiC. , ZrC, HfC, TaC, SiC, WC and other carbides. Further, HfB 2, ZrB 2, CeB 6, YB 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor such as Ge, an organic polymer material. Furthermore, amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, a carbon compound, and the like can be cited, and are appropriately selected from these.

電極2の厚さとしては、50nm乃至5mmの範囲で設定され、好ましくは50nm乃至5μmの範囲で選択される。   The thickness of the electrode 2 is set in the range of 50 nm to 5 mm, and is preferably selected in the range of 50 nm to 5 μm.

電極2、ゲート5及び制御電極13は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート5は電極2に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。   The electrode 2, the gate 5 and the control electrode 13 may be the same material or different materials, and may be the same formation method or different methods, but the gate 5 is set in a range where the film thickness is smaller than that of the electrode 2. Therefore, a low resistance material is desirable.

尚、上記製造方法では剥離層20を設けてゲート5上のカソード材料26を除去しているが、カソード材料26からなる突起部分をゲート5上に形成した構成も本発明の範疇である。このような突起部分は、ゲート5上にカソード6に対応する領域に剥離層20を設けずにカソード材料26をゲート5上に堆積させるか、剥離層20を設けずにカソード材料26を堆積させた後にカソード材料26をパターニングして形成することができる。   In the above manufacturing method, the release layer 20 is provided and the cathode material 26 on the gate 5 is removed. However, a configuration in which a protruding portion made of the cathode material 26 is formed on the gate 5 is also within the scope of the present invention. Such a protrusion is formed by depositing the cathode material 26 on the gate 5 without providing the release layer 20 on the gate 5 in the region corresponding to the cathode 6 or depositing the cathode material 26 without providing the release layer 20. After that, the cathode material 26 can be formed by patterning.

以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図11Aを用いて説明する。   Hereinafter, an image display apparatus provided with an electron source obtained by arranging a plurality of electron-emitting devices according to the present invention will be described with reference to FIG. 11A.

図11Aにおいて、31は電子源基板、32はX方向配線、33はY方向配線であり、電子源基板31は先に説明した電子放出素子の基板1に相当する。また、34は本発明に係る電子放出素子、35は結線である。   In FIG. 11A, 31 is an electron source substrate, 32 is an X direction wiring, 33 is a Y direction wiring, and the electron source substrate 31 corresponds to the substrate 1 of the electron-emitting device described above. Further, 34 is an electron-emitting device according to the present invention, and 35 is a connection.

m本のX方向配線32は、Dx1,Dx2,…Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。   The m X-directional wirings 32 are made of Dx1, Dx2,... Dxm, and can be made of a conductive metal or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, film thickness, and width of the wiring are appropriately designed.

Y方向配線33は、Dy1,Dy2,…Dynのn本の配線よりなり、X方向配線32と同様に形成される。これらm本のX方向配線32とn本のY方向配線33との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。   The Y-direction wiring 33 is composed of n wirings Dy1, Dy2,... Dyn, and is formed in the same manner as the X-direction wiring 32. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 32 and the n Y-direction wirings 33 to electrically isolate both (m and n are both Positive integer).

不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線32を形成した電子源基板31の全面或いは一部に所望の形状で形成され、特に、X方向配線32とY方向配線33の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。X方向配線32とY方向配線33は、それぞれ外部端子として引き出されている。 The interlayer insulating layer (not shown) is made of SiO 2 or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, the electron source substrate 31 on which the X-direction wiring 32 is formed is formed in a desired shape on the entire surface or a part thereof, and in particular, the film thickness is such that it can withstand the potential difference at the intersection of the X-direction wiring 32 and the Y-direction wiring 33. The material and the production method are appropriately set. The X direction wiring 32 and the Y direction wiring 33 are respectively drawn out as external terminals.

電極2とゲート5は、m本のX方向配線32とn本のY方向配線33と導電性金属等からなる結線35によって電気的に接続されている。   The electrode 2 and the gate 5 are electrically connected by a connection 35 made of a conductive metal or the like and the m X-direction wirings 32, the n Y-direction wirings 33, and the like.

配線32と配線33を構成する材料、結線35を構成する材料及び電極2、ゲート5を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。   The material constituting the wiring 32 and the wiring 33, the material constituting the connection 35 and the material constituting the electrode 2 and the gate 5 may be the same or partially different from each other.

電極2とゲート5のいずれをX方向配線32に接続するかは特に限定されるものではなく、適宜選択することができる。一般的にはX方向配線32には、X方向に配列した電子放出素子34の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Y方向配線33には、Y方向に配列した電子放出素子34の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。   Which of the electrode 2 and the gate 5 is connected to the X-direction wiring 32 is not particularly limited and can be appropriately selected. In general, the X direction wiring 32 is connected to a scanning signal applying unit (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 34 arranged in the X direction. On the other hand, the Y-direction wiring 33 is connected to modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 34 arranged in the Y direction according to an input signal.

各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。   The drive voltage applied to each electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。   In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring.

このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図11Bを用いて説明する。図11Bは画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。   An image display apparatus configured using such a simple matrix electron source will be described with reference to FIG. 11B. FIG. 11B is a schematic diagram illustrating an example of the display panel of the image display device, which is shown with a part cut away.

図11Bにおいて、図11Aと同じ部材には同じ符号を付した。また、41は電子源基板31を固定したリアプレート、46はガラス基板43の内面に発光部材としての蛍光体である蛍光膜44とアノード11であるメタルバック45等が形成されたフェースプレートである。   In FIG. 11B, the same members as those in FIG. 11A are denoted by the same reference numerals. Reference numeral 41 denotes a rear plate to which the electron source substrate 31 is fixed. Reference numeral 46 denotes a face plate in which a fluorescent film 44 as a phosphor as a light emitting member and a metal back 45 as an anode 11 are formed on the inner surface of the glass substrate 43. .

また、42は支持枠であり、この支持枠42にリアプレート41、フェースプレート46がフリットガラス等を介して取り付けられ、外囲器47を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、400乃至500℃の温度範囲で10分以上焼成することにより実施される。   Reference numeral 42 denotes a support frame, and a rear plate 41 and a face plate 46 are attached to the support frame 42 via frit glass or the like to constitute an envelope 47. Sealing with frit glass is carried out by baking for 10 minutes or more in the temperature range of 400 to 500 ° C. in the air or in nitrogen.

外囲器47は、上述の如く、フェースプレート46、支持枠42、リアプレート41で構成される。ここで、リアプレート41は主に電子源基板31の強度を補強する目的で設けられるため、電子源基板31自体で十分な強度を持つ場合には、別体のリアプレート41は不要とすることができる。   The envelope 47 includes the face plate 46, the support frame 42, and the rear plate 41 as described above. Here, since the rear plate 41 is provided mainly for the purpose of reinforcing the strength of the electron source substrate 31, if the electron source substrate 31 itself has sufficient strength, the separate rear plate 41 is not required. Can do.

即ち、電子源基板31に直接支持枠42を封着し、フェースプレート46、支持枠42及び電子源基板31とで外囲器47を構成しても良い。一方、フェースプレート46とリアプレート41との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。   That is, the support frame 42 may be directly sealed on the electron source substrate 31, and the envelope 47 may be configured by the face plate 46, the support frame 42, and the electron source substrate 31. On the other hand, by installing a support body (not shown) called a spacer between the face plate 46 and the rear plate 41, a structure having sufficient strength against atmospheric pressure can be obtained.

このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子34の上部に蛍光体をアライメントして配置する。   In such an image display device, in consideration of the emitted electron trajectory, the phosphor is aligned and arranged on the upper part of each electron-emitting device 34.

図11Cは、図11Bの画像表示装置に用いられる蛍光膜44の一例を示す模式図である。カラーの蛍光膜の場合は、蛍光体52の配列により(a)に示すブラックストライプ或いは(b)に示すブラックマトリクスなどと呼ばれる黒色導電材51と蛍光体52とから構成すると良い。   FIG. 11C is a schematic diagram illustrating an example of the fluorescent film 44 used in the image display apparatus of FIG. 11B. In the case of a color phosphor film, the phosphor film 52 is preferably composed of a black conductive material 51 and a phosphor 52 called a black stripe shown in (a) or a black matrix shown in (b) depending on the arrangement of the phosphors 52.

次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図11Dを用いて説明する。   Next, a configuration example of a driving circuit for performing television display based on an NTSC television signal on a display panel configured using an electron source having a simple matrix arrangement will be described with reference to FIG. 11D.

図11Dにおいて、61は画像表示パネル、62は走査回路、63は制御回路、64はシフトレジスタである。65はラインメモリ、66は同期信号分離回路、67は変調信号発生器、Vx及びVaは直流電圧源である。   In FIG. 11D, 61 is an image display panel, 62 is a scanning circuit, 63 is a control circuit, and 64 is a shift register. 65 is a line memory, 66 is a synchronizing signal separation circuit, 67 is a modulation signal generator, and Vx and Va are DC voltage sources.

表示パネル61は、端子Dx1乃至Dxm、端子Dy1乃至Dyn、及び高圧端子Hvを介して外部の電気回路と接続している。端子Dx1乃至Dxmには、表示パネル内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された電子放出素子群を一行(N素子)ずつ順次駆動する為の走査信号が印加される。一方、端子Dy1乃至Dynには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。   The display panel 61 is connected to an external electric circuit via terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. The terminals Dx1 to Dxm have scanning signals for sequentially driving one row (N elements) of an electron source provided in the display panel, that is, an electron emitting element group arranged in a matrix of m rows and n columns. Is applied. On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each element of the electron emission elements in one row selected by the scanning signal is applied.

高圧端子Hvには、直流電圧源Vaより、例えば10[kV]の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。   The high-voltage terminal Hv is supplied with a DC voltage of, for example, 10 [kV] from the DC voltage source Va, which gives sufficient energy to excite the phosphor to the electron beam emitted from the electron-emitting device. It is an acceleration voltage to do.

上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。   As described above, an image display is realized by accelerating the emitted electrons and irradiating the phosphor with a scanning signal, a modulation signal, and application of a high voltage to the anode.

尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。   By forming such a display device using the electron-emitting device of the present invention, a display device with a well-shaped electron beam can be configured, and as a result, a display device with good display characteristics can be provided. .

以下に実施例を挙げて、本発明をさらに詳述する
(実施例1)
図1A乃至図1Dに示した構成の電子放出素子を図6A乃至図6Bの工程に沿って作製した。
The following examples further illustrate the present invention (Example 1).
The electron-emitting device having the configuration shown in FIGS. 1A to 1D was manufactured along the steps of FIGS. 6A to 6B.

最初に、基板1としてプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用い、絶縁層23、24として厚さ500nmのSiN(Sixy)と厚さ30nmのSiO2をスパッタ法により形成した。次いで、導電層25として厚さ30nmのTaNをスパッタ法により積層した〔図6A(a)〕。 First, PD200, which is a low sodium glass developed for plasma displays, is used as the substrate 1, and SiN (Si x N y ) having a thickness of 500 nm and SiO 2 having a thickness of 30 nm are formed by sputtering as the insulating layers 23 and 24. Formed. Next, TaN having a thickness of 30 nm was stacked as the conductive layer 25 by sputtering [FIG. 6A (a)].

次に、フォトリソグラフィ技術により導電層25上に櫛歯状の突出領域12と後退部9を含むレジストパターンを形成した後、ドライエッチング手法を用いて導電層25、絶縁層24、絶縁層23を順に加工した〔図6A(b)〕。   Next, after forming a resist pattern including comb-like protruding regions 12 and recesses 9 on the conductive layer 25 by photolithography technology, the conductive layer 25, the insulating layer 24, and the insulating layer 23 are formed using a dry etching technique. It processed in order [FIG. 6A (b)].

この時の加工ガスとしては、絶縁層23、24及び導電層25にフッ化物を作る材料が選択されているため、CF4系のガスを用いた。このガスを用いてRIEを行った結果、絶縁層3a,3b、及びゲート5の側面のエッチング後の角度は基板1の水平面に対しておよそ80°の角度で形成されていた。 As the processing gas at this time, a CF 4 -based gas was used because a material for forming a fluoride in the insulating layers 23 and 24 and the conductive layer 25 was selected. As a result of performing RIE using this gas, the angles of the insulating layers 3a and 3b and the side surfaces of the gate 5 after etching were formed at an angle of about 80 ° with respect to the horizontal plane of the substrate 1.

レジストを剥離した後、BHF(フッ酸/フッ化アンモニウム水溶液)を用いて深さT6が約70nmになるようにエッチング手法を用いて、絶縁層3bの側面をエッチングし、絶縁部材3に凹部7を形成した〔図6A(c)〕。   After stripping the resist, the side surface of the insulating layer 3b is etched using BHF (hydrofluoric acid / ammonium fluoride aqueous solution) so that the depth T6 is about 70 nm, and the recess 7 [FIG. 6A (c)].

ゲート5表面に電解メッキによりNiを電解析出させて剥離層20を形成した〔図6A(d)〕。   Ni was electrolytically deposited on the surface of the gate 5 by electrolytic plating to form a release layer 20 [FIG. 6A (d)].

再度、フォトリソグラフィ技術によりゲート5上に後退部9を形成するためのレジストパターンを形成し、ドライエッチング手法を用いてゲート5、絶縁層3a、3bを順に加工し、後退部9を形成し、絶縁部材3の一部を除去した。   Again, a resist pattern for forming the recess 9 is formed on the gate 5 by photolithography, and the gate 5 and the insulating layers 3a and 3b are sequentially processed using a dry etching technique to form the recess 9; A part of the insulating member 3 was removed.

この時、櫛歯状の後退部9の後退距離T8を5μm、後退部9の幅T7及び突出領域12の幅T5をそれぞれ3μmとして、6μmピッチの櫛歯状加工を行った。また、電子放出素子のY方向の長さは、100μmとした。   At this time, a comb-teeth-like process with a pitch of 6 μm was performed by setting the receding distance T8 of the comb-like receding portion 9 to 5 μm, the width T7 of the receding portion 9 and the width T5 of the protruding region 12 to 3 μm. The length of the electron-emitting device in the Y direction was 100 μm.

レジストを剥離後、ゲート5表面に電解メッキによりNiを電解析出させて剥離層20を形成した〔図6A(d)〕。   After removing the resist, Ni was electrolytically deposited on the surface of the gate 5 by electrolytic plating to form a release layer 20 [FIG. 6A (d)].

カソード材料26であるモリブデン(Mo)をゲート5上及び絶縁部材3の側面と基板1表面に付着させた。本例では成膜方法としてEB蒸着法を用いた。本形成方法では基板1の角度を水平面に対し60°にセットした。これによりゲート5の上部にはMoが60°で入射し、絶縁部材3のRIE加工後の斜面には入射角度が40°で入射した。蒸着は約12nm/minになるように蒸着速度を定め、2.5分蒸着時間を精密に制御することにより斜面のMoの厚さが30nmになるように形成した〔図6B(e)〕。   Molybdenum (Mo), which is the cathode material 26, was attached to the gate 5, the side surface of the insulating member 3, and the surface of the substrate 1. In this example, an EB vapor deposition method was used as a film forming method. In this forming method, the angle of the substrate 1 was set to 60 ° with respect to the horizontal plane. As a result, Mo was incident on the upper portion of the gate 5 at 60 °, and incident on the slope after the RIE processing of the insulating member 3 at an incident angle of 40 °. The deposition rate was determined so that the deposition was about 12 nm / min, and the Mo thickness on the slope was formed to be 30 nm by precisely controlling the deposition time for 2.5 minutes [FIG. 6B (e)].

Mo膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート5上に析出させたNi剥離層20を除去することによりゲート5上のMo膜を剥離した〔図6B(f)〕。この時、後退部9に露出した絶縁部材3表面には剥離層20を形成していなかったため、カソード材料26が残存していた。   After the Mo film was formed, the Ni peeling layer 20 deposited on the gate 5 was removed using an etching solution composed of iodine and potassium iodide, thereby peeling the Mo film on the gate 5 [FIG. 6B (f)]. . At this time, since the release layer 20 was not formed on the surface of the insulating member 3 exposed in the receding portion 9, the cathode material 26 remained.

後退部9に露出した絶縁部材3表面に成膜されたカソード材料26とゲート5が電気的に分離されるよう、また、カソード6とゲート5が電気的に分離されるよう、再度BHFを用いてエッチングを行った。これにより、絶縁層3bの側面に付着したカソード材料26がリフトオフされ、電気的に分離された状態となった。   BHF is again used so that the cathode material 26 and the gate 5 deposited on the surface of the insulating member 3 exposed to the receding portion 9 are electrically separated, and the cathode 6 and the gate 5 are electrically separated. Etching was performed. As a result, the cathode material 26 adhering to the side surface of the insulating layer 3b is lifted off and electrically separated.

断面TEMによる解析の結果、図1Cにおけるカソード6とゲート5の間隙8の最短距離T13は9nmであった。   As a result of analysis by the cross-sectional TEM, the shortest distance T13 of the gap 8 between the cathode 6 and the gate 5 in FIG. 1C was 9 nm.

次にスパッタ法にて厚さ500nmのCuを堆積し、パターニングして電極2を形成した〔図6(g)〕。   Next, Cu having a thickness of 500 nm was deposited by sputtering and patterned to form an electrode 2 [FIG. 6 (g)].

以上の方法で素子を形成した後、図7に示した構成で電子放出素子の特性を評価した。   After the device was formed by the above method, the characteristics of the electron-emitting device were evaluated with the configuration shown in FIG.

ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ifと真空中に取り出される電流Ieを用いて、一般には効率η=Ie/(If+Ie)で与えられる。   Here, the electron emission efficiency η is generally given by an efficiency η = Ie / (If + Ie) using a current If detected when a voltage is applied to the device and a current Ie taken out in vacuum.

尚、本例ではカソード6と制御電極13とが電気的に接続されているため、ゲート5と制御電極13との電位差Vcは、カソード6とゲート5との電位差Vfに等しい。   In this example, since the cathode 6 and the control electrode 13 are electrically connected, the potential difference Vc between the gate 5 and the control electrode 13 is equal to the potential difference Vf between the cathode 6 and the gate 5.

Va=11.8kV、Vf=Vc=24V、h=1.66mmとした時、本例の電子ビーム形状を計測した結果、Y方向が230μm、x方向が130μmとなった。   When Va = 11.8 kV, Vf = Vc = 24 V, and h = 1.66 mm, the electron beam shape of this example was measured. As a result, the Y direction was 230 μm and the x direction was 130 μm.

(比較例)
次に、図8に示すように、ゲート5に後退部9を設けず、制御電極13を設けなかった以外は実施例1と類似形態の電子放出素子を作製しその効果検証を行った。
(Comparative example)
Next, as shown in FIG. 8, an electron-emitting device having a similar form to that of Example 1 was prepared except that the gate 5 was not provided with the recess 9 and the control electrode 13 was not provided, and the effect was verified.

本例の素子の製造工程は実施例1同様であるが、後退部9をエッチング除去せず、ゲート5を直線状に加工し、カソード6のみ短冊状に形成した。   The manufacturing process of the device of this example is the same as that of Example 1, but the receding portion 9 was not removed by etching, the gate 5 was processed into a straight line, and only the cathode 6 was formed in a strip shape.

こうして得られた電子源を用いて実施例1同様の特性評価を行ったところ、Va=11.8kV、Vf=Vc=24V、h=1.66mmとした時、本例の電子ビーム形状を計測した結果、Y方向が300μm、X方向が120μmとなった。   Using the electron source thus obtained, the same characteristic evaluation as in Example 1 was performed. When Va = 11.8 kV, Vf = Vc = 24 V, and h = 1.66 mm, the electron beam shape of this example was measured. As a result, the Y direction was 300 μm and the X direction was 120 μm.

(実施例2)
実施例1と同様の製造工程で、図1Aに示した構成のゲート5の突出領域12の幅T5を変えた種々の素子を作製し、T5の依存性を検討した。
(Example 2)
In the same manufacturing process as in Example 1, various elements having different widths T5 of the protruding regions 12 of the gate 5 having the configuration shown in FIG. 1A were manufactured, and the dependency of T5 was examined.

本例では、Va=11.8kV、Vf=Vc=24V、h=1.66mmで、xsは約1μmとなった。T5を小さくしていくと、T5がある値より小さくなるに従って電子ビームのY方向のサイズの減少が確認された。その様子を図5に示す。横軸は、T5/xsである。T5/xs<5で電子ビームのY方向サイズに対する集束効果が現れることがわかった。   In this example, Va = 11.8 kV, Vf = Vc = 24 V, h = 1.66 mm, and xs was about 1 μm. As T5 was made smaller, a decrease in the size of the electron beam in the Y direction was confirmed as T5 became smaller than a certain value. This is shown in FIG. The horizontal axis is T5 / xs. It was found that a focusing effect on the size of the electron beam in the Y direction appears at T5 / xs <5.

T5=100μmの場合のY方向ビームサイズは300μm程度であったものがT5を9μm、5μm、3μm・・・と減少させるに従って、Y方向ビームサイズは次第に減少していった。   The beam size in the Y direction when T5 = 100 μm was about 300 μm, but the beam size in the Y direction gradually decreased as T5 was decreased to 9 μm, 5 μm, 3 μm,.

(実施例3)
図10Aに示す構成の電子放出素子を作製した。本例においては、T5=T5x=5μmとした。
(Example 3)
An electron-emitting device having the configuration shown in FIG. 10A was produced. In this example, T5 = T5x = 5 μm.

基本的な製造工程は実施例1と同様であるので、ここでは実施例1との違いだけ述べる。   Since the basic manufacturing process is the same as that of the first embodiment, only the difference from the first embodiment will be described here.

本例では、絶縁層3aの下にゲート5に電位を供給するための配線(不図示)を設け、絶縁層3a、3b、ゲート5を貫通するコンタクトホールを形成した後、カソード形成材料を成膜し、カソード形成工程においてゲート5と配線とのコンタクトをとった。コンタクトホールはX方向、Y方向がそれぞれ1μmとした。   In this example, a wiring (not shown) for supplying a potential to the gate 5 is provided under the insulating layer 3a, contact holes penetrating the insulating layers 3a and 3b and the gate 5 are formed, and then a cathode forming material is formed. Then, contact was made between the gate 5 and the wiring in the cathode forming step. The contact hole was 1 μm in each of the X and Y directions.

以上の方法で素子を形成した後、実施例1と同様にしてビーム形状を評価した。   After forming the element by the above method, the beam shape was evaluated in the same manner as in Example 1.

Va=11.8kV、Vf=Vc=24V、h=1.66mmとした時、本例の電子ビーム形状を計測した結果、Y方向が230μm、X方向が70μmとなった。   When Va = 11.8 kV, Vf = Vc = 24 V, and h = 1.66 mm, the electron beam shape of this example was measured. As a result, the Y direction was 230 μm and the X direction was 70 μm.

この結果から、本例の構成では、Y方向だけでなく、X方向も回転電場によるビーム集束効果が得られることがわかった。   From this result, it was found that the beam focusing effect by the rotating electric field can be obtained not only in the Y direction but also in the X direction in the configuration of this example.

(実施例4)
本実施例では、上述した本発明の実施例1で作製した電子放出素子と同様の製造方法によって電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子放出素子基板を用いて図11Bに示した画像表示装置を作製した。尚、基板41としては基板31をそのまま用いた。以下に本例の画像表示装置の製造工程を説明する。
Example 4
In this example, an electron source substrate is formed by arranging a large number of electron-emitting devices in a matrix on a substrate by the same manufacturing method as the electron-emitting device manufactured in Example 1 of the present invention described above. The image display device shown in FIG. 11B was manufactured using the substrate. As the substrate 41, the substrate 31 was used as it was. The manufacturing process of the image display device of this example will be described below.

〈電極作製工程〉
ガラス基板31上にSiN/SiO2/TaN/Mo膜を順次成膜した後、実施例1の電子放出素子と同様の製造方法で凹部7を形成し、さらに、後退部9を有する段差をエッチング加工した。本例ではT5=T7=3μmとし、Y方向の素子長100μmの1素子当たりカソード6を17個配置した。
<Electrode production process>
After sequentially forming a SiN / SiO 2 / TaN / Mo film on the glass substrate 31, a recess 7 is formed by the same manufacturing method as the electron-emitting device of Example 1, and further, a step having a recess 9 is etched. processed. In this example, T5 = T7 = 3 μm, and 17 cathodes 6 are arranged per element having an element length of 100 μm in the Y direction.

〈カソード形成〉
カソード材料であるモリブデン(Mo)を、ゲート5上に付着させた。本例では成膜方法としてEB蒸着法を用い、基板31の角度を60°にセットした。これによりゲート5上部にはMoが60°で入射し、素子の絶縁層3a(SiN)のRIE加工後の斜面には入射角度が40°で入射するようにセットした。蒸着は約10nm/minになるように蒸着速度を定め、4分間蒸着を行った。蒸着時間を精密に制御することにより斜面のMoの厚さが40nmになるように形成した。
<Cathode formation>
Molybdenum (Mo), which is a cathode material, was deposited on the gate 5. In this example, the EB vapor deposition method was used as the film formation method, and the angle of the substrate 31 was set to 60 °. Thus, Mo was incident on the upper part of the gate 5 at 60 °, and the incident angle was set to 40 ° on the slope after the RIE processing of the insulating layer 3a (SiN) of the element. Vapor deposition was performed at a deposition rate of about 10 nm / min for 4 minutes. By precisely controlling the deposition time, the slope Mo was formed to a thickness of 40 nm.

その後、凹部7を形成した時と同じエッチングを行い、ゲート5とカソード6及び制御電極13の電気的な分離を行い、電子放出素子を形成した。   Thereafter, the same etching as that for forming the recess 7 was performed, and the gate 5, the cathode 6 and the control electrode 13 were electrically separated to form an electron-emitting device.

〈Y方向配線形成工程〉
次に、Y方向配線33をゲート5に接続するように配置した。このY方向配線33は変調信号が印加される配線として機能する。
<Y direction wiring formation process>
Next, the Y-direction wiring 33 is arranged so as to be connected to the gate 5. The Y-direction wiring 33 functions as a wiring to which a modulation signal is applied.

〈絶縁層形成工程〉
次に、次の工程で作成するX方向配線32と前述のY方向配線33を絶縁するために、酸化シリコンからなる絶縁層を配置する。後述するX方向配線32の下であって、且つ、先に形成したY方向配線33を覆うように、絶縁層を配置する。X方向配線32と電極2の電気的接続が可能なように、絶縁層の一部にコンタクトホールを開けて形成した。
<Insulating layer formation process>
Next, an insulating layer made of silicon oxide is disposed in order to insulate the X-direction wiring 32 created in the next step from the Y-direction wiring 33 described above. An insulating layer is disposed so as to cover the Y-direction wiring 33 formed earlier and below the X-direction wiring 32 described later. A contact hole was formed in a part of the insulating layer so that the X-direction wiring 32 and the electrode 2 could be electrically connected.

〈X方向配線形成工程〉
次に、銀を主成分とするX方向配線32を、先に形成した絶縁層の上に形成した。X方向配線32は絶縁層を挟んでY方向配線33と交差しており、絶縁層のコンタクトホール部分で電極2に接続される。このX方向配線32は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板が形成された。
<X direction wiring formation process>
Next, an X-direction wiring 32 mainly composed of silver was formed on the previously formed insulating layer. The X-direction wiring 32 intersects the Y-direction wiring 33 with the insulating layer interposed therebetween, and is connected to the electrode 2 at the contact hole portion of the insulating layer. The X direction wiring 32 functions as a wiring to which a scanning signal is applied. In this way, a substrate having matrix wiring was formed.

次いで、図11Bに示したように、上記基板31の2mm上方に、ガラス基板43の内面に蛍光体膜44とメタルバック45とが積層されたフェースプレート46を、支持枠42を介して配置した。   Next, as shown in FIG. 11B, a face plate 46 in which the phosphor film 44 and the metal back 45 are laminated on the inner surface of the glass substrate 43 is disposed 2 mm above the substrate 31 via the support frame 42. .

そして、フェースプレート46、支持枠42、基板31の接合部を、低融点金属であるインジウム(In)を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。   And the joint part of the face plate 46, the support frame 42, and the board | substrate 31 was sealed by heating and cooling indium (In) which is a low melting metal. Moreover, since this sealing process was performed in a vacuum chamber, sealing and sealing were performed simultaneously without using an exhaust pipe.

本例では、画像形成部材であるところの蛍光膜44は、カラーを実現するために、ストライプ形状の蛍光体とし、先にブラックストライプ(不図示)を形成し、その間隙部にスラリー法により各色蛍光体(不図示)を塗布して蛍光膜44を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。   In this example, the fluorescent film 44 serving as an image forming member is a stripe-shaped phosphor to realize color, and a black stripe (not shown) is formed first, and each color is formed by a slurry method in the gap portion. A phosphor (not shown) was applied to produce a phosphor film 44. As the material for the black stripe, a material mainly composed of graphite, which is commonly used, was used.

また、蛍光膜44の内面側(電子放出素子側)にはアルミニウムからなるメタルバック45を設けた。メタルバック45は、蛍光膜44の内面側に、Alを真空蒸着することで作製した。   In addition, a metal back 45 made of aluminum was provided on the inner surface side (electron emitting element side) of the fluorescent film 44. The metal back 45 was produced by vacuum-depositing Al on the inner surface side of the fluorescent film 44.

上述の工程によって画像表示装置を作製したところ、表示画像の良好な表示装置を実現できた。   When an image display device was manufactured by the above-described steps, a display device having a good display image could be realized.

1 基板
2 電極
3 絶縁部材
3a、3b 絶縁層
5 ゲート
6 カソード
7 凹部
8 間隙
9 後退部
11 アノード
12 突出領域
13 制御電極
DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Electrode 3 Insulating member 3a, 3b Insulating layer 5 Gate 6 Cathode 7 Recessed part 8 Gap 9 Recessed part 11 Anode 12 Protruding area 13 Control electrode

Claims (5)

表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも1個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をVf[V]、制御電極とカソードとの間に印加される電圧をVc[V]、アノードとカソードとの間に印加される電圧をVa[V]、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をh[m]、ゲートの突出した領域の幅をT5[m]とした時、
T5<5×(Vf/Va)×(h/π)
Vf≧Vc
であることを特徴とする電子線装置。
An insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
At least one cathode located on the surface of the insulating member so as to project from the edge of the recess toward the gate, the projecting portion facing the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The gate is formed on the surface of the insulating member so that a region facing the cathode protrudes, and a gate end portion of a region sandwiching the protruding region has a retreated portion,
Retreat until the surface of the insulating member facing the anode through the receding portion reaches at least the edge on the cathode side of the recess, and a control electrode is disposed in a region facing the anode through the receding portion,
The voltage applied between the cathode and the gate is Vf [V], the voltage applied between the control electrode and the cathode is Vc [V], and the voltage applied between the anode and the cathode is Va [V]. ] When the distance from the surface opposite to the side where the gate of the insulating member is disposed to the anode is h [m], and the width of the protruding region of the gate is T5 [m],
T5 <5 × (Vf / Va) × (h / π)
Vf ≧ Vc
An electron beam apparatus characterized by
前記カソードを2個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている請求項1に記載の電子線装置。   The electron beam apparatus according to claim 1, wherein the electron beam apparatus has two or more cathodes, and the gate is formed in a comb-teeth shape on the surface of the insulating member. 表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも1個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をVf[V]、制御電極とカソードとの間に印加される電圧をVc[V]、アノードとカソードとの間に印加される電圧をVa[V]、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をh[m]、ゲートのカソードと対向する領域の幅をT5[m]、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをT5x[m]とした時、
T5<5×(Vf/Va)×(h/π)
T5x<5×(Vf/Va)×(h/π)
Vf≧Vc
であることを特徴とする電子線装置。
An insulating member having a recess on the surface;
A gate located on the surface of the insulating member;
At least one cathode located on the surface of the insulating member so as to project from the edge of the recess toward the gate, the projecting portion facing the gate;
An anode disposed opposite to the protruding portion with the gate interposed therebetween;
The surface of the insulating member on the side where the gate is disposed has a receding portion that recedes at least around the cathode side edge of the concave portion around the gate;
A control electrode is disposed on the surface of the receding portion;
The voltage applied between the cathode and the gate is Vf [V], the voltage applied between the control electrode and the cathode is Vc [V], and the voltage applied between the anode and the cathode is Va [V]. ] The distance from the surface of the insulating member opposite to the side where the gate is disposed to the anode is h [m], the width of the region facing the cathode of the gate is T5 [m], and the gate surface facing the anode When the length of the gate in the direction orthogonal to the edge on the side facing the cathode is T5x [m],
T5 <5 × (Vf / Va) × (h / π)
T5x <5 × (Vf / Va) × (h / π)
Vf ≧ Vc
An electron beam apparatus characterized by
前記カソードと該カソードと対向するゲートとを2組以上互いに距離を置いて有する請求項3に記載の電子線装置。   4. The electron beam apparatus according to claim 3, wherein two or more sets of the cathode and the gate facing the cathode are spaced apart from each other. 請求項1乃至4に記載の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置。   An image display device comprising: the electron beam device according to claim 1; and a light emitting member positioned outside the anode.
JP2009029312A 2009-02-12 2009-02-12 Electron beam device and image display using this Withdrawn JP2010186615A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009029312A JP2010186615A (en) 2009-02-12 2009-02-12 Electron beam device and image display using this
US12/694,474 US8154188B2 (en) 2009-02-12 2010-01-27 Electron emitting device and image displaying apparatus using the same
EP10152999A EP2219200A3 (en) 2009-02-12 2010-02-09 Electron beam apparatus and image displaying apparatus using the same
CN201010115887A CN101866799A (en) 2009-02-12 2010-02-09 Electron beam apparatus and image displaying apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009029312A JP2010186615A (en) 2009-02-12 2009-02-12 Electron beam device and image display using this

Publications (1)

Publication Number Publication Date
JP2010186615A true JP2010186615A (en) 2010-08-26

Family

ID=42767153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009029312A Withdrawn JP2010186615A (en) 2009-02-12 2009-02-12 Electron beam device and image display using this

Country Status (1)

Country Link
JP (1) JP2010186615A (en)

Similar Documents

Publication Publication Date Title
JP4380792B2 (en) Electron beam apparatus, image display apparatus using the same, and electron-emitting device
JP4378431B2 (en) Electron emitting device, electron beam apparatus, and image display apparatus using the same
CN101572206B (en) Electron source and image display apparatus
US20100060141A1 (en) Electron beam device and image display apparatus using the same
JP4637233B2 (en) Manufacturing method of electron-emitting device and manufacturing method of image display device using the same
JP2011018491A (en) Electron emitting device, electron beam apparatus using this, and image display apparatus
JP2010186615A (en) Electron beam device and image display using this
JP2012150937A (en) Method for manufacturing electron emission element, electron beam device, and image display device
JP2010146914A (en) Method of manufacturing electron-emitting device and method of manufacturing image display apparatus
US20100201247A1 (en) Electron beam apparatus and image displaying apparatus using the same
JP2010146916A (en) Electron-emitting element, and manufacturing method for image display apparatus using the same
JP2010262892A (en) Electron beam apparatus and image display apparatus therewith
KR101010987B1 (en) Electron beam apparatus and image display apparatus using the same
JP2010186655A (en) Electron beam device and image display device using the same
JP2010182585A (en) Electron emission element, and image display using the same
JP2010067398A (en) Electron beam apparatus
US20100264808A1 (en) Electron beam device
JP2010267474A (en) Electron beam device and image display device using the same
JP2010146917A (en) Electron-emitting element and manufacturing method for image display using the same
JP2010086927A (en) Electron beam device and image display
JP2011071021A (en) Electron-emitting element, display panel, and image display apparatus
JP2012156034A (en) Electron emission element, electron beam apparatus and method of manufacturing image display device
KR20040031756A (en) Field emission display device and method for manufacturing the device
JP2011187278A (en) Electron emission element, and electron source substrate and image display device using the same
JP2012028213A (en) Image display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120501