JP2010181961A - Simulation control program, simulation device, and simulation control method - Google Patents
Simulation control program, simulation device, and simulation control method Download PDFInfo
- Publication number
- JP2010181961A JP2010181961A JP2009022799A JP2009022799A JP2010181961A JP 2010181961 A JP2010181961 A JP 2010181961A JP 2009022799 A JP2009022799 A JP 2009022799A JP 2009022799 A JP2009022799 A JP 2009022799A JP 2010181961 A JP2010181961 A JP 2010181961A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- simulation
- system level
- model
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
この発明は、ハードウェアモデルとソフトウェアモデルとを含む組み込み機器等に内蔵される電子装置等のシステムレベルシミュレーションを制御する技術に関する。 The present invention relates to a technique for controlling system level simulation of an electronic device or the like built in an embedded device or the like including a hardware model and a software model.
組み込みプロセッサやＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）が搭載された携帯電話などの電子機器を開発する作業工程では、システムレベルでのシミュレーションがおこなわれることがある。このシステムレベルシミュレーションでは、システム内に含まれる電子装置・ハードウェアをモデル化して、シミュレータを利用してシミュレーションをおこなう。システム内にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を含む場合には、そのＣＰＵをモデル化して、ハードウェアモデルに組み込み、そのハードウェアモデル内のＣＰＵ上でソフトウェアを動作させる。 In an operation process of developing an electronic device such as a mobile phone equipped with an embedded processor or SoC (System on Chip), a simulation at a system level may be performed. In this system level simulation, an electronic device and hardware included in the system are modeled, and simulation is performed using a simulator. When a CPU (Central Processing Unit) is included in the system, the CPU is modeled, incorporated into a hardware model, and software is operated on the CPU in the hardware model.
また、このシステムを記述するための言語としてＳｙｓｔｅｍＣがある。ＳｙｓｔｅｍＣには、シミュレーションの実行、終了、停止などを制御するための構文がある。具体的には、たとえば、ｓｃ＿ｓｔａｒｔ（）は、シミュレーションを指定した時間まで実行させたり、イベントがなくなるまで実行させたりすることができる。 There is SystemC as a language for describing this system. SystemC has a syntax for controlling execution, termination, and stop of simulation. Specifically, for example, sc_start () can execute the simulation until a specified time or until there are no more events.
従来においては、半導体試験装置の動作をエミュレートして半導体試験用プログラムの検証をおこなうための各種技術が提供されている。たとえば、半導体デバイスの試験用の技術として、アナログ出力端子を有する被検査用半導体デバイスに試験信号が入力されたときに、対応して出力される試験信号を擬似的に発生させるものがある（たとえば、下記特許文献１参照。）。
Conventionally, various technologies for verifying a semiconductor test program by emulating the operation of a semiconductor test apparatus have been provided. For example, as a technique for testing a semiconductor device, there is a technique in which when a test signal is input to a semiconductor device to be inspected having an analog output terminal, a test signal output correspondingly is generated in a pseudo manner (for example, , See
また、論理回路の論理シミュレーションにおいて、１つの試験命令を実行するたびに、その結果値と期待値とを比較することで、試験対象論理回路モデルに不良が発生した場合に、不良の要因である試験命令を抽出する技術がある（たとえば、下記特許文献２参照。）。
Further, in the logic simulation of the logic circuit, each time a test instruction is executed, the result value is compared with the expected value, which is a cause of failure when a failure occurs in the test target logic circuit model. There is a technique for extracting a test instruction (for example, see
しかしながら、従来のシステムレベルシミュレーションでは、システム内のＣＰＵ上で動作するアプリケーションから、システムレベルシミュレーション自体を制御する手段がなかった。このため、アプリケーションが特定のポイントまで実行されたときに、システムレベルシミュレーションの実行を自動制御することが難しいという問題がある。 However, in the conventional system level simulation, there is no means for controlling the system level simulation itself from an application operating on a CPU in the system. For this reason, there is a problem that it is difficult to automatically control the execution of the system level simulation when the application is executed up to a specific point.
具体的には、たとえば、アプリケーションが特定のポイントまで実行されたときにシステムレベルシミュレーションを終了させたい場合がある。このような場合、ユーザが、システムレベルシミュレーションの進行状況を監視し、アプリケーションの特定のポイントまで実行されたことを確認して、システムレベルシミュレーションを終了させるなどの面倒な作業が必要となる。 Specifically, for example, there is a case where it is desired to end the system level simulation when the application is executed up to a specific point. In such a case, the user needs to perform troublesome work such as monitoring the progress of the system level simulation, confirming that the system level simulation has been executed up to a specific point, and ending the system level simulation.
また、特定のポイントまで実行されたことをユーザが見過ごしてしまうと、最悪の場合、最初からシステムレベルシミュレーションをやり直す必要があり、シミュレーション期間の長期化を招くという問題がある。さらに、システムレベルシミュレーションに使用できる計算機リソースやライセンスリソースには限りがあるため、あるシスレムレベルシミュレーションが長期化するほど、他のシステムレベルシミュレーションの長期化を引き起こすという問題がある。 Further, if the user overlooks that the execution has been performed up to a specific point, in the worst case, it is necessary to restart the system level simulation from the beginning, leading to a problem that the simulation period is prolonged. Furthermore, since the computer resources and license resources that can be used for the system level simulation are limited, there is a problem that the longer a certain system level simulation, the longer the other system level simulation.
本開示技術は、上述した従来技術による問題点を解消するため、システムレベルシミュレーションにかかる作業負担の軽減化およびシミュレーション期間の短縮化を図るシミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法を提供することを目的とする。 The present disclosure provides a simulation control program, a simulation apparatus, and a simulation control method for reducing a work load and a simulation period for a system level simulation in order to solve the problems caused by the above-described conventional technology. With the goal.
上述した課題を解決し、目的を達成するため、本開示技術は、ハードウェアモデルとソフトウェアモデルとを含むシステムレベルシミュレーションを実行し、前記ソフトウェアモデルの特定の命令が実行された結果、前記ハードウェアモデル内のモジュールのモデルのうち前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルに対するアクセス要求を受け付け、前記アクセス要求を受け付けた場合、前記システムレベルシミュレーションを実行制御することを要件とする。 In order to solve the above-described problems and achieve the object, the disclosed technique performs a system level simulation including a hardware model and a software model, and a specific instruction of the software model is executed. An access request to a model of a specific module that controls execution of the system level simulation among the models of modules in the model is received, and when the access request is received, execution control of the system level simulation is required.
本開示技術によれば、システム内のＣＰＵ上で動作するアプリケーションから、システムレベルシミュレーションを制御することができる。 According to the disclosed technique, it is possible to control the system level simulation from an application operating on the CPU in the system.
本シミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法によれば、システムレベルシミュレーションにかかる作業負担の軽減化およびシミュレーション期間の短縮化を図ることができるという効果を奏する。 According to the simulation control program, the simulation apparatus, and the simulation control method, there is an effect that it is possible to reduce the work load and the simulation period for the system level simulation.
以下に添付図面を参照して、この発明にかかるシミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法の好適な実施の形態を詳細に説明する。なお、本明細書において、シミュレーション装置とは、シミュレーション制御プログラムがインストールされたホストマシンである。 Exemplary embodiments of a simulation control program, a simulation apparatus, and a simulation control method according to the present invention will be explained below in detail with reference to the accompanying drawings. In this specification, the simulation apparatus is a host machine in which a simulation control program is installed.
（システムレベルシミュレーション装置（システムレベルシミュレータ）のシステム構成）
まず、実施の形態にかかるシステムレベルシミュレーションを実行するホストマシン１００に構築されるシステムレベルシミュレーション装置のシステム構成について説明する。図１は、システムレベルシミュレーション装置のシステム構成図（その１）である。図１において、システムレベルシミュレーション装置は、ＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙｓｔｅｍ）１０１と、ＥＳＬ（Ｅｌｅｃｔｒｏｎｉｃ ｓｙｓｔｅｍ ｌｅｖｅｌ）シミュレータカーネル１０２と、ＳｙｓｔｅｍＣライブラリ１０３と、シミュレーション対象１０４と、システムレベルシミュレーション実行するホストマシン１００と、を有している。
(System configuration of system level simulation equipment (system level simulator))
First, a system configuration of a system level simulation apparatus constructed in the
ＯＳ１０１は、システムレベルシミュレーション実行するホストマシン１００全体を管理するソフトウェアプログラムである。ＥＳＬシミュレータカーネル１０２は、シミュレーション対象１０４の動作を電子システムレベルで模擬するためのシミュレータである。ＳｙｓｔｅｍＣライブラリ１０３は、特定の機能のプログラムを他のプログラムから利用可能に部品化し、アーカイブ化やライブラリ化された電子ファイルにまとめたものである。
The OS 101 is a software program that manages the
ここで、シミュレーション対象１０４のハードウェアモデル１１０は、ＣＰＵ１１１と、メインメモリ１１２と、周辺デバイス１１３と、制御用仮想デバイス１１４と、バス１１５と、を含む構成である。また、各構成部はバス１１５によってそれぞれ接続されている。
Here, the hardware model 110 of the
ＣＰＵ１１１は、ソフトウェアモデル１２０を実行できるソフトウェアモジュールである。メインメモリ１１２は、ＣＰＵ１１１のプログラム格納エリアやデータ格納エリアやワークエリアの記憶装置（メモリ）として使用されるソフトウェアモジュールである。周辺デバイス１１３は、入出力装置（Ｉ／Ｏ）などの周辺装置（不図示）を制御するためのソフトウェアモジュールである。制御用仮想デバイス１１４は、システムレベルシミュレーションの実行を制御するためのソフトウェアモジュールである。
The
また、ソフトウェアモデル１２０は、ＯＳ１２１と、制御用仮想デバイスドライバ１２２と、アプリケーションプログラム１２３と、を含む構成である。ＯＳ１２１は、ハードウェアモデル１１０の一部（メインメモリ１１２、周辺デバイス１１３）やアプリケーションプログラム１２３、制御用仮想デバイスドライバ１２２などを管理するＣＰＵ１１１上で動作するソフトウェアプログラムである。制御用仮想デバイスドライバ１２２は、制御用仮想デバイス１１４を操作するためのソフトウェアプログラムである。
The software model 120 includes an
アプリケーションプログラム１２３は、ＣＰＵ１１１上で動作させるユーザプログラムである。このアプリケーションプログラム１２３には、制御用仮想デバイス１１４のＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｆａｃｅ）を用いて、任意のポイントで各種操作を実行するための操作指示が記述されている。操作としては、たとえば、システムレベルシミュレーションの実行を終了させるものがある。
The
ここで、システムレベルシミュレーションのシステム概要について説明する。（１）ＥＳＬシミュレータカーネル１０２が、ＳｙｓｔｅｍＣライブラリ１０３と連携して、シミュレーション対象１０４のハードウェアモデル１１０を実行する。ハードウェアモデル１１０内のＣＰＵ１１１は、ＯＳ１２１、アプリケーションプログラム１２３を実行する。（２）アプリケーションプログラム１２３の実行中に制御用仮想デバイス１１４を操作するため、制御用仮想デバイスドライバ１２２のＡＰＩが呼び出される。
Here, a system overview of the system level simulation will be described. (1) The ESL
（３）ＡＰＩの呼び出しによって、ＯＳ１２１が、制御用仮想デバイスドライバ１２２にＡＰＩの呼び出しを通知し、ＣＰＵ１１１が制御用仮想デバイスドライバ１２２を実行する。（４）ＣＰＵ１１１が、バス１１５を介して、制御用仮想デバイス１１４の特定のアドレスに対してアクセスする。（５）制御用仮想デバイス１１４が、ＥＳＬシミュレータカーネル１０２やＯＳ１０１に対して指示を出して、システムレベルシミュレーションに対してＡＰＩで指示された操作を実行する。
(3) By calling the API, the OS 121 notifies the control
これにより、ハードウェアモデル１１０内のＣＰＵ１１１上で動作しているアプリケーションプログラム１２３から、システムレベルシミュレーションを制御することができる。この結果、アプリケーションプログラム１２３が特定のポイントまで実行されたときに、システムレベルシミュレーションに対する任意の操作を実行することができる。
As a result, the system level simulation can be controlled from the
（ホストマシンのハードウェア構成）
つぎに、実施の形態にかかるホストマシン１００のハードウェア構成について説明する。図２は、ホストマシンのハードウェア構成を示すブロック図である。図２において、ホストマシン１００は、ＣＰＵ２０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、磁気ディスクドライブ２０４と、磁気ディスク２０５と、光ディスクドライブ２０６と、光ディスク２０７と、ディスプレイ２０８と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２０９と、キーボード２１０と、マウス２１１と、スキャナ２１２と、プリンタ２１３と、を備えている。また、各構成部はバス２００によってそれぞれ接続されている。
(Hardware configuration of host machine)
Next, a hardware configuration of the
ここで、ＣＰＵ２０１は、ホストマシン１００の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。磁気ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがって磁気ディスク２０５に対するデータのリード／ライトを制御する。磁気ディスク２０５は、磁気ディスクドライブ２０４の制御で書き込まれたデータを記憶する。
Here, the
光ディスクドライブ２０６は、ＣＰＵ２０１の制御にしたがって光ディスク２０７に対するデータのリード／ライトを制御する。光ディスク２０７は、光ディスクドライブ２０６の制御で書き込まれたデータを記憶したり、光ディスク２０７に記憶されたデータをコンピュータに読み取らせたりする。
The
ディスプレイ２０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ２０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。 The display 208 displays data such as a document, an image, and function information as well as a cursor, an icon, or a tool box. As the display 208, for example, a CRT, a TFT liquid crystal display, a plasma display, or the like can be adopted.
インターフェース（以下、「Ｉ／Ｆ」と略する。）２０９は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク２１４に接続され、このネットワーク２１４を介して他の装置に接続される。そして、Ｉ／Ｆ２０９は、ネットワーク２１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
An interface (hereinafter abbreviated as “I / F”) 209 is connected to a
キーボード２１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス２１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
The
スキャナ２１２は、画像を光学的に読み取り、ホストマシン１００内に画像データを取り込む。なお、スキャナ２１２は、ＯＣＲ（Ｏｐｔｉｃａｌ Ｃｈａｒａｃｔｅｒ Ｒｅａｄｅｒ）機能を持たせてもよい。また、プリンタ２１３は、画像データや文書データを印刷する。プリンタ２１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
The
（ホストマシンの機能的構成）
つぎに、実施の形態にかかるホストマシン１００の機能的構成について説明する。図３は、ホストマシンの機能的構成を示すブロック図である。図３において、ホストマシン１００は、実行部３０１と、受付部３０２と、実行制御部３０３と、判定部３０４と、出力部３０５と、を含む構成である。
(Functional configuration of host machine)
Next, a functional configuration of the
この制御部となる機能（実行部３０１〜出力部３０５）は、具体的には、たとえば、図２に示したＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶されたプログラムをＣＰＵ２０１に実行させることにより、または、Ｉ／Ｆ２０９により、その機能を実現する。
Specifically, the functions (
実行部３０１は、ハードウェアモデルとソフトウェアモデルとのシステムレベルシミュレーションを実行する機能を有する。ここで、ハードウェアモデルとは、ハードウェアの機能をＣ／Ｃ＋＋、ＳｙｓｔｅｍＣなどで記述したプログラムによって実現するモデルである。ソフトウェアモデルとは、ハードウェアモデル内のＣＰＵ上で動作するプログラムである。
The
具体的には、たとえば、ＥＳＬシミュレータカーネル１０２（図１参照）が、システムレベルシミュレーションを実行する。そうすると、ハードウェアモデル１１０内のＣＰＵ１１１が実行され、ＣＰＵ１１１はその上で動作するアプリケーションプログラム１２３を実行する。なお、ＥＳＬシミュレータカーネル１０２は、システムレベルシミュレーションの実行を制御する機能を有している。
Specifically, for example, the ESL simulator kernel 102 (see FIG. 1) executes a system level simulation. Then, the
ＣＰＵ１１１は、アプリケーションプログラム１２３の特定の命令、または、命令列が実行された結果、システムレベルシミュレーションの実行を制御する特定のモジュールのモデル（制御用仮想デバイス１１４）に対してアクセス要求を出す機能を有する。バス１１５等は、マイクロプロセッサモデル（ＣＰＵ１１１）と制御用仮想デバイス１１４との間のアクセス要求を伝達する機能を有する。
The
受付部３０２は、システムレベルシミュレーションの実行を制御する特定のモジュールに対するアクセス要求を受け付ける機能を有する。ここで、特定のモジュールとは、たとえば、図１に示したハードウェアモデル１１０内の制御用仮想デバイス１１４である。なお、制御用仮想デバイス１１４は、システムレベルシミュレーションを制御するために付加されるソフトウェアモジュールであり、電子機器に実際に搭載される物理的なモジュールではない。
The accepting
特定の命令とは、たとえば、制御用仮想デバイス１１４の機能を利用するためのＡＰＩを呼び出すための命令または命令列である。アクセス要求とは、たとえば、制御用仮想デバイス１１４に割り当てられた特定のアドレスに対する書込要求である。また、特定のアドレスとは、たとえば、制御用仮想デバイス１１４が有するレジスタのアドレスであり、システムレベルシミュレーションに対する操作の内容と関連付けられている。
The specific instruction is, for example, an instruction or an instruction sequence for calling an API for using the function of the control
具体的には、たとえば、制御用仮想デバイス１１４が、特定のアドレスに対するＣＰＵ１１１からの書込要求を受け付ける。なお、上記レジスタは、たとえば、制御用仮想デバイス１１４での処理（操作）の起動指示、処理実行時の入力パラメータ、処理結果などを保持する。
Specifically, for example, the control
実行制御部３０３は、実行部３０１を制御して、システムレベルシミュレーションを実行制御する機能を有する。具体的には、たとえば、制御用仮想デバイス１１４が、特定のアドレスに対するＣＰＵ１１１からの書込要求に基づいて、実行部３０１に指示を出すなどして、システムレベルシミュレーションを実行制御する。
The
判定部３０４は、制御用仮想デバイス１１４の特定のアドレスに対して書き込まれた値に基づいて、システムレベルシミュレーションに対する操作の要否を判定する機能を有する。具体的には、たとえば、制御用仮想デバイス１１４が、特定のアドレスに対して書き込まれた値に基づいて、操作を実行するか否かを判定する。
The
この場合、実行制御部３０３は、判定された判定結果に基づいて、システムレベルシミュレーションに対する操作を実行する。具体的には、たとえば、制御用仮想デバイス１１４が、ＥＳＬシミュレータカーネル１０２を制御して、システムレベルシミュレーションに対する操作を実行する。
In this case, the
ここで、制御用仮想デバイス１１４の機能を実現するためのプログラムの記述例について説明する。図４は、制御用仮想デバイスの機能に関する記述例を示す説明図である。図４において、プログラム４００には、ＳｙｓｔｅｍＣを用いて記述された制御用仮想デバイス１１４の機能が示されている。
Here, a description example of a program for realizing the function of the control
具体的には、プログラム４００には、ｓｗｉｔｃｈ文を用いて、制御用仮想デバイス１１４の特定のアドレス『０ｘ００ＸＸ』に、特定の値『ＥＸＩＴ＿ＶＡＬＵＥ』が書き込まれた場合に実行される操作が記述されている。このプログラム４００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の機能を実現することができる。
Specifically, the
システムレベルシミュレーションに対する操作の内容は、制御用仮想デバイス１１４に割り当てられたアドレスと関連付けられている。このため、制御用仮想デバイス１１４が、特定のアドレスから操作の内容を判定し、そのアドレスに対して書き込まれた値から、その操作を実行するか否かを判定する。
The content of the operation for the system level simulation is associated with the address assigned to the control
以下、具体的な操作の内容の具体例（ｉ）〜（ｖ）を示す。（ｉ）実行制御部３０３は、判定された判定結果に基づいて、システムレベルシミュレーションの実行を終了させる。ここで、制御用仮想デバイス１１４の「終了」の機能を実現するためのプログラムの記述例について説明する。
Specific examples (i) to (v) of specific operation contents are shown below. (I) The
図５は、制御用仮想デバイスの終了の機能に関する記述例を示す説明図である。図５において、プログラム５００には、制御用仮想デバイス１１４のアドレス『０ｘ００１０』に対して、特定の値『ＥＸＩＴ＿ＶＡＬＵＥ』が書き込まれた場合に、システムレベルシミュレーションの実行を終了させるためのソースコードが記述されている。
FIG. 5 is an explanatory diagram illustrating a description example regarding the function of terminating the control virtual device. In FIG. 5, the
このプログラム５００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の「終了」の機能を実現することができる。これにより、ＣＰＵ１１１上で動作するアプリケーションプログラム１２３からシステムレベルシミュレーションの実行を終了させることができる。
By inserting the
（ｉｉ）実行制御部３０３は、判定された判定結果に基づいて、システムレベルシミュレーションのプロセスの優先度を制御する。ここで、制御用仮想デバイス１１４の「優先度制御」の機能を実現するためのプログラムの記述例について説明する。
(Ii) The
図６は、制御用仮想デバイスの優先度制御の機能に関する記述例を示す説明図である。図６において、プログラム６００には、制御用仮想デバイス１１４の特定のアドレス『０ｘ００２０』に対して特定の値が書き込まれた場合に、ｇｅｔｐｉｄ（）により取得されたプロセスＩＤのプロセスの優先度を変更して実行するソースコードが記述されている。
FIG. 6 is an explanatory diagram illustrating a description example regarding the priority control function of the control virtual device. In FIG. 6, when a specific value is written to a specific address “0x0020” of the control
具体的には、特定のアドレス『０ｘ００２０』に対して、特定の値『ＰＲＩＯＲＩＴＹ＿ＵＰ＿ＶＡＬＵＥ』が書き込まれた場合は、優先度を『−１０』してプロセスを実行する。また、特定のアドレス『０ｘ００２０』に対して、特定の値『ＰＲＩＯＲＩＴＹ＿ＤＯＷＮ＿ＶＡＬＵＥ』が書き込まれた場合は、優先度を『＋１０』してプロセスを実行する。また、特定のアドレス『０ｘ００２０』に対して、特定の値『ＰＲＩＯＲＩＴＹ＿ＳＥＴ＿ＶＡＬＵＥ』が書き込まれた場合は、優先度を『Ｐｖａｌｕｅ』に変更してプロセスを実行する。 Specifically, when a specific value “PRIORITY_UP_VALUE” is written to a specific address “0x0020”, the process is executed with a priority of “−10”. When a specific value “PRIORITY_DOWN_VALUE” is written for a specific address “0x0020”, the process is executed with a priority of “+10”. When a specific value “PRIORITY_SET_VALUE” is written for a specific address “0x0020”, the priority is changed to “Pvalue” and the process is executed.
このプログラム６００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の「優先度制御」の機能を実現することができる。これにより、ＣＰＵ１１１上で動作するアプリケーションプログラム１２３からシステムレベルシミュレーションのプロセスの優先度を変更することができる。
By inserting the
（ｉｉｉ）実行制御部３０３は、判定された判定結果に基づいて、システムレベルシミュレーションのプロセスのメモリイメージダンプを実行する。ここで、制御用仮想デバイス１１４の「システムレベルシミュレーションのプロセスのイメージダンプ」の機能を実現するためのプログラムの記述例について説明する。
(Iii) The
図７は、制御用仮想デバイスのイメージダンプの機能に関する記述例を示す説明図（その１）である。図７において、プログラム７００には、特定のアドレス『０ｘ００３０』に対して特定の値『ＣＯＲＥＤＵＭＰ＿ＶＡＬＵＥ』が書き込まれた場合に、システムレベルシミュレーションのプロセスのイメージダンプをするソースコードが記述されている。
FIG. 7 is an explanatory diagram (part 1) of a description example regarding the image dump function of the control virtual device. In FIG. 7, a
このプログラム７００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の「システムレベルシミュレーションのプロセスのイメージダンプ」の機能を実現することができる。これにより、ＣＰＵ１１１上で動作するアプリケーションプログラム１２３からシステムレベルシミュレーションのプロセスのイメージダンプをすることができる。
By inserting the
（ｉｖ）実行制御部３０３は、判定された判定結果に基づいて、ハードウェアモデル１１０内のメインメモリ１１２のモデルのイメージダンプを実行する。ここで、制御用仮想デバイス１１４の「メインメモリのモデルのイメージダンプ」の機能を実現するためのプログラムの記述例について説明する。
(Iv) The
図８は、制御用仮想デバイスのイメージダンプの機能に関する記述例を示す説明図（その２）である。図８において、プログラム８００には、特定のアドレス『０ｘ００４０』に対して特定の値『ＭＥＭＯＲＹＤＵＭＰ＿ＶＡＬＵＥ』が書き込まれた場合に、メインメモリ１１２のイメージダンプをするソースコードが記述されている。
FIG. 8 is an explanatory diagram (part 2) of a description example regarding the image dump function of the control virtual device. In FIG. 8, a
具体的には、『ｍｅｍｏｒｙ＿ａｄｄｒｅｓｓ』のメモリから『ｍｅｍ＿ｓｉｚｅ』バイト分のメモリの内容をファイル『ｍｅｍｏｒｙ＿ｄｕｍｐ＿ｆｉｌｅ』に出力する。なお、『ｍｅｍｏｒｙ＿ａｄｄｒｅｓｓ』はメインメモリ１１２の先頭アドレスであり、『ｍｅｍ＿ｓｉｚｅ』はイメージダンプするメモリサイズである。
Specifically, the memory contents of “mem_size” bytes from the memory of “memory_address” are output to the file “memory_dump_file”. Note that “memory_address” is the top address of the
このプログラム８００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の「メインメモリのモデルのイメージダンプ」の機能を実現することができる。これにより、ＣＰＵ１１１上で動作するアプリケーションプログラム１２３からメインメモリ１１２のイメージダンプをすることができる。
By inserting the
（ｖ）実行制御部３０３は、判定された判定結果に基づいて、システムレベルシミュレーションの実行を停止させる。ここで、制御用仮想デバイス１１４の「停止」の機能を実現するためのプログラムの記述例について説明する。
(V) The
図９は、制御用仮想デバイスの停止の機能に関する記述例を示す説明図である。図９において、プログラム９００には、特定のアドレス『０ｘ００５０』に対して特定の値『ＳＴＯＰ＿ＶＡＬＵＥ』が書き込まれた場合に、ｓｃ＿ｓｔｏｐ（）により、最上位階層であるｓｃ＿ｍａｉｎ（）に制御を戻すためのソースコードが記述されている。
FIG. 9 is an explanatory diagram illustrating a description example regarding the function of stopping the control virtual device. In FIG. 9, when a specific value “STOP_VALUE” is written to a specific address “0x0050”, the
このプログラム９００をハードウェアモデル１１０のプログラム記述に挿入することにより、制御用仮想デバイス１１４の「停止」の機能を実現することができる。これにより、ＣＰＵ１１１上で動作するアプリケーションプログラム１２３からシステムレベルシミュレーションの実行を停止させることができる。
By inserting the
出力部３０５は、実行部３０１によって実行された実行結果を出力する機能を有する。出力結果としては、たとえば、システムレベルシミュレーションの実行結果、デバッグ用の各種メモリのイメージダンプ結果などがある。具体的には、たとえば、出力部３０５が、メインメモリ１１２のメモリ内容をバイナリファイルなどのファイル形式で出力する。出力形式としては、たとえば、ディスプレイ２０８への表示、プリンタ２１３への印刷出力、Ｉ／Ｆ２０９による外部装置への送信がある。また、ＲＡＭ２０３、磁気ディスク２０５、光ディスク２０７などの記憶領域に記憶することとしてもよい。
The
（アクセス時間の短縮化）
ここで、ハードウェアモデル１１０内のＣＰＵ１１１から制御用仮想デバイス１１４にアクセスする際のアクセス時間について説明する。図１に示した例では、ＣＰＵ１１１は、バス１１５を介して、制御用仮想デバイス１１４の特定のアドレスに対してアクセスする。
(Reduction of access time)
Here, the access time when accessing the control
この場合、制御用仮想デバイス１１４に対するアクセスに時間がかかり（たとえば、１００［ｎｓ］）、システムレベルシミュレーションに対する操作に遅れが生じてしまう。これでは、システムレベルシミュレーションの実行を終了させる場合に、アクセス時間分だけシステムレベルシミュレーションが実行されてしまい、シミュレーション結果に影響を与えることになる。 In this case, it takes time to access the control virtual device 114 (for example, 100 [ns]), and a delay occurs in the operation for the system level simulation. In this case, when the execution of the system level simulation is ended, the system level simulation is executed for the access time, which affects the simulation result.
そこで、ハードウェアモデル１１０内のＣＰＵ１１１から制御用仮想デバイス１１４にアクセスするための専用のバスのモデルを構築する。図１０は、システムレベルシミュレーション装置のシステム構成図（その２）である。図１０において、ＣＰＵ１１１とバス１１５との間に仮想ブリッジ１００１が設けられ、ＣＰＵ１１１と制御用仮想デバイス１１４とを接続する制御用バス１００２が構築されている。
Therefore, a dedicated bus model for accessing the control
ＣＰＵ１１１は、この制御用バス１００２を介して制御用仮想デバイス１１４にアクセスすることにより、アクセス時間を０時間（デルタ０時間）に短縮することができる。このように、ＣＰＵ１１１から制御用仮想デバイス１１４に対して、０時間でアクセス可能にすることにより、システムレベルシミュレーションに影響を与えることなく、その実行を制御することができる。なお、「時間」とは、シミュレーションにおける時間をあらわしている。
The
（ホストマシンのシミュレーション制御処理手順）
つぎに、実施の形態にかかるホストマシン１００のシミュレーション制御処理手順について説明する。図１１は、ホストマシンのシミュレーション制御処理手順の一例を示すフローチャートである。
(Host machine simulation control processing procedure)
Next, a simulation control processing procedure of the
図１１のフローチャートにおいて、まず、実行部３０１により、ハードウェアモデル１１０とソフトウェアモデル１２０とのシステムレベルシミュレーションを実行開始する（ステップＳ１１０１）。このあと、受付部３０２により、ＣＰＵ１１１から制御用仮想デバイス１１４の特定のアドレスに対する書込要求を受け付けたか否かを判断する（ステップＳ１１０２）。
In the flowchart of FIG. 11, first, the
ここで、書込要求を受け付けるのを待って（ステップＳ１１０２：Ｎｏ）、受け付けた場合（ステップＳ１１０２：Ｙｅｓ）、判定部３０４により、書込先のアドレスからシステムレベルシミュレーションに対する操作を特定する（ステップＳ１１０３）。そして、判定部３０４により、そのアドレスに対して特定の値が書き込まれたか否かを判定する（ステップＳ１１０４）。
Here, after waiting for a write request to be accepted (step S1102: No), if accepted (step S1102: Yes), the
ここで、特定の値が書き込まれた場合（ステップＳ１１０４：Ｙｅｓ）、実行制御部３０３により、実行部３０１を制御して、ステップＳ１１０３において特定された操作を実行して（ステップＳ１１０５）、本フローチャートによる一連の処理を終了する。一方、特定の値が書き込まれていない場合は（ステップＳ１１０４：Ｎｏ）、ステップＳ１１０２に戻る。
If a specific value is written (step S1104: YES), the
これにより、ハードウェアモデル１１０内のＣＰＵ１１１上で動作しているアプリケーションプログラム１２３から、システムレベルシミュレーションの実行を制御することができる。
As a result, the execution of the system level simulation can be controlled from the
つぎに、図５〜図９に示した制御用仮想デバイス１１４の記述例に基づくシミュレーション制御処理の具体的な処理手順について説明する。図１２および図１３は、シミュレーション制御処理の具体的な処理手順の一例を示すフローチャートである。
Next, a specific processing procedure of the simulation control process based on the description example of the control
図１２のフローチャートにおいて、まず、ＥＳＬシミュレータカーネル１０２により、ハードウェアモデル１１０とソフトウェアモデル１２０とのシステムレベルシミュレーションを実行開始する（ステップＳ１２０１）。このあと、制御用仮想デバイス１１４により、特定のアドレスに対する書込要求を受け付けたか否かを判断する（ステップＳ１２０２）。
In the flowchart of FIG. 12, first, the
ここで、特定のアドレスに対する書込要求を受け付けるのを待って（ステップＳ１２０２：Ｎｏ）、受け付けた場合（ステップＳ１２０２Ｙｅｓ）、制御用仮想デバイス１１４により、書込先のアドレスは『０ｘ００１０』か否かを判断する（ステップＳ１２０３）。ここで、アドレスが『０ｘ００１０』の場合（ステップＳ１２０３：Ｙｅｓ）、制御用仮想デバイス１１４により、書き込まれた値は『ＥＸＩＴ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２０４）。
Here, after waiting for a write request for a specific address to be accepted (step S1202: No), if accepted (step S1202 Yes), the control
ここで、書き込まれた値が『ＥＸＩＴ＿ＶＡＬＵＥ』の場合（ステップＳ１２０４：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、システムレベルシミュレーションの実行を終了させて（ステップＳ１２０５）、本フローチャートによる一連の処理を終了する。一方、書き込まれた値が『ＥＸＩＴ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２０４：Ｎｏ）、ステップＳ１２０２に戻る。
If the written value is “EXIT_VALUE” (step S1204: Yes), the control
また、ステップＳ１２０３において、アドレスが『０ｘ００１０』ではない場合（ステップＳ１２０３：Ｎｏ）、制御用仮想デバイス１１４により、書込先のアドレスは『０ｘ００２０』か否かを判断する（ステップＳ１２０６）。
If the address is not “0x0010” in step S1203 (step S1203: No), the control
ここで、アドレスが『０ｘ００２０』の場合（ステップＳ１２０６：Ｙｅｓ）、制御用仮想デバイス１１４により、書き込まれた値は『ＰＲＩＯＲＩＴＹ＿ＵＰ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２０７）。
If the address is “0x0020” (step S1206: Yes), the control
そして、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＵＰ＿ＶＡＬＵＥ』の場合（ステップＳ１２０７：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、ｇｅｔｐｉｄ（）により取得されたプロセスＩＤのプロセスの優先度を『−１０』してプロセスを実行して（ステップＳ１２０８）、本フローチャートによる一連の処理を終了する。
If the written value is “PRIORITY_UP_VALUE” (step S1207: Yes), the control
一方、ステップＳ１２０７において、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＵＰ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２０７：Ｎｏ）、制御用仮想デバイス１１４により、書き込まれた値は『ＰＲＩＯＲＩＴＹ＿ＤＯＷＮ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２０９）。
On the other hand, if the written value is not “PRIORITY_UP_VALUE” in step S1207 (step S1207: No), the control
そして、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＤＯＷＮ＿ＶＡＬＵＥ』の場合（ステップＳ１２０９：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、ｇｅｔｐｉｄ（）により取得されたプロセスＩＤのプロセスの優先度を『＋１０』してプロセスを実行して（ステップＳ１２１０）、本フローチャートによる一連の処理を終了する。
When the written value is “PRIORITY_DOWN_VALUE” (step S1209: Yes), the control
一方、ステップＳ１２０９において、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＤＯＷＮ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２０９：Ｎｏ）、制御用仮想デバイス１１４により、書き込まれた値は『ＰＲＩＯＲＩＴＹ＿ＳＥＴ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２１１）。
On the other hand, if the written value is not “PRIORITY_DOWN_VALUE” in step S1209 (step S1209: No), the control
そして、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＳＥＴ＿ＶＡＬＵＥ』の場合（ステップＳ１２１１：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、ｇｅｔｐｉｄ（）により取得されたプロセスＩＤのプロセスの優先度を『Ｐｖａｌｕｅ』に変更してプロセスを実行し（ステップＳ１２１２）、本フローチャートによる一連の処理を終了する。
If the written value is “PRIORITY_SET_VALUE” (step S1211: Yes), the control
一方、ステップＳ１２１１において、書き込まれた値が『ＰＲＩＯＲＩＴＹ＿ＳＥＴ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２１１：Ｎｏ）、ステップＳ１２０２に戻る。また、ステップＳ１２０６において、書込先のアドレスが『０ｘ００２０』ではない場合（ステップＳ１２０６：Ｎｏ）、図１３に示すステップＳ１２１３に移行する。 On the other hand, if the written value is not “PRIORITY_SET_VALUE” in step S1211, the process returns to step S1202. If the write destination address is not “0x0020” in step S1206 (step S1206: No), the process proceeds to step S1213 shown in FIG.
図１３のフローチャートにおいて、まず、制御用仮想デバイス１１４により、書込先のアドレスは『０ｘ００３０』か否かを判断する（ステップＳ１２１３）。ここで、アドレスが『０ｘ００３０』の場合（ステップＳ１２１３：Ｙｅｓ）、制御用仮想デバイス１１４により、書き込まれた値は『ＣＯＲＥＤＵＭＰ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２１４）。
In the flowchart of FIG. 13, first, the control
そして、書き込まれた値が『ＣＯＲＥＤＵＭＰ＿ＶＡＬＵＥ』の場合（ステップＳ１２１４：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、システムレベルシミュレーションのプロセスのイメージダンプをして（ステップＳ１２１５）、本フローチャートによる一連の処理を終了する。一方、書き込まれた値が『ＣＯＲＥＤＵＭＰ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２１４：Ｎｏ）、図１２に示したステップＳ１２０２に移行する。
If the written value is “COREDUMP_VALUE” (step S1214: Yes), the control
また、ステップＳ１２１３において、書込先のアドレスが『０ｘ００３０』ではない場合（ステップＳ１２１３：Ｎｏ）、制御用仮想デバイス１１４により、書込先のアドレスは『０ｘ００４０』か否かを判断する（ステップＳ１２１６）。ここで、アドレスが『０ｘ００４０』の場合（ステップＳ１２１６：Ｙｅｓ）、制御用仮想デバイス１１４により、書き込まれた値は『ＭＥＭＯＲＹＤＵＭＰ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２１７）。
If the write destination address is not “0x0030” in step S1213 (step S1213: No), the control
そして、書き込まれた値が『ＭＥＭＯＲＹＤＵＭＰ＿ＶＡＬＵＥ』の場合（ステップＳ１２１７：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、ハードウェアモデル１１０内のメインメモリ１１２のイメージダンプをして（ステップＳ１２１８）、本フローチャートによる一連の処理を終了する。一方、書き込まれた値が『ＭＥＭＯＲＹＤＵＭＰ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２１７：Ｎｏ）、図１２に示したステップＳ１２０２に移行する。
If the written value is “MEMORY DUMP_VALUE” (step S1217: Yes), the control
また、ステップＳ１２１６において、書込先のアドレスが『０ｘ００４０』ではない場合（ステップＳ１２１６：Ｎｏ）、制御用仮想デバイス１１４により、書込先のアドレスは『０ｘ００５０』か否かを判断する（ステップＳ１２１９）。ここで、アドレスが『０ｘ００５０』の場合（ステップＳ１２１９：Ｙｅｓ）、制御用仮想デバイス１１４により、書き込まれた値は『ＳＴＯＰ＿ＶＡＬＵＥ』か否かを判断する（ステップＳ１２２０）。
If the write destination address is not “0x0040” in step S1216 (step S1216: No), the control
そして、書き込まれた値が『ＳＴＯＰ＿ＶＡＬＵＥ』の場合（ステップＳ１２２０：Ｙｅｓ）、制御用仮想デバイス１１４により、ＥＳＬシミュレータカーネル１０２を制御して、システムレベルシミュレーションの実行を停止させて（ステップＳ１２２１）、本フローチャートによる一連の処理を終了する。
If the written value is “STOP_VALUE” (step S1220: Yes), the control
一方、書き込まれた値が『ＳＴＯＰ＿ＶＡＬＵＥ』ではない場合（ステップＳ１２２０：Ｎｏ）、図１２に示したステップＳ１２０２に移行する。また、ステップＳ１２１９において、書込先のアドレスが『０ｘ００５０』ではない場合（ステップＳ１２１９：Ｎｏ）、図１２に示したステップＳ１２０２に移行する。 On the other hand, when the written value is not “STOP_VALUE” (step S1220: No), the process proceeds to step S1202 shown in FIG. If the write destination address is not “0x0050” in step S1219 (step S1219: No), the process proceeds to step S1202 shown in FIG.
これにより、ユーザが期待したアプリケーションプログラム１２３の特定のポイントで、システムレベルシミュレーションに対する操作（上述した（ｉ）〜（ｖ）の機能）を実行することができる。
Thereby, the operation (functions (i) to (v) described above) for the system level simulation can be executed at a specific point of the
以上説明したように、本実施の形態によれば、ハードウェアモデル１１０内のＣＰＵ１１１上で動作しているアプリケーションプログラム１２３から、システムレベルシミュレーションを制御することができる。これにより、アプリケーションプログラム１２３の特定のポイントでシステムレベルシミュレーションを終了させる場合などに、特定のポイントまで実行されるのをユーザが監視するなどの面倒な作業が不要となる。
As described above, according to the present embodiment, the system level simulation can be controlled from the
また、特定のポイントまで実行されたことをユーザが見過ごしてシステムレベルシミュレーションをやり直すなどの手戻りを防ぐことができる。さらに、システムレベルシミュレーションの処理の効率化を図ることができ、限られた計算機リソースやライセンスリソースを有効活用することができる。 Further, it is possible to prevent rework such as the user overlooking the execution to a specific point and redoing the system level simulation. Furthermore, the efficiency of the system level simulation process can be improved, and limited computer resources and license resources can be used effectively.
以上のことから、このシミュレーション制御プログラム、シミュレーション装置、およびシミュレーション制御方法によれば、システムレベルシミュレーションにかかる作業負担の軽減化およびシミュレーション期間の短縮化を図ることができる。 From the above, according to the simulation control program, the simulation apparatus, and the simulation control method, it is possible to reduce the work load for the system level simulation and shorten the simulation period.
なお、本実施の形態で説明したシミュレーション制御方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、このプログラムは、インターネットなどのネットワークを介して配布することが可能であってもよい。 The simulation control method described in this embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. This program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer. The program may be distributed via a network such as the Internet.
上述した実施の形態に関し、さらに以下の付記を開示する。 The following additional notes are disclosed with respect to the embodiment described above.
（付記１）コンピュータをシステムレベルシミュレーション装置として機能させるために、
ハードウェアモデルとソフトウェアモデルとを持つシステムレベルシミュレーションを実行制御する手段として、
前記コンピュータが、前記ハードウェアモデルを実行するための実行手段を有し、
前記ハードウェアモデル内に、
マイクロプロセッサモデルと、
前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルと、
前記マイクロプロセッサモデルと前記特定のモジュールのモデルとの間のバスと、を有し、
前記ソフトウェアモデル内に、
前記特定のモジュールを操作する特定の命令、または、命令列を有し、
前記マイクロプロセッサモデルが前記特定の命令、または、前記命令列を実行した結果、前記特定のモジュールのモデルに対してアクセス要求を出す送出手段と、
前記アクセス要求を伝達する伝達手段と、
前記特定のモジュールのモデルに対するアクセス要求を受け付ける受付手段と、
前記受付手段によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行制御する実行制御手段と、
を持つことを特徴とするシミュレーション制御プログラム。
(Appendix 1) In order for a computer to function as a system level simulation device,
As a means to control the execution of system level simulation with hardware model and software model,
The computer has execution means for executing the hardware model;
Within the hardware model,
A microprocessor model,
A model of a particular module that controls the execution of the system level simulation;
A bus between the microprocessor model and the model of the particular module;
Within the software model,
A specific instruction for operating the specific module, or an instruction sequence;
Sending means for issuing an access request to the model of the specific module as a result of the microprocessor model executing the specific instruction or the instruction sequence;
A transmission means for transmitting the access request;
Receiving means for receiving an access request for the model of the specific module;
An execution control means for controlling the execution means to control the execution of the system level simulation when the access request is received by the reception means;
A simulation control program characterized by having
（付記２）前記受付手段は、
前記特定のモジュールに割り当てられた特定のアドレスに対する書込要求を受け付け、
前記実行制御手段は、
前記特定のアドレスに対する書込要求に基づいて、前記実行手段を制御して、前記システムレベルシミュレーションを実行制御することを特徴とする付記１に記載のシミュレーション制御プログラム。
(Appendix 2) The accepting means is:
Accepts a write request for a specific address assigned to the specific module;
The execution control means includes
The simulation control program according to
（付記３）前記コンピュータを、
前記特定のアドレスに対して書き込まれた値に基づいて、前記システムレベルシミュレーションに対する操作の要否を判定する判定手段として機能させ、
前記実行制御手段は、
前記判定手段によって判定された判定結果に基づいて、前記システムレベルシミュレーションに対する操作を実行することを特徴とする付記２に記載のシミュレーション制御プログラム。
(Appendix 3)
Based on a value written for the specific address, function as a determination unit that determines whether or not an operation for the system level simulation is necessary,
The execution control means includes
The simulation control program according to
（付記４）前記実行制御手段は、
前記判定結果に基づいて、前記システムレベルシミュレーションの実行を終了させることを特徴とする付記３に記載のシミュレーション制御プログラム。
(Supplementary Note 4) The execution control means includes:
The simulation control program according to
（付記５）前記実行制御手段は、
前記判定結果に基づいて、前記システムレベルシミュレーションのプロセスの優先度を変更することを特徴とする付記３または４に記載のシミュレーション制御プログラム。
(Supplementary Note 5) The execution control means includes:
The simulation control program according to
（付記６）前記実行制御手段は、
前記判定結果に基づいて、前記システムレベルシミュレーションのプロセスのメモリイメージダンプをすることを特徴とする付記３〜５のいずれか一つに記載のシミュレーション制御プログラム。
(Appendix 6) The execution control means includes:
6. The simulation control program according to any one of
（付記７）前記実行制御手段は、
前記判定結果に基づいて、前記ハードウェアモデル内のメインメモリのメモリイメージダンプをすることを特徴とする付記３〜６のいずれか一つに記載のシミュレーション制御プログラム。
(Appendix 7) The execution control means includes:
The simulation control program according to any one of
（付記８）前記実行制御手段は、
前記判定結果に基づいて、前記システムレベルシミュレーションの実行を停止させることを特徴とする付記３〜７のいずれか一つに記載のシミュレーション制御プログラム。
(Supplementary Note 8) The execution control means includes:
The simulation control program according to any one of
（付記９）前記ハードウェアモデル内のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のモデルと前記特定のモジュールのモデルとが０時間でアクセス可能なバスのモデルで接続されており、
前記受付手段は、
前記バスのモデルを介して、前記特定のモジュールのモデルに対するアクセス要求を受け付けることを特徴とする付記１〜８のいずれか一つに記載のシミュレーション制御プログラム。
(Supplementary note 9) A CPU (Central Processing Unit) model in the hardware model and a model of the specific module are connected by a bus model accessible in 0 hours,
The accepting means is
The simulation control program according to any one of
（付記１０）前記特定の命令は、前記特定のモジュールを呼び出すためのＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｆａｃｅ）であることを特徴とする付記１〜９のいずれか一つに記載のシミュレーション制御プログラム。
(Supplementary note 10) The simulation control program according to any one of
（付記１１）ハードウェアモデルとソフトウェアモデルとのシステムレベルシミュレーションを実行する実行手段と、
前記ソフトウェアモデル内の特定の命令が実行された結果、前記ハードウェアモデル内のモジュールのモデルのうち前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルに対するアクセス要求を受け付ける受付手段と、
前記受付手段によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行する実行制御手段と、
を備えることを特徴とするシミュレーション装置。
(Supplementary Note 11) Execution means for executing a system level simulation of a hardware model and a software model;
As a result of execution of a specific instruction in the software model, accepting means for receiving an access request for a model of a specific module that controls execution of the system level simulation among models of the module in the hardware model;
An execution control means for controlling the execution means to execute the system level simulation when the access request is received by the reception means;
A simulation apparatus comprising:
（付記１２）制御手段、記憶手段、およびハードウェアモデルとソフトウェアモデルとのシステムレベルシミュレーションを実行する実行手段を備えるコンピュータが、
前記制御手段により、前記ソフトウェアモデル内の特定の命令が実行された結果、前記ハードウェアモデル内のモジュールのモデルのうち前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルに対するアクセス要求を受け付けて、前記記憶手段に記憶する受付工程と、
前記制御手段により、前記受付工程によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行する制御工程と、
を実行することを特徴とするシミュレーション制御方法。
(Supplementary note 12) A computer comprising control means, storage means, and execution means for executing a system level simulation of a hardware model and a software model,
As a result of execution of a specific instruction in the software model by the control means, an access request to a specific module model that controls execution of the system level simulation among modules of the hardware model is received. A receiving step for storing in the storage means;
When the access request is received by the control unit by the control unit, the control unit executes the system level simulation by controlling the execution unit;
The simulation control method characterized by performing.
１００ ホストマシン
１０１，１２１ ＯＳ
１０２ ＥＳＬシミュレータカーネル
１０３ ＳｙｓｔｅｍＣライブラリ
１１０ ハードウェアモデル
１１１，２０１ ＣＰＵ
１１２ メインメモリ
１１３ 周辺デバイス
１１４ 制御用仮想デバイス
１２０ ソフトウェアモデル
１２２ 制御用仮想デバイスドライバ
１２３ アプリケーションプログラム
３０１ 実行部
３０２ 受付部
３０３ 実行制御部
３０４ 判定部
３０５ 出力部
100
102
DESCRIPTION OF
Claims (8)
ハードウェアモデルとソフトウェアモデルとを持つシステムレベルシミュレーションを実行制御する手段として、
前記コンピュータが、前記ハードウェアモデルを実行するための実行手段を有し、
前記ハードウェアモデル内に、
マイクロプロセッサモデルと、
前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルと、
前記マイクロプロセッサモデルと前記特定のモジュールのモデルとの間のバスと、を有し、
前記ソフトウェアモデル内に、
前記特定のモジュールを操作する特定の命令、または、命令列を有し、
前記マイクロプロセッサモデルが前記特定の命令、または、前記命令列を実行した結果、前記特定のモジュールのモデルに対してアクセス要求を出す送出手段と、
前記アクセス要求を伝達する伝達手段と、
前記特定のモジュールのモデルに対するアクセス要求を受け付ける受付手段と、
前記受付手段によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行制御する実行制御手段と、
を持つことを特徴とするシミュレーション制御プログラム。 In order for a computer to function as a system level simulation device,
As a means to control the execution of system level simulation with hardware model and software model,
The computer has execution means for executing the hardware model;
Within the hardware model,
A microprocessor model,
A model of a particular module that controls the execution of the system level simulation;
A bus between the microprocessor model and the model of the particular module;
Within the software model,
A specific instruction for operating the specific module, or an instruction sequence;
Sending means for issuing an access request to the model of the specific module as a result of the microprocessor model executing the specific instruction or the instruction sequence;
A transmission means for transmitting the access request;
Receiving means for receiving an access request for the model of the specific module;
An execution control means for controlling the execution means to control the execution of the system level simulation when the access request is received by the reception means;
A simulation control program characterized by having
前記特定のモジュールに割り当てられた特定のアドレスに対する書込要求を受け付け、
前記実行制御手段は、
前記特定のアドレスに対する書込要求に基づいて、前記実行手段を制御して、前記システムレベルシミュレーションを実行制御することを特徴とする請求項１に記載のシミュレーション制御プログラム。 The accepting means is
Accepts a write request for a specific address assigned to the specific module;
The execution control means includes
The simulation control program according to claim 1, wherein the system level simulation is controlled by controlling the execution unit based on a write request for the specific address.
前記特定のアドレスに対して書き込まれた値に基づいて、前記システムレベルシミュレーションに対する操作の要否を判定する判定手段として機能させ、
前記実行制御手段は、
前記判定手段によって判定された判定結果に基づいて、前記システムレベルシミュレーションに対する操作を実行することを特徴とする請求項２に記載のシミュレーション制御プログラム。 The computer,
Based on a value written to the specific address, function as a determination unit that determines whether or not an operation for the system level simulation is necessary,
The execution control means includes
The simulation control program according to claim 2, wherein an operation for the system level simulation is executed based on a determination result determined by the determination unit.
前記判定結果に基づいて、前記システムレベルシミュレーションの実行を終了させることを特徴とする請求項３に記載のシミュレーション制御プログラム。 The execution control means includes
The simulation control program according to claim 3, wherein execution of the system level simulation is terminated based on the determination result.
前記判定結果に基づいて、前記システムレベルシミュレーションのプロセスの優先度を変更することを特徴とする請求項３または４に記載のシミュレーション制御プログラム。 The execution control means includes
5. The simulation control program according to claim 3, wherein the priority of the system level simulation process is changed based on the determination result.
前記判定結果に基づいて、前記システムレベルシミュレーションのプロセスのメモリイメージダンプをすることを特徴とする請求項３〜５のいずれか一つに記載のシミュレーション制御プログラム。 The execution control means includes
6. The simulation control program according to claim 3, wherein a memory image dump of the system level simulation process is performed based on the determination result.
前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルに対するアクセス要求を受け付ける受付手段と、
前記受付手段によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行する実行制御手段と、
を備えることを特徴とするシミュレーション装置。 An execution means for performing a system level simulation of the hardware model and the software model;
Receiving means for receiving an access request for a model of a specific module that controls execution of the system level simulation;
An execution control means for controlling the execution means to execute the system level simulation when the access request is received by the reception means;
A simulation apparatus comprising:
前記制御手段により、前記ソフトウェアモデル内の特定の命令が実行された結果、前記ハードウェアモデル内のモジュールのモデルのうち前記システムレベルシミュレーションの実行を制御する特定のモジュールのモデルに対するアクセス要求を受け付けて、前記記憶手段に記憶する受付工程と、
前記制御手段により、前記受付工程によって前記アクセス要求を受け付けた場合、前記実行手段を制御して、前記システムレベルシミュレーションを実行する制御工程と、
を実行することを特徴とするシミュレーション制御方法。 A computer comprising control means, storage means, and execution means for executing a system level simulation of a hardware model and a software model,
As a result of execution of a specific instruction in the software model by the control means, an access request to a specific module model that controls execution of the system level simulation among modules of the hardware model is received. A receiving step for storing in the storage means;
When the access request is received by the control unit by the control unit, the control unit executes the system level simulation by controlling the execution unit;
The simulation control method characterized by performing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022799A JP5262774B2 (en) | 2009-02-03 | 2009-02-03 | Simulation control program, simulation apparatus, and simulation control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022799A JP5262774B2 (en) | 2009-02-03 | 2009-02-03 | Simulation control program, simulation apparatus, and simulation control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010181961A true JP2010181961A (en) | 2010-08-19 |
| JP5262774B2 JP5262774B2 (en) | 2013-08-14 |
Family
ID=42763525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009022799A Expired - Fee Related JP5262774B2 (en) | 2009-02-03 | 2009-02-03 | Simulation control program, simulation apparatus, and simulation control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5262774B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012155515A (en) * | 2011-01-26 | 2012-08-16 | Renesas Electronics Corp | Source device driver and method for creating execution module |
| US20140325516A1 (en) * | 2011-02-15 | 2014-10-30 | Commissariat A L'energie Atomique Et Aux Energies Al Ternatives | Device for accelerating the execution of a c system simulation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003108621A (en) * | 2001-06-21 | 2003-04-11 | Hitachi Ltd | Variable accuracy mode in microprocessor simulation |
| JP2006079464A (en) * | 2004-09-10 | 2006-03-23 | Canon Inc | Simulation apparatus and simulation method |
| JP2006343942A (en) * | 2005-06-08 | 2006-12-21 | Nec Electronics Corp | Bus system design method and device |
-
2009
- 2009-02-03 JP JP2009022799A patent/JP5262774B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003108621A (en) * | 2001-06-21 | 2003-04-11 | Hitachi Ltd | Variable accuracy mode in microprocessor simulation |
| JP2006079464A (en) * | 2004-09-10 | 2006-03-23 | Canon Inc | Simulation apparatus and simulation method |
| JP2006343942A (en) * | 2005-06-08 | 2006-12-21 | Nec Electronics Corp | Bus system design method and device |
Non-Patent Citations (2)
| Title |
|---|
| CSNG200700980015; 柴田 誠也， 本田 晋也， 冨山 宏之， 高田 広章: 'ＲＴＯＳシミュレータとＦＰＧＡを用いた組込みシステムの検証環境' ＤＡシンポジウム ２００７ 第２００７巻, 20070829, 第１５１-１５６頁, 社団法人情報処理学会 * |
| JPN6012062972; 柴田 誠也， 本田 晋也， 冨山 宏之， 高田 広章: 'ＲＴＯＳシミュレータとＦＰＧＡを用いた組込みシステムの検証環境' ＤＡシンポジウム ２００７ 第２００７巻, 20070829, 第１５１-１５６頁, 社団法人情報処理学会 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012155515A (en) * | 2011-01-26 | 2012-08-16 | Renesas Electronics Corp | Source device driver and method for creating execution module |
| US20140325516A1 (en) * | 2011-02-15 | 2014-10-30 | Commissariat A L'energie Atomique Et Aux Energies Al Ternatives | Device for accelerating the execution of a c system simulation |
| US9612863B2 (en) * | 2011-02-15 | 2017-04-04 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Hardware device for accelerating the execution of a systemC simulation in a dynamic manner during the simulation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5262774B2 (en) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI400652B (en) | Dual operating system parallel processing methods, recording media and computer program products | |
| JP4667206B2 (en) | Multi-core model simulation program, recording medium storing the program, multi-core model simulator, and multi-core model simulation method | |
| CN111104269B (en) | UART interface-based processor debugging method and system | |
| US20060143523A1 (en) | Apparatus and method for debugging embedded software | |
| JP3822044B2 (en) | Design verification system, design verification method, and computer-readable recording medium storing design verification program | |
| KR20040063837A (en) | Method and system for recording macros in a language independent syntax | |
| US7676774B2 (en) | System LSI verification system and system LSI verification method | |
| JP5444724B2 (en) | Verification support program, information processing apparatus, and verification support method | |
| JP5262774B2 (en) | Simulation control program, simulation apparatus, and simulation control method | |
| JP2002366602A (en) | Simulation method, system and program for software and hardware | |
| JP5830955B2 (en) | Verification device, verification method, and verification program | |
| US11544436B1 (en) | Hardware-software interaction testing using formal verification | |
| US6766510B2 (en) | Application program developing system, application program developing method, and recording medium in which application program developing program is stored | |
| CN102043677B (en) | Parallel processing method for dual-operation system | |
| JP2010152645A (en) | Simulation support program, simulation device, and simulation support method | |
| JP2006023852A (en) | Method for creating software validation model | |
| CN100492299C (en) | Embedded software developing method and system | |
| JP5262909B2 (en) | Verification support program, verification support apparatus, and verification support method | |
| JP4820654B2 (en) | Cycle simulation method, cycle simulation program, recording medium recording the program, and cycle simulator | |
| JP2013020425A (en) | Hardware and software cooperative verification method using open source software | |
| JP2013080386A (en) | Information processing device and address management method | |
| CN111045665B (en) | UML-based GPU command processor | |
| CN103164325A (en) | Control coding method and control coding device | |
| CN102375674B (en) | Signal conditioning package | |
| JP4421498B2 (en) | program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |