JP2010181942A - System and method for providing information on estimation of replacement from pld/cpld to microcomputer - Google Patents
System and method for providing information on estimation of replacement from pld/cpld to microcomputer Download PDFInfo
- Publication number
- JP2010181942A JP2010181942A JP2009022533A JP2009022533A JP2010181942A JP 2010181942 A JP2010181942 A JP 2010181942A JP 2009022533 A JP2009022533 A JP 2009022533A JP 2009022533 A JP2009022533 A JP 2009022533A JP 2010181942 A JP2010181942 A JP 2010181942A
- Authority
- JP
- Japan
- Prior art keywords
- information
- hardware
- pld
- cpld
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、所定の情報処理を行う電子機器において、ハードウェア的な構成をソフトウェア的な構成に置換する際の指標となる見積情報を提供するPLD/CPLDからマイコンへの置換え見積の情報提供システム及び方法に関するものである。 The present invention provides an information providing system for replacement estimation from a PLD / CPLD to a microcomputer that provides estimation information as an index for replacing a hardware configuration with a software configuration in an electronic device that performs predetermined information processing. And a method.
所定の情報処理を行う電子機器においては、PLD(Programmable Logic Device)/CPLD(Complex Programmable Logic Device)等のハードウェア的な構成を、プログラムの制御により動作するマイクロプロセッサを用いたソフトウェア的な構成に置換することができる。このようなハードウェアからソフトウェアへの置換を行うことにより、ミリ秒オーダーの制御なら複雑な制御ができたり、処理内容を容易に変更したりすることが可能となる。また、近年コストパフォーマンスのよいマイクロプロセッサが普及されていることにより、コストダウン等を図る上でもソフトウェアへの置き換えが有効となっている。 In an electronic device that performs predetermined information processing, a hardware configuration such as PLD (Programmable Logic Device) / CPLD (Complex Programmable Logic Device) is changed to a software configuration using a microprocessor that operates under program control. Can be replaced. By performing such replacement from hardware to software, it is possible to perform complex control or easily change processing contents if the control is on the order of milliseconds. In recent years, microprocessors with good cost performance have become widespread, so that replacement with software is effective in reducing costs.
このような置き換え技術に関して、いくつかの先行技術が開示されている。特許文献1は、ラダー言語、SFC等のプログラマブルコントローラ用言語で記述したシーケンス制御記述を与えるだけで、集積回路の積和論理回路部に対するプログラミングを行う構成を開示している。特許文献2は、FPGA用に作成した回路図の各階層に対して階層接続用のコネクタを入力することにより、各階層単位に論理合成ツールへ読み込ませること等が可能となる構成を開示している。特許文献3は、設計済みの部分回路と対応するPLDの実回路の組み合わせをデータベースに多数記憶し、設計された論理回路を部分回路に分割し、該部分回路に対応するPLDの実回路を割り付けていくことにより、論理回路全体を実際の回路に変換する構成を開示している。特許文献4は、予め演算毎、プロセッサ毎に所要実行時間を算出し、更に演算毎、テクノロジ毎に所要回路規模を算出しておき、所望のプログラムを構成する演算毎に、該当するプロセッサの上記所要実行時間、或いは該当するテクノロジの所要回路規模を当てはめることで、装置全体についての所要実行時間、及び所要回路規模を算出する構成を開示している。特許文献5は、論理システム全体をプログラム言語にて記述した論理システム記述プログラムから中間コードを生成し、専用ハードウェア性能テーブルとプロセッサの命令毎の性能テーブルを参照しながら中間コードからプロセッサで実行される命令系列の生成と性能見積値を算出する構成を開示している。
Several prior arts have been disclosed for such replacement techniques.
機器の設計者等は、上記のような置き換え作業を行うに際して、機能面、コスト面等から様々な判断をするための情報が必要となる。しかしながら、上記先行技術によっては、複雑なデータベースを管理したり、様々な設定条件を入力したりといった多大な手間、設備等が必要であり、設計者等は、上記のような情報を簡便に入手することができなかった。 A device designer or the like needs information for making various judgments in terms of function, cost, and the like when performing the above replacement work. However, depending on the prior art described above, it requires a lot of labor and facilities such as managing a complicated database and inputting various setting conditions, and designers can easily obtain the above information. I couldn't.
上記課題の解決を図る本発明は、論理回路を含むハードウェア要素により構成されるハードウェア構成部を、プログラムに従い動作するマイクロプロセッサを含んで構成されるソフトウェア構成部に置換する際の指標となる見積情報を提供する情報提供システムであって、前記ハードウェア要素に関する情報を入力するハードウェア情報入力手段と、前記ハードウェア要素に関する情報と、前記マイクロプロセッサの構成要素に関する情報とが関連付けられてなる換算データベースと、前記換算データベースに基づいて、前記ハードウェア構成部に相当する処理能力を備える前記マイクロプロセッサの構成を想定するソフトウェア構成部想定手段と、前記ハードウェア情報入力手段により入力された情報、及び前記ソフトウェア構成部想定手段により生成された情報に基づいて、前記見積情報を生成する見積情報生成手段とを備えるものである。 The present invention for solving the above-mentioned problems serves as an index for replacing a hardware component composed of hardware elements including a logic circuit with a software component composed of a microprocessor operating according to a program. An information providing system for providing estimate information, wherein hardware information input means for inputting information relating to the hardware element, information relating to the hardware element, and information relating to a component of the microprocessor are associated with each other. Based on the conversion database, based on the conversion database, software component assumption means that assumes the configuration of the microprocessor having processing capability equivalent to the hardware component, information input by the hardware information input means, And the assumed component of the software component Based on the generated information by, those comprising the estimate information generation means for generating the estimate information.
上記本発明によれば、利用者がハードウェア構成部に関する情報をコンピュータのキーボード等の手段により入力することにより、新しく搭載されるべきマイクロプロセッサの構成(仕様)が自動的に想定され、このマイクロプロセッサ等に関する見積情報が、コンピュータのディスプレイ等を通して利用者に提供される。これにより、利用者は、置き換え作業に際して有効な指標となる見積情報を、簡便に入手することが可能となる。 According to the present invention, when a user inputs information related to the hardware configuration unit by means of a computer keyboard or the like, a configuration (specification) of a microprocessor to be newly installed is automatically assumed. Estimate information regarding the processor or the like is provided to the user through a computer display or the like. As a result, the user can easily obtain estimation information that is an effective index for the replacement work.
また、本発明は、論理回路を含むハードウェア要素により構成されるハードウェア構成部を、プログラムに従い動作するマイクロプロセッサを含んで構成されるソフトウェア構成部に置換する際の指標となる見積情報を提供する情報提供方法であって、前記ハードウェア要素に関する情報を入力するステップと、前記ハードウェア要素に関する情報と、前記マイクロプロセッサの構成要素に関する情報とが関連付けられてなる換算データベースを参照し、前記ハードウェア構成部に相当する処理能力を備える前記マイクロプロセッサの構成を想定するステップと、前記入力されたハードウェア構成部に関する情報、及び前記想定されたソフトウェア構成部に関する情報に基づいて、前記見積情報を生成するステップとを備えるものである。 In addition, the present invention provides estimation information that serves as an index when replacing a hardware component configured by hardware elements including a logic circuit with a software component configured including a microprocessor that operates according to a program. An information providing method, comprising: referring to a conversion database in which information relating to the hardware element, information relating to the hardware element, and information relating to a component of the microprocessor are associated with each other; The estimation information based on the step of assuming the configuration of the microprocessor having processing capability equivalent to a hardware configuration unit, the information on the input hardware configuration unit, and the information on the assumed software configuration unit Generating.
この方法による作用効果は、上記システムによるものと同様である。 The effect by this method is the same as that by the said system.
本発明によれば、PLD/CPLD等のハードウェア的な構成を、マイクロプロセッサを用いたソフトウェア的な構成に置換する際の指標となる有効な情報を、機器の設計者等に対し簡便に提供することが可能となる。 According to the present invention, effective information serving as an index for replacing a hardware configuration such as PLD / CPLD with a software configuration using a microprocessor is simply provided to a device designer or the like. It becomes possible to do.
実施の形態1
以下に、本発明の実施の形態を、添付した図面を参照して説明する。図1は、本実施の形態に係る情報提供システム1の構成を示す機能ブロック図である。この情報提供システム1は、論理回路を含むハードウェア要素により構成されるハードウェア構成部を、プログラムに従い動作するマイクロプロセッサを含んで構成されるソフトウェア構成部に置換する際の指標となる見積情報を提供するものである。尚、ここで言うマイクロプロセッサには、CPUだけでなく入出力等の周辺回路やメモリも同一パッケージ化されるものも含まれる。この情報提供システム1は、ハードウェア情報入力手段2、換算データベース3、ソフトウェア構成部想定手段4、見積情報生成手段5を備える。
Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a functional block diagram showing a configuration of an
ハードウェア情報入力手段2は、上記ハードウェア要素に関する情報を入力するためのものであり、本システム1の利用者による操作を受け付け、対象となるハードウェア要素に関する情報を蓄積する。ハードウェア要素としては、NOT回路、AND回路、OR回路、FF(Flip Flop)回路等の各種論理回路が挙げられる。
The hardware
換算データベース3は、ハードウェア要素に関する情報と、上記ソフトウェア構成部を構成するマイクロプロセッサの構成要素に関する情報とが関連付けられてなる情報を格納するものである。
The
ソフトウェア構成部想定手段4は、換算データベース3に基づいて、ハードウェア構成部に相当する処理能力を備えるマイクロプロセッサの構成を想定するものである。即ち、このソフトウェア構成部想定手段4は、ハードウェア情報入力手段2により入力された情報と、換算データベース3に格納された情報とに基づいて、置換前に搭載されていたハードウェア構成部の処理能力を、置換後に搭載されるマイクロプロセッサに必要とされる処理能力に換算し、この換算結果に基づいて、マイクロプロセッサの具体的な構成を提案するものである。
Based on the
見積情報生成手段5は、ハードウェア情報入力手段2に入力された情報、及びソフトウェア構成部想定手段4により生成された情報に基づいて、上記見積情報を生成するものである。 The estimate information generation means 5 generates the estimate information based on the information input to the hardware information input means 2 and the information generated by the software component assumption means 4.
上記のような構成は、中央処理装置(CPU等)、記憶装置(RAM,ROM等)、入力装置(キーボード、マウス等)、出力装置(ディスプレイ、プリンタ等)を備えるコンピュータを利用することにより実現される。例えば、汎用のコンピュータに上記手段2〜5による機能を持たせるアプリケーションソフトをインストールすることにより実現することができる。また、本システム1の提供者が管理するサーバと利用者が使用するユーザ端末とが通信ネットワークを介して接続し、互いに情報の送受が可能な状態においても実現することができる。このような状態においては、例えば利用者がユーザ端末を操作し、置換しようとするハードウェア要素に関する情報を入力すると、この情報が通信ネットワークを介してサーバに送信される。サーバは、自らの記憶装置に換算データベース3を保有し、ユーザ端末から送信された情報と換算データベース3の情報とに基づいて、上述したソフトウェア構成部想定手段4の処理を実行し、更に見積情報を生成する。これにより、見積情報を、通信ネットワークを介してサーバからユーザ端末に提供することができる。尚、本発明は、これらの構成に限定されるものではなく、様々なインフラ的変更を許容するものである。
The above configuration is realized by using a computer having a central processing unit (CPU, etc.), a storage device (RAM, ROM, etc.), an input device (keyboard, mouse, etc.), and an output device (display, printer, etc.). Is done. For example, this can be realized by installing application software that gives the functions of the
図2は、本実施の形態に係る情報提供システム1における処理の流れを示す図である。先ず、利用者によりハードウェア情報の入力が行われる(S11)。ここで入力される情報は、PLD/CPLDのメーカ名・品名(A社・B)、NOT回路の個数(C1)、AND回路の個数(C2)、OR回路の個数(C3)、FF回路の個数(D)、入力端子数(E)、出力端子数(F)等である。このハードウェア情報を受信したホスト側の処理機能部では、ハードウェア的な構成をソフトウェア的な構成へと換算する処理を行う(S12)。具体的には、入力されたPLD/CPLDの処理内容(ゲート数及びFF個数)を、上記換算データベース3に格納された情報を参照することにより、マイクロプロセッサの合計処理時間、メモリ容量(バイト数)、端子数に換算する。そして、この換算された情報に基づいて、マイクロプロセッサの仕様、即ち処理性能(時間)、プログラムサイズROM容量、I/Oピン数等が想定される(S13)。更に、ホスト側の処理機能部は、このように想定された情報に基づいて、実在する(又は製造する)マイクロプロセッサを選定し(S14)、このマイクロプロセッサを使用する際の費用を見積り(S15)、その時のVE(Value Engineering)効果を計算し(S16)、これらの結果を利用者に提供する。そして、利用者は、これらの情報がまとめられた見積情報を受理する(S17)。
FIG. 2 is a diagram showing a flow of processing in the
図3は、マイクロプロセッサによる処理の流れを示す機能ブロック図である。同図が示すように、マイクロプロセッサにおいては、データを取り込む入力処理部21、AND,OR,FF等のハードウェア構成部としての論理回路と同等の処理をソフト処理により行う論理処理部22、論理処理された結果を出力する出力処理部23を備える。
FIG. 3 is a functional block diagram showing the flow of processing by the microprocessor. As shown in the figure, in the microprocessor, an
図4は、論理回路及びソフト処理における処理の相違を示す図である。論理回路においては、全ての論理が並列的に実行されるため、パスの最大値のみで性能を規定することが可能である。即ち、論理回路を構成する各要素が全て同じ遅延時間を有するものとした場合には、図4中Aで示す回路パスのみを考えることにより、論理回路の最大処理時間MAX(hard)を求めることができる。即ち、MAX(hard)=AND1+XOR1+AND2となる。一方、マイクロプロセッサ(ノイマン型)においては、命令を逐次実行するため、その処理時間は、入力端子、AND−OR、出力端子等から構成される全ての機能単位毎の最大処理時間の合計となる。即ち、図4中Bで示す全ての回路パスを考える必要があり、プログラムソフトにより実行した時の最大処理時間MAX(soft)は、MAX(soft)=AND1+XOR1+AND2+OR1+OR2となる。 FIG. 4 is a diagram illustrating processing differences between the logic circuit and the software processing. In the logic circuit, since all logic is executed in parallel, the performance can be defined only by the maximum value of the path. That is, when all the elements constituting the logic circuit have the same delay time, the maximum processing time MAX (hard) of the logic circuit is obtained by considering only the circuit path indicated by A in FIG. Can do. That is, MAX (hard) = AND1 + XOR1 + AND2. On the other hand, in a microprocessor (Neumann type), since instructions are executed sequentially, the processing time is the sum of the maximum processing times for all functional units composed of input terminals, AND-OR, output terminals, and the like. . That is, it is necessary to consider all circuit paths indicated by B in FIG. 4, and the maximum processing time MAX (soft) when executed by the program software is MAX (soft) = AND1 + XOR1 + AND2 + OR1 + OR2.
上記のように、マイクロプロセッサによる処理は、同時並行処理が可能な論理回路とは異なり、1命令を逐次処理する必要があることから、性能面でデメリットがあると言える。しかし、入力処理部21と論理処理部22とを分割することにより、そのデメリットを最小限にすることができる。即ち、入力処理部21において、入力信号をビット処理からバイト処理に変換し、論理処理部22において、論理回路と同等の処理をソフト処理し、出力処理部23において、バイト処理からビット処理に変換して出力すればよい。
As described above, the processing by the microprocessor is different from the logic circuit capable of simultaneous parallel processing, and it is necessary to sequentially process one instruction. However, the disadvantage can be minimized by dividing the
本発明においては、上記のような論理回路からソフト処理への変換方法を基に、予め論理回路の機能単位毎の処理時間やROM容量を計算しておき、換算表を作成しておく。この換算表が、上記換算データベース3に格納される情報となる。
In the present invention, the processing time and ROM capacity for each functional unit of the logic circuit are calculated in advance based on the conversion method from the logic circuit to the software processing as described above, and a conversion table is created. This conversion table is information stored in the
図5は、換算表の例を示す図である。この換算表においては、処理内容(機能単位)毎に、バイト数及び処理時間が設定されている。処理内容(機能単位)の欄には、NOT回路、AND回路等の論理回路の種類が記載される。バイト数は、各機能単位と同等の処理を行うプログラムのサイズを示している。このバイト数の設定に関しては、後述する。処理時間の欄には、各機能単位の処理に要する時間が記載され、それぞれ最小値及び最大値が記載される。 FIG. 5 is a diagram illustrating an example of a conversion table. In this conversion table, the number of bytes and the processing time are set for each processing content (functional unit). In the column of processing contents (functional unit), the types of logic circuits such as NOT circuit and AND circuit are described. The number of bytes indicates the size of a program that performs processing equivalent to each functional unit. The setting of the number of bytes will be described later. In the processing time column, the time required for processing of each functional unit is described, and the minimum value and the maximum value are described, respectively.
図6〜図12は、各種論理回路(機能単位)と同等の処理を行うプログラム、このプログラムのサイズ、及びクロック数の例を示す図である。各図において、表の左半分はアセンブラ言語の命令を示し、右半分中バイト数の欄の数値は、各命令のプログラムサイズを示し、CLK数の欄の数値は、各命令のCPU処理において必要なクロック数を示している。図6に示すNOT回路を例としてみると、合計のプログラムサイズは10バイトであり、クロック数の最小値が16μs、最大値が22μsとなっている。これらの数値は、上述した図5に示す換算表のバイト数及び処理時間に反映されている(この換算表における処理時間は8MHzでの動作時を例示したものである)。 6 to 12 are diagrams showing examples of programs for performing processing equivalent to various logic circuits (functional units), the size of the programs, and the number of clocks. In each figure, the left half of the table indicates instructions in assembler language, the numerical value in the middle byte number column in the right half indicates the program size of each instruction, and the numerical value in the CLK number column is necessary for the CPU processing of each instruction. The number of clocks is shown. Taking the NOT circuit shown in FIG. 6 as an example, the total program size is 10 bytes, the minimum number of clocks is 16 μs, and the maximum value is 22 μs. These numerical values are reflected in the number of bytes and the processing time of the conversion table shown in FIG. 5 described above (the processing time in this conversion table is an example when operating at 8 MHz).
図13は、想定されたマイクロプロセッサの仕様を例示する図である。このマイクロプロセッサの仕様は、上記図5に示す換算表と、上記ハードウェア情報入力手段2により入力されたハードウェア情報とに基づいて生成される。図13において、処理内容(機能単位)の欄には、利用者が入力したハードウェア要素が記載され、要求仕様の欄には、これらの機能単位の個数が記載される。基本処理時間は、機能単位の1つが処理に要する時間を示し、換算表(図5参照)中の処理時間欄の最小値又は最大値から決定される。総処理時間は、要求仕様に記載された個数に、基本処理時間を乗じた数値である。単位バイト数は、各機能単位と同等の処理を行うプログラムのサイズを示し、換算表(図5参照)中のバイト数の欄に記載された数値により決定される。総バイト数は、要求仕様に記載された個数に、単位バイト数を乗じた数値である。必要端子数は、入力端子数、出力端子数、及び他の機能単位の種類により決定される数値である。合計処理時間は、総処理時間を合計した数値であり、マイクロプロセッサの性能を示すものとして捉えることができる。必要ROM容量は、総バイト数を合計した数値であり、プログラムを格納するのに必要とされるメモリ容量を示すものである。このように、ハードウェア構成部をソフトウェア構成部に置換する際に必要となるマイクロプロセッサの端子数、合計処理時間、メモリ容量が想定される。 FIG. 13 is a diagram illustrating an assumed microprocessor specification. The specifications of the microprocessor are generated based on the conversion table shown in FIG. 5 and the hardware information input by the hardware information input means 2. In FIG. 13, the processing content (functional unit) column describes the hardware elements input by the user, and the required specification column describes the number of these functional units. The basic processing time indicates the time required for processing by one of the functional units, and is determined from the minimum value or the maximum value in the processing time column in the conversion table (see FIG. 5). The total processing time is a numerical value obtained by multiplying the number described in the required specification by the basic processing time. The number of unit bytes indicates the size of a program that performs processing equivalent to each functional unit, and is determined by a numerical value described in the number of bytes column in the conversion table (see FIG. 5). The total number of bytes is a value obtained by multiplying the number described in the required specification by the number of unit bytes. The required number of terminals is a numerical value determined by the number of input terminals, the number of output terminals, and the types of other functional units. The total processing time is a numerical value obtained by adding up the total processing time, and can be regarded as indicating the performance of the microprocessor. The required ROM capacity is a numerical value obtained by adding up the total number of bytes, and indicates the memory capacity required to store the program. As described above, the number of terminals of the microprocessor, the total processing time, and the memory capacity required when the hardware configuration unit is replaced with the software configuration unit are assumed.
図14は、置換時における有効な参考情報を例示する図である。この情報においては、ハードウェア情報欄31と、ソフトウェア情報欄32とが設けられ、両情報を比較できるようになされている。両欄31,32には、置換対象となるPLD/CPLD、又は上記のように想定(提案)されたマイクロプロセッサのメーカ名、デバイス名、単価の欄が設けられている。更に、生産計画欄(生産数/月、生涯月)、総費用欄、及び置換時の総費用減額欄が設けられている。これらの欄により、利用者はソフトウェアへの置換を行うべきか否か、どのようなデバイスを選択するべきか等を、的確に判断することが可能となる。
FIG. 14 is a diagram illustrating effective reference information at the time of replacement. In this information, a hardware information column 31 and a
1 情報提供システム
2 ハードウェア情報入力手段
3 換算データベース
4 ソフトウェア構成部想定手段
5 見積情報生成手段
S11 ハードウェア情報の入力
S12 ハードウェア的な構成をソフトウェア的な構成へと換算する処理
S13 マイクロプロセッサの使用選択情報
S14 マイクロプロセッサ選定
S15 置換時見積
S16 VE効果計算
S17 見積情報の受理
21 入力処理部
22 論理処理部
23 出力処理部
31 ハードウェア情報欄
32 ソフトウェア情報欄
DESCRIPTION OF
Claims (12)
前記ハードウェア要素に関する情報を入力するハードウェア情報入力手段と、
前記ハードウェア要素に関する情報と、前記マイクロプロセッサの構成要素に関する情報とが関連付けられてなる換算データベースと、
前記換算データベースに基づいて、前記ハードウェア構成部に相当する処理能力を備える前記マイクロプロセッサの構成を想定するソフトウェア構成部想定手段と、
前記ハードウェア情報入力手段により入力された情報、及び前記ソフトウェア構成部想定手段により生成された情報に基づいて、前記見積情報を生成する見積情報生成手段と、
を備えるPLD/CPLDからマイコンへの置換え見積の情報提供システム。 A microcomputer from PLD / CPLD that provides estimation information that serves as an index when replacing a hardware component composed of hardware elements including a logic circuit with a software component composed of a microprocessor that operates according to a program An information providing system for replacement quotation,
Hardware information input means for inputting information relating to the hardware elements;
A conversion database in which information on the hardware elements and information on the components of the microprocessor are associated;
Based on the conversion database, software configuration section assumption means that assumes the configuration of the microprocessor having processing capability equivalent to the hardware configuration section;
Based on information input by the hardware information input means and information generated by the software component assumption means, estimate information generation means for generating the estimate information;
An information provision system for replacement estimate from PLD / CPLD to microcomputer.
請求項1記載のPLD/CPLDからマイコンへの置換え見積の情報提供システム。 In the conversion database, for each functional unit of the hardware element, the size of a program that performs processing equivalent to the processing is set.
An information providing system for replacing the PLD / CPLD according to claim 1 with a microcomputer.
請求項2記載のPLD/CPLDからマイコンへの置換え見積の情報提供システム。 The software component assumption means assumes a memory capacity of the microprocessor based on the size of the program.
An information providing system for replacing the PLD / CPLD according to claim 2 with a microcomputer.
請求項1〜3のいずれか1つに記載のPLD/CPLDからマイコンへの置換え見積の情報提供システム。 The conversion database is configured by setting a processing time required for the processing for each functional unit of the hardware element.
The information provision system of the replacement estimate from PLD / CPLD to a microcomputer as described in any one of Claims 1-3.
請求項4記載のPLD/CPLDからマイコンへの置換え見積の情報提供システム。 The software component assumption means assumes a total processing time of the microprocessor based on the processing time.
5. An information providing system for replacing the PLD / CPLD according to claim 4 with a microcomputer.
請求項1〜5のいずれか1つに記載のPLD/CPLDからマイコンへの置換え見積の情報提供システム。 The software component assumption means assumes the number of terminals of the microprocessor based on the conversion database.
The information provision system of the replacement estimate from PLD / CPLD to a microcomputer as described in any one of Claims 1-5.
前記ハードウェア要素に関する情報を入力するステップと、
前記ハードウェア要素に関する情報と、前記マイクロプロセッサの構成要素に関する情報とが関連付けられてなる換算データベースを参照し、前記ハードウェア構成部に相当する処理能力を備える前記マイクロプロセッサの構成を想定するステップと、
前記入力されたハードウェア構成部に関する情報、及び前記想定されたソフトウェア構成部に関する情報に基づいて、前記見積情報を生成するステップと、
を備えるPLD/CPLDからマイコンへの置換え見積の情報提供方法。 A microcomputer from PLD / CPLD that provides estimation information that serves as an index when replacing a hardware component composed of hardware elements including a logic circuit with a software component composed of a microprocessor that operates according to a program A method of providing replacement quotation information,
Inputting information about the hardware element;
Assuming a configuration of the microprocessor having a processing capability corresponding to the hardware configuration unit with reference to a conversion database in which information on the hardware component and information on a component of the microprocessor are associated with each other; and ,
Generating the estimate information based on the input information on the hardware configuration unit and the information on the assumed software configuration unit;
Information providing method for replacement estimate from PLD / CPLD to microcomputer
請求項7記載のPLD/CPLDからマイコンへの置換え見積の情報提供方法。 In the conversion database, for each functional unit of the hardware element, the size of a program that performs processing equivalent to the processing is set.
8. A method for providing information on replacement estimation from a PLD / CPLD to a microcomputer according to claim 7.
を備える請求項8記載のPLD/CPLDからマイコンへの置換え見積の情報提供方法。 Assuming a memory capacity of the microprocessor based on the size of the program;
A method for providing information on replacement estimation from a PLD / CPLD to a microcomputer according to claim 8.
請求項7〜9のいずれか1つに記載のPLD/CPLDからマイコンへの置換え見積の情報提供方法。 The conversion database is configured by setting a processing time required for the processing for each functional unit of the hardware element.
10. A method for providing information on replacement estimation from a PLD / CPLD to a microcomputer according to any one of claims 7 to 9.
を備える請求項10記載のPLD/CPLDからマイコンへの置換え見積の情報提供方法。 Assuming a total processing time of the microprocessor based on the processing time;
An information providing method for replacement estimation from a PLD / CPLD to a microcomputer according to claim 10.
を備える請求項7〜11のいずれか1つに記載のPLD/CPLDからマイコンへの置換え見積の情報提供方法。 Assuming the number of terminals of the microprocessor based on the conversion database;
An information providing method for replacement estimation from a PLD / CPLD to a microcomputer according to any one of claims 7 to 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022533A JP2010181942A (en) | 2009-02-03 | 2009-02-03 | System and method for providing information on estimation of replacement from pld/cpld to microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022533A JP2010181942A (en) | 2009-02-03 | 2009-02-03 | System and method for providing information on estimation of replacement from pld/cpld to microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010181942A true JP2010181942A (en) | 2010-08-19 |
Family
ID=42763507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009022533A Pending JP2010181942A (en) | 2009-02-03 | 2009-02-03 | System and method for providing information on estimation of replacement from pld/cpld to microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010181942A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981604A (en) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | Software/hardware cooperation design system and design method therefor |
JPH09160949A (en) * | 1995-12-07 | 1997-06-20 | Hitachi Ltd | Design supporting method in mixed system of hardware and software |
JPH1031693A (en) * | 1996-04-01 | 1998-02-03 | Internatl Business Mach Corp <Ibm> | Synthesizing method for exclusive application subsystem |
JPH11259553A (en) * | 1998-03-13 | 1999-09-24 | Omron Corp | Design supporting method for system where hardware and software coexist |
JP2001290858A (en) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Performance estimating method |
JP2003518280A (en) * | 1999-02-05 | 2003-06-03 | テンシリカ インコーポレイテッド | Automatic processor generation system and method for designing a configurable processor |
JP2005063136A (en) * | 2003-08-12 | 2005-03-10 | Toshiba Corp | Design system, design method, and design program of semiconductor integrated circuit |
-
2009
- 2009-02-03 JP JP2009022533A patent/JP2010181942A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981604A (en) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | Software/hardware cooperation design system and design method therefor |
JPH09160949A (en) * | 1995-12-07 | 1997-06-20 | Hitachi Ltd | Design supporting method in mixed system of hardware and software |
JPH1031693A (en) * | 1996-04-01 | 1998-02-03 | Internatl Business Mach Corp <Ibm> | Synthesizing method for exclusive application subsystem |
JPH11259553A (en) * | 1998-03-13 | 1999-09-24 | Omron Corp | Design supporting method for system where hardware and software coexist |
JP2003518280A (en) * | 1999-02-05 | 2003-06-03 | テンシリカ インコーポレイテッド | Automatic processor generation system and method for designing a configurable processor |
JP2001290858A (en) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Performance estimating method |
JP2005063136A (en) * | 2003-08-12 | 2005-03-10 | Toshiba Corp | Design system, design method, and design program of semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020152061A1 (en) | Data processing system and design system | |
CN113795843A (en) | Generation of dynamic design flow for integrated circuits | |
US20190197448A1 (en) | Composing Microservices through Workflows for Applications in Engineering Design and Manufacturing | |
CN109117141B (en) | Method, device, electronic equipment and computer readable storage medium for simplifying programming | |
CN112534436A (en) | Integrated circuit as a service | |
US8868381B2 (en) | Control system design simulation using switched linearization | |
WO2020112999A1 (en) | Integrated circuits as a service | |
US20080208554A1 (en) | Simulator development system and simulator development method | |
Mahzoon et al. | GenMul: Generating architecturally complex multipliers to challenge formal verification tools | |
JP2009048367A (en) | Circuit design method, and integrated circuit manufactured by the method | |
Winter et al. | Software engineering for parallel processing | |
CN113703752A (en) | Industrial component generation method and device and electronic equipment | |
JP3980957B2 (en) | Power consumption calculation method | |
CN101866373B (en) | For the execution monitoring device of electric design automation | |
CN115713294A (en) | Sign-off processing method and equipment | |
CN116301735B (en) | Method, device and storage medium for organizing software elements into software data links | |
JP2009193181A (en) | Software development support system and method, and program for the method | |
GB2603402A (en) | Systems and methods for assembling and developing an soc efficiently using templates and designer input data | |
JP4870956B2 (en) | Embedded program generation method, embedded program development system, and information table section | |
JP6776069B2 (en) | RTL optimization system and RTL optimization program | |
JP2010181942A (en) | System and method for providing information on estimation of replacement from pld/cpld to microcomputer | |
KR101807585B1 (en) | Apparatus and Method for designing automation using FEM | |
Beyer et al. | Correct hardware by synthesis from PVS | |
CN110442986B (en) | Method for managing server motherboard based on CPLD logic code generator | |
US20090064082A1 (en) | Method for custom register circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |