JP2010177722A

JP2010177722A - スイッチ装置、カード、ｆｄｂ情報の管理方法及びプログラム

Info

Publication number: JP2010177722A
Application number: JP2009014919A
Authority: JP
Inventors: Sei Sawada; 聖澤田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-01-27
Filing date: 2009-01-27
Publication date: 2010-08-12
Also published as: US20100189119A1

Abstract

【課題】効率よく装置のＦＤＢ情報を学習することができるスイッチ装置、カード、ＦＤＢ情報の管理方法及びプログラムを提供することにある。
【解決手段】スイッチを搭載した少なくとも一以上の第１のカードと、第２のカードとを有し、第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、第２のカードに送信し、第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新部を有し、第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理部を有することを特徴とするスイッチ装置である。
【選択図】図１

Description

本発明は、スイッチ装置、カード、ＦＤＢ情報の管理方法及びプログラムに関する。

スイッチ装置では、装置に１つのレイヤ２スイッチ（Ｌ２ＳＷ）を使用し、パケットの処理を行ってきた。しかしながら、大規模なスイッチ装置においては、Ｌ２ＳＷを搭載したカードを複数用意して構成し、各種アプリケーションに対応した装置構成が必要となってきている。また、近年は回線速度の高速化が進んでおり、１つのＬ２ＳＷで構成を組むことが不可能であるアプリケーションが出てきたため、負荷分散を行うべく、Ｌ２ＳＷの複数搭載が行われてきている。このように、装置構成によっては、Ｌ２ＳＷを搭載した複数カードでひとつのスイッチ装置を構成する場合があり、その場合、ＭＡＣアドレスを学習するＬ２ＳＷが複数に渡る場合がある。

そこで、宛先アドレスに対応する宛先情報を各ラインカードにおいて効率よく学習する技術が特許文献１に記載されている。

特許文献１の技術は、フレームが入力されたＭＡＣブリッジは、宛先アドレスがＭＡＣテーブルにないことがわかるとフレームをフラッディングする。このときＣＰＵは、他のラインカードのＣＰＵに対して、当該ＭＡＣアドレスをすでに学習していないか問い合わせる。該当エントリを検出したＭＡＣテーブルから検出したＣＰＵは、ＭＡＣテーブルから、エントリされている情報を抽出し、問い合わせしたＣＰＵに対して応答する。問い合わせしたラインカードのＣＰＵは、応答のあったラインカードのＣＰＵからの応答をもとに、当該ＭＡＣアドレスとその宛先をＭＡＣテーブルに登録するものである。

特開２００４−１９３８２１号公報

しかしながら、特許文献１の技術は、各ラインカードのＣＰＵが個別に応答しなければならず、迅速な応答は不可能である。

また、パケットのポート移動が発生した場合の対応が考慮されていない。例えば、第１のラインカードと第２のラインカードでそれぞれＭＡＣアドレス学習が正常に行われた状態で、第２のラインカードに入力されていたパケットが第３のラインカードから入ってきた場合、第３のラインカードのＣＰＵはＭＡＣアドレスの問い合わせを行い、第１のラインカードが応答したとする。このような場合、第１のラインカードから入ってきたパケットで元々第２のラインカード宛のパケットの送信先が第２のラインカードから第３のラインカードに移動したにも関わらず、第２のラインカードに送信されてしまう。このように、特許文献１の技術は、複数のＬ２ＳＷが搭載された装置においてＬ２ＳＷをまたいだポート移動が発生した場合、移動したことを考慮する構成にはなっていない。

更に、ラインカードが故障した場合、特許文献１の技術では、再度パケットが挿入される度に、パケットのフラッティングや、ＭＡＣドレスの問い合わせ処理が発生してしまい、ＭＡＣアドレスの問い合わせ処理によるＣＰＵの処理負荷も大きくなる。

このように、各Ｌ２ＳＷが同一のＦＤＢ情報を持っていないと、パケットの送受信が正常に行われず、パケット廃棄やパケットフラッティングなどが発生する課題があった。

また、各カードからのＦＤＢ情報が多いと、情報のやり取りや情報の処理に時間がかかり、パケット廃棄やパケットフラッティングの時間が長時間発生してしまう課題もあった。

そこで、本発明は上記課題に鑑みて発明されたものであって、その目的は、効率よく装置のＦＤＢ情報を学習することができるスイッチ装置、カード、ＦＤＢ情報の管理方法及びプログラムを提供することにある。

上記課題を解決する本発明は、スイッチを搭載した少なくとも一以上の第１のカードと、第２のカードとを有し、前記第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、前記第２のカードに送信し、前記第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新部を有し、前記第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理部を有することを特徴とするスイッチ装置である。

上記課題を解決する本発明は、スイッチと、自スイッチにないＦＤＢ情報を検出した場合、ＦＤＢ情報を管理するカードに送信し、前記ＦＤＢ情報を管理するカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新部とを有することを特徴とするカードである。

上記課題を解決する本発明は、スイッチを搭載したカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理部を有することを特徴とするカードである。

上記課題を解決する本発明は、スイッチを搭載した少なくとも一以上の第１のカードと、第２のカードとを有するスイッチ装置におけるＦＤＢ情報の管理方法であって、前記第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、前記第２のカードに送信し、前記第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新し、前記第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信することを特徴とするＦＤＢ情報の管理方法である。

上記課題を解決する本発明は、スイッチを搭載したカードのプログラムであって、自スイッチにないＦＤＢ情報を検出した場合、ＦＤＢ情報を管理するカードに送信し、前記ＦＤＢ情報を管理するカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新処理をカードに実行させることを特徴とするプログラムである。

上記課題を解決する本発明は、スイッチを搭載したカードのＦＤＢ情報を管理するカードのプログラムであって、スイッチを搭載したカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理処理をカードに実行させることを特徴とするプログラムである。

本発明によれば、効率よくスイッチ装置のＦＤＢ情報を学習することができる。

図１は本実施の形態におけるスイッチシステムのブロック図である。図２はスイッチ装置の動作を説明するための図である。図３はスイッチ装置の動作を説明するための図である。図４は本実施の形態における動作フローチャートである。図５は本実施の形態における動作フローチャートである。図６は初期のカードＡ，ＣのＬ２ＳＷ１１の内部ＦＤＢ情報を示した図である。図７はカードＢのＦＤＢ情報メモリー２３の内容を示した図である。図８はカードＡに対応するＦＤＢ情報メモリー２２の内容を示した図である。図９はカードＣに対応するＦＤＢ情報メモリー２２の内容を示した図である。図１０はＦＤＢ情報メモリー１３１の格納例を示した図である。図１１はカードＡに対応するＦＤＢ情報メモリー２２に格納されているＦＤＢ情報を示したものである。図１２はＦＤＢ情報メモリー２３のＦＤＢ情報の内容を示す図である。図１３はカードＡ，ＣのＦＤＢ情報メモリー１３２に書き込まれるＦＤＢ情報の内容を示す図である。図１４はカードＡ，ＣのＬ２ＳＷ１１の内部のＦＤＢ情報の内容を示す図である。

本発明の実施の形態を説明する。

図１は本実施の形態におけるスイッチシステムのブロック図である。

図１に示される如く、本実施の形態におけるスイッチ装置は、Ｌ２ＳＷを搭載したカードＡとカードＣと、カードＡとカードＣとのＦＤＢ情報を収集して管理するカードＢとを備える。尚、本実施の形態では、理解を容易にするため、Ｌ２ＳＷを搭載したカードをカードＡとカードＣとの２枚で説明するが、これに限られず、３枚以上のカードでも良い。また、カードＡとカードＣとは同様の構成なので、以下、カードＡについて説明する。

カードＡは、Ｌ２ＳＷ１１と、制御部１２と、ＦＤＢ情報メモリー１３と、データ送受信部１４とを備える。

Ｌ２ＳＷ１１は、ＦＤＢ情報に基づいてレイヤ２レベルのスイッチング動作を行うスイッチであり、内部には受信したパケットを転送するためのＦＤＢ情報が格納されており、Ｌ２ＳＷは内部のＦＤＢ情報を元に、パケット転送が行われる。ここで、ＦＤＢ情報とは、ＭＡＣアドレス、ポート番号、ＶＬＡＮＩＤ等であり、各ＭＡＣアドレスと、ポート番号と、ＶＬＡＮＩＤとが関連付けられて、ＦＤＢ情報として記憶されている。尚、ＶＬＡＮＩＤ等は、ＦＤＢ情報として必ずしも必要ではない。また、各スイッチのポートは、互いにポートが重ならないようにポートが割り当てられているものとする。Ｌ２ＳＷ１１は、後述するように、受信したパケットに該当する情報が内部のＦＤＢ情報にないことを検出し、該パケットのＦＤＢ情報を制御部１２に通知する検出部１１１を有する。

ＦＤＢ情報メモリー１３は、カードＡからカードＢに送信されるＦＤＢ情報が格納されるＦＤＢ情報メモリー１３１（送信用メモリー）と、カードＢから全カードに送信されるＦＤＢ情報が格納されるＦＤＢ情報メモリー１３２（受信用メモリー）とを有する。ＦＤＢ情報メモリー１３１は、制御部１２がＬ２ＳＷ１１からの情報を元に書き込むメモリーであり、自ＦＤＢ情報にはないパケットのＳｏｕｒｃｅＭＡＣアドレスと、ＶＬＡＮＩＤ、またそのパケットがどのポートから入ってきたかのポート情報が格納される。また、ＦＤＢ情報メモリー１３２は、カードＢから全カードに送信されるＦＤＢ情報が格納され、送られてくる情報は、スイッチ装置のＦＤＢ情報であるＳｏｕｒｃｅＭＡＣアドレスと、ＶＬＡＮＩＤとポート情報とが格納される。尚、本実施の形態では、理解を容易にするため、ＦＤＢ情報メモリー１３をＦＤＢ情報メモリー１３１とＦＤＢ情報メモリー１３２とに分けたが、これに限られず、ひとつのメモリーの領域をふたつの領域に分割して用いても良いし、送信される情報と受信した情報との区別ができるような構成であれば良い。

制御部１２は、Ｌ２ＳＷ１１の検出部１１１からＦＤＢ情報を収集し、新たなＦＤＢ情報をＦＤＢ情報メモリー１３１に書き込む制御を行う。また、制御部１２は、カードＢからのＦＤＢ情報をＦＤＢ情報メモリー１３２から読み出し、Ｌ２ＳＷ１１内部のＦＤＢ情報に書き込む制御も行う。

データ送受信部１４は、ＦＤＢ情報メモリー１３と、カードＢのデータ送受信部２１と接続されている。データ送受信部１４は、ＦＤＢ情報メモリー１３１に制御部１２が書き込んだ時または任意の時間でＦＤＢ情報メモリー１３１のＦＤＢ情報をデータ送受信装置２１へ送信する。また、カードＢのデータ送受信部２１からのＦＤＢ情報をＦＤＢ情報メモリー１３２に書き込み、書き込んだことを制御部１２に通知する。

カードＢは、データ送受信部２１と、各カードに対応付けられて設けられた複数のＦＤＢ情報メモリー２２と、装置のＦＤＢ情報を管理するＦＤＢ情報メモリー２３とを備える。

データ送受信部２１は、各カードのデータ送受信部１４と、複数のＦＤＢ情報メモリー２２と、ＦＤＢ情報メモリー２３とに接続されている。

データ送受信部２１は、各カードのデータ送受信部１４と個別の制御信号で接続されており、各カードのデータ送受信部１４から受け取ったＦＤＢ情報をカード毎に割り当てられたＦＤＢ情報メモリー２２に書き込む。

また、データ送受信部２１は、各ＦＤＢ情報メモリー２２のＦＤＢ情報をＦＤＢ情報メモリー３２に書き込む際、書き込むＦＤＢ情報と、ＦＤＢ情報メモリー３２に格納されているＦＤＢ情報との比較を行い、書き込むＦＤＢ情報がＦＤＢ情報メモリー３２に格納されているＦＤＢ情報とポート番号が異なる、もしくは、ＭＡＣアドレスが未登録の場合、該当箇所のＦＤＢ情報メモリー２３の値を上書き、または、新たに書き込む。

ＦＤＢ情報の比較、書き込みが終了すると、データ送受信部２１は、ＦＤＢ情報メモリー２３のＦＤＢ情報を、全カードのデータ送受信部１４に送信をする。

ＦＤＢ情報メモリー２２は各カード（例えば、カードＡ、カードＣ）に対応して設けられており、ＦＤＢ情報メモリー２２の各々はデータ送受信部２１と接続されている。各ＦＤＢ情報メモリー２２には、対応するカードのデータ送受信部１４から送られてきたＦＤＢ情報が格納される。

ＦＤＢ情報メモリー２３は、データ送受信部２１と接続されている。ＦＤＢ情報メモリー２３には、各ＦＤＢ情報メモリー２２に格納されたＦＤＢ情報が上書き、または新たに書き込まれ、スイッチ装置（カード全体）としてＦＤＢ情報が格納される。

以上のように構成されたスイッチ装置は概略以下のように動作する。

図２、３はスイッチ装置の動作を説明するための図である。

まず、カードＡのＬ２ＳＷ１１が配下のポートからパケットを受信し、Ｌ２ＳＷ１１内部のＦＤＢ情報に該当するパケット情報がなかったとき、Ｌ２ＳＷ１１の検出部１１１は制御部１２に対して、パケットの各種情報（ＦＤＢ情報）を通知する（図２のＳｔｅｐ１）。

制御部１２は、Ｌ２ＳＷ１１から受け取ったパケットの情報（ＦＤＢ情報）により、ＳｏｕｒｃｅＭＡＣアドレスと、ＶＬＡＮＩＤと、ポートの情報を、ＦＤＢ情報メモリー１３１に、ＳｏｕｒｃｅＭＡＣアドレスと、ＶＬＡＮＩＤを元に生成したアドレスにデータとして書き込む（図２のＳｔｅｐ２）。このようにすることにより、データ送受信装置２１においてＦＤＢ情報を生成する際に、ＦＤＢ情報の比較を行うが、少ない範囲での比較で済み、処理が高速にできる。

データ送受信部１４では、制御部１２が書き込んだＦＤＢ情報を、ＦＤＢ情報メモリー１３１に書き込まれた時か任意の時間で読み出し、カードＢのデータ送受信装置２１に送信する（図２のＳｔｅｐ３）。

カードＢのデータ送受信部２１では、データ送受信部１４から送信されてきたＦＤＢ情報をカード毎に用意されたＦＤＢ情報メモリー２２に書き込む（図２のＳｔｅｐ４）。

続いて、データ送受信装置２１は、ＦＤＢ情報メモリー２２に書き込まれたＦＤＢ情報を読み出し、ＦＤＢ情報メモリー２３に書き込む。この時、書き込むＦＤＢ情報と、ＦＤＢ情報メモリー２３に書き込まれているＦＤＢ情報とを比較し、ポート番号が異なる場合、もしくは、ＭＡＣアドレスが未登録の場合、該当箇所のＦＤＢ情報メモリー２３の値を上書き、または新たに書き込む（図２のＳｔｅｐ５）。

データ送受信部２１では、ＦＤＢ情報メモリー２３にＦＤＢ情報を書き込んだ後に、ＦＤＢ情報メモリー２３のＦＤＢ情報を、各カードのデータ送受信装置１４に同送配信する（図３のＳｔｅｐ６）。

カードＡ，Ｃのデータ送受信部１４は、データ送受信部２１から送信されてきたＦＤＢ情報を、ＦＤＢ情報メモリー１３２に書き込む（図３のＳｔｅｐ７）。

カードＡ，Ｃの制御部１２は、ＦＤＢ情報メモリー１３２に書き込まれたＦＤＢ情報をＬ２ＳＷ１１内部のＦＤＢ情報に書き込む（図３のＳｔｅｐ８）。

これにより、各カードに搭載されたＬ２ＳＷは、スイッチ装置全体で同じＦＤＢ情報を持つことができる。

更に、具体例を用いながら動作を説明する。

図４、５は本実施の形態における動作フローチャートである。

まず、スイッチ装置のあるカードにパケットが入力される（Ｓｔｅｐ１００）。

Ｌ２ＳＷ１１は、内部のＦＤＢ情報を検索する（Ｓｔｅｐ１０１）。内部のＦＤＢ情報に該当パケットのあて先ＭＡＣアドレスの情報があった場合には、Ｌ２ＳＷ１１内部のＦＤＢ情報に従ってパケット転送する（Ｓｔｅｐ１１０）。一方、Ｌ２ＳＷ１１内部のＦＤＢ情報に該当パケットのあて先ＭＡＣアドレスの情報がなかった場合には、Ｌ２ＳＷ１１の検出部１１１は、あて先ＭＡＣアドレスがなかったパケットのＦＤＢ情報（ＭＡＣアドレス、ポート番号、ＶＬＡＮＩＤ）を制御部１２に通知する（Ｓｔｅｐ１０２）。

ここで、具体例として、初期のカードＡ，ＣのＬ２ＳＷ１１の内部ＦＤＢ情報が図６に示す内容であり、カードＢのＦＤＢ情報メモリー２３が図７に示す内容であり、カードＡに対応するＦＤＢ情報メモリー２２が図８に示す内容であり、カードＣに対応するＦＤＢ情報メモリー２２が図９に示す内容であるものとする。そして、カードＡのＬ２ＳＷ１１は、あて先ＭＡＣアドレスが” 00:00:00:00:00:10”、ＶＬＡＮＩＤが“１０”のパケットをポート番号“２”で受信したとする。すると、このアドレスは、図６に示す如く、カードＡのＬ２ＳＷ１１内部のＦＤＢ情報にないので、Ｌ２ＳＷ１１の検出部１１１は受信したパケットのＦＤＢ情報であるポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”を、制御部１２に通知する。

制御部１２は、通知されたＦＤＢ情報を、ＦＤＢ情報メモリー１３１に格納する（Ｓｔｅｐ１０３）。上述の例では、通知された情報がポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”であるので、図１０に示す如く、その情報をＦＤＢ情報メモリー１３１に格納する。

データ送受信装置１４は、ＦＤＢ情報メモリー１３１に新たに格納されたＦＤＢ情報を、データ送受信装置２１に送信する（Ｓｔｅｐ１０４）。上述の例では、ＦＤＢ情報メモリー１３１に格納されているＦＤＢ情報はポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”であるので、このＦＤＢ情報をデータ送受信装置２１に送信する。

データ送受信装置２１は、カードＡのデータ送受信装置１４からの情報を対応するＦＤＢ情報メモリー２２に格納する（Ｓｔｅｐ１０５）。上述の例では、通知されたデータはポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”であるので、データ送受信装置２１は、通知されたＦＤＢ情報をカードＡに対応するＦＤＢ情報メモリー２２に格納する。図１１はカードＡに対応するＦＤＢ情報メモリー２２に格納されているＦＤＢ情報を示したものである。

続いて、データ送受信装置２１は、カードＡに対応するＦＤＢ情報メモリー２２に格納されているＦＤＢ情報を、ＦＤＢ情報メモリー２３に格納する（Ｓｔｅｐ１０６）。上述の例では、カードＡに対応するＦＤＢ情報メモリー２２に格納されているＦＤＢ情報は、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01”及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02”及びＶＬＡＮＩＤ“２０”と、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”であるので、これをＦＤＢ情報メモリー２３に格納する。

このとき、データ送受信装置２１は、格納しようとするＦＤＢ情報メモリー２２の内容と、ＦＤＢ情報メモリー２３の内容とを比較する（Ｓｔｅｐ１０７）。そして、格納しようとするＦＤＢ情報メモリー２２のＦＤＢ情報がＦＤＢ情報メモリー２３のＦＤＢ情報と異なる場合、そのＦＤＢ情報をＦＤＢ情報メモリー２３の値を上書き、または新たに書き込む（Ｓｔｅｐ１０８）。具体的には、ポート番号が異なる場合や、ＭＡＣアドレスが未登録の場合、該当箇所のＦＤＢ情報メモリー２３の値を上書き、またはＦＤＢ情報を新たに書き込む。一方、格納しようとするＦＤＢ情報メモリー２２のＦＤＢ情報がＦＤＢ情報メモリー２３のＦＤＢ情報と一致する場合には、該当箇所のＦＤＢ情報メモリー２３の情報は変更しない（Ｓｔｅｐ１１１）。

上述の例では、ＦＤＢ情報が比較・書き込まれる前のＦＤＢ情報メモリー２３のＦＤＢ情報の内容は、図７に示す如く、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02” 及びＶＬＡＮＩＤ“２０”と、ポート番号“１０”、ＭＡＣアドレス” 00:00:00:00:00:20” 及びＶＬＡＮＩＤ“１０”と、ポート番号“２０”、ＭＡＣアドレス” 00:00:00:00:00:30” 及びＶＬＡＮＩＤ“２０”と、ポート番号“３０”、ＭＡＣアドレス” 00:00:00:00:00:40” 及びＶＬＡＮＩＤ“３０”とである。

一方、データ送受信装置２１から通知されるＦＤＢ情報は、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01”及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02”及びＶＬＡＮＩＤ“２０”と、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”とである。

従って、比較の結果、ＦＤＢ情報メモリー２３に新たに追加されるＦＤＢ情報は、図１２に示す如く、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10”及びＶＬＡＮＩＤ“１０”である。

全てのＦＤＢ情報メモリー２２からＦＤＢ情報メモリー２３への情報転送が終了したかを判断し（Ｓｔｅｐ１０９）、転送が残っている場合には、Ｓｔｅｐ１０６に戻る。

全データの書き込みが終了すると、データ送受信装置２１はＦＤＢ情報メモリー２３の情報を、全カードのデータ送受信装置１２に送信する（Ｓｔｅｐ１１２）。ここでは、新たに追加されたＦＤＢ情報を含む、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02” 及びＶＬＡＮＩＤ“２０”と、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１０”、ＭＡＣアドレス” 00:00:00:00:00:20” 及びＶＬＡＮＩＤ“１０”と、ポート番号“２０”、ＭＡＣアドレス” 00:00:00:00:00:30” 及びＶＬＡＮＩＤ“２０”と、ポート番号“３０”、ＭＡＣアドレス” 00:00:00:00:00:40” 及びＶＬＡＮＩＤ“３０”とである。

カードＡ，Ｃのデータ送受信装置１４は、データ送受信装置２１から受信したＦＤＢ情報を、ＦＤＢ情報メモリー１３２に書き込み、受信したＦＤＢ情報をＦＤＢ情報メモリー１３２に書き込んだことをカードＡ，Ｃの制御部１２に通知する（Ｓｔｅｐ１１３）。上述の例では、カードＡ，ＣのＦＤＢ情報メモリー１３２に書き込まれるＦＤＢ情報は、図１３に示す如く、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02” 及びＶＬＡＮＩＤ“２０”と、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１０”、ＭＡＣアドレス” 00:00:00:00:00:20” 及びＶＬＡＮＩＤ“１０”と、ポート番号“２０”、ＭＡＣアドレス” 00:00:00:00:00:30” 及びＶＬＡＮＩＤ“２０”と、ポート番号“３０”、ＭＡＣアドレス” 00:00:00:00:00:40” 及びＶＬＡＮＩＤ“３０”とである。

カードＡ，Ｃの制御部１２はＦＤＢ情報メモリー１３２のＦＤＢ情報をＬ２ＳＷ１１の内部のＦＤＢ情報に上書きする（Ｓｔｅｐ１１４）。上述の例では、カードＡ，ＣのＬ２ＳＷ１１の内部のＦＤＢ情報は、図１４に示す如く、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:01” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１”、ＭＡＣアドレス” 00:00:00:00:00:02” 及びＶＬＡＮＩＤ“２０”と、ポート番号“２”、ＭＡＣアドレス” 00:00:00:00:00:10” 及びＶＬＡＮＩＤ“１０”と、ポート番号“１０”、ＭＡＣアドレス” 00:00:00:00:00:20” 及びＶＬＡＮＩＤ“１０”と、ポート番号“２０”、ＭＡＣアドレス” 00:00:00:00:00:30” 及びＶＬＡＮＩＤ“２０”と、ポート番号“３０”、ＭＡＣアドレス” 00:00:00:00:00:40” 及びＶＬＡＮＩＤ“３０”となる。

これにより、カードＡ、カードＣの内部のＦＤＢ情報が同一となる。
尚、上述した実施の形態では、各カードに搭載されているスイッチのポート番号が互いに重ならないことを前提にしたが、ポート番号ではなく、各スイッチのポートが一意に識別できるように、ポート番号の代わりに各スイッチの各ポート番号にユニークな識別子を付してこれを用いても良い。
また、上述した実施の形態における各部をプログラムで動作するＣＰＵによっても実現することができる。

以上の如く、本実施の形態によれば、送受信を行うＦＤＢ情報において、データ送受信装置１４からデータ送受信装置２１へのデータは、変更、追加となるＦＤＢ情報なので、情報の転送量を少なくできる。これによって、パケットが入ってきてから、Ｌ２ＳＷ内部で使用するＦＤＢ情報生成までの時間を少なくでき、効率よく装置のＦＤＢ情報を学習することができる。

また、ＦＤＢ情報を一元管理することで、保守性や安定性に優れ、更に、各カードにＬ２ＳＷが搭載されているスイッチ装置おいてもポート移動を検知でき、そのＦＤＢ情報を生成できる。

また、カードＡまたはカードＣ側でＦＤＢ情報をＦＤＢ情報メモリーに書き込む際に、ＳｏｕｒｃｅＭＡＣアドレスとＶＬＡＮＩＤにて生成したアドレスへデータを書き込むことにより、データ送受信装置２１においてＦＤＢ情報を生成する際に、ＦＤＢ情報の比較を行うが、少ない範囲での比較で済み、処理が高速にできる。

また、スイッチ装置として使用するＦＤＢ情報を一元管理することで、冗長化システムにも対応ができる。

また、Ｌ２ＳＷが搭載されているカードから送られてきたＦＤＢ情報を一度、個別のメモリーへ書き込むため、ＦＤＢ情報の収集が早くできる。

また、各カードＡ，Ｃと情報を１つにまとめるカードＢ間は個別の制御信号を使用しているため、多くのラインカードを搭載しても、ＦＤＢの学習に制御信号のボトルネックは発生しない。
以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形し実施することが出来る。

本発明は、例えば、１つの装置に複数のＬ２ＳＷを搭載し、その複数のＬ２ＳＷが別々のカードに実装されており、共通した情報を使用するスイッチ装置に利用することができる。

Ａ，Ｂ，Ｃカード
１１Ｌ２ＳＷ
１２制御部
１３カードＡ，ＣのＦＤＢ情報メモリー
１４データ送受信部
１３１ＦＤＢ情報メモリー（送信用メモリー）
１３２ＦＤＢ情報メモリー（受信用メモリー）
２１データ送受信部
２２カードＢのＦＤＢ情報メモリー
２３カードＢのＦＤＢ情報メモリー

Claims

スイッチを搭載した少なくとも一以上の第１のカードと、第２のカードとを有し、
前記第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、前記第２のカードに送信し、前記第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新部を有し、
前記第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理部を有する
ことを特徴とするスイッチ装置。
前記第１のカードの更新部は、検出部と、制御部と、メモリーと、送受信部とを有し、
前記検出部は、スイッチが受信したパケットに該当するＦＤＢ情報がスイッチのＦＤＢ情報にない場合、そのＦＤＢ情報を前記制御部に通知し、
前記制御部は、前記通知されたＦＤＢ情報を前記メモリーの送信用領域に書き込み、又は、前記メモリーの受信用領域に書き込まれたＦＤＢ情報に、自スイッチのＦＤＢ情報を更新し、
前記送受信部は、前記メモリーの送信用領域に書き込まれたＦＤＢ情報を、前記第２のカードに送信し、又は、前記第２のカードからＦＤＢ情報を受信すると、受信したＦＤＢ情報を前記メモリーの受信用領域に書き込む
ように構成されていることを特徴とする請求項１に記載のスイッチ装置。
前記第２のカードの管理部は、
送受信部と、前記第１のカードに対応して設けられたメモリーと、管理メモリーとを有し、
前記送受信部は、前記１のカードから送信されたＦＤＢ情報を、前記第１のカードに対応して設けられたメモリーに書き込み、前記第１のカードに対応して設けられたメモリーに書き込まれたＦＤＢ情報と、前記管理メモリーに格納されているＦＤＢ情報とを比較し、前記第１のカードに対応して設けられたメモリーに書き込まれたＦＤＢ情報が前記管理メモリーに格納されているＦＤＢ情報と異なる場合、そのＦＤＢ情報を上書き又は新たに書き込み、更新された前記管理メモリーのＦＤＢ情報を前記各第１のカードに送信する
ように構成されていることを特徴とする請求項１又は請求項２に記載のスイッチ装置。
前記ＦＤＢ情報は、ＳｏｕｒｃｅＭＡＣアドレスと、ポートの情報とを少なくとも含むことを特徴とする請求項１から請求項３のいずれかに記載のスイッチ装置。
スイッチと、
自スイッチにないＦＤＢ情報を検出した場合、ＦＤＢ情報を管理するカードに送信し、前記ＦＤＢ情報を管理するカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新部と
を有することを特徴とするカード。
前記更新部は、検出部と、制御部と、メモリーと、送受信部とを有し、
前記検出部は、前記スイッチが受信したパケットに該当するＦＤＢ情報がスイッチのＦＤＢ情報にない場合、そのＦＤＢ情報を前記制御部に通知し、
前記制御部は、前記通知されたＦＤＢ情報を前記メモリーの送信用領域に書き込み、又は、前記メモリーの受信用領域に書き込まれたＦＤＢ情報に、自スイッチのＦＤＢ情報を更新し、
前記送受信部は、前記メモリーの送信用領域に書き込まれたＦＤＢ情報を、前記ＦＤＢ情報を管理するカードに送信し、又は、前記ＦＤＢ情報を管理するカードからＦＤＢ情報を受信すると、受信したＦＤＢ情報を前記メモリーの受信用領域に書き込む
ように構成されていることを特徴とする請求項５に記載のカード。
前記ＦＤＢ情報は、ＳｏｕｒｃｅＭＡＣアドレスと、ポートの情報とを少なくとも含むことを特徴とする請求項５又は請求項６に記載のカード。
スイッチを搭載したカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理部を有することを特徴とするカード。
前記管理部は、
送受信部と、前記管理する各カードに対応して設けられたメモリーと、管理メモリーとを有し、
前記送受信部は、前記各カードから送信されたＦＤＢ情報を、前記各カードに対応して設けられたメモリーに書き込み、前記各カードに対応して設けられたメモリーに書き込まれたＦＤＢ情報と、前記管理メモリーに格納されているＦＤＢ情報とを比較し、前記各カードに対応して設けられたメモリーに書き込まれたＦＤＢ情報が前記管理メモリーに格納されているＦＤＢ情報と異なる場合、そのＦＤＢ情報を上書き又は新たに書き込み、更新された前記管理メモリーのＦＤＢ情報を前記各カードに送信する
ように構成されていることを特徴とする請求項８に記載のカード。
前記ＦＤＢ情報は、ＳｏｕｒｃｅＭＡＣアドレスと、ポートの情報とを少なくとも含むことを特徴とする請求項８又は請求項９に記載のカード。
スイッチを搭載した少なくとも一以上の第１のカードと、第２のカードとを有するスイッチ装置におけるＦＤＢ情報の管理方法であって、
前記第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、前記第２のカードに送信し、前記第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新し、
前記第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する
ことを特徴とするＦＤＢ情報の管理方法。
前記第１のカードは、
スイッチが受信したパケットに該当するＦＤＢ情報がスイッチのＦＤＢ情報にない場合、そのＦＤＢ情報を、メモリーの送信用領域に書き込み、前記メモリーの送信用領域に書き込まれたＦＤＢ情報を、前記第２のカードに送信し、
前記第２のカードからＦＤＢ情報を受信すると、受信したＦＤＢ情報を前記メモリーの受信用領域に書き込み、前記メモリーの受信用領域に書き込まれたＦＤＢ情報に、自スイッチのＦＤＢ情報を更新する
ことを特徴とする請求項１１に記載のＦＤＢ情報の管理方法。
前記第２のカードは、
前記１のカードから送信されたＦＤＢ情報を、前記第１のカードに対応して設けられたメモリーに書き込み、前記第１のカードに対応して設けられたメモリーに書き込まれたＦＤＢ情報と、管理メモリーに格納されているＦＤＢ情報とを比較し、前記第１のカードに対応して設けられたメモリーに書き込まれたＦＤＢ情報が管理メモリーに格納されているＦＤＢ情報と異なる場合、そのＦＤＢ情報を上書き又は新たに書き込み、更新された前記管理メモリーのＦＤＢ情報を前記各第１のカードに送信する
ことを特徴とする請求項１１又は請求項１２に記載のＦＤＢ情報の管理方法。
前記ＦＤＢ情報は、ＳｏｕｒｃｅＭＡＣアドレスと、ポートの情報とを少なくとも含むことを特徴とする請求項１１から請求項１３のいずれかに記載のＦＤＢ情報の管理方法。
スイッチを搭載したカードのプログラムであって、
自スイッチにないＦＤＢ情報を検出した場合、ＦＤＢ情報を管理するカードに送信し、前記ＦＤＢ情報を管理するカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する更新処理をカードに実行させることを特徴とするプログラム。
前記更新処理は、
前記スイッチが受信したパケットに該当するＦＤＢ情報がスイッチのＦＤＢ情報にない場合、そのＦＤＢ情報をメモリーの送信用領域に書き込む処理と、
前記メモリーの送信用領域に書き込まれたＦＤＢ情報を、前記ＦＤＢ情報を管理するカードに送信する処理と、
前記ＦＤＢ情報を管理するカードからＦＤＢ情報を受信すると、受信したＦＤＢ情報を前記メモリーの受信用領域に書き込む処理と、
前記メモリーの受信用領域に書き込まれたＦＤＢ情報に、自スイッチのＦＤＢ情報を更新する処理と
をカードに実行させることを特徴とする請求項１５に記載のプログラム。
スイッチを搭載したカードのＦＤＢ情報を管理するカードのプログラムであって、
スイッチを搭載したカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する管理処理をカードに実行させることを特徴とするプログラム。
前記管理処理は、
前記各カードから送信されたＦＤＢ情報を、前記各カードに対応して設けられたメモリーに書き込む処理と、
前記各カードに対応して設けられたメモリーに書き込まれたＦＤＢ情報と、管理メモリーに格納されているＦＤＢ情報とを比較し、前記各カードに対応して設けられたメモリーに書き込まれたＦＤＢ情報が前記管理メモリーに格納されているＦＤＢ情報と異なる場合、そのＦＤＢ情報を上書き又は新たに書き込む処理と、
更新された前記管理メモリーのＦＤＢ情報を前記各カードに送信する処理と
をカードに実行させることを特徴とする請求項１７に記載のプログラム。