JP2010171858A - データの通信方法及び通信装置 - Google Patents

Abstract

【課題】データ抜けを低減することのできるデータの通信方法を提供する。
【解決手段】所定サイズの単位データ毎に分割されるデータをアイソクロナス転送するデータの通信方法であって、所定の転送サイクルにおいて、所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、第１単位データの次の第２単位データとを含むアイソクロナスパケットを転送する。本Ｉｓｏサイクルにおいて、その本Ｉｓｏサイクルの１つ前のＩｓｏサイクルに転送された前Ｉｓｏサイクルデータと、その前Ｉｓｏサイクルデータの次の本Ｉｓｏサイクルデータとを含むＩｓｏパケットＰＩを転送する。
【選択図】図５

Description

本発明は、データの通信方法及び通信装置に関するものである。

大量のデータであって連続性が要求される音声データや画像データの転送には、リアルタイム性の発揮されるＩＥＥＥ１３９４プロトコルやＩＤＢ−１３９４プロトコルが注目されている。これらのプロトコルは、ある一定の周期（例えば、１２５μｓ）毎に必ずデータ転送のできる転送モード、いわゆるアイソクロナス（Isochronous）転送モード（Ｉｓｏ転送モード）を備えている。すなわち、受信側ノードに転送される音声データの転送時刻が不規則になると、音楽等を再生したときに不連続となりリアリティに欠ける。そこで、Ｉｓｏ転送モードにて、常に一定の時刻毎に音声データを転送すれば、リアリティのある音楽を再生することができる。なお、このようなＩＥＥＥ１３９４プロトコルを採用したＩＥＥＥ１３９４コントローラとしては、例えば特許文献１が知られている。

特開平１０−０２３１０１号公報

ところで、Ｉｓｏ転送モードにてパケット（Ｉｓｏパケット）をバス上に転送しているときに、そのバスにノイズが乗ると、Ｉｓｏパケットのデータが破壊される場合がある。すると、そのＩｓｏパケットを受信した受信側ノードでは、例えばＣＲＣエラーなどによってデータを受信できなくなる。このようにＩｓｏパケットの受信に失敗するとそのデータ部分が抜けてノイズとなってしまう。

データの通信方法又は通信装置で、データの抜けを低減することを目的とする。

上記目的は、所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルに転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを転送するデータの通信方法により達成される。

また、所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルに転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを生成するパケット生成手段を備える通信装置により達成される。

開示のデータの通信方法及び通信装置によれば、データの抜けを低減することができるという効果を奏する。

送信側ノードの内部構成を示すブロック図。 受信側ノードの内部構成を示すブロック図。 ネットワークシステムを示すブロック図。 従来のＩｓｏ転送を説明するための説明図。 本実施形態のＩｓｏ転送を説明するための説明図。 Ｉｓｏパケットを説明するための説明図。 Ｉｓｏパケットの受信方法を説明するためのフローチャート。 （ａ）、（ｂ）はそれぞれ、変形例におけるＩｓｏパケットを説明するための説明図。 変形例におけるＩｓｏ転送を説明するための説明図。 変形例における送信側ノードの内部構成を示すブロック図。 変形例における受信側ノードの内部構成を示すブロック図。 変形例における受信側ノードの内部構成を示すブロック図。

以下、本発明を具体化した一実施形態を図１〜図７に従って説明する。
図３は、シリアルインターフェースの車載用規格であるＩＤＢ−１３９４規格に準拠したネットワークシステム（トポロジ）を示す。ノードＡにはＩＤＢ−１３９４バスケーブル（バスケーブル）１ａを介してノードＢが接続され、ノードＢにはバスケーブル１ｂを介してノードＣが接続されている。なお、ノードＡ〜Ｃは、例えばナビゲーション装置、フロントディスプレイ、リアディスプレイ等の接続ポイントの総称である。ここでは、ノードＡはナビゲーション装置等の送信側ノードであり、ノードＢ，Ｃはフロントディスプレイやリアディスプレイ等の受信側ノードである。

次に、ノードＡの内部構成について図１に従って説明する。
図１に示すように、ノードＡは、車載用１３９４コントローラ（ＩＰＣ）１０Ａと、ＩＰＣ１０Ａを制御する制御ＣＰＵ２０とを備える。ＩＰＣ１０Ａは、オーディオインターフェース３０ａと、映像インターフェース３０ｂと、ＦＩＦＯブロック４０ａ，４０ｂと、リンク層処理回路５０と、物理層処理回路５１と、ポート回路５２とを備える。

オーディオインターフェース３０ａ及び映像インターフェース３０ｂは、チューナやＤＶＤ再生装置などから入力される音声データ及び映像データをＦＩＦＯブロック４０ａ，４０ｂにそれぞれ供給する。

ＦＩＦＯブロック４０ａは、オーディオインターフェース３０ａから供給される音声データを所定のサイズ（例えばAudio and Music Data Transmissionプロトコルに対応したサイズ）の単位データ毎に分割して一時格納し、その分割した音声データをリンク層処理回路５０に出力する。ＦＩＦＯブロック４０ｂは、映像インターフェース３０ｂから供給される映像データを所定のサイズ（例えばＡＶＣプロトコルに対応したサイズ）の単位データ毎に分割して一時格納し、その分割した映像データをリンク層処理回路５０に出力する。

リンク層処理回路５０は、ＦＩＦＯブロック４０ａ，４０ｂから入力されるデータに基づいて、Ｉｓｏ転送モードにて転送されるアイソクロナスパケット（Ｉｓｏパケット）ＰＩを生成し、そのＩｓｏパケットＰＩを物理層処理回路５１に出力する。物理層処理回路５１は、リンク層処理回路５０から入力されるＩｓｏパケットＰＩをポート回路５２に出力する。このとき、物理層処理回路５１は、リンク層処理回路５０が扱う論理信号を電気信号に変換する役割を果たす。

ポート回路５２は、バスケーブル１ａを介してノードＢのＩＰＣ１０Ｂに接続されている。このポート回路５２は、物理層処理回路５１から入力される電気信号（ＩｓｏパケットＰＩ）をＩＤＢ−１３９４規格の電気信号に変換して、その変換後のＩｓｏパケットＰＩをＩｓｏ転送モードにてバス上に転送する。

ここで、Ｉｓｏ転送について図４に従って説明する。なお、図４では、説明の便宜上、２種類のＩｓｏパケットを２段に分けて示したが、実際には各Ｉｓｏパケットは時分割で転送される。

図４の破線で示すように、Ｉｓｏ転送は、略一定の周期（例えば１２５μｓ）毎に実行される。この通信サイクルをアイソクロナスサイクル（Ｉｓｏサイクル）と呼ぶ。
ところで、音声データや映像データのように大量のデータは、１つのＩｓｏサイクル中の１つのＩｓｏパケットでは全てを転送することができない。そこで、Ｉｓｏ転送モードでは、その大量のデータを所定のサイズ毎に複数のブロックに分割して、複数のＩｓｏサイクルにまたがって転送するようになっている。このとき、Ｉｓｏ転送モードでは、データ転送に先立って、Ｉｓｏサイクルにおいてデータ転送するのに必要なアイソクロナスチャネル番号（チャネル番号）ＣＨ及び帯域幅を確保することにより、略一定の周期毎のデータ転送を保証している。

具体的には、Ｉｓｏパケットを転送しようとするノードは、データ転送に先立って、アイソクロナス・リソースマネージャからチャネル番号ＣＨ及び帯域幅を取得する。なお、チャネル番号ＣＨ及び帯域幅は、アイソクロナス・リソースマネージャの公開するレジスタを書き換えることにより取得される。

次に、トポロジ内のサイクルマスタノードは、図４に示すように、Ｉｓｏサイクルの開始を示すサイクル・スタート・パケットＣＳを発行する。そのサイクル・スタート・パケットＣＳを受信した各ノードは、時刻調整を行う。続いて、Ｉｓｏパケットを送信しようとするノードは、所定のアイドル期間（アイソクロナスギャップ）を待ってからアービトレーションを開始し、バスの獲得後、上記取得したチャネル番号（図４ではＣＨ１）でＩｓｏパケット（１−１）を送信する。

上記Ｉｓｏパケット（１−１）送信後、アイソクロナスギャップが経過すると、別のチャネル番号（図４ではＣＨ２）でＩｓｏパケットを送信しようとするノードがアービトレーションを開始し、バスの獲得後、Ｉｓｏパケット（２−１）を送信する。このアービトレーションからＩｓｏパケット送信までの動作を、与えられているチャネル番号ＣＨ分繰り返し行ってＩｓｏ転送が全て終了すると、アシンクロナス転送を行うことができる。ここでは、このアシンクロナス転送についての説明は割愛する。

このように、各Ｉｓｏパケット毎に異なるチャネル番号（ＣＨ１，ＣＨ２）を割り当てることによって、１つのＩｓｏサイクルにおいて、複数種のＩｓｏパケットを送信することができる。Ｉｓｏパケットを受信するノードは、自分が欲しいチャネル番号ＣＨを持つＩｓｏパケットのみを取り込む。なお、チャネル番号ＣＨは、送信先のアドレスを示すわけではなく、各Ｉｓｏパケットを識別するための論理的な番号を与えているに過ぎない。このため、２つ以上のノードが同一のチャネル番号ＣＨを持つＩｓｏパケットを受信することも可能である。

そして、Ｉｓｏサイクル内の全てのパケット転送終了後、所定のアイドル期間が経過すると、サイクルマスタは、次のＩｓｏサイクルの開始を示すサイクル・スタート・パケットＣＳを発行する。すると、上述したアービトレーションからパケット転送までの動作が繰り返し実行され、略一定の周期毎に一連のＩｓｏパケット（１−２，１−３…、又は２−２，２−３…）がＩｓｏ転送される。このとき、一連のＩｓｏパケットは複数のＩｓｏサイクルにまたがって同一のチャネル番号ＣＨで転送される。

このように、略一定の周期毎のデータ転送が保証されることにより、リアルタイム性が保証される。但し、図４に示すように、例えばチャネル番号ＣＨ１で送信されるＩｓｏパケット（１−２）がノイズによってそのデータが破壊されると、受信側ノードにおいてＣＲＣエラーとなる。このようにＣＲＣエラーと判断されたＩｓｏパケット（１−２）は、受信側ノードで破棄されてしまう。このため、図４に示す従来の転送方法では、この破棄されたＩｓｏパケット（１−２）のデータ部分が抜けてノイズとなってしまう。

そこで、本実施形態では、図５に示すように、同一のＩｓｏパケットを２つのＩｓｏサイクルで送信するようにした。具体的には、本Ｉｓｏサイクルで送信するＩｓｏパケットと一緒に、その本Ｉｓｏサイクルの１つ前のＩｓｏサイクルで送信したＩｓｏパケット（データ）の一部を送信する。これにより、あるＩｓｏサイクルでノイズなどによってデータの受信に失敗したとしても、次のＩｓｏサイクルでその受信に失敗したデータを取得できるようになる。この転送方法を実現するための構成を以下に説明する。

図１に示すように、上記ＦＩＦＯブロック４０ａは、入力制御回路４１ａと、ＦＩＦＯ４２ａと、出力制御回路４３ａとを備える。入力制御回路４１ａは、オーディオインターフェース３０ａから供給される音声データを、所定のサイズ（従来の転送方法における１Ｉｓｏサイクルに転送するデータ量）の単位データ毎に分割してＦＩＦＯ４２ａに順次格納する。なお、ＦＩＦＯ４２ａは、単位データを格納するＦＩＦＯメモリが複数（図１では４つ）並列に接続されている。また、各ＦＩＦＯメモリは、上記所定のサイズ以上の空き容量がある場合に、書き込み可能フラグを入力制御回路４１ａに出力する。入力制御回路４１ａは、各ＦＩＦＯメモリからの書き込み可能フラグに基づいて、各ＦＩＦＯメモリを順次使用していく。

出力制御回路４３ａは、制御ＣＰＵ２０から入力される制御信号に応じて動作する。出力制御回路４３ａは、２つのＦＩＦＯ４２ａ（ＦＩＦＯメモリ）に格納されている単位データを読み出し、それらの単位データをまとめてリンク層処理回路５０に出力する。詳述すると、出力制御回路４３ａは、本Ｉｓｏサイクルにおいて、１つ前のＩｓｏサイクルにおいてはじめて読み出された単位データ（前Ｉｓｏサイクルデータ）と、上記本Ｉｓｏサイクルにて本来転送される単位データ（本Ｉｓｏサイクルデータ）とを併せて読み出す。そして、出力制御回路４３ａは、それら読み出した単位データをまとめてリンク層処理回路５０に出力する。具体的には、出力制御回路４３ａは、Ｉｓｏパケットの転送開始時には、最初の単位データ（１−１）を読み出す。このとき、前Ｉｓｏサイクルにて読み出されたデータが存在しないため、出力制御回路４３ａは、前Ｉｓｏサイクルデータとしてオール０のデータを、上記単位データ（１−１）と併せてリンク層処理回路５０に出力する。続いて、出力制御回路４３ａは、次のＩｓｏサイクルにおいて、前Ｉｓｏサイクルデータとして上記単位データ（１−１）と、本Ｉｓｏサイクルデータとして単位データ（１−１）の次の単位データ（１−２）とを併せて読み出し、リンク層処理回路５０に出力する。そして、出力制御回路４３ａは、上述のように２つのＩｓｏサイクルにわたって読み出された単位データ（１−１）を送信完了したデータとみなす。このとき、単位データ（１−１）を格納していたＦＩＦＯメモリは、上記書き込み可能フラグを入力制御回路４１ａに出力する。

なお、ＦＩＦＯブロック４０ｂは、入力制御回路４１ｂと、ＦＩＦＯ４２ｂと、出力制御回路４３ｂとを備え、ＦＩＦＯブロック４０ａと同様に構成され同様に動作されるため、ここでは詳細な説明を省略する。

リンク層処理回路５０内のパケット生成回路５０ａは、ＦＩＦＯブロック４０ａ，４０ｂから入力される本Ｉｓｏサイクルデータ（第２単位データ）及び前Ｉｓｏサイクルデータ（第１単位データ）に基づいて、図６に示すＩｓｏパケットＰＩを生成する。具体的には、パケット生成回路５０ａは、本Ｉｓｏサイクルデータ及び前Ｉｓｏサイクルデータのそれぞれに、パケットヘッダ、ヘッダＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）やデータＣＲＣを付加してＩｓｏパケットＰＩを生成する。このＩｓｏパケットＰＩのデータ構造について以下に説明する。

図６に示すように、パケット生成回路５０ａにて生成されるＩｓｏパケットＰＩは、従来の転送方法で転送されるＩｓｏパケット（図６の太線参照）を２つ連結した構造である。すなわち、ＩｓｏパケットＰＩは、本Ｉｓｏサイクルデータにパケットヘッダ、ヘッダＣＲＣ、データＣＲＣを付加した本ＩｓｏパケットＰＩａの後に、前Ｉｓｏサイクルデータにパケットヘッダ、ヘッダＣＲＣ、データＣＲＣを付加した前ＩｓｏパケットＰＩｂを連結した構造である。パケットヘッダには、データ部（本Ｉｓｏサイクルデータや前Ｉｓｏサイクルデータ）のデータ長、２ビットデータであるタグ、転送に使用するチャネル番号、Ｉｓｏ転送であることを示すｔｃｏｄｅや、同期コード（ｓｙ）などの情報が格納されている。ヘッダＣＲＣには、パケットヘッダに対して所定の方式により生成された誤り検出符号が格納されている。データＣＲＣには、データ部に対して所定の方式により生成された誤り検出符号が格納されている。なお、このＩｓｏパケットＰＩは、従来（既存）のＩｓｏパケットと区別するためのフラグとして、本ＩｓｏパケットＰＩａ内の同期コード（ｓｙ）の最下位ビットを「１」に設定している。

このように生成されたＩｓｏパケットＰＩは、物理層処理回路５１及びポート回路５２を介してバスケーブル１ａにＩｓｏ転送される。
先の図５は、このように構成されたノードＡからバスケーブルに転送されるＩｓｏパケットＰＩを時系列に従って示したものである。なお、図５では、説明の便宜上、２種類のＩｓｏパケットをチャネル番号ＣＨ毎に分けて示したが、実際には各Ｉｓｏパケットは時分割で転送される。また、図５では、ノードＡが音声データを転送するためにチャネル番号ＣＨ１を取得しているものとし、ここではチャネル番号ＣＨ１で転送される音声データ（１−１，１−２，１−３…）についてのみ説明する。

図５に示すように、ノードＡは、１回目のＩｓｏサイクルにおいて、本Ｉｓｏサイクルデータとして単位データ（１−１）を含む本ＩｓｏパケットＰＩａとオール０データを含む前ＩｓｏパケットＰＩｂとを連結したＩｓｏパケットＰＩを生成する。そして、ノードＡは、チャネル番号ＣＨ１でそのＩｓｏパケットＰＩをバス上に転送する。

次の２回目のＩｓｏサイクルにおいて、ノードＡは、１つ前のＩｓｏサイクルで転送された単位データ（１−１）を前Ｉｓｏサイクルデータとして含む前ＩｓｏパケットＰＩｂと、その単位データ（１−１）の次の単位データ（１−２）を本Ｉｓｏサイクルデータとして含む本ＩｓｏパケットＰＩａとを連結したＩｓｏパケットＰＩを生成する。そして、ノードＡは、チャネル番号ＣＨ１でそのＩｓｏパケットＰＩをバス上に転送する。

次の３回目のＩｓｏサイクルにおいて、ノードＡは、１つ前のＩｓｏサイクルで転送された単位データ（１−２）を前Ｉｓｏサイクルデータとして含む前ＩｓｏパケットＰＩｂと、その単位データ（１−２）の次の単位データ（１−３）を本Ｉｓｏサイクルデータとして含む本ＩｓｏパケットＰＩａとを連結したＩｓｏパケットＰＩを生成する。そして、ノードＡは、チャネル番号ＣＨ１でそのＩｓｏパケットＰＩをバス上に転送する。

このように本実施形態の転送方法では、１つの単位データを２つのＩｓｏサイクルで転送している。例えば単位データ（１−２）を２回目のＩｓｏサイクルと３回目のＩｓｏサイクルで転送している。これにより、図５に示すように、２回目のＩｓｏサイクルで転送されるＩｓｏパケットＰＩのデータがノイズによって破壊されて単位データ（１−２）の受信に失敗しても、次の３回目のＩｓｏサイクルでその単位データ（１−２）が再度転送されるため、その３回目のＩｓｏサイクルで単位データ（１−２）を取得することができる。従って、データの抜けを低減することができる。

次に、上記ＩｓｏパケットＰＩを受信するノードＢのＩＰＣ１０Ｂの内部構成について図２に従って説明する。なお、ノードＣもノードＢのＩＰＣ１０Ｂと同様のＩＰＣを備える。

ノードＢのＩＰＣ１０Ｂ内のポート回路５２は、バスケーブル１ａを介してノードＡに接続されている。このポート回路５２は、バスケーブル１ａを介して受け取る電気信号（ＩｓｏパケットＰＩ）を装置内部で扱う電気信号に変換して物理層処理回路５１に出力する。

物理層処理回路５１は、ポート回路５２から入力される電気信号（ＩｓｏパケットＰＩ）をリンク層処理回路５０に出力する。このとき、物理層処理回路５１は、電気信号をリンク層処理回路５０が扱う論理信号に変換する役割を果たす。

リンク層処理回路５０は、物理層処理回路５１から入力されるＩｓｏパケットＰＩのフォーマットチェックを行い、ＩｓｏパケットＰＩのパケットヘッダ内のチャネル番号ＣＨに基づいて受信対象のＩｓｏパケットであるか否かを判断する。リンク層処理回路５０は、自分の欲しいチャネル番号ＣＨのＩｓｏパケットＰＩであるときに、ヘッダＣＲＣ（図６参照）に基づいてパケットヘッダに対するＣＲＣチェックを行う。また、リンク層処理回路５０は、データＣＲＣに基づいてデータ部（本Ｉｓｏサイクルデータ、前Ｉｓｏサイクルデータ）に対するＣＲＣチェックを行う。これらＣＲＣチェックの結果に基づいて、リンク層処理回路５０は、ＩｓｏパケットＰＩにエラーが存在するか否かを判断する。そして、リンク層処理回路５０は、ＩｓｏパケットＰＩにエラーが存在しない場合には、当該ＩｓｏパケットＰＩをＦＩＦＯブロック６０に出力する。

一方、リンク層処理回路５０は、ＩｓｏパケットＰＩにエラーが存在する場合（ＣＲＣエラーと判断した場合）には、当該ＩｓｏパケットＰＩを破棄する。このとき、リンク層処理回路５０内の判定回路５０ｂは、ＩｓｏパケットＰＩの受信に失敗したことを示す受信失敗フラグ７０を設定する。

ＦＩＦＯブロック６０は、ＩｓｏパケットＰＩから分離したデータ部を一時格納し、そのデータ部をオーディオインターフェース３０ａ又は映像インターフェース３０ｂに出力する。このＦＩＦＯブロック６０は、入力制御回路６１と、単位データを格納するＦＩＦＯメモリが複数（図２では２つ）並列に接続されたＦＩＦＯ６２と、出力制御回路６３とを備える。

入力制御回路６１は、リンク層処理回路５０から入力されるＩｓｏパケットＰＩのパケットヘッダとデータ部とを分離する。具体的には、入力制御回路６１は、本ＩｓｏパケットＰＩａのパケットヘッダとデータ部（本Ｉｓｏサイクルデータ）とを分離するとともに、前ＩｓｏパケットＰＩｂのパケットヘッダとデータ部（前Ｉｓｏサイクルデータ）とを分離する。そして、入力制御回路６１は、本Ｉｓｏサイクルデータと前Ｉｓｏサイクルデータとを分離し、それぞれ別々のＦＩＦＯ６２（ＦＩＦＯメモリ）に格納する。また、入力制御回路６１は、パケットヘッダの情報に基づいて、データ部（本Ｉｓｏサイクルデータ及び前Ｉｓｏサイクルデータ）が音声データであるか映像データであるかを判断し、その判断結果を出力制御回路６３に出力する。

出力制御回路６３は、受信失敗フラグ７０を参照して、本Ｉｓｏサイクルデータ及び前Ｉｓｏサイクルデータの少なくとも一方をＦＩＦＯ６２から読み出す。すなわち、出力制御回路６３は、受信失敗フラグ７０が設定されていない場合には、ＦＩＦＯ６２から本Ｉｓｏサイクルデータのみを読み出す。一方、出力制御回路６３は、受信失敗フラグ７０が設定されている場合には、まずＦＩＦＯ６２から前Ｉｓｏサイクルデータを読み出し、続いて本Ｉｓｏサイクルデータを読み出す。そして、出力制御回路６３は、入力制御回路６１からの判断結果に応じて、ＦＩＦＯ６２から読み出したデータをオーディオインターフェース３０ａ又は映像インターフェース３０ｂに出力する。

オーディオインターフェース３０ａ及び映像インターフェース３０ｂは、ＦＩＦＯブロック６０から入力されるデータをデコーダ（図示略）に出力する。そして、そのデコーダで復号化されたデータがディスプレイやスピーカなどに出力されることにより、音楽や映像などが得られる。

次に、このように構成されたノードＢにおけるＩｓｏパケットの受信方法について図７に従って説明する。
今、図５の２回目のＩｓｏサイクルが開始され、本Ｉｓｏサイクルデータ（１−２）及び前Ｉｓｏサイクルデータ（１−１）を含むＩｓｏパケットＰＩが受信側ノードＢで受信される（図７のステップＳ１）。すると、ノードＢのリンク層処理回路５０は、ＣＲＣチェックを行ってＩｓｏパケットＰＩにエラーが存在するか否かを判断する。このとき、上記ＩｓｏパケットＰＩのデータがノイズによって破壊されている場合には、ＣＲＣチェックでエラーが検出されてＩｓｏパケットＰＩが破棄されるため、ＩｓｏパケットＰＩを受信することができない。このようにＩｓｏパケットＰＩの受信に失敗すると（ステップＳ２においてＮｏ）、判定回路５０ｂによって受信失敗フラグ７０が設定される（ステップＳ３）。すなわち、ここでは本Ｉｓｏサイクルデータである単位データ（１−２）を受信できていない。

次に、図５の３回目のＩｓｏサイクルが開始され、本Ｉｓｏサイクルデータ（１−３）及び前Ｉｓｏサイクルデータ（１−２）を含むＩｓｏパケットＰＩが受信側ノードＢで受信され（ステップＳ１）、ＣＲＣチェックが行われる。そのＣＲＣチェックの結果、ＩｓｏパケットＰＩにエラーが存在しないと判断された場合には、リンク層処理回路５０からＦＩＦＯブロック６０にＩｓｏパケットＰＩが転送される（ステップＳ２においてＹｅｓ）。すると、入力制御回路６１は、ＩｓｏパケットＰＩ内の本Ｉｓｏサイクルデータ（１−３）と前Ｉｓｏサイクルデータ（１−２）とを分離し、それぞれ別々のＦＩＦＯ６２（ＦＩＦＯメモリ）に格納する（ステップＳ４）。続いて、出力制御回路６３は、受信失敗フラグ７０を参照することにより、前ＩｓｏサイクルでＩｓｏパケットＰＩの受信に失敗したかを判定する。ここでは、前ＩｓｏサイクルでＩｓｏパケットＰＩの受信に失敗して受信失敗フラグ７０が設定されている（ステップＳ５においてＹｅｓ）。この場合には、出力制御回路６３は、まず前Ｉｓｏサイクルデータである単位データ（１−２）をオーディオインターフェース３０ａに出力する（ステップＳ６）。続いて、出力制御回路６３は、本Ｉｓｏサイクルデータである単位データ（１−３）をオーディオインターフェース３０ａに出力する（ステップＳ７）。これにより、前Ｉｓｏサイクルで受信に失敗した単位データ（１−２）を次のＩｓｏサイクルで取得することができ、データの抜けを低減することができる。

なお、上記ステップＳ５において受信失敗フラグ７０が設定されていない場合には、出力制御回路６３は、前ＩｓｏサイクルでＩｓｏパケットＰＩの受信に失敗していないと判断する（ステップＳ５においてＮｏ）。この場合には、出力制御回路６３は、ステップＳ６を省略し、本Ｉｓｏサイクルデータである単位データ（１−３）のみをオーディオインターフェース３０ａに出力する（ステップＳ７）。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）本Ｉｓｏサイクルにおいて、その本Ｉｓｏサイクルの１つ前のＩｓｏサイクルで転送した前Ｉｓｏサイクルデータと、本Ｉｓｏサイクルで本来転送される本Ｉｓｏサイクルデータとを含むＩｓｏパケットＰＩを生成し、そのＩｓｏパケットＰＩを転送するようにした。これにより、上記１つ前のＩｓｏサイクルでＩｓｏパケット（単位データ）の受信に失敗したとしても、次のＩｓｏサイクルである本Ｉｓｏサイクルにおいてその単位データを前Ｉｓｏサイクルデータとして取得することができる。従って、データの抜けを低減することができる。

（２）前ＩｓｏサイクルでＩｓｏパケットＰＩの受信に失敗したときに、本Ｉｓｏサイクルにおいて受信に成功したＩｓｏパケットＰＩ内の前Ｉｓｏサイクルデータと本ＩｓｏサイクルデータとをＦＩＦＯ６２から読み出す出力制御回路６３を備える。これにより、前Ｉｓｏサイクルで所定の単位データの受信に失敗したとしても、次の本ＩｓｏサイクルにおいてＩｓｏパケットＰＩの受信にさえ成功すれば、そのＩｓｏパケットＰＩの前Ｉｓｏサイクルデータである上記所定の単位データを確実に取得することができる。従って、データの抜けを低減することができる。

（３）データの抜けを低減する方法としては、同一のデータ（単位データ）を時間をずらして２つのチャネル番号で転送する方法が考えられる。しかし、２つのチャネル番号で転送すると、図４のＩｓｏ転送で説明したように、そのデータを含むＩｓｏパケットを連続して転送しようとしても、それらＩｓｏパケット間にはアイソクロナスギャップが必要となる。

これに対して、本実施形態の転送方法では、１つのＩｓｏパケットＰＩ内に本Ｉｓｏサイクルデータを含む本ＩｓｏパケットＰＩａと前Ｉｓｏサイクルデータを含む前ＩｓｏパケットＰＩｂとを連結して転送している。このため、これら本ＩｓｏパケットＰＩａと前ＩｓｏパケットＰＩｂとの間にアイソクロナスギャップを必要とせずに、双方のパケットを連続して転送することができる。従って、２つのチャネル番号で同一のデータを転送する場合に比べて、アイソクロナスギャップの分だけ使用帯域の増大を低減することができる。

なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、ＩｓｏパケットＰＩ単位でＣＲＣチェックを行うようにしたが、本ＩｓｏパケットＰＩａ単位及び前ＩｓｏパケットＰＩｂ単位でＣＲＣチェックを行うようにしてもよい。これにより、例えば前ＩｓｏパケットＰＩｂにエラーが存在しても、本ＩｓｏパケットＰＩａにエラーが存在しなければ、本ＩｓｏパケットＰＩａのみを受信することができる。従って、無駄にデータが破棄されることを抑制することができる。

・上記実施形態におけるＩｓｏパケットＰＩのデータ構造に特に制限されない。例えばＩｓｏパケットＰＩを図８（ａ）に示すデータ構造に変更してもよい。すなわち、図８（ａ）に示すように、前ＩｓｏパケットＰＩｂのパケットヘッダ及びヘッダＣＲＣを省略し、データ部に本Ｉｓｏサイクルデータと前Ｉｓｏサイクルデータとを連結して格納するようにしてもよい。この場合、データＣＲＣには、本Ｉｓｏサイクルデータ及び前Ｉｓｏサイクルデータを含むデータ部に対して所定の方式により生成された誤り検出符号が格納される。このようなデータ構造とすることにより、パケットヘッダ及びヘッダＣＲＣを省略した分だけ、ＩｓｏパケットＰＩのデータ容量を減らすことができる。

なお、このＩｓｏパケットＰＩのパケットヘッダに格納されたデータ長は、データ部全体（本Ｉｓｏサイクルデータと前Ｉｓｏサイクルデータとの合計）のデータ長を示すものである。そこで、図８（ａ）に示すように、例えばデータ部の先頭に、本Ｉｓｏサイクルデータのデータ長と前Ｉｓｏサイクルデータのデータ長をそれぞれ示す情報を格納するようにしてもよい。これらの情報を格納しておくことで、ＦＩＦＯブロック６０の入力制御回路６１において、本Ｉｓｏサイクルデータと前Ｉｓｏサイクルデータとを容易に分離することができるようになる。

また、図６及び図８（ａ）のＩｓｏパケットＰＩでは、従来のＩｓｏパケットと区別するためのフラグとして、パケットヘッダ内の同期コード（ｓｙ）の最下位ビットを「１」に設定するようにした。これに限らず、図８（ｂ）に示すように、データ部の先頭に、特定のデータ（例えば０ｘ８８８８８８８８等）を付加することにより、従来のＩｓｏパケットと区別するようにしてもよい。この場合、同期コード（ｓｙ）は、従来通りのフォーマット（最下位ビットを「０」）にする。

・図６及び図８（ａ）、（ｂ）に示すＩｓｏパケットＰＩでは、本Ｉｓｏサイクルデータ、前Ｉｓｏサイクルデータという順序で格納するようにしたが、これに限らず前Ｉｓｏサイクルデータ、本Ｉｓｏサイクルデータという順序で格納するようにしてもよい。

・上記実施形態では、同一の単位データを２つのＩｓｏサイクルで送信するようにしたが、これに限らず、例えば同一のデータを３つ以上のＩｓｏサイクル（図９では、３つのＩｓｏサイクル）で送信するようにしてもよい。詳述すると、図９に示すように、本Ｉｓｏサイクルで送信するＩｓｏパケットと一緒に、１つ前のＩｓｏサイクルではじめて送信した単位データと２つ前のＩｓｏサイクルではじめて送信した単位データとを送信するようにしてもよい。具体的には、図９の３回目のＩｓｏサイクルのように、本Ｉｓｏサイクルデータである単位データ（１−３）と、１つ前のＩｓｏサイクルではじめて送信された単位データ（１−２）と、２つ前のＩｓｏサイクルではじめて送信された単位データ（１−１）とを含むＩｓｏパケットＰＩを送信するようにしてもよい。

・図１０に示されるように、送信側ノードＡのＩＰＣ１０Ａに、ＩＤＢ−１３９４バスの帯域利用状況を調査する利用帯域調査回路８０と、帯域利用状況に応じてデータの転送方法を変更制御する送信データ制御回路８１とを備えるようにしてもよい。詳述すると、利用帯域調査回路８０は、例えばバスケーブル１ａ上に流れているパケットをカウントすることによりＩＤＢ−１３９４バスの帯域利用状況を検出し、その検出結果を送信データ制御回路８１に出力する。送信データ制御回路８１は、上記検出結果に応じて、帯域に余裕がある場合には上記実施形態における転送方法（図５参照）でデータを転送するように出力制御回路４３ａ，４３ｂを制御する。すなわち、帯域に余裕がある場合には、出力制御回路４３ａ，４３ｂは、本Ｉｓｏサイクルデータと前Ｉｓｏサイクルデータとをリンク層処理回路５０に出力する。このとき、リンク層処理回路５０内のパケット生成回路５０ａによって、図６や図８に示すＩｓｏパケットＰＩ（第１のアイソクロナスパケット）が生成される。

一方、送信データ制御回路８１は、帯域に余裕がない場合には従来の転送方法（図４参照）でデータを転送するように出力制御回路４３ａ，４３ｂを制御する。すなわち、帯域に余裕がない場合には、出力制御回路４３ａ，４３ｂは、本Ｉｓｏサイクルデータのみをリンク層処理回路５０に出力する。このとき、パケット生成回路５０ａによって、データ部としての本Ｉｓｏサイクルデータにパケットヘッダ、ヘッダＣＲＣ及びデータＣＲＣが付加され、従来のＩｓｏパケット（第２のアイソクロナスパケット）が生成される。なお、帯域に余裕があるか否かは、例えば上記実施形態における転送方法でデータを転送しても帯域に空きが残るか否かによって判断される。

このような構成により、データの抜けを低減しつつも、ＩＤＢ−１３９４バスの帯域をより有効に利用してデータを転送することができる。
・図１１に示されるように、受信側ノードＢのＩＰＣ１０Ｂに、ＩＤＢ−１３９４バスの帯域利用状況を調査する利用帯域調査回路７１と、帯域利用状況に応じて転送方法を変更するように送信側ノードに要求する変更要求回路７２とを備えるようにしてもよい。詳述すると、利用帯域調査回路７１は、図１０の利用帯域調査回路８０と同様に、ＩＤＢ−１３９４バスの帯域利用状況を検出し、その検出結果を変更要求回路７２に出力する。変更要求回路７２は、上記検出結果に応じて、帯域に余裕がある場合には上記実施形態における転送方法でデータを転送するように送信側ノードＡの出力制御回路４３ａ，４３ｂに指示（要求）する要求信号を出力する。また、変更要求回路７２は、上記検出結果に応じて、帯域に余裕がない場合には従来の転送方法でデータを転送するように送信側ノードＡの出力制御回路４３ａ，４３ｂに指示（要求）する要求信号を出力する。その要求信号を受信した送信側ノードＡでは、その要求信号に応じて、上記実施形態の転送方法あるいは従来の転送方法のいずれかに変更してデータを転送する。なお、変更要求回路７２から送信側ノードＡに送信される要求信号は、例えばＡＶＣコマンドを利用して送信される。

このような構成により、データの抜けを低減しつつも、ＩＤＢ−１３９４バスの帯域をより有効に利用してデータを転送することができる。
・図１２に示されるように、図１１のノードＢのＩＰＣ１０Ｂに、さらにエラー回数カウント判定回路７３を備えるようにしてもよい。このエラー回数カウント判定回路７３は、受信失敗フラグ７０を参照して、送信側ノードＡから転送される従来のＩｓｏパケットの受信に失敗した回数（ＣＲＣエラー数）をカウントすることにより、ノイズの発生状況（Ｉｓｏパケットの受信失敗頻度）を検出する。エラー回数カウント判定回路７３は、従来のＩｓｏパケットの受信に連続して失敗した回数と予め設定された設定値とを比較する。そして、エラー回数カウント判定回路７３は、受信失敗回数が設定値を超えたときに、データの転送方法を上記実施形態の転送方法に変更するように要求するための判定信号を変更要求回路７２に出力する。変更要求回路７２は、エラー回数カウント判定回路７３から判定信号が入力され、且つ帯域に余裕がある場合に、上記実施形態における転送方法でデータを転送するように送信側ノードＡの出力制御回路４３ａ，４３ｂに要求する要求信号を出力する。このような構成により、ノイズの発生状況に応じて転送方法を変更しながらデータを転送することができる。すなわち、ノイズが発生し易い状況では上記実施形態における転送方法を採用することによりデータの抜けを低減しつつ、ノイズが発生し難い状況では従来の転送を採用することにより転送するデータ量を低減することができる。

また、エラー回数カウント判定回路７３は、Ｉｓｏサイクルの数とその間に受信に成功したＩｓｏパケット数とに基づいて、一定のＩｓｏサイクルに何サイクル分のＩｓｏパケット（データ）の受信に失敗したかをカウントするようにしてもよい。これにより、エラー回数カウント判定回路７３は、ノイズの発生状況（Ｉｓｏパケットの受信失敗頻度）を検出する。この場合、エラー回数カウント判定回路７３は、Ｉｓｏパケットの受信に失敗した回数が予め設定された設定値を超えたときに、データの転送方法を上記実施形態の転送方法に変更するように要求するための判定信号を変更要求回路７２に出力する。

なお、エラー回数カウント判定回路７３に設定された設定値は、ノイズが発生し易いかを判定するための値であり、予め実行されたシミュレーション等の結果に基づいて設定される。

・図１２における利用帯域調査回路７１を省略するようにしてもよい。とくに、車載用途で使用する場合のようにバスに接続される装置や転送されるパケットの内容が予め分かっている場合には、バスの帯域利用状況が予め分かるため、上記利用帯域調査回路７１を省略してもよい。

・上記実施形態では、トポロジ内の全てのノードＡ〜Ｃが図５（又は図９）の転送方法に対応したＩＰＣ１０Ａ，１０Ｂを備えるようにした。しかし、例えばノードＣの備えるＩＰＣが図４の転送方法のみにしか対応していない既存のＩＰＣである場合には、そのノードＣではノードＡから送信されるＩｓｏパケットＰＩを正常に受信することができない。そこで、バスリセットの発生時に、トポロジ内の各ノードＡ〜ＣのコンフィグレーションＲＯＭを読み出すことにより、各ノードＡ〜Ｃが図５（又は図９）の転送方法に対応しているか否かを確認する処理を行うようにしてもよい。そして、その確認処理において、図５（又は図９）の転送方法に対応していない受信側ノードが存在する場合には、送信側ノードＡは図４の転送方法でデータを転送する。これにより、既存のＩＰＣを備えるノードとトポロジを構築しても、従前通りのデータ転送を支障なく行うことができる。

・上記実施形態では、音声データと映像データを転送するときの双方で図５（又は図９）の転送方法を適用するようにした。これに限らず、特定のデータ（例えば音声データ）のみに図５の転送方法を適用するようにしてもよい。この場合、映像データは従来の転送方法（図４参照）で転送される。

・上記実施形態におけるオール０のデータの付加をパケット生成回路５０ａで行うようにしてもよい。
・上記実施形態では、前Ｉｓｏサイクルデータが存在しない場合に、オール０のデータを付加するようにした。これに限らず、例えば前Ｉｓｏサイクルデータが存在しない場合には、データ部として本Ｉｓｏサイクルデータのみを含む従来のＩｓｏパケットを生成し、そのＩｓｏパケットを転送するようにしてもよい。

・上記実施形態における送信側ノードＡのＩＰＣ１０Ａが、受信側ノードＢに備えた判定回路５０ｂ、ＦＩＦＯブロック６０や受信失敗フラグ７０を備えるようにしてもよい。また、ＩＰＣ１０Ａが、図１１に示した利用帯域調査回路７１や変更要求回路７２、図１２に示したエラー回数カウント判定回路７３を備えるようにしてもよい。また、反対に受信側ノードＢのＩＰＣ１０Ｂが、送信側ノードＡに備えたＦＩＦＯブロック４０ａ，４０ｂやパケット生成回路５０ａ、図１０に示した利用帯域調査回路８０や送信データ制御回路８１を備えるようにしてもよい。

・上記実施形態では、ノードＡ〜ＣをＩＤＢ−１３９４規格に準拠した装置に具体化したが、これに限らず、例えばＩＥＥＥ１３９４規格に準拠したノードに具体化してもよい。または、ＵＳＢ規格に準拠したノードに具体化してもよい。

以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
所定サイズの単位データ毎に分割されるデータをアイソクロナス転送するデータの通信方法であって、
所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを転送することを特徴とするデータの通信方法。
（付記２）
所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを受信するステップと、
前記アイソクロナスパケットから前記第１単位データと前記第２単位データとを分離してバッファメモリに格納するステップと、
前記１つ前の転送サイクルでアイソクロナスパケットの受信に失敗した場合に、前記所定の転送サイクルにおいて前記バッファメモリから前記第１単位データと前記第２単位データとを順に読み出すステップと、
を備えることを特徴とするデータの通信方法。
（付記３）
所定サイズの単位データ毎に分割されるデータをアイソクロナス転送する通信装置であって、
所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを生成するパケット生成回路を備えることを特徴とする通信装置。
（付記４）
前記アイソクロナス転送されるデータを前記所定サイズの単位データ毎に格納するバッファメモリと、
前記所定の転送サイクルにおいて、前記バッファメモリから読み出した前記第１単位データ及び前記第２単位データを前記パケット生成回路に出力する制御回路と、
を備えることを特徴とする付記３に記載の通信装置。
（付記５）
前記制御回路は、バスの帯域に応じて、前記所定の転送サイクルにおいて前記第１単位データ及び前記第２単位データを出力するか、前記第２単位データのみを出力するかを変更することを特徴とする付記４に記載の通信装置。
（付記６）
前記バスの帯域利用状況を検出する利用帯域調査回路と、
前記利用帯域調査回路による検出結果に応じて、前記バスの帯域に余裕がある場合に、前記所定の転送サイクルにおいて前記第１単位データ及び前記第２単位データを出力するように前記制御回路を制御する送信データ制御回路と、
を備えることを特徴とする付記５に記載の通信装置。
（付記７）
前記パケット生成回路は、前記所定の転送サイクルにおいて、該所定の転送サイクルの２つ前の転送サイクルに転送された単位データと前記第１単位データと前記第２単位データとを含むアイソクロナスパケットを生成するパケット生成回路を備えることを特徴とする付記３〜６のいずれか１つに記載の通信装置。
（付記８）
所定の転送サイクルにおいて受信した、前記所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットから、前記第１単位データと前記第２単位データとを分離して格納するバッファメモリと、
前記１つ前の転送サイクルでアイソクロナスパケットの受信に失敗した場合に、前記所定の転送サイクルにおいて前記第１単位データと前記第２単位データとを順に前記バッファメモリから読み出す制御回路と、
を備えることを特徴とする通信装置。
（付記９）
前記アイソクロナスパケットに対するＣＲＣチェック結果に応じて、前記アイソクロナスパケットにエラーが存在する場合に、前記アイソクロナスパケットの受信に失敗したことを示す受信失敗フラグを設定する判定回路を備え、
前記制御回路は、前記受信失敗フラグが設定されている場合に、１つ前の転送サイクルでアイソクロナスパケットの受信に失敗したと判断することを特徴とする付記８に記載の通信装置。
（付記１０）
バスの帯域に応じて、転送するアイソクロナスパケットを、データ部に前記第１単位データ及び前記第２単位データが格納された第１のアイソクロナスパケット、又はデータ部に前記第２単位データのみが格納された第２のアイソクロナスパケットに変更するように送信側ノードに要求する変更要求回路を備えることを特徴とする付記８又は９に記載の通信装置。
（付記１１）
前記バスの帯域利用状況を検出する利用帯域調査回路を備え、
前記変更要求回路は、前記利用帯域調査回路による検出結果に応じて、前記バスの帯域に余裕がある場合に、前記第１のアイソクロナスパケットを転送するように送信側ノードに要求することを特徴とする付記１０に記載の通信装置。
（付記１２）
前記バスの帯域利用状況を検出する利用帯域調査回路と、
送信側ノードから転送されるアイソクロナスパケットの受信失敗頻度を検出し、その受信失敗頻度が予め設定された設定値を超えたときに判定信号を生成するエラー判定回路とを備え、
前記変更要求回路は、前記エラー判定回路から判定信号が入力され、且つ前記バスの帯域に余裕がある場合に、前記第１のアイソクロナスパケットを転送するように送信側ノードに要求することを特徴とする付記１０に記載の通信装置。
（付記１３）
前記エラー判定回路は、ＣＲＣエラー数に基づいて、又は転送サイクル数と受信したアイソクロナスパケット数とに基づいて、前記受信失敗頻度を検出することを特徴とする付記１２に記載の通信装置。
（付記１４）
前記第１単位データと前記第２単位データとを含む前記アイソクロナスパケットは、前記第１単位データにパケットヘッダ、ヘッダＣＲＣ及びデータＣＲＣを付加した第１のパケットと、前記第２データにパケットヘッダ、ヘッダＣＲＣ及びデータＣＲＣを付加した第２のパケットとを連結した構造であることを特徴とする付記３〜１３のいずれか１つに記載の通信装置。
（付記１５）
前記第１単位データと前記第２単位データとを含む前記アイソクロナスパケットは、前記第１単位データと前記第２単位データとを連結したデータ部に対して、パケットヘッダ、ヘッダＣＲＣ及びデータＣＲＣを付加した構造であることを特徴とする付記３〜１３のいずれか１つに記載の通信装置。
（付記１６）
前記アイソクロナスパケットは、前記データ部の先頭に、前記第１単位データのデータ長と前記第２単位データのデータ長との情報を格納することを特徴とする付記１５に記載の通信装置。
（付記１７）
前記アイソクロナスパケットは、既存のアイソクロナスパケットと区別するためのフラグが設定されることを特徴とする付記１４〜１６のいずれか１つに記載の通信装置。
（付記１８）
前記フラグは、前記パケットヘッダ内の同期コードの最下位ビットを１にすることで設定されることを特徴とする付記１７に記載の通信装置。

Ａ，Ｂ，Ｃ ノード（通信装置）
１０Ａ，１０Ｂ 車載用１３９４コントローラ
２０ 制御ＣＰＵ
４０ａ，４０ｂ ＦＩＦＯブロック
４１ａ，４２ｂ 入力制御回路
４２ａ，４２ｂ ＦＩＦＯ（バッファメモリ）
４３ａ，４３ｂ 出力制御回路（制御回路）
５０ リンク層処理回路
５０ａ パケット生成回路
５０ｂ 判定回路
５１ 物理層処理回路
６０ ＦＩＦＯブロック
６１ 入力制御回路
６２ ＦＩＦＯ（バッファメモリ）
６３ 出力制御回路（制御回路）
７０ 受信失敗フラグ
７１，８０ 利用帯域調査回路
７２ 変更要求回路
７３ エラー回数カウント判定回路（エラー判定回路）
８１ 送信データ制御回路
ＰＩ Ｉｓｏパケット（第１のアイソクロナスパケット）
ＰＩａ 本Ｉｓｏパケット（第２のパケット）
ＰＩｂ 前Ｉｓｏパケット（第１のパケット）

Claims (8)

1. 所定サイズの単位データ毎に分割されるデータをアイソクロナス転送するデータの通信方法であって、
   所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを転送することを特徴とするデータの通信方法。
2. 所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを受信するステップと、
   前記アイソクロナスパケットから前記第１単位データと前記第２単位データとを分離してバッファメモリに格納するステップと、
   前記１つ前の転送サイクルでアイソクロナスパケットの受信に失敗した場合に、前記所定の転送サイクルにおいて前記バッファメモリから前記第１単位データと前記第２単位データとを順に読み出すステップと、
   を備えることを特徴とするデータの通信方法。
3. 所定サイズの単位データ毎に分割されるデータをアイソクロナス転送する通信装置であって、
   所定の転送サイクルにおいて、該所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットを生成するパケット生成回路を備えることを特徴とする通信装置。
4. 前記アイソクロナス転送されるデータを前記所定サイズの単位データ毎に格納するバッファメモリと、
   前記所定の転送サイクルにおいて、前記バッファメモリから読み出した前記第１単位データ及び前記第２単位データを前記パケット生成回路に出力する制御回路と、
   を備えることを特徴とする請求項３に記載の通信装置。
5. 前記制御回路は、バスの帯域に応じて、前記所定の転送サイクルにおいて前記第１単位データ及び前記第２単位データを出力するか、前記第２単位データのみを出力するかを変更することを特徴とする請求項４に記載の通信装置。
6. 所定の転送サイクルにおいて受信した、前記所定の転送サイクルの１つ前の転送サイクルで転送された第１単位データと、該第１単位データの次の第２単位データとを含むアイソクロナスパケットから、前記第１単位データと前記第２単位データとを分離して格納するバッファメモリと、
   前記１つ前の転送サイクルでアイソクロナスパケットの受信に失敗した場合に、前記所定の転送サイクルにおいて前記第１単位データと前記第２単位データとを順に前記バッファメモリから読み出す制御回路と、
   を備えることを特徴とする通信装置。
7. バスの帯域に応じて、転送するアイソクロナスパケットを、データ部に前記第１単位データ及び前記第２単位データが格納された第１のアイソクロナスパケット、又はデータ部に前記第２単位データのみが格納された第２のアイソクロナスパケットに変更するように送信側ノードに要求する変更要求回路を備えることを特徴とする請求項６に記載の通信装置。
8. 前記第１単位データと前記第２単位データとを含む前記アイソクロナスパケットは、前記第１単位データと前記第２単位データとを連結したデータ部に対して、パケットヘッダ、ヘッダＣＲＣ及びデータＣＲＣを付加した構造であることを特徴とする請求項３〜７のいずれか１つに記載の通信装置。

Images