JP2010171035A - Method of manufacturing printed wiring board and printed wiring board - Google Patents
Method of manufacturing printed wiring board and printed wiring board Download PDFInfo
- Publication number
- JP2010171035A JP2010171035A JP2009009500A JP2009009500A JP2010171035A JP 2010171035 A JP2010171035 A JP 2010171035A JP 2009009500 A JP2009009500 A JP 2009009500A JP 2009009500 A JP2009009500 A JP 2009009500A JP 2010171035 A JP2010171035 A JP 2010171035A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- solder resist
- resist ink
- absorbing means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、パソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に用いられるプリント配線板に関するものである。 The present invention relates to a printed wiring board used in various electronic devices such as a personal computer, a mobile communication telephone, and a video camera.
近年、電子機器の高機能化、高密度化に伴い、電子部品は、益々小型化、高集積化、高速化の傾向にある。 In recent years, as electronic devices have higher functions and higher densities, electronic components are increasingly becoming smaller, more integrated, and faster.
このために、プリント配線板の形態も益々低誘電率、薄型、軽量化の傾向が進むとともに部品実装密度も高密度化している。そのため、基板表面に形成されるソルダレジストの厚みばらつきが部品実装に及ぼす影響も大きくなっている。 For this reason, the printed wiring board has a tendency to lower the dielectric constant, the thickness, and the weight, and the component mounting density has been increased. For this reason, the influence of the variation in the thickness of the solder resist formed on the substrate surface on component mounting is also increasing.
以下に従来のプリント配線板のソルダレジスト形成方法について説明する。 A conventional solder resist forming method for a printed wiring board will be described below.
プリント配線板のソルダレジスト形成方法としては、スクリーン印刷法、ロールコーター法、カーテンコーター法等があるが、ここでは、特に静電塗布法について説明する。 As a method for forming a solder resist on a printed wiring board, there are a screen printing method, a roll coater method, a curtain coater method, and the like. Here, an electrostatic coating method will be particularly described.
プリント配線板表面には、各種電子部品を実装するランド、貫通孔以外には、はんだの付着を防止する目的で絶縁被膜としてのソルダレジストが形成されている。 On the surface of the printed wiring board, a solder resist as an insulating film is formed for the purpose of preventing adhesion of solder, other than lands and through holes for mounting various electronic components.
以下に、従来の静電塗布によるソルダレジスト形成方法について説明する。 A conventional solder resist forming method by electrostatic coating will be described below.
図7(a)は従来の静電塗布によるソルダレジスト形成工程を示す図、図7(b)は図7(a)におけるプリント配線板の端部拡大図である。 FIG. 7A is a view showing a conventional solder resist forming process by electrostatic coating, and FIG. 7B is an enlarged view of an end portion of the printed wiring board in FIG. 7A.
図7(a)において、液状で一定の粘度に調整されたソルダレジストインキが準備される(図示せず)。次にスプレーガン1の先端部分にマイナスの電荷を帯電させる。よってスプレーガン1から発射されるソルダレジストインキ4は、マイナスの電荷が帯電される。 In FIG. 7A, a solder resist ink that is liquid and adjusted to a certain viscosity is prepared (not shown). Next, a negative charge is charged at the tip of the spray gun 1. Accordingly, the solder resist ink 4 fired from the spray gun 1 is charged with a negative charge.
プリント配線板2と電極板3には、スプレーガン1と逆の電荷、すなわちプラスの電荷が帯電されており、この結果、ソルダレジストインキ4には、スプレーガン1から発射された時の力と前述したプリント配線板2の反対の電荷による力が加えられ、プリント配線板2の表面2aに塗布される。その後、両面プリント配線板であれば、同様にプリント配線板2の裏面2bにもソルダレジストインキ4が塗布される。
The printed
なお、ここではソルダレジストインキ4にマイナスの電荷、プリント配線板2にはプラスの電荷を帯電させているが、互いの電荷のプラスとマイナスを逆に帯電させても良い。
Here, the solder resist ink 4 is charged with a negative charge and the printed
なお、この出願の発明に関連する先行技術文献としては、例えば、特許文献1が知られている。
しかしながら上記従来のプリント配線板の製造方法では、以下の課題がある。 However, the conventional printed wiring board manufacturing method has the following problems.
図7(b)に示されるように、ソルダレジストインキ4は、スプレーガン1からプリント配線板2に向けて発射される。大部分のソルダレジストインキ4は、プリント配線板2の、スプレーガン1と対向している面2aに塗布されるが、一部のソルダレジストインキ4は、前記の面2aに塗布されず、プリント配線板2の外周部分6の近傍を通過する。
As shown in FIG. 7B, the solder resist ink 4 is fired from the spray gun 1 toward the printed
この際、ソルダレジストインキ4に対する電気的吸引力は、電極板3に引かれる力よりも、プリント配線板2の面2aの裏面2bの外周部分6の方が距離が近い分だけ強くなる。このため、発射されたソルダレジストインキ4の進行方向は湾曲する。その結果、ソルダレジストインキ4は前記の裏面2bの外周部分6に塗布されるとともに、その一部は外周部分6だけでなく、裏面2bの内側部分である製品部分5にも塗布されることになる。
At this time, the electrical attraction force with respect to the solder resist ink 4 is stronger than the force attracted by the
図8に示されるように、プリント配線板2は、導体パターンが形成され製品となる複数の個別プリント配線板7の部分とそれを除く外周部分6とからなる集合プリント配線板の形態が採用されることが一般的である。
As shown in FIG. 8, the printed
なお以下の説明においては、複数の導体パターンが形成された個片のプリント配線板7の部分を製品部分、外周部分6を製品外部分と称する。
In the following description, the part of the printed
図7において、裏面2bの端部に塗布されるソルダレジストインキ4は、前述したように、プリント配線板2の裏側の製品部分にも塗布されてしまうことになる。
In FIG. 7, the solder resist ink 4 applied to the end portion of the
その結果、製品外部分とこの製品外部分の近傍の製品部分のソルダレジストがより厚く形成されることとなる。一方、製品外部分が厚く形成されるのを抑制するために塗布する厚みを薄く設定すると、製品部分においてソルダレジストの厚みが不十分になるという問題点を有していた。 As a result, a thicker solder resist is formed on the part outside the product and the part near the outside of the product. On the other hand, if the thickness to be applied is set to be thin in order to suppress the formation of a portion outside the product, there is a problem that the thickness of the solder resist becomes insufficient in the product portion.
本発明は上記従来の課題を解決するものであり、製品外部分の近傍の製品部分上に裏回りしたソルダレジストインキが塗布されることを防止し、製品部分に形成されるソルダレジストの厚みばらつきが少ない高密度部品実装に適したプリント配線板を安定して供給することを目的とする。 The present invention solves the above-mentioned conventional problems, and prevents the solder resist ink from being applied on the product part in the vicinity of the outer part of the product from being applied, and the thickness variation of the solder resist formed on the product part An object of the present invention is to stably supply a printed wiring board suitable for high-density component mounting with a small amount of high-density components.
この目的を達成するための本発明の構成は、絶縁基材の最外層に金属層を有する積層板を準備する工程と、前記絶縁基材上に複数の個別プリント配線板からなる集合プリント配線板の回路の形成と隣り合う前記個別プリント配線板の間および前記集合プリント配線板の外周部分にソルダレジストインキ吸収手段と複数の接地パターンとを形成する工程と、前記接地パターンを接地手段により接地して前記積層板にソルダレジストインキを静電塗布する工程とを備え、前記接地パターンはソルダレジストインキ吸収手段と電気的に接続されていることを特徴とするプリント配線板の製造方法というものであり、この吸収手段および接地パターンにより、製品部分上へのソルダレジストインキの裏回りを防止し、製品部分上に形成されるソルダレジストの厚みばらつきを低減させることが可能になるという効果が得られる。 In order to achieve this object, the configuration of the present invention includes a step of preparing a laminated board having a metal layer as an outermost layer of an insulating base material, and an aggregate printed wiring board comprising a plurality of individual printed wiring boards on the insulating base material Forming a solder resist ink absorbing means and a plurality of ground patterns between the individual printed wiring boards adjacent to each other and the outer peripheral portion of the collective printed wiring board; and grounding the ground pattern by a grounding means, And a step of electrostatically applying solder resist ink to the laminated board, wherein the ground pattern is electrically connected to the solder resist ink absorbing means. Absorbing means and grounding pattern prevent the solder resist ink from turning around on the product part, Effect that makes it possible to reduce the thickness variations in the stringency is obtained.
以上のように本発明は、あらかじめプリント配線板の外周部分にソルダレジストインキ吸収手段を設けることにより、裏回りしたソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができるため、製品部分上に形成されるソルダレジストの厚みばらつきを低減するという効果が得られる。 As described above, according to the present invention, by providing the solder resist ink absorbing means on the outer peripheral portion of the printed wiring board in advance, it is possible to apply the solder resist ink that has been turned back so as to be absorbed by the outer peripheral portion and the frame portion. The effect of reducing the thickness variation of the solder resist formed on the product part can be obtained.
(実施の形態1)
以下本発明の実施の形態1について図面を参照しながら説明する。
(Embodiment 1)
Embodiment 1 of the present invention will be described below with reference to the drawings.
図1は本発明の実施の形態におけるプリント配線板の平面図である。 FIG. 1 is a plan view of a printed wiring board according to an embodiment of the present invention.
図1に示すように、本発明のプリント配線板11は、絶縁基材の外周部分12と、その内側の製品部分となる複数の個別プリント配線板13と、隣り合う個別プリント配線板13の間の枠部分14とからなり、個別プリント配線板13を複数備えた集合プリント配線板の形態である。
As shown in FIG. 1, the printed
外周部分12および枠部分14には、裏側へ回り込むソルダレジストインキを吸収するためのソルダレジストインキ吸収手段としての金属からなる導体パターン15、およびこのソルダレジストインキ吸収手段と電気的に接続された複数の接地パターン16が設けられている。
The outer
図1に示す3つの接地パターン16のうち、例えば一つの接地パターンは外層の導体パターン15あるいは枠部分14と接続され、もう一つは後述する内層の導体パターンと接続され、また別の一つは内層外層両方の導体パターンと接続するなど、必要に応じて接続の形態をとることができる。
Among the three
ここで、本発明のプリント配線板の製造方法について以下に説明する。 Here, the manufacturing method of the printed wiring board of this invention is demonstrated below.
まず、200mm×200mm〜600mm×600mmの大きさの絶縁基材の最外層に銅箔等の金属層を有する積層板を準備する。この積層板は、内層に内層パターンを有する多層の積層板であってもよい。 First, a laminate having a metal layer such as a copper foil as the outermost layer of an insulating base material having a size of 200 mm × 200 mm to 600 mm × 600 mm is prepared. This laminated board may be a multilayer laminated board having an inner layer pattern in the inner layer.
次に、前記の金属層を選択的にエッチングすることによって絶縁基材上に複数の個別プリント配線板13からなる集合プリント配線板の回路を形成する。
Next, by selectively etching the metal layer, a circuit of a collective printed wiring board composed of a plurality of individual printed
また、前記の回路の形成と同時あるいは順次に、隣り合う個別プリント配線板13の間にソルダレジストインキ吸収手段としての枠部分14および集合プリント配線板の外周に外周部分12を形成し、あわせて絶縁基材の端部に前記のソルダレジストインキ吸収手段と電気的に接続されている複数の接地パターン16を形成する。
Simultaneously or sequentially with the formation of the circuit, a
次に、接地パターンを接地手段(図示せず)により接地した状態で、積層板にソルダレジストインキを塗布する。なお、本実施の形態における接地手段とは、積層板を静電塗布装置内へ搬送する金属製の搬送治具であり、積層板の接地パターンの少なくとも一つを含む部分を搬送治具で挟持することによって、接地するものである。通常、接地する場合の電位は0Vであるが、本実施の形態においては、接地パターン16にはプラスの電荷を帯電させるものとして以下説明する。
Next, solder resist ink is applied to the laminated plate in a state where the ground pattern is grounded by a grounding means (not shown). The grounding means in the present embodiment is a metal transport jig for transporting the laminated plate into the electrostatic coating apparatus, and a portion including at least one of the ground patterns of the laminated plate is sandwiched by the transport jig. To ground. Normally, the potential when grounding is 0 V, but in the present embodiment, the following description will be made assuming that the
図2は、本実施の形態におけるプリント配線板の要部の拡大断面図である。図2において、外周部分12および枠部分14にソルダレジストインキ吸収手段としての導体パターン15を形成することにより、外周部分12および枠部分14の電荷密度が高くなるため、帯電性が強化される。
FIG. 2 is an enlarged cross-sectional view of a main part of the printed wiring board in the present embodiment. In FIG. 2, by forming the
このため、スプレーガン(図示せず)より発射され、プリント配線板11の表面に塗布されずにプリント配線板11の端部の近傍を通過したマイナスの電荷を帯びたソルダレジストインキ17が、外周部分12の導体パターン15および枠部分14の導体パターン15に引きつけられ、プリント配線板11の外周部分12および枠部分14に吸収されるように塗布される。
For this reason, the negatively charged solder resist
このため、ソルダレジストインキ17の塗布面の裏側の外周部分12の近傍の製品部分となる個別プリント配線板13への回り込みが低減されるとともに、枠部分14の導体パターン15によって外周部分12へのソルダレジストインキ17の集中を抑制することになり、その結果、複数の個別のプリント配線板13から構成される集合プリント配線板全体に形成されるソルダレジストの厚みばらつきを低減することができる。
For this reason, the wraparound to the individual printed
さらに、外周部分12の導体パターン15および枠部分14の導体パターン15が、それぞれ接地パターン16と電気的に接続されていることによって、より外周部分12および枠部分14の電荷密度が高くなるため、さらに帯電性が強化されることになる。
Furthermore, since the
従来のように、プリント配線板の外周部分および枠部分に導体パターンが形成されていない場合は、製品部分に形成されるソルダレジストの厚みばらつきは、最大で±33μm、実際に形成される厚みは10〜76μmの範囲であった。 When the conductor pattern is not formed on the outer peripheral part and the frame part of the printed wiring board as in the past, the thickness variation of the solder resist formed on the product part is ± 33 μm at maximum, and the thickness actually formed is The range was 10 to 76 μm.
さらに、外周部分12および枠部分14に導体幅/導体間隙=100μm/100μmの複数の直線状の導体パターン15が互いに平行に形成されたプリント配線板11に、静電塗布法によりソルダレジストインキ17を塗布した場合においては、複数の導体パターン15により外周部分12および枠部分14の電荷密度が高くなり帯電性がより強化される。
Further, a solder resist
このため、裏回りしたソルダレジストインキ17は外周部分12および枠部分14の導体パターン15に引きつけられるため、プリント配線板11の外周部分12および枠部分14にソルダレジストインキ17が集中し、その結果個別プリント配線板13に形成されるソルダレジストの厚みばらつきを±20μm、実際に形成される厚みは15〜55μmの範囲となり、ばらつきを低減することができた。
For this reason, since the solder resist
次に、図3(a)に示すように、プリント配線板11全体の外周部分12および枠部分14に内層導体パターン18を形成した場合、内層の外周部分12および枠部分14の内層導体パターン18がアースの作用をするので、図2の構成よりもさらに外周部分12および枠部分14の電荷密度が高くなり、帯電性が強化される。
Next, as shown in FIG. 3A, when the inner
このため、裏回りしたソルダレジストインキ17が、外周部分12および枠部分14の内層導体パターン18に引きつけられるために、プリント配線板11の外周部分12および枠部分14に吸収されるように塗布される。
For this reason, the solder resist
よって、ソルダレジストインキの塗布面の裏側の外周部分12近傍の製品部分への回り込みが低減されるとともに、枠部分14の導体パターン15によって外周部分12へのソルダレジストインキ17の集中を抑制することになり、その結果複数の個別プリント配線板13から構成される集合プリント配線板の全体に形成されるソルダレジストの厚みばらつきを低減することができる。
Therefore, the wraparound to the product portion near the outer
以上の構成のプリント配線板11に、静電塗布法によりソルダレジストインキを塗布した場合、個別プリント配線板13に形成されるソルダレジストの厚みばらつきを±17μmに低減することができた。
When the solder resist ink was applied to the printed
さらに図3(b)に示すように、プリント配線板11の外周部分12および枠部分14の外層の表裏の導体パターン15、内層の内層導体パターン18の間に導通孔19を形成し層間接続を図ることにより、外周部分12および枠部分14の電荷密度をさらに高くすることができる。このため、図3(a)に示したプリント配線板の構成よりもさらに耐電性を強化することができ、裏回りしたソルダレジストインキ17を外周部分12および枠部分14へ引きつける力を向上させることができる。その結果個別プリント配線板13に形成されるソルダレジストの厚みばらつきはさらに小さくなり、±15μmに低減することができた。
Further, as shown in FIG. 3 (b), a
本実施の形態におけるプリント配線板11に形成された複数の接地パターン16は、静電塗布装置の搬送手段の金属製の搬送治具にチャッキングされる部分であり、プリント配線板11は静電塗布装置内で搬送されながらソルダレジストインキが塗布される。
The plurality of
この場合、搬送治具が接地パターン16に接することにより、外周部分12および枠部分14の電荷密度が高くなることによりさらに帯電性が強化されるので、裏回りしたソルダレジストインキ17を外周部分12および枠部分14へ引きつける力が向上する。その結果、個別プリント配線板13に形成されるソルダレジストの厚みばらつきは±12μmに低減される。
In this case, since the charge density of the outer
なお、複数の接地パターンの少なくとも一つを外周部分12、枠部分14のソルダレジストインキ吸収手段と内層導体パターン18とを電気的に接続し、他の接地パターンを表裏面あるいは表または裏面のみのソルダレジストインキ吸収手段と電気的に接続された構成として採用することもできる。これにより、搬送治具にチャッキングされる接地パターンを選択することによって、個別プリント配線板13の数や回路形状等に応じて、ソルダレジストインキ吸収手段の帯電性の強弱を変更することができる。
It should be noted that at least one of the plurality of ground patterns is electrically connected to the solder resist ink absorbing means of the outer
このようにして形成されたソルダレジスト21は、その後図2(b)に示すようにいったん硬化され、さらに図2(c)に示すように露光、現像工程によってはんだ付けが必要な部分、すなわち各種電子部品の実装が必要なランド等の箇所が除去されることにより所望の像として形成される。その後通常の製造工程を経て集合プリント配線板11は、個別プリント配線板13に各々分割され、プリント配線板として完成する。
The solder resist 21 thus formed is then once cured as shown in FIG. 2 (b) and further subjected to exposure and development processes as shown in FIG. 2 (c). A desired image is formed by removing places such as lands that require mounting of electronic components. Thereafter, the collective printed
なお、本実施の形態では、外周部分12および枠部分14に形成されたソルダレジストインキ吸収手段としての導体パターン15および接地パターン16を個別プリント配線板13内の回路と同時に形成する構成として説明したが、別々に形成する構成としてもよい。それぞれを別々に形成する場合、後述する実施の形態4,6の実施例にて特に有効である。
In the present embodiment, the configuration in which the
また、形成されるソルダレジストのばらつきを抑制するために、外周部分12および枠部分14の導体パターン15の面積や密度は、個別プリント配線板13のパターンの形状によって、内層外層とも適宜変更すればよい。
Further, in order to suppress variations in the solder resist to be formed, the area and density of the
次に、外周部分12および枠部分14に形成した直線状の導体パターン15の密度の比較について詳細に説明する。ソルダレジストインキ吸収手段としての複数の直線状の導体パターン15を外周部分12および枠部分14の同一面積内に、導体幅:導体間隙をそれぞれ(a)200μm:200μm、(b)150μm:150μm、(c)100μm:100μm、(d)50μm:50μmにて形成した。
Next, the comparison of the density of the
ここで、導体幅/導体間隔が狭い方が、電荷密度が高くなり帯電性が強化されるため、プリント配線板11の塗布面の裏側に回り込むソルダレジストインキ17を引きつける導体パターン15の電気的吸引力は順に(d)>(c)>(b)>(a)となる。
Here, the smaller the conductor width / conductor interval, the higher the charge density and the higher the chargeability. Therefore, the electrical attraction of the
電気吸引力が大きいほどソルダレジストインキ17を吸収する力が大きくなるため、裏回りしたソルダレジストインキ17は外周部分12および枠部分14の導体パターン15に吸収されやすくなる。その結果、それぞれにソルダレジストインキを塗布した結果は、製品部分すなわち個別プリント配線板13に形成されたソルダレジストの厚みばらつきは(a)は±24μm、(b)は±20μm、(c)は±18μm、(d)は±16μmとなり、これらの結果より100μm:100μm以下にてばらつきに特に顕著な効果がみられた。
Since the force to absorb the solder resist
このように、ソルダレジスト吸収手段として、プリント配線板11の外周部分12および枠部分14に導体パターン15を形成し、導体幅:導体間隙のピッチを狭くすることにより、外周部分12および枠部分14の帯電性が強化され、プリント配線板11の塗布面の裏側に回り込むソルダレジストインキ17を外周部分12および枠部分14に吸収されるように塗布させることができ、製品部分内すなわち個別プリント配線板13に形成されるソルダレジストの厚みばらつきを低減することができる。
Thus, as the solder resist absorbing means, the
以上のように、本実施の形態によれば、ソルダレジストインキ吸収手段としてプリント配線板の内層あるいは外層の外周部分および枠部分に導体パターンを形成するとともに、この導体パターンと電気的に接続された複数の接地パターンを設け、さらに必要によっては内外層間に導通孔を形成する、または外周部分の導体パターンを金属製の搬送治具に接しさせることにより、外周部分および枠部分の帯電性が強化され、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができる。これにより、製品部分である個別プリント配線板内に形成されるソルダレジストの厚みばらつきを低減することができる。 As described above, according to the present embodiment, as the solder resist ink absorbing means, the conductor pattern is formed on the outer peripheral portion and the frame portion of the inner layer or outer layer of the printed wiring board and is electrically connected to the conductor pattern. By providing a plurality of grounding patterns and, if necessary, forming conduction holes between the inner and outer layers, or by bringing the conductor pattern of the outer peripheral portion into contact with a metal transport jig, the charging performance of the outer peripheral portion and the frame portion is enhanced. The solder resist ink that wraps around the back side of the application surface of the printed wiring board can be applied so as to be absorbed by the outer peripheral portion and the frame portion. Thereby, the thickness variation of the solder resist formed in the individual printed wiring board which is a product part can be reduced.
(実施の形態2)
次に、本発明の実施の形態2について図面を参照しながら説明する。
(Embodiment 2)
Next,
図4は図2に示されるソルダレジストインキ吸収手段としての導体パターン15の表面を凹凸状に形成した導体パターン15aの断面図である。
FIG. 4 is a sectional view of a
図4で示した導体パターン15aの表面の凹凸の形成については、図2の導体パターン15の表面をバフ研磨、ブラシ研磨、サンドブラスト等の物理研磨を実施して形成される。このときの表面あらさは0.01〜50μmである。
4 is formed by performing physical polishing such as buff polishing, brush polishing, sand blasting, etc. on the surface of the
このように表面に凹凸を形成すると、先端部分の幅が狭くなるので電荷密度が高くなり帯電性が強化されるため、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを引きつける電気的吸引力が向上する。 When unevenness is formed on the surface in this way, the width of the tip portion becomes narrow, so the charge density increases and the chargeability is strengthened, so the electrical suction force that attracts the solder resist ink that wraps around the back side of the coated surface of the printed wiring board Will improve.
電気的吸引力が大きいほどソルダレジストインキを吸収する力が大きくなるため、裏回りしたソルダレジストインキは外周部分および枠部分の導体パターンに吸収されやすくなる。その結果、本実施の形態において、導体幅:導体間隙=100μm:100μmの導体パターンに凹凸を形成し、塗布を行った場合の製品部分に形成されるソルダレジストの厚みばらつきは±13μmに低減された。 The greater the electrical attraction force, the greater the force to absorb the solder resist ink, so that the solder resist ink that is turned around is easily absorbed by the conductor pattern in the outer peripheral portion and the frame portion. As a result, in this embodiment, when unevenness is formed on the conductor pattern of conductor width: conductor gap = 100 μm: 100 μm and coating is performed, the thickness variation of the solder resist formed on the product portion is reduced to ± 13 μm. It was.
以上のように、本実施の形態によれば、ソルダレジストインキ吸収手段としてプリント配線板の外周部分に導体パターンを形成し、表面に凹凸を形成することにより、外周部分および枠部分の帯電性が強化され、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを製品部分外の外周部分および枠部分に吸収されるように塗布させることができ、製品部分内に形成されるソルダレジストの厚みばらつきを低減することができる。 As described above, according to the present embodiment, the conductive pattern is formed on the outer peripheral portion of the printed wiring board as the solder resist ink absorbing means, and the surface portion is formed with irregularities so that the outer peripheral portion and the frame portion are charged. Solder resist ink that is strengthened and goes around to the back side of the coated surface of the printed wiring board can be applied so that it is absorbed by the outer peripheral part and the frame part outside the product part, and the thickness variation of the solder resist formed in the product part Can be reduced.
(実施の形態3)
次に、本発明の実施の形態3について図面を参照しながら説明する。
(Embodiment 3)
Next,
図5(a)のように形成された外周部分の導体パターン15bを化学研磨させた場合、図5(b)のように先端部分15cが狭くなっていき、さらに化学研磨を推進させると最終的には図5(c)のように尖形状15dになる。
When the outer
ここで、導体先端部分の幅を狭くするほど電荷密度が高くなり帯電性が強化されてなるため、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを引きつける電気的吸引力が向上する。先端部分の幅をさらに狭くし、最終的に尖形状とするとこの傾向はより顕著となる。 Here, since the charge density is increased and the chargeability is enhanced as the width of the conductor tip portion is narrowed, the electrical attractive force for attracting the solder resist ink that goes around to the back side of the coated surface of the printed wiring board is improved. This tendency becomes more conspicuous when the width of the tip portion is further narrowed and finally formed into a pointed shape.
このように導体の先端部分の幅を狭くすると、製品部分全体のソルダレジストの厚みばらつきが低減し、特に先端部分を尖形状とした場合、ソルダレジストの厚みばらつきは±15μmまで低減された。 Thus, when the width of the tip portion of the conductor is narrowed, the thickness variation of the solder resist of the entire product portion is reduced. In particular, when the tip portion is pointed, the thickness variation of the solder resist is reduced to ± 15 μm.
以上のように、本実施の形態によれば、ソルダレジスト吸収手段としてプリント配線板の外周部分および枠部分に導体パターンを形成し、先端部分を狭くさせ、さらに尖形状にすることにより、外周部分および枠部分の帯電性が強化され、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができ、製品部分内に形成されるソルダレジストの厚みばらつきを低減することができる。 As described above, according to the present embodiment, the outer peripheral portion is formed by forming the conductor pattern on the outer peripheral portion and the frame portion of the printed wiring board as the solder resist absorbing means, narrowing the tip portion, and further forming the pointed shape. Solder resist ink that can be applied to the outer peripheral part and the frame part so that the solder resist ink that wraps around on the back side of the coated surface of the printed wiring board can be absorbed, and is formed in the product part. Variation in thickness can be reduced.
(実施の形態4)
次に、本発明の実施の形態4について図面を参照しながら説明する。
(Embodiment 4)
Next, a fourth embodiment of the present invention will be described with reference to the drawings.
図6について、プリント配線板11の外周部分12および枠部分14の導体パターン15上に金属層20を積層させた場合、外周部分12および枠部分14の導体高さが製品部分である個別プリント配線板13よりも高くなり、導体高さが高くなることによって電気を引きつける距離が近くなるため電気的吸引力が向上し、プリント配線板11塗布面の裏側に回り込むソルダレジストインキが外周部分12および枠部分14に吸収され、特に金属層を20μm以上積層すると顕著になる。
6, when the
本実施の形態において、20μm積層した場合の個別プリント配線板13のソルダレジストの厚みばらつきは±15μmまで低減された。金属層の積層方法はめっき、導電ペースト塗布、金属蒸着、金属はく貼付のいずれであってもよい。
In this embodiment, the thickness variation of the solder resist of the individual printed
以上のように、本実施の形態によれば、ソルダレジスト吸収手段として集合プリント配線板の外周部分および枠部分に導体パターンを形成し、さらに金属層を積層することにより、外周部分および枠部分の帯電性が強化され、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができ、製品部分内に形成されるソルダレジストの厚みばらつきを低減することができる。 As described above, according to the present embodiment, by forming a conductor pattern on the outer peripheral portion and the frame portion of the aggregate printed wiring board as the solder resist absorbing means, and further laminating the metal layer, the outer peripheral portion and the frame portion are Solder resist ink that wraps around to the back side of the coated surface of the printed wiring board can be applied to be absorbed by the outer peripheral part and the frame part, and the thickness variation of the solder resist formed in the product part can be improved. Can be reduced.
(実施の形態5)
次に、本発明の実施の形態5について図面を参照しながら説明する。
(Embodiment 5)
Next, a fifth embodiment of the present invention will be described with reference to the drawings.
本実施の形態では、プリント配線板11の外周部分12および枠部分14に形成された導体パターン15の表面を研磨、洗浄等により酸化被膜を除去する。酸化被膜を除去することにより帯電性が強化され、電荷が集中しやすくなる。このためプリント配線板11の塗布面の裏側に回り込むソルダレジストインキ17を引きつける電気的吸引力が向上する。
In the present embodiment, the oxide film is removed by polishing, cleaning or the like on the surface of the
電気的吸引力が大きいほどソルダレジストインキ17を吸収する力が大きくなるため、裏回りしたソルダレジストインキ17は外周部分12および枠部分14の導体パターン15に吸収されやすくなる。その結果、本実施の形態において、外周部分12および枠部分14に形成された導体パターン15の表面の酸化被膜除去後にソルダレジストインキを塗布すると、製品部分のソルダレジストの厚みばらつきは±18μmまで低減された。
As the electrical attraction force increases, the force to absorb the solder resist
以上のように、本実施の形態によれば、ソルダレジスト吸収手段としてプリント配線板の外周部分および枠部分に導体パターンを形成し、表面の酸化被膜を除去することにより、外周部分および枠部分の帯電性が強化され、プリント配線板の塗布面の裏側に回り込むソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができ、製品部分内に形成されるソルダレジストの厚みばらつきを低減することができる。 As described above, according to the present embodiment, the conductor pattern is formed on the outer peripheral portion and the frame portion of the printed wiring board as the solder resist absorbing means, and the oxide film on the surface is removed to thereby remove the outer peripheral portion and the frame portion. Solder resist ink that wraps around to the back side of the coated surface of the printed wiring board can be applied to be absorbed by the outer peripheral part and the frame part, and the thickness variation of the solder resist formed in the product part can be improved. Can be reduced.
(実施の形態6)
次に、本発明の実施の形態6について図面を参照しながら説明する。
(Embodiment 6)
Next, a sixth embodiment of the present invention will be described with reference to the drawings.
銅により導体パターン15を形成したプリント配線板11に、外周部分12および枠部分14の導体パターン15上に例えば銅より電気抵抗の低い銀めっきを形成する。
On the printed
銀は、銅より電気抵抗が低いため、銀めっきを形成しない部分よりも電荷密度が高くなり、帯電性が強化される。その結果プリント配線板11の塗布面の裏側に回り込むソルダレジストインキ17を引きつける電気的吸引力が向上する。
Since silver has a lower electrical resistance than copper, the charge density is higher than the portion where silver plating is not formed, and the chargeability is enhanced. As a result, the electrical suction force that attracts the solder resist
このため、裏回りしたソルダレジストインキ17は外周部分および枠部分の導体パターン15に吸収されやすくなる。本実施の形態において、外周部分12および枠部分14に導体幅:導体間隙=100μm:100μmの導体パターン15を形成して、その表面に0.01〜1.0μmの銀めっきを形成した結果、製品部分である個別プリント配線板13のソルダレジストの厚みばらつきは、±16μmにまで低減された。
For this reason, the solder resist
なお、この実施の形態では、銀形成方法はめっきによる形成としたが、銀ペースト塗布、銀蒸着、銀はく貼付のいずれであってもよい。 In this embodiment, although the silver forming method is formed by plating, any of silver paste application, silver vapor deposition, and silver paste may be used.
以上のように、本実施の形態によれば、ソルダレジスト吸収手段としてプリント配線板の外周部分および枠部分に導体パターンを形成し、表面に製品部分である個別プリント配線板13の回路を形成する金属よりも電気抵抗の低い金属を形成させることにより、外周部分および枠部分の帯電性が強化され、集合プリント配線板の塗布面の裏側に回り込むソルダレジストインキを外周部分および枠部分に吸収されるように塗布させることができ、製品部分内に形成されるソルダレジストの厚みばらつきを低減することができる。
As described above, according to the present embodiment, as the solder resist absorbing means, the conductor pattern is formed on the outer peripheral portion and the frame portion of the printed wiring board, and the circuit of the individual printed
本発明にかかるプリント配線板は、高い層間接続信頼性を得ることができるため、微細な配線パターン等の高い信頼性基準を満足する必要のあるパソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に対応するための高密度のプリント配線板に関する用途に適用できる。 Since the printed wiring board according to the present invention can obtain high interlayer connection reliability, it is necessary to satisfy a high reliability standard such as a fine wiring pattern, such as a personal computer, a mobile communication telephone, and a video camera. The present invention can be applied to a use related to a high-density printed wiring board for handling electronic equipment.
11 プリント配線板
12 外周部分
13 個別プリント配線板
14 枠部分
15 導体パターン
16 接地パターン
17 ソルダレジストインキ
18 内層導体パターン
19 導通孔
20 金属層
21 ソルダレジスト
DESCRIPTION OF
Claims (18)
前記絶縁基材上に複数の個別プリント配線板からなる集合プリント配線板の回路を形成する工程と、
隣り合う前記個別プリント配線板の間および前記集合プリント配線板の外周部分にソルダレジスト吸収手段と複数の接地パターンとを形成する工程と、
前記接地パターンを接地手段により接地して前記積層板にソルダレジストインキを静電塗布する工程とを備え、前記接地パターンは前記ソルダレジストインキ吸収手段と電気的に接続されていることを特徴とするプリント配線板の製造方法。 Preparing a laminate having a metal layer on the outermost layer of the insulating substrate;
Forming a circuit of an aggregate printed wiring board composed of a plurality of individual printed wiring boards on the insulating substrate;
Forming solder resist absorbing means and a plurality of grounding patterns between adjacent individual printed wiring boards and on the outer peripheral portion of the aggregate printed wiring board;
A step of grounding the ground pattern by a grounding means and electrostatically applying a solder resist ink to the laminate, wherein the ground pattern is electrically connected to the solder resist ink absorbing means. Manufacturing method of printed wiring board.
隣り合う前記個別プリント配線板の間および前記集合プリント配線板の外周部分の絶縁基材上にソルダレジストインキ吸収手段と、
前記絶縁基材の端部に形成された接地パターンとを備え、
前記接地パターンは前記ソルダレジスト吸収手段と電気的に接続されていることを特徴とするプリント配線板。 An aggregate printed wiring board comprising a plurality of individual printed wiring boards having a circuit on an insulating substrate;
Solder resist ink absorption means on the insulating base material between the adjacent individual printed wiring boards and the outer peripheral portion of the collective printed wiring board;
A grounding pattern formed at an end of the insulating substrate;
The printed wiring board, wherein the ground pattern is electrically connected to the solder resist absorbing means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009009500A JP2010171035A (en) | 2009-01-20 | 2009-01-20 | Method of manufacturing printed wiring board and printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009009500A JP2010171035A (en) | 2009-01-20 | 2009-01-20 | Method of manufacturing printed wiring board and printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010171035A true JP2010171035A (en) | 2010-08-05 |
Family
ID=42702917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009009500A Pending JP2010171035A (en) | 2009-01-20 | 2009-01-20 | Method of manufacturing printed wiring board and printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010171035A (en) |
-
2009
- 2009-01-20 JP JP2009009500A patent/JP2010171035A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392410B (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR100834515B1 (en) | Method for forming photoresist-laminated substrate, method for plating insulating substrate, method for surface treating metal layer of circuit board, and method for manufacturing multi layer ceramic condenser using metal nanoparticles aerosol | |
JP2006253656A (en) | Method of manufacturing printed circuit board with built-in multilayer capacitor | |
TWI484875B (en) | Circuit board and method for manufacturing same | |
US20120079716A1 (en) | Method of manufacturing printed circuit board | |
US20090200073A1 (en) | Printed wiring board with capacitor | |
US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
TWI538572B (en) | Circuit board and method for manufacturing same | |
US8674232B2 (en) | Device-embedded flexible printed circuit board and manufacturing method thereof | |
TWI676404B (en) | Hollow flexible circuit board and method for manufacturing same | |
JP2010171035A (en) | Method of manufacturing printed wiring board and printed wiring board | |
CN108235563A (en) | Insertion loss low circuit board machining process and wiring board | |
US9526179B2 (en) | Printed circuit board and method thereof | |
KR101987378B1 (en) | Method of manufacturing printed circuit board | |
JP5850574B2 (en) | Continuous pattern plating transfer system and method of manufacturing continuous pattern plating transfer | |
JP2004031476A (en) | Multilayer printed board with built-in electronic part and its manufacturing method | |
JP2003031930A (en) | Method of manufacturing printed wiring board | |
JP4357792B2 (en) | Method for manufacturing printed wiring board | |
JP4984260B2 (en) | Printed wiring board manufacturing method and printed wiring board manufactured by the method | |
TW202019248A (en) | Connecting structure and method for connecting stacked circuits boards using the same | |
US20210243903A1 (en) | Ultra thin dielectric printed circuit boards with thin laminates and method of manufacturing thereof | |
JP2004039908A (en) | Circuit board and its manufacturing method | |
KR101154352B1 (en) | Imbeded printed circuit board member and manufacturing method the same and imbeded printed circuit board using the same | |
JP4492071B2 (en) | Wiring board manufacturing method | |
JP2007305825A (en) | Method for manufacturing circuit board |