JP2010170403A - 半導体記憶装置を用いたraidシステム及びその制御方法 - Google Patents
半導体記憶装置を用いたraidシステム及びその制御方法 Download PDFInfo
- Publication number
- JP2010170403A JP2010170403A JP2009013226A JP2009013226A JP2010170403A JP 2010170403 A JP2010170403 A JP 2010170403A JP 2009013226 A JP2009013226 A JP 2009013226A JP 2009013226 A JP2009013226 A JP 2009013226A JP 2010170403 A JP2010170403 A JP 2010170403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- semiconductor
- raid system
- memories
- combination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】ホスト機器200との間でデータ転送を行うRAIDシステム100であって、複数の半導体メモリ4を搭載して成る複数の半導体記憶装置10と、複数の半導体記憶装置10間でデータを分散して記憶する際に、半導体メモリ4の組み合わせを選択する半導体メモリ選択部20と、半導体メモリ選択部20が選択した半導体メモリ4に対して、ホスト機器200の要求に応じたアクセスを行うメモリ制御部30とを具備し、半導体メモリ選択部20は、半導体メモリ4の受ける機械的負荷が平均化するように、半導体メモリ4の組み合わせを選択する。
【選択図】図1
Description
図1は、本発明の実施の形態に係る半導体記憶装置を用いたRAIDシステムの構成を示すブロック図である。このRAIDシステム100は、複数の半導体記憶装置10と、メモリ制御部30と、半導体メモリ選択部20から構成され、外部機器としてのホスト機器200と接続している。半導体記憶装置10は後述するように、実装基板上に複数の半導体メモリが搭載されている。半導体メモリ選択部20は、複数の半導体記憶装置10間でデータを分散して記憶する際に、半導体メモリの組み合わせを選択するものである。半導体メモリ選択部20は、それぞれの半導体記憶装置10内の半導体メモリの受ける機械的負荷が平均化するように、半導体メモリの組み合わせを選択する。第1の実施形態では、半導体メモリの受ける機械的負荷情報40が半導体メモリ選択部20に取り込まれている。メモリ制御部30は、半導体メモリ選択部20が選択した半導体メモリに対して、ホスト機器200の要求に応じたアクセスを行い、分散したデータの書き込み等を実行する。ホスト機器200としては、例えばパーソナルコンピュータなどの電子機器が挙げられる。
(第2の実施形態)
本発明に係る第2の実施形態として、外部からの荷重や振動に対する書き込み最適化を行う場合を説明する。図2に示すように、支持部(ボス穴)3が形成された実装基板1においては、外部から荷重や振動が加えられた際に、支持部3を介して実装基板1に荷重が伝達される。支持部3を経由して荷重が加えられた場合、一般的に、支持部3に近接するに従って実装基板の曲率が大きくなる傾向がある。半導体メモリ4と実装基板1との間のはんだ接合部には、はんだ接合部における実装基板1の曲率が大きいほど大きな応力が発生する。
本発明に係る第3の実施の形態として、物理的状態を測定しながら各半導体メモリ4のはんだ接合部に蓄積される損傷値を推定し、推定された損傷値を元に書き込み最適化を行う場合について説明する。図8は、本発明の第3の実施形態に係る半導体記憶装置を用いたRAIDシステム100の構成を示すブロック図である。このRAIDシステム100は、複数の半導体記憶装置10と、メモリ制御部30と、半導体メモリ選択部20から構成され、外部機器としてのホスト機器200と接続している。さらに、第3の実施形態においては、疲労特性データベース50を予め準備しる。この疲労特性データベース50には、例えば、はんだ接合部9のひずみ範囲と寿命の関係を表すデータが蓄積されている。このデータベース50は、実装基板1の設計情報や使用している材料の情報を利用して、半導体メモリ4が搭載された半導体記憶装置10に対して現象解析を実行し、はんだ接合部9に生じる負荷を予測することにより、はんだ接合部9の破損に関する関係を算出して構築することができる。
次に、本発明に係る第4の実施形態について説明する。図10は、第4の実施形態に係る半導体記憶装置を用いたRAIDシステム100の構成を示すブロック図である。このRAIDシステム100は、複数の半導体記憶装置10と、メモリ制御部30と、半導体メモリ選択部20から構成され、外部機器としてのホスト機器200と接続している。さらに、第4の実施形態においては、疲労特性データベース50と、各半導体メモリ4への書き込み回数情報71を格納した書き込み回数データベース70を予め準備している。一般的に、半導体メモリ4では、記憶素子の記録回数は有限であり、数百万回程度で記憶素子が劣化して書き込みが不可能になる。一方、情報は、記憶素子の集まりであるブロック単位で書き込みあるいは消去が行われる。そこで、或るブロックに書き込みを行った回数を別途記録し、次に書き込みを行うブロックを決める際の参考とし、書き込みの回数が分散化され、特定のブロックに書き込みが集中することを防いでいる。
Claims (18)
- ホスト機器との間でデータ転送を行う半導体記憶装置を用いたRAIDシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリの受ける機械的負荷が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたRAIDシステム。 - 前記機械的負荷の大きさは、実装基板上に搭載された前記半導体メモリと実装基板上の熱源との距離に基づいて判定することを特徴とする請求項1記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリと実装基板上の熱源との距離は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部と熱源との最短距離であることを特徴とする請求項2記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリと実装基板上の熱源との距離は、前記半導体メモリの中心部と熱源との最短距離であることを特徴とする請求項2記載の半導体記憶装置を用いたRAIDシステム。
- 前記機械的負荷の大きさは、実装基板上に搭載された前記半導体メモリと実装基板を支持するための支持部との距離に基づいて判定することを特徴とする請求項1記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリと前記支持部との距離は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部と前記支持部との最短距離であることを特徴とする請求項5記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリと前記支持部との距離は、前記半導体メモリの中心部と前記支持部との最短距離であることを特徴とする請求項5記載の半導体記憶装置を用いたRAIDシステム。
- ホスト機器との間でデータ転送を行う半導体記憶装置を用いたRAIDシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値が平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたRAIDシステム。 - 前記実装基板上、または前記実装基板の周囲環境の物理的変動を計測するセンサと、前記はんだ接合部の疲労特性データベースを備え、
前記はんだ接合部での損傷値は、前記センサからの情報と前記はんだ接合部の疲労特性に基づいて計算することを特徴とする請求項8記載の半導体記憶装置を用いたRAIDシステム。 - 前記センサは、加速度、ひずみ、温度、抵抗、インピーダンスのいずれかの物理量を計測するものであることを特徴とする請求項9記載の半導体記憶装置を用いたRAIDシステム。
- ホスト機器との間でデータ転送を行う半導体記憶装置を用いたRAIDシステムであって、
複数の半導体メモリを搭載して成る複数の半導体記憶装置と、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの組み合わせを選択する半導体メモリ選択部と、
前記半導体メモリ選択部が選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備し、
前記半導体メモリ選択部は、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値及び前記半導体メモリへの書き込み回数のいずれもが平均化するように、前記半導体メモリの組み合わせを選択することを特徴とする半導体記憶装置を用いたRAIDシステム。 - 前記実装基板上、または前記実装基板の周囲環境の物理的変動を計測するセンサと、前記はんだ接合部の疲労特性データベースを備え、
前記はんだ接合部での損傷値は、前記センサからの情報と前記はんだ接合部の疲労特性に基づいて計算することを特徴とする請求項11記載の半導体記憶装置を用いたRAIDシステム。 - 前記センサは、加速度、ひずみ、温度、抵抗、インピーダンスのいずれかの物理量を計測するものであることを特徴とする請求項12記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリへの書き込み回数を蓄積する半導体メモリへの書き込み回数データベースを備えることを特徴とする請求項11記載の半導体記憶装置を用いたRAIDシステム。
- 前記半導体メモリの組み合わせは、ファイル書き込み毎、一定期間使用後、前記半導体メモリ内のガベージコレクションのタイミング等で更新を実行することを特徴とする請求項1乃至14のいずれか1項に記載の半導体記憶装置を用いたRAIDシステム。
- ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたRAIDシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリの受ける機械的負荷が平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたRAIDシステムにおける制御方法。 - ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたRAIDシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値が平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたRAIDシステムにおける制御方法。 - ホスト機器との間でデータ転送を行い、複数の半導体メモリを搭載して成る複数の半導体記憶装置を用いたRAIDシステムにおける制御方法であって、
前記複数の半導体記憶装置間でデータを分散して記憶する際に、前記半導体メモリが搭載される実装基板と前記半導体メモリのはんだ接合部での損傷値及び前記半導体メモリへの書き込み回数のいずれもが平均化するように、前記半導体メモリの組み合わせを選択し、
選択した前記半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行う、ことを特徴とする半導体記憶装置を用いたRAIDシステムにおける制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009013226A JP4776703B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体記憶装置を用いたraidシステム及びその制御方法 |
PCT/JP2010/000084 WO2010084706A1 (ja) | 2009-01-23 | 2010-01-08 | 半導体記憶装置を用いたraidシステム及びその制御方法 |
US13/181,651 US8615627B2 (en) | 2009-01-23 | 2011-07-13 | Raid system based on calculated average of mechanical loads and solder joint damage and controlling method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009013226A JP4776703B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体記憶装置を用いたraidシステム及びその制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010203243A Division JP5284327B2 (ja) | 2010-09-10 | 2010-09-10 | 半導体記憶装置を用いたraidシステム及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010170403A true JP2010170403A (ja) | 2010-08-05 |
JP4776703B2 JP4776703B2 (ja) | 2011-09-21 |
Family
ID=42355766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009013226A Expired - Fee Related JP4776703B2 (ja) | 2009-01-23 | 2009-01-23 | 半導体記憶装置を用いたraidシステム及びその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8615627B2 (ja) |
JP (1) | JP4776703B2 (ja) |
WO (1) | WO2010084706A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028768A (ja) * | 2010-09-10 | 2011-02-10 | Toshiba Corp | 半導体記憶装置を用いたraidシステム及びその制御方法 |
JP2017191430A (ja) * | 2016-04-13 | 2017-10-19 | 富士通株式会社 | 情報処理装置、raid制御方法、およびraid制御プログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4843693B2 (ja) | 2009-03-30 | 2011-12-21 | 株式会社東芝 | 記憶装置 |
JP4648505B1 (ja) | 2010-03-30 | 2011-03-09 | 株式会社東芝 | 電子装置および電子システム |
US9152568B1 (en) * | 2011-12-05 | 2015-10-06 | Seagate Technology Llc | Environmental-based device operation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004240669A (ja) * | 2003-02-05 | 2004-08-26 | Sharp Corp | ジョブスケジューラおよびマルチプロセッサシステム |
JP2005174203A (ja) * | 2003-12-15 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体 |
JP2007024817A (ja) * | 2005-07-21 | 2007-02-01 | Konica Minolta Medical & Graphic Inc | 放射線画像変換パネル及びその製造方法 |
JP2007102533A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 情報処理装置の放熱装置 |
JP2008112452A (ja) * | 2006-10-30 | 2008-05-15 | Intel Corp | メモリ・モジュールの熱管理 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5423046A (en) * | 1992-12-17 | 1995-06-06 | International Business Machines Corporation | High capacity data storage system using disk array |
US6401214B1 (en) * | 1999-03-04 | 2002-06-04 | International Business Machines Corporation | Preventive recovery action in hard disk drives |
JP2003330815A (ja) * | 2002-05-14 | 2003-11-21 | Nec System Technologies Ltd | メモリの予防保守方法及びメモリの予防保守システム |
JP4863749B2 (ja) * | 2006-03-29 | 2012-01-25 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム |
JP2008204041A (ja) * | 2007-02-19 | 2008-09-04 | Hitachi Ltd | ストレージ装置及びデータ配置制御方法 |
JP4439533B2 (ja) * | 2007-03-27 | 2010-03-24 | 株式会社東芝 | 負荷算定装置および負荷算定方法 |
US20100017649A1 (en) * | 2008-07-19 | 2010-01-21 | Nanostar Corporation | Data storage system with wear-leveling algorithm |
JP4703702B2 (ja) | 2008-09-17 | 2011-06-15 | 株式会社東芝 | 損傷指標予測システムおよび損傷指標予測方法 |
-
2009
- 2009-01-23 JP JP2009013226A patent/JP4776703B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-08 WO PCT/JP2010/000084 patent/WO2010084706A1/ja active Application Filing
-
2011
- 2011-07-13 US US13/181,651 patent/US8615627B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004240669A (ja) * | 2003-02-05 | 2004-08-26 | Sharp Corp | ジョブスケジューラおよびマルチプロセッサシステム |
JP2005174203A (ja) * | 2003-12-15 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体 |
JP2007024817A (ja) * | 2005-07-21 | 2007-02-01 | Konica Minolta Medical & Graphic Inc | 放射線画像変換パネル及びその製造方法 |
JP2007102533A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 情報処理装置の放熱装置 |
JP2008112452A (ja) * | 2006-10-30 | 2008-05-15 | Intel Corp | メモリ・モジュールの熱管理 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028768A (ja) * | 2010-09-10 | 2011-02-10 | Toshiba Corp | 半導体記憶装置を用いたraidシステム及びその制御方法 |
JP2017191430A (ja) * | 2016-04-13 | 2017-10-19 | 富士通株式会社 | 情報処理装置、raid制御方法、およびraid制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2010084706A1 (ja) | 2010-07-29 |
JP4776703B2 (ja) | 2011-09-21 |
US20110271052A1 (en) | 2011-11-03 |
US8615627B2 (en) | 2013-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7865761B1 (en) | Accessing multiple non-volatile semiconductor memory modules in an uneven manner | |
CN102831067B (zh) | 用于执行包括环境条件的数据保持的系统和方法 | |
US9478303B1 (en) | System and method for measuring data retention in a non-volatile memory | |
KR101079502B1 (ko) | 메모리 시스템 | |
US8910002B2 (en) | NAND flash-based storage device with built-in test-ahead for failure anticipation | |
JP5242264B2 (ja) | データ制御装置、ストレージシステムおよびプログラム | |
KR101394691B1 (ko) | 메모리 디바이스에서의 온도 센서들의 이용 | |
CN101145372B (zh) | 用于故障数据存储的非易失存储器的盘驱动器 | |
KR101580454B1 (ko) | 상이한 최소 어드레스가능 데이터 유닛 크기들을 갖는 비휘발성 메모리 유닛들 사이의 선택 | |
KR20180058890A (ko) | 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 액세스 방법 | |
US20080225494A1 (en) | Solid-state hard disk drive | |
JP4776703B2 (ja) | 半導体記憶装置を用いたraidシステム及びその制御方法 | |
CN108986859B (zh) | 具有可重写原地存储器的数据存储设备 | |
US11449431B2 (en) | Data storage device with rewritable in-place memory | |
JP5284327B2 (ja) | 半導体記憶装置を用いたraidシステム及びその制御方法 | |
KR102138767B1 (ko) | 제자리에 다시쓰기 가능한 메모리를 갖는 데이터 저장 디바이스 | |
KR20200044308A (ko) | 스토리지 장치 및 서버 장치 | |
US11593242B2 (en) | Method of operating storage device for improving reliability, storage device performing the same and method of operating storage using the same | |
CN115407928A (zh) | 自适应读取清理 | |
JP6752843B2 (ja) | 書き換え可能なインプレースメモリを有するデータ記憶装置 | |
US11822817B2 (en) | Ordering reads to limit collisions in a non-volatile memory (NVM) | |
CN103678188A (zh) | 存储器系统 | |
CN116360709B (zh) | 一种数据存取系统 | |
Li et al. | Leveraging big data to improve reliability & maintainability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100701 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100701 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |