JP2010169630A - Surge tester - Google Patents

Surge tester Download PDF

Info

Publication number
JP2010169630A
JP2010169630A JP2009014471A JP2009014471A JP2010169630A JP 2010169630 A JP2010169630 A JP 2010169630A JP 2009014471 A JP2009014471 A JP 2009014471A JP 2009014471 A JP2009014471 A JP 2009014471A JP 2010169630 A JP2010169630 A JP 2010169630A
Authority
JP
Japan
Prior art keywords
surge
voltage
signal
test
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009014471A
Other languages
Japanese (ja)
Other versions
JP5172724B2 (en
Inventor
Kiichi Sato
喜市 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Original Assignee
AKITA SHINDENGEN KK
Shindengen Electric Manufacturing Co Ltd
Akita Shindengen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKITA SHINDENGEN KK, Shindengen Electric Manufacturing Co Ltd, Akita Shindengen Co Ltd filed Critical AKITA SHINDENGEN KK
Priority to JP2009014471A priority Critical patent/JP5172724B2/en
Publication of JP2010169630A publication Critical patent/JP2010169630A/en
Application granted granted Critical
Publication of JP5172724B2 publication Critical patent/JP5172724B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surge tester for performing a surge test corresponding to the characteristics of a testing object. <P>SOLUTION: This surge tester 100 is for performing a surge test on a testing object correspondingly to an input signal input from an impressed waveform generator 11 generating an impressed waveform. The surge tester 100 controls surge electric power impressed on the testing object 2 based on the value of a surge current impressed on the testing object 2 and the input signal. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、測定対象にサージ電力並びにサージ電流を印加するサージ試験装置に関する。   The present invention relates to a surge test apparatus that applies surge power and surge current to an object to be measured.

サージ試験装置は、ダイオードなどの半導体装置における逆方向サージ試験などに使用され、急峻に変化するサージ電力及びサージ電流を発生させる装置である。このような逆方向サージ試験は、半導体装置の製造工程における信頼性確認試験などで行われる。例えば、ダイオードにおける信頼性確認試験では、逆方向に印加されたサージ電力及びサージ電流に対する防護動作時の耐量特性を保証するためのサージ試験が、製品全数を対象として行われる。それらのサージ試験では、大きなピーク値を有するサージ電力及びサージ電流をそれぞれ印加して行われる。
図２に示される従来のサージ試験装置１では、スイッチＳＷ１をオン状態にすることで印加電圧充電用電源３１から増幅器（ＡＭＰ）３２を介して電荷充電用のコンデンサＣ３４に電荷を充電する。そして、スイッチＳＷ２をオン状態にすることで被試験素子（ＤＵＴ）２に対して制限抵抗Ｒ３５を通じてサージ電流を印加している。このような試験を行わせるために、スイッチＳＷ２の代わりに半導体素子を設けた構成のサージ試験装置がある（例えば、特許文献１を参照）。
また、被試験対象となる半導体装置では、その基板として用いられるウエハーの特性やそれぞれの処理工程により、形成された半導体装置におけるアバランシェ電圧などの電気的な特性にバラツキが生じる。 The surge test apparatus is used for a reverse surge test in a semiconductor device such as a diode, and generates surge power and surge current that change sharply. Such a reverse surge test is performed in a reliability confirmation test or the like in the manufacturing process of the semiconductor device. For example, in a reliability confirmation test for a diode, a surge test for guaranteeing a withstand characteristic during a protective operation against surge power and surge current applied in the opposite direction is performed on all products. In these surge tests, surge power and surge current having a large peak value are respectively applied.
In the conventional surge test apparatus 1 shown in FIG. 2, the switch SW <b> 1 is turned on to charge the charge charging capacitor C <b> 34 from the applied voltage charging power supply 31 via the amplifier (AMP) 32. A surge current is applied to the device under test (DUT) 2 through the limiting resistor R35 by turning on the switch SW2. In order to perform such a test, there is a surge test apparatus having a configuration in which a semiconductor element is provided instead of the switch SW2 (see, for example, Patent Document 1).
Further, in the semiconductor device to be tested, the electrical characteristics such as the avalanche voltage in the formed semiconductor device vary depending on the characteristics of the wafer used as the substrate and the respective processing steps.

特開平０９−１６２２５５号公報JP 09-162255 A

しかしながら、従来のサージ試験装置１の構成では、被試験素子２である半導体装置におけるアバランシェ電圧のバラツキは、逆方向サージ試験において印加すべきサージ電力やサージ電流の条件設定に影響を与える。つまり、アバランシェ電圧が高くなると、コンデンサＣ３４に充電された電圧との電位差が小さくなり、被試験素子２に印加される電流が少なくなる。
そのため、複数の半導体装置を対象とする製造工程における信頼性確認試験では、被試験素子である個々の半導体装置の特性のバラツキ範囲に対応するために厳しい試験条件による試験が行われている。
このような条件によって設定された試験では、本来少ないサージ量で試験できる半導体装置にも、上記のようにバラツキ範囲を考慮した厳しい試験条件での試験を行うことになる。被試験素子２である半導体装置の特性のバラツキを考慮しての試験方法であるが、厳しい試験条件として設定された過大なサージ量を印加することとなり、被試験対象の全数試験を行うときの問題になる。 However, in the configuration of the conventional surge test apparatus 1, the variation in the avalanche voltage in the semiconductor device that is the device under test 2 affects the condition setting of the surge power and surge current to be applied in the reverse surge test. That is, as the avalanche voltage increases, the potential difference from the voltage charged in the capacitor C34 decreases, and the current applied to the device under test 2 decreases.
Therefore, in a reliability confirmation test in a manufacturing process for a plurality of semiconductor devices, a test under strict test conditions is performed in order to correspond to a range of variation in characteristics of individual semiconductor devices that are elements to be tested.
In a test set under such conditions, a semiconductor device that can be tested with a small amount of surge is also subjected to a test under severe test conditions in consideration of the variation range as described above. This is a test method that takes into account variations in the characteristics of the semiconductor device that is the device under test 2. However, an excessive surge amount set as a strict test condition is applied, and this is used when performing a full test of the test target. It becomes a problem.

そこで、本発明は、被試験対象の特性に応じたサージ試験を行うサージ試験装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a surge test apparatus that performs a surge test in accordance with the characteristics of an object to be tested.

上記問題を解決するために、本発明は、印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行うサージ試験装置であって、前記被試験対象に印加するサージ電力を、該被試験対象に印加されたサージ電流の値及び前記入力信号に基づいて制御することを特徴とするサージ試験装置である。   In order to solve the above problem, the present invention is a surge test apparatus for performing a surge test on a device under test in accordance with an input signal input from a signal generator that generates an applied waveform, which is applied to the device under test. The surge testing apparatus is characterized in that the surge power to be controlled is controlled based on the value of the surge current applied to the test object and the input signal.

本発明は、上記発明において、前記サージ電流の値と印加されたサージ電圧の値とから導かれるサージ電力に応じた信号及び前記入力信号に基づいて前記サージ電力の値を出力する演算増幅器と、を備えることを特徴とする。   The present invention provides an operational amplifier that outputs the value of the surge power based on the signal corresponding to the surge power derived from the value of the surge current and the value of the applied surge voltage and the input signal in the above invention, It is characterized by providing.

本発明は、印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行うサージ試験装置であって、前記入力信号に応じたサージ電圧を出力する電力増幅器と、前記電力増幅器が出力するサージ電圧に応じて変化するサージ電圧検出信号を電圧帰還信号として出力する印加電圧検出器と、前記サージ電圧に伴って印加されたサージ電流を検出し、該検出されたサージ電流に応じた電流帰還信号を出力する印加電流検出器と、前記電流帰還信号の値と前記電圧帰還信号の値を乗算する乗算器と、前記乗算器の出力信号と前記入力信号を比較して得られる誤差信号を増幅して前記電力増幅器に制御信号を入力する演算増幅器と、を備えることを特徴とするサージ試験装置である。   The present invention relates to a surge test apparatus for performing a surge test on a device under test according to an input signal input from a signal generator that generates an applied waveform, and a power amplifier that outputs a surge voltage according to the input signal; An applied voltage detector that outputs, as a voltage feedback signal, a surge voltage detection signal that changes in accordance with a surge voltage output by the power amplifier, and detects a surge current applied in association with the surge voltage, An applied current detector that outputs a current feedback signal corresponding to a surge current, a multiplier that multiplies the value of the current feedback signal and the value of the voltage feedback signal, and compares the output signal of the multiplier with the input signal. And an operational amplifier that amplifies the error signal obtained and inputs a control signal to the power amplifier.

本発明は、上記発明において、印加電圧検出器は、前記サージ電圧検出信号及び入力される単位電圧信号のいずれかを電圧帰還信号として出力することを特徴とする。   The present invention is characterized in that, in the above invention, the applied voltage detector outputs either the surge voltage detection signal or the input unit voltage signal as a voltage feedback signal.

この本発明によれば、サージ試験装置は、印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行う。サージ試験装置は、被試験対象に印加するサージ電力を、該被試験対象に印加されたサージ電流の値及び入力信号に基づいて制御する。
これにより、サージ試験装置は、被試験対象に印加されたサージ電流の値を検出しながら、印加するサージ量を適正なサージ量とすることができる。そして、被試験対象の特性のバラツキに影響されることなく適正なサージ量を印加することができ、被試験対象に過大な負荷を与えずに試験を行うことができる。 According to the present invention, the surge testing apparatus performs a surge test on a device under test according to an input signal input from a signal generator that generates an applied waveform. The surge test apparatus controls the surge power applied to the test object based on the value of the surge current applied to the test object and the input signal.
Thereby, the surge test apparatus can make the applied surge amount an appropriate surge amount while detecting the value of the surge current applied to the test object. An appropriate surge amount can be applied without being affected by variations in characteristics of the test object, and a test can be performed without applying an excessive load to the test object.

また、この本発明によれば、上記発明において、演算増幅器は、サージ電流の値と印加されたサージ電圧の値とから導かれるサージ電力に応じた信号及び入力信号に基づいてサージ電力の値を出力する。
これにより、演算増幅器によって、サージ電流の値と印加されたサージ電圧の値から印加されたサージ電力を導くことができる。そして、導かれたサージ電力の値に基づいて、基準となる入力信号に応じて印加するサージ量の制御が可能となる。 According to the present invention, in the above invention, the operational amplifier determines the value of the surge power based on the signal corresponding to the surge power derived from the value of the surge current and the value of the applied surge voltage and the input signal. Output.
Thereby, the applied surge power can be derived from the value of the surge current and the value of the applied surge voltage by the operational amplifier. Based on the value of the derived surge power, the amount of surge applied can be controlled according to the reference input signal.

また、この本発明によれば、サージ試験装置は、印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行う。電力増幅器は、入力される入力信号に応じたサージ電圧を出力する。印加電圧検出器は、電力増幅器が出力するサージ電圧に応じて変化するサージ電圧検出信号を電圧帰還信号として出力する。印加電流検出器は、サージ電圧に伴って印加されたサージ電流を検出し、検出されたサージ電流に応じた電流帰還信号を出力する。乗算器は、電流帰還信号の値と電圧帰還信号の値を乗算する。演算増幅器は、乗算器の出力信号と信号発生器から入力される入力信号を比較して得られる誤差信号を増幅して電力増幅器に制御信号を入力する。
これにより、被試験対象に印加されたサージ電圧及びサージ電流を検出し、検出されたされたサージ量に応じて印加するサージ電力の制御を行うことができる。 Further, according to the present invention, the surge testing apparatus performs a surge test on the device under test according to an input signal input from a signal generator that generates an applied waveform. The power amplifier outputs a surge voltage corresponding to the input signal that is input. The applied voltage detector outputs a surge voltage detection signal that changes in accordance with the surge voltage output from the power amplifier as a voltage feedback signal. The applied current detector detects a surge current applied along with the surge voltage, and outputs a current feedback signal corresponding to the detected surge current. The multiplier multiplies the value of the current feedback signal and the value of the voltage feedback signal. The operational amplifier amplifies an error signal obtained by comparing the output signal of the multiplier and the input signal input from the signal generator, and inputs the control signal to the power amplifier.
As a result, the surge voltage and surge current applied to the test object can be detected, and the surge power applied according to the detected surge amount can be controlled.

また、この本発明によれば、上記発明において、印加電圧検出器は、前記サージ電圧検出信号及び入力される単位電圧信号のいずれかを電圧帰還信号として出力する。
これにより、印加電圧検出器は、検出されたサージ電圧に基づく値、或いは所定の電圧を選択的に出力することができる。そして、後段の乗算器によって検出されたサージ電流に基づく物理量とを乗算することにより、サージ電力に変換することができる。印加電圧検出器が、固定電圧を出力した場合には、乗算によって導かれたサージ電力は、サージ電流に基づく値とみなすことができる。サージ試験装置は、この選択手段の切り換えにより、サージ電力試験とサージ電流試験の双方を切り換えて実施することができる。 According to this invention, in the above invention, the applied voltage detector outputs either the surge voltage detection signal or the input unit voltage signal as a voltage feedback signal.
Thus, the applied voltage detector can selectively output a value based on the detected surge voltage or a predetermined voltage. And it can convert into surge electric power by multiplying with the physical quantity based on the surge current detected by the latter multiplier. When the applied voltage detector outputs a fixed voltage, the surge power derived by multiplication can be regarded as a value based on the surge current. The surge test apparatus can perform both the surge power test and the surge current test by switching the selection means.

本実施形態によるサージ試験装置を示すブロック図である。It is a block diagram which shows the surge testing apparatus by this embodiment. 従来の実施形態におけるサージ試験装置を示すブロック図である。It is a block diagram which shows the surge testing apparatus in conventional embodiment.

（第１実施形態）
以下、本発明の一実施形態によるサージ試験装置を図面を参照して説明する。
図１は、本実施形態によるサージ試験装置１００を示す概略ブロック図である。
サージ試験装置１００と共に図示される被試験対象２は、サージ試験装置１００によって発生させたサージ電力を印加して特性試験が行われる試験対象である。 (First embodiment)
Hereinafter, a surge testing apparatus according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic block diagram showing a surge test apparatus 100 according to the present embodiment.
A test object 2 shown together with the surge test apparatus 100 is a test object on which a characteristic test is performed by applying a surge power generated by the surge test apparatus 100.

サージ試験装置１００は、印加波形発生器１１、Ｉ−Ｖ変換器１２、電圧分圧器１３、電源１４、乗算器１５、抵抗Ｒｆ１６、抵抗Ｒｓ１７、演算増幅器１８、コンデンサＣ１９及び増幅器２０を備える。   The surge test apparatus 100 includes an applied waveform generator 11, an IV converter 12, a voltage divider 13, a power source 14, a multiplier 15, a resistor Rf16, a resistor Rs17, an operational amplifier 18, a capacitor C19, and an amplifier 20.

サージ試験装置１００における印加波形発生器１１は、一端が基準電位Ｖｇを示す電源端子ＶＧに接続され、電圧Ｖｒｅｆを出力する。印加波形発生部１１が出力する電圧によって、サージ試験装置１００が出力するサージ電流の値が設定される。印加波形発生器１１が発生するサージ波形は、例えば立ち上がり時間を１マイクロ秒、サージ波形の半値幅は１０マイクロ秒を有し、そのピーク電圧をＶｃｐとする波形を出力する。
Ｉ−Ｖ変換器１２は、被試験対象２に印加されたサージ電流を検出し、検出されたサージ電流に応じた電圧ＶＩＺを出力する電流・電圧変換を行う。Ｉ−Ｖ変換器１２には、演算増幅器を有し、その帰還路にインピーダンスを設けた変換器などが適応できる。 One end of the applied waveform generator 11 in the surge test apparatus 100 is connected to the power supply terminal VG indicating the reference potential Vg, and outputs a voltage Vref. The value of the surge current output from the surge test apparatus 100 is set by the voltage output from the applied waveform generator 11. The surge waveform generated by the applied waveform generator 11 has, for example, a rise time of 1 microsecond, a half width of the surge waveform of 10 microseconds, and a waveform having a peak voltage of Vcp.
The IV converter 12 detects a surge current applied to the object 2 to be tested, and performs current / voltage conversion that outputs a voltage V IZ corresponding to the detected surge current. As the IV converter 12, a converter having an operational amplifier and having an impedance in its feedback path can be applied.

電圧分圧器１３は、被試験対象２に印加されたサージ電圧を検出し、検出されたサージ電圧を所定の分圧比に応じて分圧した電圧を出力する。例えば、設定される分圧比は、入力された信号を数十分の１に分圧する。また、電圧分圧器１３は、サージ電圧に基づいて分圧された電圧と、サージ電圧とは異なって入力される基準電圧Ｖｕとを選択して出力する切換回路を含んで構成されている。その切換回路は、外部から制御される制御信号に応じて切換制御が行われ、電圧ＶＺ’として出力される。
電源１４は、基準電圧Ｖｕを出力する電圧源である。基準電圧Ｖｕは、電圧分圧器１３に入力される。
乗算器１５は、入力されるＩ−Ｖ変換器１２から出力される電圧ＶＩＺと電圧分圧器１３から出力される電圧ＶＺ’によって示される電圧を、それぞれ乗算し、乗算された結果を電圧Ｖｐとして出力する。 The voltage divider 13 detects a surge voltage applied to the test object 2 and outputs a voltage obtained by dividing the detected surge voltage according to a predetermined voltage division ratio. For example, the set voltage dividing ratio divides the input signal into several tenths. The voltage divider 13 includes a switching circuit that selects and outputs a voltage divided based on the surge voltage and a reference voltage Vu that is input differently from the surge voltage. The switching circuit is subjected to switching control according to a control signal controlled from the outside, and is output as a voltage V Z ′.
The power supply 14 is a voltage source that outputs a reference voltage Vu. The reference voltage Vu is input to the voltage divider 13.
The multiplier 15, a voltage results that the voltage indicated by the voltage V Z 'output from the voltage V IZ and the voltage divider 13 output from the I-V converter 12 to be input, multiplied respectively, are multiplied Output as Vp.

演算増幅器１８は、印加波形発生器１１によって出力される電圧Ｖｒｅｆと、乗算器１５によって出力される電圧Ｖｐとを設定される比率によって重み付けして加算して、偏差を導く。重み付けを行う比率の設定は、抵抗Ｒｆ１６と抵抗Ｒｓ１７のインピーダンスによって設定される。また、演算増幅器１８は、導かれた偏差に応じた制御量を出力する。
演算増幅器１８は、負帰還路にコンデンサＣ１９が接続され、抵抗Ｒｆ１６と抵抗Ｒｓ１７と組み合わせた積分回路を形成する。演算増幅器１８によって出力される制御量は、その積分回路によって、制御に必要とされる位相補償も加味された結果が出力される。その位相補償として選択される定数としては、抵抗Ｒｆ１６とコンデンサＣ１９による時定数が、適応されるサージ波形の周波数特性に適応できるものでなければならない。
増幅器（ＡＭＰ）２０は、演算増幅器１８が出力する操作量に応じて、被試験対象２に出力するサージ電流の増幅を行い出力する。 The operational amplifier 18 weights and adds the voltage Vref output from the applied waveform generator 11 and the voltage Vp output from the multiplier 15 according to a set ratio, thereby introducing a deviation. The setting of the weighting ratio is set by the impedances of the resistors Rf16 and Rs17. The operational amplifier 18 outputs a control amount corresponding to the derived deviation.
The operational amplifier 18 has a capacitor C19 connected to the negative feedback path, and forms an integrating circuit that combines the resistor Rf16 and the resistor Rs17. The control amount output by the operational amplifier 18 is output by the integration circuit in consideration of the phase compensation required for the control. As a constant selected as the phase compensation, the time constant by the resistor Rf16 and the capacitor C19 must be adaptable to the frequency characteristics of the applied surge waveform.
The amplifier (AMP) 20 amplifies the surge current output to the device under test 2 and outputs it according to the operation amount output from the operational amplifier 18.

次にサージ試験装置１００の接続を示す。
増幅器２０の出力端には、被試験対象２の一端と、電圧分圧器１３の第１の入力端が接続される。電圧分圧器１３の第２の入力端には、一端が電源端子ＶＧに接続された電源１４が接続される。電圧分圧器１３の出力端には、乗算器１５の第１の入力端が接続される。
被試験対象２の他端には、Ｉ−Ｖ変換器１２の入力端が接続される。Ｉ−Ｖ変換器１２の出力端には、乗算器１５の第２の入力端が接続される。 Next, connection of the surge test apparatus 100 is shown.
The output terminal of the amplifier 20 is connected to one end of the test object 2 and the first input terminal of the voltage divider 13. A power supply 14 having one end connected to the power supply terminal VG is connected to the second input end of the voltage divider 13. The output terminal of the voltage divider 13 is connected to the first input terminal of the multiplier 15.
The other end of the device under test 2 is connected to the input end of the IV converter 12. A second input terminal of the multiplier 15 is connected to the output terminal of the IV converter 12.

印加波形発生器１１の出力端は、入力抵抗Ｒｓを介して、演算増幅器１８の反転入力端に接続される。演算増幅器１８の反転入力端は、コンデンサＣ１９を介して演算増幅器１８の出力端に接続され、負帰還路を形成する。また、乗算器１５の出力端は、抵抗Ｒｆ１６を介して演算増幅器１８の反転入力端に接続される。演算増幅器１８の非反転入力端は、電源端子ＶＧに接続され、演算増幅器１８の出力端は、増幅器２０の入力端に接続される。   The output terminal of the applied waveform generator 11 is connected to the inverting input terminal of the operational amplifier 18 through the input resistor Rs. The inverting input terminal of the operational amplifier 18 is connected to the output terminal of the operational amplifier 18 via the capacitor C19 to form a negative feedback path. The output terminal of the multiplier 15 is connected to the inverting input terminal of the operational amplifier 18 via the resistor Rf16. The non-inverting input terminal of the operational amplifier 18 is connected to the power supply terminal VG, and the output terminal of the operational amplifier 18 is connected to the input terminal of the amplifier 20.

次にサージ試験装置１００の動作について示す。
サージ試験装置１００は、２つの動作モードを選択して機能させることができる。
第１の動作モードは、サージ電力を制御したサージ試験を行うモードである。サージ電力を制御したサージ試験では、被試験対象２に印加されたサージ電流ＩＺと、サージ電圧ＶＺを検出し、それらの値を乗算してサージ電力Ｖｐを導く。サージ電力Ｖｐを式（１）に示す。 Next, the operation of the surge test apparatus 100 will be described.
The surge test apparatus 100 can select two operation modes to function.
The first operation mode is a mode for performing a surge test in which surge power is controlled. In the surge test to control the surge power, and the surge current I Z applied to the test object 2, detects a surge voltage V Z, leads to a surge power Vp by multiplying those values. The surge power Vp is shown in Formula (1).

−Ｖｐ＝ＶＺ'×ＩＺ＝ＶＺ'×ｘＶＩＺ＝ＶＺ×（１／ｘ）×ｘＶＩＺ ・・・（１） -Vp = V Z '× I Z = V Z' × xV IZ = V Z × (1 / x) × xV IZ ··· (1)

式（１）において、Ｉ−Ｖ変換器１２による変換では、入力されるサージ電流ＩＺに対して出力される検出電圧ＶＩＺとは、ＩＺ＝ｘＶＩＺによって示すことができる。ｘは、比例定数を示す。
導かれたサージ電力Ｖｐは、印加波形発生器１１の出力信号Ｖｒｅｆ、すなわち制御目標電力に追従させるように制御される。サージ電力Ｖｐと印加波形発生器１１の出力信号Ｖｒｅｆとの関係を式（２）に示す。 In the expression (1), in the conversion by the IV converter 12, the detection voltage V IZ output with respect to the input surge current I Z can be expressed by I Z = xV IZ . x represents a proportionality constant.
The induced surge power Vp is controlled so as to follow the output signal Vref of the applied waveform generator 11, that is, the control target power. The relationship between the surge power Vp and the output signal Vref of the applied waveform generator 11 is shown in Expression (2).

Ｖｐ＝−Ｖｒｅｆ×（Ｒｆ／Ｒｓ） ・・・（２） Vp = −Vref × (Rf / Rs) (2)

サージ電力制御にあたり、検出されるサージ電圧ＶＺは、電圧分圧器１３によって、所定の比率で分圧され、印加されるサージ電圧ＶＺとのスケール変換（１／ｘ）が行われる。サージ電圧ＶＺとサージ電流ＩＺの乗算は、乗算器１５によって演算処理され、演算増幅器１８によって入力される制御目標電力（Ｖｒｅｆ）との比較が行われる。
その比較の結果に応じて、増幅器２０が所定の増幅率で増幅したサージ電圧を出力し被試験対象２に印加する。 Upon surge power control, the surge voltage V Z which is detected by the voltage divider 13, divided by a predetermined ratio, scaling of the surge voltage V Z which is applied (1 / x) is performed. Multiplication of the surge voltage V Z and the surge current I Z is the arithmetic processing by the multiplier 15, compared with the control target power input by the operational amplifier 18 (Vref) is performed.
In accordance with the comparison result, the amplifier 20 outputs a surge voltage amplified at a predetermined amplification factor and applies it to the device under test 2.

また、第２の動作モードは、サージ電流を制御したサージ試験を行うモードである。
サージ電流を制御したサージ試験では、被試験対象２に印加されたサージ電流ＩＺと、予め定められた所定の電圧の値を乗算して仮想的なサージ電力Ｖｐに変換する。仮想的なサージ電力Ｖｐを式（３）に示す。 The second operation mode is a mode for performing a surge test in which the surge current is controlled.
In the surge test to control the surge current, it converts the surge current I Z applied to the test object 2, by multiplying the value of the predetermined voltage to a predetermined virtual surge power Vp. The virtual surge power Vp is shown in Formula (3).

−Ｖｐ＝ＶＺ'×ｘＶＩＺ＝Ｖｕ×（１／ｘ）×ｘＶＩＺ ・・・（３） -Vp = V Z '× xV IZ = V u × (1 / x) × xV IZ ··· (3)

変換された仮想的なサージ電力Ｖｐは、印加波形発生器１１の出力信号Ｖｒｅｆ、すなわち制御目標電力に追従させるように制御される。仮想的なサージ電力Ｖｐと印加波形発生器１１の出力信号Ｖｒｅｆとの関係を式（４）に示す。   The converted virtual surge power Vp is controlled to follow the output signal Vref of the applied waveform generator 11, that is, the control target power. The relationship between the virtual surge power Vp and the output signal Vref of the applied waveform generator 11 is shown in Expression (4).

Ｖｐ＝−Ｖｒｅｆ×（Ｒｆ／Ｒｓ） ・・・（４） Vp = −Vref × (Rf / Rs) (4)

仮想的なサージ電力Ｖｐが、制御目標電力によって制御されることにより、被試験対象２に印加されるサージ電流ＩＺの制御が可能となる。
サージ電流制御にあたり、所定の電圧は電圧分圧器１３に接続された電源１４を選択することによって出力される。所定の電圧とサージ電流ＩＺの乗算は、乗算器１５によって演算処理され、演算増幅器１８によって入力される制御目標電力との比較が行われる。その比較の結果に応じて、増幅器２０が所定の増幅率で増幅したサージ電圧ＶＺを出力し被試験対象２に印加する。 Virtual surge power Vp is, by being controlled by the control target power, it is possible to control the surge current I Z applied to the test object 2.
In the surge current control, a predetermined voltage is output by selecting the power supply 14 connected to the voltage divider 13. Multiplication of the predetermined voltage and the surge current I Z is the arithmetic processing by the multiplier 15, compared with the control target power input by the operational amplifier 18 is performed. Depending on the result of the comparison, and outputs a surge voltage V Z which amplifier 20 is amplified with a predetermined amplification factor applied to the test object 2.

上記に示したように、サージ電力試験及びサージ電流試験において、被試験対象２の特性の違いに適応させるための制御が必要になる。   As described above, in the surge power test and the surge current test, control for adapting to the difference in characteristics of the test object 2 is required.

なお、サージ試験装置１００は、印加波形を発生する印加波形発生器１１から入力される入力信号に応じて被試験対象２のサージ試験を行う。サージ試験装置１００は、被試験対象２に印加するサージ電力を、該被試験対象２に印加されたサージ電流の値及び入力信号に基づいて制御する。
これにより、サージ試験装置１００は、被試験対象２に印加されたサージ電流の値を検出しながら、印加するサージ量の適正なサージ量とすることができる。そして、被試験対象２の特性のバラツキに影響されることなく適正なサージ量を印加することができ、被試験対象２に過大な負荷を与えずに試験を行うことができる。 The surge test apparatus 100 performs a surge test on the device under test 2 in accordance with an input signal input from the applied waveform generator 11 that generates an applied waveform. The surge test apparatus 100 controls the surge power applied to the device under test 2 based on the value of the surge current applied to the device under test 2 and the input signal.
Thereby, the surge test apparatus 100 can set the appropriate surge amount to be applied while detecting the value of the surge current applied to the test object 2. Then, an appropriate surge amount can be applied without being affected by variations in the characteristics of the object under test 2, and a test can be performed without applying an excessive load to the object under test 2.

また、上記のサージ試験装置１００において、演算増幅器１８は、サージ電流の値と印加されたサージ電圧の値とから導かれるサージ電力に応じた信号及び入力信号に基づいてサージ電力の値を出力する。
これにより、演算増幅器１８によって、サージ電流の値と印加されたサージ電圧の値から印加されたサージ電力を導くことができる。そして、導かれたサージ電力の値に基づいて、基準となる入力信号に応じて印加するサージ量の制御が可能となる。 In the surge test apparatus 100 described above, the operational amplifier 18 outputs the value of the surge power based on the signal corresponding to the surge power derived from the value of the surge current and the value of the applied surge voltage and the input signal. .
Thereby, the applied power can be derived from the value of the surge current and the value of the applied surge voltage by the operational amplifier 18. Based on the value of the derived surge power, the amount of surge applied can be controlled according to the reference input signal.

また、サージ試験装置１００は、印加波形を発生する印加波形発生器１１から入力される入力信号に応じて被試験対象２のサージ試験を行う。電力増幅器２０は、入力される入力信号に応じたサージ電圧ＶＺを出力する。電圧分圧器１３は、電力増幅器２０が出力するサージ電圧に応じて変化するサージ電圧検出信号を電圧帰還信号として出力する。Ｉ−Ｖ変換器１２は、サージ電圧ＶＺに伴って印加されたサージ電流ＩＺを検出し、検出されたサージ電流ＩＺに応じた電流帰還信号を出力する。乗算器１５は、電流帰還信号の値と電圧帰還信号の値を乗算する。演算増幅器１８は、乗算器１５の出力信号と印加波形発生器１１が入力する信号を比較して得られる誤差信号を増幅して電力増幅器２０に制御信号を入力する。
これにより、被試験対象２に印加されたサージ電圧及びサージ電流ＩＺを検出し、検出されたされたサージ量に応じて印加するサージ電圧の制御を行うことができる。 Further, the surge test apparatus 100 performs a surge test on the device under test 2 in accordance with an input signal input from the applied waveform generator 11 that generates an applied waveform. Power amplifier 20 outputs a surge voltage V Z corresponding to the input signal input. The voltage divider 13 outputs a surge voltage detection signal that changes according to the surge voltage output from the power amplifier 20 as a voltage feedback signal. I-V converter 12, detects a surge current I Z applied with the surge voltage V Z, and outputs a current feedback signal corresponding to the detected surge current I Z. The multiplier 15 multiplies the value of the current feedback signal and the value of the voltage feedback signal. The operational amplifier 18 amplifies the error signal obtained by comparing the output signal of the multiplier 15 and the signal input by the applied waveform generator 11 and inputs the control signal to the power amplifier 20.
Thus, it is possible to control the surge voltage applied in response to detecting a surge voltage and the surge current I Z applied to the test object 2, detected by the surge amount.

また、上記のサージ試験装置１００において、印加電圧検出器１１は、サージ電圧検出信号及び入力される単位電圧信号のいずれかを電圧帰還信号として出力する。
これにより、電圧分圧器１３は、検出されたサージ電圧ＶＺに基づく値、或いは所定の電圧を選択的に出力することができる。そして、検出されたサージ電流ＩＺに基づく物理量が後段の乗算器１５において乗算されることにより、サージ電力Ｖｐに変換することができる。電圧分圧器１３が、固定電圧を出力した場合には、乗算によって導かれたサージ電力は、サージ電流に基づく値とみなすことができる。サージ試験装置１００は、この選択手段の切り換えにより、サージ電力試験とサージ電流試験の双方を切り換えて実施することができる。 In the surge test apparatus 100, the applied voltage detector 11 outputs either a surge voltage detection signal or an input unit voltage signal as a voltage feedback signal.
Thus, the voltage divider 13, a value based on the detected surge voltage V Z, or a predetermined voltage can be output selectively. By physical quantity based on the detected surge current I Z is multiplied in a subsequent stage of the multiplier 15 can be converted into the surge power Vp. When the voltage divider 13 outputs a fixed voltage, the surge power derived by multiplication can be regarded as a value based on the surge current. The surge test apparatus 100 can perform both the surge power test and the surge current test by switching the selection means.

以上に示されたように、被試験対象２に印加されたサージ電圧並びにサージ電流を検出し、検出されたサージ量に基づいて印加するサージ電力を制御する。これにより、被試験対象２の特性に影響されることなく所定のサージ電力を印加することが可能となる。   As described above, the surge voltage and surge current applied to the test object 2 are detected, and the surge power applied based on the detected surge amount is controlled. This makes it possible to apply a predetermined surge power without being affected by the characteristics of the object 2 to be tested.

なお、本発明のサージ試験装置は、サージ試験装置１００に相当する。また、本発明の被試験対象は、被試験対象２に相当する。また、本発明の信号発生器は、印加波形発生器１１に相当する。また、本発明の印加電流検出器と、Ｉ−Ｖ変換器１２に相当する。また、本発明の印加電圧検出器と、電圧分圧器１３に相当する。また、本発明の乗算器と、乗算器１５に相当する。また、本発明の演算増幅器は、演算増幅器１８に相当する。また、本発明の電力増幅器と、電力増幅器２０に相当する。   The surge test apparatus of the present invention corresponds to the surge test apparatus 100. The subject under test of the present invention corresponds to the subject under test 2. The signal generator of the present invention corresponds to the applied waveform generator 11. Moreover, it corresponds to the applied current detector of the present invention and the IV converter 12. Further, it corresponds to the applied voltage detector and the voltage divider 13 of the present invention. Further, it corresponds to the multiplier of the present invention and the multiplier 15. The operational amplifier of the present invention corresponds to the operational amplifier 18. The power amplifier corresponds to the power amplifier 20 of the present invention.

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明のサージ試験装置における、演算増幅器１８及び増幅器２０の利得並びに周波数特性は、本試験に用いられる印加波形に応じて定められるものであり、その構成数や接続形態についても特に限定されるものではない。   The present invention is not limited to the above embodiments, and can be modified without departing from the spirit of the present invention. In the surge test apparatus of the present invention, the gain and frequency characteristics of the operational amplifier 18 and the amplifier 20 are determined according to the applied waveform used in the test, and the number of components and the connection form are also particularly limited. is not.

１００ サージ試験装置
１１ 印加波形発生器
１２ Ｉ−Ｖ変換器
１３ 電圧分圧器
１４ 電源
１５ 端子
Ｒｆ１６ 抵抗
Ｒｓ１７ 抵抗
１８ 演算増幅器
Ｃ１９ コンデンサ
２０ 増幅器 DESCRIPTION OF SYMBOLS 100 Surge test apparatus 11 Applied waveform generator 12 IV converter 13 Voltage divider 14 Power supply 15 Terminal Rf16 Resistance Rs17 Resistance 18 Operational amplifier C19 Capacitor 20 Amplifier

Claims (4)

印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行うサージ試験装置であって、
前記被試験対象に印加するサージ電力を、該被試験対象に印加されたサージ電流の値及び前記入力信号に基づいて制御する
ことを特徴とするサージ試験装置。 A surge test apparatus for performing a surge test on a test object according to an input signal input from a signal generator that generates an applied waveform,
A surge test apparatus characterized by controlling a surge power applied to the test object based on a value of a surge current applied to the test object and the input signal. 前記サージ電流の値と印加されたサージ電圧の値とから導かれるサージ電力に応じた信号及び前記入力信号に基づいて前記サージ電力の値を出力する演算増幅器と、
を備えることを特徴とする請求項１に記載のサージ試験装置。 An operational amplifier that outputs the value of the surge power based on the signal corresponding to the surge power derived from the value of the surge current and the value of the applied surge voltage and the input signal;
The surge test apparatus according to claim 1, comprising: 印加波形を発生する信号発生器から入力される入力信号に応じて被試験対象のサージ試験を行うサージ試験装置であって、
前記入力信号に応じたサージ電圧を出力する電力増幅器と、
前記電力増幅器が出力するサージ電圧に応じて変化するサージ電圧検出信号を電圧帰還信号として出力する印加電圧検出器と、
前記サージ電圧に伴って印加されたサージ電流を検出し、該検出されたサージ電流に応じた電流帰還信号を出力する印加電流検出器と、
前記電流帰還信号の値と前記電圧帰還信号の値を乗算する乗算器と、
前記乗算器の出力信号と前記入力信号を比較して得られる誤差信号を増幅して前記電力増幅器に制御信号を入力する演算増幅器と、
を備えることを特徴とするサージ試験装置。 A surge test apparatus for performing a surge test on a test object according to an input signal input from a signal generator that generates an applied waveform,
A power amplifier that outputs a surge voltage according to the input signal;
An applied voltage detector that outputs a surge voltage detection signal that changes according to a surge voltage output by the power amplifier as a voltage feedback signal;
An applied current detector that detects a surge current applied in accordance with the surge voltage and outputs a current feedback signal according to the detected surge current;
A multiplier for multiplying the value of the current feedback signal by the value of the voltage feedback signal;
An operational amplifier that amplifies an error signal obtained by comparing the output signal of the multiplier and the input signal and inputs a control signal to the power amplifier;
A surge test apparatus comprising: 印加電圧検出器は、
前記サージ電圧検出信号及び入力される単位電圧信号のいずれかを電圧帰還信号として出力する
ことを特徴とする請求項３に記載のサージ試験装置。 Applied voltage detector
4. The surge testing apparatus according to claim 3, wherein either the surge voltage detection signal or the input unit voltage signal is output as a voltage feedback signal.
JP2009014471A 2009-01-26 2009-01-26 Surge test equipment Expired - Fee Related JP5172724B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009014471A JP5172724B2 (en) 2009-01-26 2009-01-26 Surge test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009014471A JP5172724B2 (en) 2009-01-26 2009-01-26 Surge test equipment

Publications (2)

Publication Number Publication Date
JP2010169630A true JP2010169630A (en) 2010-08-05
JP5172724B2 JP5172724B2 (en) 2013-03-27

Family

ID=42701909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009014471A Expired - Fee Related JP5172724B2 (en) 2009-01-26 2009-01-26 Surge test equipment

Country Status (1)

Country Link
JP (1) JP5172724B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018171612A1 (en) * 2017-03-23 2018-09-27 赤多尼科两合股份有限公司 Digital signal generating apparatus and digital communication system
CN109239570A (en) * 2018-10-31 2019-01-18 中国振华集团永光电子有限公司（国营第八七三厂） A kind of diode forward current surge experimental circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170382A (en) * 1982-03-30 1983-10-06 Matsushita Electric Ind Co Ltd Surge pulse generating circuit
JPH09162255A (en) * 1995-12-06 1997-06-20 Fuji Electric Co Ltd Test device of semiconductor element
JP2002250752A (en) * 2001-02-23 2002-09-06 Canon Inc Method and apparatus for measurement of surge-current resistant amount of element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170382A (en) * 1982-03-30 1983-10-06 Matsushita Electric Ind Co Ltd Surge pulse generating circuit
JPH09162255A (en) * 1995-12-06 1997-06-20 Fuji Electric Co Ltd Test device of semiconductor element
JP2002250752A (en) * 2001-02-23 2002-09-06 Canon Inc Method and apparatus for measurement of surge-current resistant amount of element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018171612A1 (en) * 2017-03-23 2018-09-27 赤多尼科两合股份有限公司 Digital signal generating apparatus and digital communication system
CN108631821A (en) * 2017-03-23 2018-10-09 赤多尼科两合股份有限公司 A kind of digital signal generation device and digital communication system
GB2574565A (en) * 2017-03-23 2019-12-11 Tridonic Gmbh & Co Kg Digital signal generating apparatus and digital communication system
GB2574565B (en) * 2017-03-23 2022-03-16 Tridonic Gmbh & Co Kg Digital signal generating apparatus and digital communication system
CN109239570A (en) * 2018-10-31 2019-01-18 中国振华集团永光电子有限公司（国营第八七三厂） A kind of diode forward current surge experimental circuit

Also Published As

Publication number Publication date
JP5172724B2 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
KR102421239B1 (en) Average Current Limit in Peak Control Boost Converters
US20070103174A1 (en) Direct current test apparatus
TWI485416B (en) Power supply device for testing device and testing device using the same
JP4707608B2 (en) Measurement circuit and test equipment
US10181787B2 (en) Power factor correction device, and current sensing method and apparatus thereof
JP3901698B2 (en) Semiconductor integrated circuit with current detection function and power supply device using the same
US11668762B2 (en) Leakage current detection circuit, method and leakage current detector
JP4977013B2 (en) Power application circuit and test apparatus
JP2015225075A (en) Broad-range current measurement using duty cycling
JP6151296B2 (en) Wide range current measurement using variable resistance
JP5172724B2 (en) Surge test equipment
JP5057950B2 (en) Insulation resistance tester
JP5022377B2 (en) Measurement circuit and test equipment
JP4481983B2 (en) Power supply current measuring device and test device
KR101996963B1 (en) Apparatus of Zero Current Sensor Operating at Wide Output Voltages Range
JP2017096733A (en) Measurement device and measurement method
TWI644107B (en) Readout circuit for sensor and readout method therefor
JP2013029466A (en) Electric measurement device including integration type current/voltage conversion circuit
CA2376732A1 (en) A current-comparator-based four-terminal resistance bridge for power frequencies
JP5726658B2 (en) Measuring apparatus and measuring method
JP2016076399A (en) Current/voltage calibration method for charge/discharge power source, and load device for calibration therefor
JP6230894B2 (en) Surge test device, surge test method and electronic component
JP2007315981A (en) Measuring device and inspection device
JP7181805B2 (en) Power supply circuit for transient thermal resistance measurement of semiconductor devices
US9702752B2 (en) Electromagnetically force-compensating force-measuring apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Ref document number: 5172724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees