JP2010165105A - 通信装置及びその制御プログラム - Google Patents
通信装置及びその制御プログラム Download PDFInfo
- Publication number
- JP2010165105A JP2010165105A JP2009005703A JP2009005703A JP2010165105A JP 2010165105 A JP2010165105 A JP 2010165105A JP 2009005703 A JP2009005703 A JP 2009005703A JP 2009005703 A JP2009005703 A JP 2009005703A JP 2010165105 A JP2010165105 A JP 2010165105A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequence number
- received
- nic
- network card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】通信装置1を構成するNIC10_1及び10_2は、互いに異なるネットワークNW1及びNW2を介して、同一のシーケンス番号が付加されたデータを並列に受信する。各NICは、一のデータを他のNICに先んじて受信したか否かを、前記一のデータに付加されたシーケンス番号と、前記他のNICで受信済みのデータに付加されたシーケンス番号とを比較することにより判定する。そして、各NICは、前記一のデータを前記他のNICに先んじて受信したと判定した場合にのみ、CPU20に対して前記一のデータの処理を要求する割込みを発生する。
【選択図】図1
Description
まず、本実施の形態に係る通信装置の概略的な構成例及び動作例を、図1及び図2をそれぞれ参照して説明する。
(B)DMAコントローラ13に対するメモリアクセス指示INS1の発行処理。ここで、メモリアクセス指示INS1は、DMAコントローラ13に対して、メモリ30への受信バッファ12から読み出したデータDT及びこれに付加されたシーケンス番号SNの書込、並びにメモリ30からの受信済シーケンス番号SN_Rの読出を指示するものである。
(C)シーケンス番号SNと受信済シーケンス番号SN_Rの比較によるデータDTの先後着判断処理。
(D)割込みコントローラ14に対する割込み発生指示INS2の発行処理。
図5に示すように、CPU20上で実行されているアプリケーション21は、その処理過程において対向する通信装置へのデータDTの送信が必要になると、デバイスドライバ22へデータDTの送信を指示する(ステップS101)。この時、CPU20は、アプリケーション21の実行を停止し、デバイスドライバ22を起動する。
図6に示すように、NIC10内のトランシーバ11は、ネットワークNWからデータDTを受信し(ステップS401)、受信バッファ12へ格納する(ステップS402)。
本実施の形態に係る通信装置は、NIC10が、図8に示すように、図4に示した割込みコントローラ14及び制御プログラム151に代えて、割込みコントローラ14a及び制御プログラム151aを有している点が上記の実施の形態1と異なる。
10, 10_1, 10_2 NIC
11 トランシーバ
12, 33 受信バッファ
13 DMAコントローラ
14, 14a 割込みコントローラ
15 ファームウェア
20 CPU
21 アプリケーション
22 デバイスドライバ
30 メモリ
31_1, 31_2, 31_i, 31_o 受信済みシーケンス番号記憶領域
32 送信バッファ
34 送信シーケンス番号記憶領域
151, 151a 制御プログラム
NW, NW1, NW2 ネットワーク
DT データ
SN シーケンス番号
SN_R, SN_R1, SN_R2, SN_Ri, SN_Ro 受信済みシーケンス番号
INT1 データ処理要求割込み信号
INT2 障害処理要求割込み信号
INS1 メモリアクセス指示
INS2 割込み発生指示
BUS 内部バス
Claims (6)
- 互いに異なるネットワークを介して、同一のシーケンス番号が付加されたデータを並列に受信する複数のネットワークカードと、
前記データを処理するプロセッサと、を備え、
各ネットワークカードが、一のデータを他のネットワークカードに先んじて受信したか否かを、前記一のデータに付加されたシーケンス番号と、前記他のネットワークカードで受信済みのデータに付加されたシーケンス番号とを比較することにより判定し、前記一のデータを前記他のネットワークカードに先んじて受信したと判定した場合にのみ、前記プロセッサに対して前記一のデータの処理を要求する割込みを発生する通信装置。 - 請求項1において、
各ネットワークカードによりアクセス可能であり、且つネットワークカード毎に1つのシーケンス番号を記憶するための領域を形成したメモリをさらに備え、
各ネットワークカードが、各ネットワークを介してデータを受信する度に、各領域を、当該データに付加されたシーケンス番号で更新すると共に、前記判定に際して、前記一のデータに付加されたシーケンス番号と、前記他のネットワークカードに対応する領域に記憶されたシーケンス番号とを比較することを特徴とした通信装置。 - 請求項1又は2において、
前記判定を、各ネットワークカードに組み込まれたファームウェアで行うことを特徴とした通信装置。 - 請求項1〜3のいずれか一項において、
各ネットワークカードが、各ネットワークから正常にデータを受信しているか否かを、前記一のデータに付加されたシーケンス番号と、各ネットワークカードで受信済みのデータに付加されたシーケンス番号との連続性を監視することにより判定し、正常にデータを受信していないと判定した場合、前記プロセッサに対して障害処理の実行を要求する割込みを発生することを特徴とした通信装置。 - 互いに異なるネットワークを介して、同一のシーケンス番号が付加されたデータを並列に受信する複数のネットワークカード各々に、
一のデータを他のネットワークカードに先んじて受信したか否かを、前記一のデータに付加されたシーケンス番号と、前記他のネットワークカードで受信済みのデータに付加されたシーケンス番号とを比較することにより判定する処理と、
前記一のデータを前記他のネットワークカードに先んじて受信したと判定した場合にのみ、プロセッサに対して前記一のデータの処理を要求する割込みを発生する処理と、
を実行させるための制御プログラム。 - 請求項5において、
各ネットワークカードに、
各ネットワークから正常にデータを受信しているか否かを、前記一のデータに付加されたシーケンス番号と、各ネットワークカードで受信済みのデータに付加されたシーケンス番号との連続性を監視することにより判定する処理と、
正常にデータを受信していないと判定した場合、前記プロセッサに対して障害処理の実行を要求する割込みを発生する処理と、
をさらに実行させるための制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005703A JP5381109B2 (ja) | 2009-01-14 | 2009-01-14 | 通信装置及びその制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005703A JP5381109B2 (ja) | 2009-01-14 | 2009-01-14 | 通信装置及びその制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010165105A true JP2010165105A (ja) | 2010-07-29 |
JP5381109B2 JP5381109B2 (ja) | 2014-01-08 |
Family
ID=42581225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009005703A Active JP5381109B2 (ja) | 2009-01-14 | 2009-01-14 | 通信装置及びその制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5381109B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012070077A (ja) * | 2010-09-21 | 2012-04-05 | Nec Infrontia Corp | 通信システム、情報処理装置および情報処理方法 |
JP2013109521A (ja) * | 2011-11-18 | 2013-06-06 | Canon Inc | 情報処理装置、情報処理方法、及びプログラム |
JP2019071593A (ja) * | 2017-10-11 | 2019-05-09 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信装置、通信システム、通信方法、及びプログラム |
JP2019213002A (ja) * | 2018-06-01 | 2019-12-12 | Necプラットフォームズ株式会社 | データ通信回路、データ通信方法および通信装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110600A (ja) * | 1991-10-16 | 1993-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 受信パケツトの順序制御方法 |
JPH0621925A (ja) * | 1992-07-02 | 1994-01-28 | Hitachi Ltd | 多重化伝送路通信制御方式 |
JPH0973420A (ja) * | 1995-09-07 | 1997-03-18 | Fujitsu Ltd | データフレーム転送方法 |
-
2009
- 2009-01-14 JP JP2009005703A patent/JP5381109B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110600A (ja) * | 1991-10-16 | 1993-04-30 | Nippon Telegr & Teleph Corp <Ntt> | 受信パケツトの順序制御方法 |
JPH0621925A (ja) * | 1992-07-02 | 1994-01-28 | Hitachi Ltd | 多重化伝送路通信制御方式 |
JPH0973420A (ja) * | 1995-09-07 | 1997-03-18 | Fujitsu Ltd | データフレーム転送方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012070077A (ja) * | 2010-09-21 | 2012-04-05 | Nec Infrontia Corp | 通信システム、情報処理装置および情報処理方法 |
JP2013109521A (ja) * | 2011-11-18 | 2013-06-06 | Canon Inc | 情報処理装置、情報処理方法、及びプログラム |
JP2019071593A (ja) * | 2017-10-11 | 2019-05-09 | エヌ・ティ・ティ・コミュニケーションズ株式会社 | 通信装置、通信システム、通信方法、及びプログラム |
JP2019213002A (ja) * | 2018-06-01 | 2019-12-12 | Necプラットフォームズ株式会社 | データ通信回路、データ通信方法および通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5381109B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9286171B2 (en) | Priming failover of stateful offload adapters | |
US20200412802A1 (en) | Methods, devices and computer readable mediums for data synchronization | |
JP5851503B2 (ja) | 高可用性仮想機械環境におけるアプリケーションの高可用性の提供 | |
US7747897B2 (en) | Method and apparatus for lockstep processing on a fixed-latency interconnect | |
CN101867511B (zh) | 流控帧发送方法、相关设备及系统 | |
US8132048B2 (en) | Systems and methods to efficiently schedule commands at a memory controller | |
US20170068628A1 (en) | Reducing ethernet latency in a multi-server chassis | |
US20120297107A1 (en) | Storage controller system with data synchronization and method of operation thereof | |
US10503415B2 (en) | Snapshot processing method and related device | |
JP5381109B2 (ja) | 通信装置及びその制御プログラム | |
JP4168403B2 (ja) | フォールトトレラントシステム、これで用いる制御装置、アクセス制御方法、及び制御プログラム | |
WO2015098589A1 (ja) | クラスタシステム、サーバ装置、クラスタシステムの管理方法、及びコンピュータ読み取り可能な記録媒体 | |
US9426022B2 (en) | SEA failover mechanism with minimized packet losses | |
WO2019119269A1 (zh) | 一种网络故障探测方法及控制中心设备 | |
JP2010044553A (ja) | データ処理方法、クラスタシステム、及びデータ処理プログラム | |
JP2010092336A (ja) | ストレージシステム及び通信方法 | |
JP5879982B2 (ja) | ストレージ装置、ストレージ制御プログラムおよびストレージ制御方法 | |
JP2016059012A (ja) | 受信装置、送信装置およびデータ転送システム | |
US9594651B2 (en) | Parallel computer system and control method for parallel computer system | |
JP2018182688A (ja) | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 | |
US8650433B2 (en) | Shared ethernet adapter (SEA) load sharing and SEA fail-over configuration as set by a user interface | |
WO2016095340A1 (zh) | 数据发送成功的确认方法及装置 | |
JP7075043B2 (ja) | 並列計算システム | |
US10855610B2 (en) | Information processing apparatus, information processing system, information processing method, and storage medium | |
US20170017549A1 (en) | Node, arithmetic processing device, and arithmetic processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5381109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |