JP2018182688A - 情報処理装置、情報処理システムおよび情報処理システムの制御方法 - Google Patents
情報処理装置、情報処理システムおよび情報処理システムの制御方法 Download PDFInfo
- Publication number
- JP2018182688A JP2018182688A JP2017084451A JP2017084451A JP2018182688A JP 2018182688 A JP2018182688 A JP 2018182688A JP 2017084451 A JP2017084451 A JP 2017084451A JP 2017084451 A JP2017084451 A JP 2017084451A JP 2018182688 A JP2018182688 A JP 2018182688A
- Authority
- JP
- Japan
- Prior art keywords
- divided data
- data
- information processing
- information
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9057—Arrangements for supporting packet reassembly or resequencing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
(付記1)
演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とを有する情報処理装置において、
前記通信装置は、
転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを前記他の情報処理装置からそれぞれ受信する受信部と、
前記受信部がそれぞれ受信したパケットに含まれる分割データを前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記記憶装置への格納を抑止する処理部とを有することを特徴とする情報処理装置。
(付記2)
前記処理部は、前記最終分割データが他の分割データのいずれかより先に受信された場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで待ち、前記最終分割データを受信後に前記受信部が受信した分割データを前記記憶装置に格納した後、前記最終分割データを前記記憶装置に格納し、
前記演算処理装置は、前記最終分割データが前記記憶装置に格納されたことを検出した場合、前記記憶装置に格納された前記複数の分割データを使用して演算処理を実行することを特徴とする付記1記載の情報処理装置。
(付記3)
前記処理部は、前記最終分割データが他の分割データのいずれかより先に受信された場合、分割データを前記受信部が受信する毎に、受信した分割データを前記記憶装置に格納し、全ての分割データのうち、前記最終分割データを除いた分割データを前記記憶装置に格納した後、前記最終分割データを前記記憶装置に格納し、
前記演算処理装置は、前記最終分割データが前記記憶装置に格納されたことを検出した場合、前記記憶装置に格納された前記複数の分割データを使用して演算処理を実行することを特徴とする付記1記載の情報処理装置。
(付記4)
前記処理部は、
前記受信部による分割データの受信数をカウントし、カウントした計数値が、パケットに含まれる前記分割数情報が示す数より小さい場合、受信していない分割データの存在を検出することを特徴とする付記1ないし付記3のいずれか1項に記載の情報処理装置。
(付記5)
前記処理部は、パケットに含まれるデータ識別情報に基づいて前記転送対象データを識別し、識別した転送対象データ毎に分割データの前記記憶装置への格納を制御することを特徴とする付記1ないし付記4のいずれか1項に記載の情報処理装置。
(付記6)
前記通信装置は、
前記複数の分割データの各々と、前記分割数情報と、前記最終データ情報とを含むパケットを生成するパケット生成部と、
前記パケット生成部が生成したパケットを、パケットの送信先の情報処理装置に送信する送信部とを有することを特徴とする付記1ないし付記5のいずれか1項に記載の情報処理装置。
(付記7)
前記処理部は、パケットに含まれるアドレスが示す前記記憶装置の記憶領域に、パケットに含まれる分割データを格納し、
前記複数の分割データがそれぞれ格納される前記記憶装置の記憶領域は、互いに異なるアドレスが割り当てられることを特徴とする付記1ないし付記6のいずれか1項に記載の情報処理装置。
(付記8)
演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とをそれぞれ有する複数の情報処理装置を含む情報処理システムにおいて、
前記複数の情報処理装置のうち、パケットの送信元の第1の情報処理装置の前記通信装置は、
転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを生成するパケット生成部と、
前記パケット生成部がそれぞれ生成した複数のパケットを、パケットの送信先の情報処理装置である第2の情報処理装置にそれぞれ送信する送信部とを有し、
前記第2の情報処理装置の前記通信装置は、
送信された前記複数のパケットを前記第1の情報処理装置からそれぞれ受信する受信部と、
前記受信部がそれぞれ受信したパケットに含まれる
分割データを前記第2の情報処理装置が有する前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記第2の情報処理装置が有する前記記憶装置への格納を抑止する処理部とを有することを特徴とする情報処理システム。
(付記9)
演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とをそれぞれ有する複数の情報処理装置を含む情報処理システムの制御方法において、
前記複数の情報処理装置のうち、パケットの送信元の第1の情報処理装置の前記通信装置が有するパケット生成部が、転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを生成し、
前記第1の情報処理装置の前記通信装置が有する送信部が、前記パケット生成部がそれぞれ生成した複数のパケットを、パケットの送信先の情報処理装置である第2の情報処理装置にそれぞれ送信し、
前記第2の情報処理装置の前記通信装置が有する受信部が、送信された前記複数のパケットを前記第1の情報処理装置からそれぞれ受信し、
前記第2の情報処理装置の前記通信装置が有する処理部が、前記受信部がそれぞれ受信したパケットに含まれる分割データを前記第2の情報処理装置が有する前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記第2の情報処理装置が有する前記記憶装置への格納を抑止することを特徴とする情報処理システムの制御方法。
Claims (7)
- 演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とを有する情報処理装置において、
前記通信装置は、
転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを前記他の情報処理装置からそれぞれ受信する受信部と、
前記受信部がそれぞれ受信したパケットに含まれる分割データを前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記記憶装置への格納を抑止する処理部とを有することを特徴とする情報処理装置。 - 前記処理部は、前記最終分割データが他の分割データのいずれかより先に受信された場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで待ち、前記最終分割データを受信後に前記受信部が受信した分割データを前記記憶装置に格納した後、前記最終分割データを前記記憶装置に格納し、
前記演算処理装置は、前記最終分割データが前記記憶装置に格納されたことを検出した場合、前記記憶装置に格納された前記複数の分割データを使用して演算処理を実行することを特徴とする請求項1記載の情報処理装置。 - 前記処理部は、前記最終分割データが他の分割データのいずれかより先に受信された場合、分割データを前記受信部が受信する毎に、受信した分割データを前記記憶装置に格納し、全ての分割データのうち、前記最終分割データを除いた分割データを前記記憶装置に格納した後、前記最終分割データを前記記憶装置に格納し、
前記演算処理装置は、前記最終分割データが前記記憶装置に格納されたことを検出した場合、前記記憶装置に格納された前記複数の分割データを使用して演算処理を実行することを特徴とする請求項1記載の情報処理装置。 - 前記処理部は、
前記受信部による分割データの受信数をカウントし、カウントした計数値が、パケットに含まれる前記分割数情報が示す数より小さい場合、受信していない分割データの存在を検出することを特徴とする請求項1ないし請求項3のいずれか1項に記載の情報処理装置。 - 前記処理部は、パケットに含まれるデータ識別情報に基づいて前記転送対象データを識別し、識別した転送対象データ毎に分割データの前記記憶装置への格納を制御することを特徴とする請求項1ないし請求項4のいずれか1項に記載の情報処理装置。
- 演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とをそれぞれ有する複数の情報処理装置を含む情報処理システムにおいて、
前記複数の情報処理装置のうち、パケットの送信元の第1の情報処理装置の前記通信装置は、
転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを生成するパケット生成部と、
前記パケット生成部がそれぞれ生成した複数のパケットを、パケットの送信先の情報処理装置である第2の情報処理装置にそれぞれ送信する送信部とを有し、
前記第2の情報処理装置の前記通信装置は、
送信された前記複数のパケットを前記第1の情報処理装置からそれぞれ受信する受信部と、
前記受信部がそれぞれ受信したパケットに含まれる分割データを前記第2の情報処理装置が有する前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記第2の情報処理装置が有する前記記憶装置への格納を抑止する処理部とを有することを特徴とする情報処理システム。 - 演算処理を実行する演算処理装置と、データを記憶する記憶装置と、複数の経路を介して接続される他の情報処理装置との間でパケットを転送する通信装置とをそれぞれ有する複数の情報処理装置を含む情報処理システムの制御方法において、
前記複数の情報処理装置のうち、パケットの送信元の第1の情報処理装置の前記通信装置が有するパケット生成部が、転送の対象である転送対象データを分割した分割データのいずれかと、前記複数の分割データの数を示す分割数情報と、前記複数の分割データのうち最後に分割された最終分割データを含むかを示す最終データ情報とをそれぞれ含む複数のパケットを生成し、
前記第1の情報処理装置の前記通信装置が有する送信部が、前記パケット生成部がそれぞれ生成した複数のパケットを、パケットの送信先の情報処理装置である第2の情報処理装置にそれぞれ送信し、
前記第2の情報処理装置の前記通信装置が有する受信部が、送信された前記複数のパケットを前記第1の情報処理装置からそれぞれ受信し、
前記第2の情報処理装置の前記通信装置が有する処理部が、前記受信部がそれぞれ受信したパケットに含まれる分割データを前記第2の情報処理装置が有する前記記憶装置にそれぞれ格納するとともに、前記受信部がそれぞれ受信したパケットに含まれる前記分割数情報と前記最終データ情報とに基づいて、前記最終分割データを他の分割データのいずれかより先に受信したことを判定した場合、前記分割数情報が示す数の分割データを前記受信部が受信するまで前記最終分割データの前記第2の情報処理装置が有する前記記憶装置への格納を抑止することを特徴とする情報処理システムの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084451A JP6822297B2 (ja) | 2017-04-21 | 2017-04-21 | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 |
US15/944,278 US10609188B2 (en) | 2017-04-21 | 2018-04-03 | Information processing apparatus, information processing system and method of controlling information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084451A JP6822297B2 (ja) | 2017-04-21 | 2017-04-21 | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182688A true JP2018182688A (ja) | 2018-11-15 |
JP6822297B2 JP6822297B2 (ja) | 2021-01-27 |
Family
ID=63854729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017084451A Active JP6822297B2 (ja) | 2017-04-21 | 2017-04-21 | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10609188B2 (ja) |
JP (1) | JP6822297B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021090726A1 (ja) * | 2019-11-08 | 2021-05-14 | ソニー株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2609005B (en) * | 2021-07-16 | 2023-07-26 | Advanced Risc Mach Ltd | Data communication apparatus and method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10341247A (ja) | 1997-06-10 | 1998-12-22 | Sony Corp | データ送信装置、データ受信装置、データ伝送システム及びデータ伝送方法 |
US6493343B1 (en) | 1998-01-07 | 2002-12-10 | Compaq Information Technologies Group | System and method for implementing multi-pathing data transfers in a system area network |
JP2001202345A (ja) * | 2000-01-21 | 2001-07-27 | Hitachi Ltd | 並列プロセッサ |
-
2017
- 2017-04-21 JP JP2017084451A patent/JP6822297B2/ja active Active
-
2018
- 2018-04-03 US US15/944,278 patent/US10609188B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021090726A1 (ja) * | 2019-11-08 | 2021-05-14 | ソニー株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6822297B2 (ja) | 2021-01-27 |
US20180309859A1 (en) | 2018-10-25 |
US10609188B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11218537B2 (en) | Load balancing in distributed computing systems | |
US9888048B1 (en) | Supporting millions of parallel light weight data streams in a distributed system | |
EP2673926B1 (en) | Frame delivery path selection in hybrid communication networks | |
JP3640187B2 (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
US10594442B2 (en) | End-to-end negative acknowledgment | |
US20190044875A1 (en) | Communication of a large message using multiple network interface controllers | |
US20130003751A1 (en) | Method and system for exponential back-off on retransmission | |
JP6206465B2 (ja) | 通信装置および通信方法 | |
JPWO2011058640A1 (ja) | 並列計算用の通信方法、情報処理装置およびプログラム | |
JP2017118438A (ja) | パケット送信プログラム、情報処理装置、および、障害検出方法 | |
JP2012058958A (ja) | リダクション演算装置、処理装置及びコンピュータシステム | |
US20220255831A1 (en) | Method and apparatus for detecting link status | |
JP2018182688A (ja) | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 | |
CN112491715B (zh) | 路由装置及片上网络的路由设备 | |
WO2019119269A1 (zh) | 一种网络故障探测方法及控制中心设备 | |
US8433952B2 (en) | Memory access control device, memory access control method and memory access control program | |
US9893992B2 (en) | Communication apparatus, information processing apparatus, and method of controlling communication apparatus | |
CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
JP5381109B2 (ja) | 通信装置及びその制御プログラム | |
US20170118072A1 (en) | Communication control method, network system, and communication control device | |
US20190391856A1 (en) | Synchronization of multiple queues | |
JP6740683B2 (ja) | 並列処理装置及び通信制御方法 | |
RU2611337C1 (ru) | Способ передачи сообщений между вычислительными устройствами | |
KR101884162B1 (ko) | 데이터 전송 방법 및 장치 | |
EP4287561A1 (en) | Data packet sending method, data packet sending apparatus, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20170803 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170803 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170804 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6822297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |